JP2004516544A - 信号処理装置および信号処理結果を複数のレジスタに供給する方法 - Google Patents

信号処理装置および信号処理結果を複数のレジスタに供給する方法 Download PDF

Info

Publication number
JP2004516544A
JP2004516544A JP2002550515A JP2002550515A JP2004516544A JP 2004516544 A JP2004516544 A JP 2004516544A JP 2002550515 A JP2002550515 A JP 2002550515A JP 2002550515 A JP2002550515 A JP 2002550515A JP 2004516544 A JP2004516544 A JP 2004516544A
Authority
JP
Japan
Prior art keywords
register
result
register file
signal processing
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002550515A
Other languages
English (en)
Other versions
JP3861054B2 (ja
Inventor
ジェロエン、エイ.ジェイ.レイーテン
マルコ、ジェイ.ジー.ベクーイー
アドリアヌス、ジェイ.ビンク
ジョハン、エス.エイチ.バン、ガゲルドンク
ジャン、フーゲルブルッグ
バート、ヌスマン
コルネリス、エイ.ジェイ.バン、エイーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2004516544A publication Critical patent/JP2004516544A/ja
Application granted granted Critical
Publication of JP3861054B2 publication Critical patent/JP3861054B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/3012Organisation of register space, e.g. banked or distributed register file
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本発明は、信号処理装置および信号処理結果を異なるレジスタファイルに配置された複数のレジスタに供給する方法に関し、複数の異なるレジスタファイルは、前記命令ワードの対応する指示に基づいて選択され、レジスタアドレスは前記選択レジスタファイルに供給される。それによって、結果値は、単一プロセッササイクルで複数のレジスタにブロードキャストできるが、異なるレジスタファイル間のコピー動作は除去される。同じ論理レジスタアドレスを有する物理レジスタは異なるレジスタファイルに備えられているので、ブロードキャストは、重なるレジスタアドレス空間を介してこのように実行される。

Description

【0001】
本発明は、請求項1の前文に規定されているようなデータ固定命令符号化を使用する大きな命令ワードを有するディジタル信号プロセッサのような信号処理装置に関するものである。さらに、本発明は、請求項8の前文に規定されるような信号処理結果を複数のレジスタに供給する方法に関するものである。
【0002】
移動無線およびインターネットの応用は最近著しく普及した。ディジタル信号プロセッサ(DSP)は、移動局およびモデムに最適化された。一方、増加された注目は、基地局、交換局、インターネットサービスプロバイダーのためのモデムサーバおよび遠隔アクセスサーバのようなインフラストラクチャ装置に向けられ、通信ネットワークの少数の構成要素だけに言及した。増加された加入者密度に対応するために、ネットワーク内の増加された接続数を管理できる新しいDSPが開発されねばならなく、それによって第3代の移動通信応用(UMTS)に十分な処理資源を提供し、オーディオ応用(例えば圧縮オーディオ)を要求する。
【0003】
高性能DSPの開発では、焦点は処理能力の増加に向けられた。これは、より高いプロセッサクロック速度を提供するか、あるいは他の機能装置(すなわち、並列化)を付加するかのいずれかによって行われた。この後者の方式は、プログラム部内の複数の部分タスクの並列処理に基づいていて、いわゆる「超長命令ワード」(VLIW)を使用することによって行われる。このVLIW概念は、同じチップ上にいくつかの機能装置を集積することによって行うことができ、それによって超長命令ワードによって制御される強力な処理機械を得る。このような並列命令ワードは、個別処理装置の個別命令を含む。このような方式の要求は、アルゴリズムをこのアーキテクチャ上で並列に実行できる部分タスクに分割することにある。これらの部分タスクは、処理タイミングの綿密な考察の下で個別の機能装置に配分され、それによって各装置の一定のデューティ速度を得る。この目的は、インテリジェントコンパイラによって実行されてもよいいわゆるスケジューリングによって遂げられる。
【0004】
機能装置の処理から得られる結果は、機能装置に割り当てられ、論理アドレス、例えば結果レジスタインデックスによってアドレス指定できる複数の物理レジスタを含むそれぞれのレジスタファイルに記憶されてもよい。
【0005】
様々な公知のプロセッサは、異なる物理レジスタファイルに同じ論理レジスタアドレスを有する異なる物理レジスタを使用する。これらは、単一論理レジスタファイルを有するVLIWプロセッサの実装を容易にするために使用される。実際は、これは、あらゆる変数が各物理レジスタファイルの1つのレジスタに書き込まれる。それによって、ブロードキャスト機能は、単一マルチポートレジスタファイルのタイミング問題を処理するためにハードウェアで得ることができる。
【0006】
他のプロセッサタイプでは、分割レジスタファイルおよびブロードキャストが提案された。この場合、ブロードキャスト機能の実装は、アーキテクチャが、異なるレジスタファイル書き込みポートが結果を引き出すために異なる結果、あるいは等しい結果のいずれかを選択できるデータパスを可能にする時間固定パラダイムに基づいているので、安価である。しかし、このような機能は、プロセッサシーケンサによって供給されるデータパス制御情報をバッファリングするのに複雑なハードウェアを必要とするデータ固定命令符号化において可能でない。
【0007】
クラスタVLIWプロセッサは、変数を記憶するために複数のレジスタファイルを利用する。これらのレジスタファイルは、コンパイラおよび/またはアセンブリ言語プログラマに論理的に明らかである。しばしば、機能装置は、そのオペランドを読み出すか、あるいはこれらのレジスタファイルのサブセットにその結果だけを書き込むことができる。したがって、特定の機能装置によって必要とされる変数は、この特定の機能装置によって直接アクセスできないレジスタファイルにあってもよい。このような場合、変数のコピーは、アクセスできるレジスタファイルに書き込まなければならない。このようなコピー動作によって発生されるオーバーヘッドを減らすために、ブロードキャスト技術は、同じサイクルで特定の機能装置からの結果を複数のレジスタファイルに書き込むようにいくつかのプロセッサで実装された。レジスタファイル書き込みポートが読み取り動作のために機能装置出力ポートが取り付けられる複数の結果バスの中の1つを選択できるようにプロセッサデータパスが構成される限り、このようなブロードキャスト機能は、容易に実行できる。しかし、データ固定プロセッサでは、このようなデータパス構成は、既に上記に述べたバッファ要求により高価である。その代わりに、機能装置の出力ポートは、書き込み動作を実行するためにレジスタファイル書き込みポートが取り付けられる複数の結果バスの中の1つを選択しなければならない。したがって、ブロードキャスト機能の装備は、プロセッサのコストの望ましくない増加をもたらす。
【0008】
したがって、本発明の目的は、それによって実装コストが低く保持できる信号処理装置およびブロードキャスト方法を提供することにある。
【0009】
この目的は、請求項1に規定されるような信号処理装置によって遂げられる。さらに、この目的は、請求項8に規定されているような信号処理結果を複数のレジスタに供給する方法によって遂げられる。
【0010】
したがって、安価なブロードキャスト形式は、異なるレジスタファイルに同じ論理レジスタアドレスを有する若干の物理レジスタを使用することによって実装できる。このように、ファイルの一部の論理レジスタアドレス範囲が他のファイルの論理レジスタアドレス範囲と重なるレジスタファイルが配置される。レジスタ割り当て手段が少なくとも2つのレジスタファイルを選択し、レジスタアドレスを選択レジスタファイルに供給するという事実により、レジスタファイル間のコピー動作を除去できる。機能装置の結果は、単一プロセッササイクルで異なるレジスタファイルの複数のレジスタにブロードキャストできる。実際、ブロードキャストはレジスタアドレス空間を重ねることによって実行される。
【0011】
有利な開発によれば、機能装置は、対応する指示をレジスタ割り当て手段に供給するように構成されてもよい。したがって、レジスタ割り当て手段は、受信指示に応じて所定のレジスタファイルのスイッチング機能を実行する。
【0012】
この対応する指示は、結果が前記選択レジスタファイルのレジスタアドレスに書き込まれるべきであることを示す情報であってもよく、あるいは選択レジスタファイルのマルチキャスト、あるいはブロードキャストレジスタを指す結果レジスタファイルであってもよい。それによって、命令ワードは、ブロードキャスト、あるいはマルチキャスト機能を示す対応する制御、あるいはフラグ情報を含んでもよいし、あるいは選択レジスタファイルのマルチキャスト、あるいはブロードキャストレジスタを示す特定の結果レジスタアドレスを含んでもよいかの、いずれかである。
【0013】
他の有利な開発によれば、レジスタ割り当て手段は、対応する指示に応じて結果およびレジスタアドレスを選択レジスタファイルに多重分離する多重分離手段を含んでもよい。この場合、ブロードキャスト機能の安価な実行は、機能装置の出力にそれぞれの多重分離器を付加することによって単に行うことができる。
【0014】
信号処理装置は、データ固定命令符号化を使用する分割レジスタファイルを有する任意の種類のVLIWプロセッサであってもよい。さらに、機能装置は、レジスタファイルが割り当てられる複数の機能装置を含む機能装置クラスタであってもよい。
【0015】
下記において、本発明の好ましい実施形態は添付図面を参照して説明される。
【0016】
好ましい実施形態は、次にデータ固定符号化を使用する分割レジスタファイルを有するデータ固定VLIWプロセッサのデータパスに基づいて説明される。
【0017】
図1は、本発明の好ましい実施形態の基礎になるブロードキャスト原理の基本ブロック図を示す。図1によれば、それぞれの機能装置の命令ワードから得られた論理レジスタアドレスおよび機能装置から得られた結果データは、結果データおよび論理レジスタアドレス、あるいは論理レジスタアドレスから得られたレジスタアドレスを特定のレジスタ、あるいはレジスタファイルRF1〜RFnの中の複数の特定のレジスタに供給するように構成される、レジスタファイル割り当て装置RAに供給される。レジスタファイル割り当て装置RAの選択、あるいはスイッチング動作は、論理レジスタアドレス、あるいは論理レジスタアドレスから得られた制御情報もしくは対応する命令ワードに応じて実行される。したがって、レジスタファイル割り当て装置RAは、結果データおよび論理レジスタアドレスの所望の分配を得るように、多重分離器、制御可能なスイッチング機能、あるいはいかなる論理回路によって実行されてもよい。
【0018】
図2は、n個のレジスタファイルRF1〜RFnおよびn個の機能装置クラスタUC1〜UCnの一般的な場合の本発明によるブロードキャスト機能、あるいはマルチキャスト機能を行うのに必要とされる一般的な構成要素の主ブロック図を示す。図2によれば、幅iを有し、結果インデックスRIを含む命令ワードは、機能装置クラスタUC1〜UCnに供給される。既に述べられているように、命令ワードは、レジスタファイルRF1〜RFnから得られたそれぞれの変数に基づいて機能装置クラスタUC1〜UCnのそれぞれによって並列に実行される部分タスクのためのそれぞれの命令を含む。機能装置クラスタUC1〜UCnから得られた結果データD1〜Dnは、命令ワードに含まれる、あるいは命令ワードから得られる結果インデックスRIから得られるそれぞれの結果インデックスRI1〜RInとともにレジスタファイル割り当て装置RAに供給される。レジスタファイル割り当て装置は、入力値D1〜DnおよびRI1〜RInをそれぞれの出力値RDRF1〜RDRFnおよびRRIRF1〜RRIRFnとしてそれぞれの分割レジスタファイルRF1〜RFnに供給するように構成される。レジスタファイル割り当て装置LAの選択機能、あるいはスイッチング機能は、制御情報としてレジスタファイル割り当て装置RAに供給されるレジスタインデックスRI〜RInに応じて実行される。
【0019】
したがって、結果データD1〜DnおよびレジスタインデックスRI1〜RInのいずれかは、分割レジスタファイルRF1〜RFnのいずれか、あるいはいくつかのレジスタファイルに分配でき、それによってブロードキャスト機能、あるいはマルチキャスト機能を行う。機能装置クラスタUC1〜UCnがレジスタファイルRF1〜RFnのいずれかをアクセスできるように図2に示された信号処理装置が構成されてもよいことに注目する。
【0020】
図3は、2つの分割レジスタファイルRF1〜RFnを有する2つの機能装置クラスタUC1およびUC2に対する好ましい実施形態の実装を示し、レジスタファイル割り当て機能は3つの多重分離器DM1〜DM3によって行われる。図3によれば、レジスタファイルRF1およびRF2への変数のブロードキャストは、結果をその出力の中の複数の出力に転送できる機能装置クラスタUC1およびUC2の出力で多重分離器を使用することによって単に行われる。命令ワードでは、単一結果レジスタアドレス(結果インデックス)は変数に対して指定される。グローバル論理レジスタアドレスマップにおいて、このアドレスが異なるレジスタファイルのマルチキャストレジスタ、あるいはブロードキャストレジスタを示す場合、それぞれの多重分離器の対応する複数の出力は、対応する論理ORゲートを介してこれらのレジスタの結果バスに接続される。この結果バスは、次に変数をその正確な宛先に伝達される。変数あるいは結果データとともに、結果レジスタインデックスRRIは、結果バスを介して結果データが書き込まれる所望の物理レジスタをアドレス指定するために使用されるそれぞれのレジスタファイルRF1および/またはRF2に供給される。
【0021】
図3に示された場合、第1の機能装置クラスタUC1は、2つの変数を第1のレジスタファイルRF1から受け取り、1つの結果を第1の多重分離器DM1に供給するように構成される。第2の機能装置クラスタUC2は、3つの変数を第2のレジスタファイルRF2から受け取り、2つの結果をそれぞれの多重分離器DM2およびDM3に出力するように構成される。機能装置の各々は、結果インデックスRIが処理され、多重分離機能を行うように多重分離器DM1〜DM3のそれぞれの入力および制御端子に供給されるレジスタ部を含む。結果インデックスRIが結果レジスタインデックスRRIと同一であってもよいことに留意すること。一方、結果インデックスRIは、ブロードキャスト機能および所望のレジスタファイルを示す付加情報によって結果レジスタインデックスRRIとは異なってもよい。
【0022】
図4は、本発明の好ましい実施形態で実行されるブロードキャスト機能、あるいはマルチキャスト機能の基本流れ図を示している。ステップS100では、それぞれの機能装置クラスタに供給された命令ワードが読み出される。次に、レジスタアドレス、あるいは結果インデックスは、ステップS101で命令ワードから決定されるか、あるいは得られる。決定された結果インデックスRIに基づき、物理レジスタファイルRF1〜RFnは、レジスタファイル割り当て機能によって選択される(ステップS102)。最後に、結果データおよび選択された物理レジスタを示すレジスタアドレスRRIは、選択物理レジスタファイルに供給される(ステップS103)。それによって、結果が機能装置クラスタUC1〜UCnの各々に直ちに使用可能であるようにするため、結果のデータがレジスタファイルRF1〜RFnの異なるレジスタファイルのいくつかの物理レジスタで使用可能である。
【0023】
本発明がデータ固定命令符号化を使用する分割レジスタファイルを有する任意の種類のVLIWプロセッサで使用できることに注目する。
【0024】
本発明によれば、安価なブロードキャストの形式は、異なるレジスタファイルRF1〜RFnに同じ論理レジスタアドレスを有する若干の物理レジスタを使用することによって実行できる。このように、重なるアドレス範囲を有するレジスタファイルを得ることができる。レジスタアドレスが全てのレジスタファイルの物理レジスタを示す場合、ブロードキャストは、結果がこのレジスタアドレスに書き込まれなければならないことを命令で単に示すことによって実行できる。したがって、ハードウェア(例えば、レジスタファイル割り当て装置RA)は、結果が同じアドレスを伝達する全物理ロケーションに書き込まれることを保証する。一方、レジスタアドレスだけに全レジスタファイルRF1〜RFnのサブセットの物理レジスタを指示させることが可能である。このように、マルチキャストが実行できる。
【0025】
本発明は好ましい実施形態とともに説明されているが、多数の他の代替例、修正および変更は前述の説明によって明らかであることは当業者に明らかである。したがって、ここに示された本発明は、添付された特許請求の範囲内の全てのこのような代替例、修正例、用途および変更例を含むことを意図している。
【図面の簡単な説明】
【図1】
本発明の好ましい実施形態の基礎になるブロードキャスト原理の基本ブロック図である。
【図2】
本発明の好ましい実施形態による信号処理装置の一般的な実装の基本ブロック図である。
【図3】
2つの機能装置クラスタおよび2つのレジスタファイルを含む好ましい実施形態の特定の実装を示している。
【図4】
本発明の好ましい実施形態によるブロードキャスト方法の基本フロー図を示している。

Claims (11)

  1. 命令ワードに基づいてディジタルデータを処理する複数の機能装置と、前記機能装置のそれぞれから得られた結果を記憶する複数のレジスタファイルとを含む信号処理装置であって、前記機能装置が、前記機能ワードから得られたレジスタアドレスを使用することによって前記レジスタファイルの所定のレジスタに結果を書き込むように構成されるものにおいて、前記命令ワードが対応する指示を含む場合、前記レジスタファイルの少なくとも2つを選択し、前記選択レジスタファイルを前記選択レジスタファイルに供給するレジスタ割り当て手段を有することを特徴とする信号処理装置。
  2. 前記機能装置が、前記対応する指示を前記レジスタ割り当て手段に供給するように構成されることを特徴とする請求項1記載の装置。
  3. 前記信号処理装置が、プログラマブルVLIWプロセッサであり、かつ前記レジスタファイルが、分割レジスタファイルであり、データ固定命令符号化が使用されることを特徴とする請求項1又は2記載の装置。
  4. 前記対応する指示が、前記結果が前記選択レジスタファイルの前記レジスタアドレスに書き込まれるべきであることを示す情報であることを特徴とする前述の請求項のいずれか1項に記載の装置。
  5. 前記対応する指示が、前記選択レジスタファイルのマルチキャスト、又はブロードキャストレジスタを指す結果インデックスであることを特徴とする請求項1乃至3のいずれか1項に記載の装置。
  6. 前記レジスタ割り当て手段が、前記対応する指示に応じて前記結果および前記レジスタアドレスを前記選択レジスタファイルに多重分離する多重分離手段を含むことを特徴とする前述の請求項のいずれか1項に記載の装置。
  7. 前記機能装置が機能装置クラスタであることを特徴とする前述の請求項のいずれか1項に記載の装置。
  8. 信号処理装置の異なるレジスタファイルに配置された複数のレジスタに信号処理結果を供給する方法であって、
    (a)命令ワードに基づいてレジスタアドレスを決定するステップと、
    (b)前記レジスタアドレスを前記複数のレジスタファイルに供給するステップとを含む方法において、
    (c)前記命令ワードの対応する指示に基づいて前記異なるレジスタファイルを選択し、かつ前記レジスタアドレスを前記選択レジスタファイルに供給するステップを備えることを特徴とする方法。
  9. 前記対応する指示が、前記結果が前記選択レジスタファイルの前記レジスタアドレスに書き込まれるべきであることを示す情報であることを特徴とする請求項8記載の方法。
  10. 前記対応する指示が、前記選択レジスタファイルのマルチキャスト、又はブロードキャストレジスタを指す結果インデックスであることを特徴とする請求項8記載の方法。
  11. 前記選択ステップが、前記対応する指示に応じて前記結果および前記レジスタアドレスを前記選択レジスタファイルに多重分離する多重分離ステップを含むことを特徴とする請求項8〜10のいずれか1項に記載の方法。
JP2002550515A 2000-12-11 2001-11-23 信号処理装置および信号処理結果を複数のレジスタに供給する方法 Expired - Fee Related JP3861054B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00204430 2000-12-11
PCT/EP2001/013734 WO2002048871A1 (en) 2000-12-11 2001-11-23 Signal processing device and method for supplying a signal processing result to a plurality of registers

Publications (2)

Publication Number Publication Date
JP2004516544A true JP2004516544A (ja) 2004-06-03
JP3861054B2 JP3861054B2 (ja) 2006-12-20

Family

ID=8172408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002550515A Expired - Fee Related JP3861054B2 (ja) 2000-12-11 2001-11-23 信号処理装置および信号処理結果を複数のレジスタに供給する方法

Country Status (6)

Country Link
US (1) US7032102B2 (ja)
EP (1) EP1346282A1 (ja)
JP (1) JP3861054B2 (ja)
KR (1) KR100861810B1 (ja)
CN (1) CN1214321C (ja)
WO (1) WO2002048871A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513878A (ja) * 2004-09-22 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 機能単位が読み出しポートを共有するデータ処理回路
JP2019159722A (ja) * 2018-03-12 2019-09-19 富士通株式会社 情報処理装置、演算処理装置及び情報処理装置の制御方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0215028D0 (en) * 2002-06-28 2002-08-07 Critical Blue Ltd Microarchitecture description
AU2003253159A1 (en) * 2002-09-24 2004-04-19 Koninklijke Philips Electronics N.V. Apparatus, method ,and compiler enabling processing of load immediate instructions in a very long instruction word processor
AU2003272035A1 (en) * 2002-11-20 2004-06-15 Koninklijke Philips Electronics N.V. Vliw processor with copy register file
EP1763748A1 (en) * 2004-05-27 2007-03-21 Koninklijke Philips Electronics N.V. Signal processing apparatus
US7315803B1 (en) * 2005-02-10 2008-01-01 Xilinx, Inc. Verification environment creation infrastructure for bus-based systems and modules
RU2007149238A (ru) * 2005-06-01 2009-07-20 Максиджен Холдингз Лтд. (Ky) Пегилированные полипептиды гксф и способы их получения
US7669041B2 (en) * 2006-10-06 2010-02-23 Stream Processors, Inc. Instruction-parallel processor with zero-performance-overhead operand copy
CN102156632A (zh) * 2011-04-06 2011-08-17 北京北大众志微系统科技有限责任公司 数据访问方法和装置
CN102231103B (zh) * 2011-06-10 2013-10-16 清华大学 一种交替访问寄存器的装置及其方法
CN106371805B (zh) * 2016-08-18 2018-07-17 中国科学院自动化研究所 处理器的动态调度互联寄存器及调度数据的方法
CN114078332B (zh) * 2020-08-13 2023-05-05 比亚迪股份有限公司 广播控制方法和系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975836A (en) * 1984-12-19 1990-12-04 Hitachi, Ltd. Virtual computer system
US4980819A (en) * 1988-12-19 1990-12-25 Bull Hn Information Systems Inc. Mechanism for automatically updating multiple unit register file memories in successive cycles for a pipelined processing system
JPH05233281A (ja) * 1992-02-21 1993-09-10 Toshiba Corp 電子計算機
JPH06103068A (ja) 1992-09-18 1994-04-15 Toyota Motor Corp データ処理装置
EP0676691A3 (en) 1994-04-06 1996-12-11 Hewlett Packard Co Device for saving and restoring registers in a digital computer.
US5537606A (en) * 1995-01-31 1996-07-16 International Business Machines Corporation Scalar pipeline replication for parallel vector element processing
US6167503A (en) 1995-10-06 2000-12-26 Compaq Computer Corporation Register and instruction controller for superscalar processor
JPH1131137A (ja) * 1997-07-11 1999-02-02 Nec Corp レジスタファイル
US6205543B1 (en) * 1998-12-03 2001-03-20 Sun Microsystems, Inc. Efficient handling of a large register file for context switching
US7114056B2 (en) * 1998-12-03 2006-09-26 Sun Microsystems, Inc. Local and global register partitioning in a VLIW processor
AU2001245520A1 (en) 2000-03-08 2001-09-17 Sun Microsystems, Inc. Vliw computer processing architecture having a scalable number of register files

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513878A (ja) * 2004-09-22 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 機能単位が読み出しポートを共有するデータ処理回路
JP2019159722A (ja) * 2018-03-12 2019-09-19 富士通株式会社 情報処理装置、演算処理装置及び情報処理装置の制御方法
JP7172068B2 (ja) 2018-03-12 2022-11-16 富士通株式会社 情報処理装置、演算処理装置及び情報処理装置の制御方法

Also Published As

Publication number Publication date
KR20030007415A (ko) 2003-01-23
US20020091911A1 (en) 2002-07-11
US7032102B2 (en) 2006-04-18
CN1214321C (zh) 2005-08-10
CN1401101A (zh) 2003-03-05
WO2002048871A1 (en) 2002-06-20
KR100861810B1 (ko) 2008-10-07
JP3861054B2 (ja) 2006-12-20
EP1346282A1 (en) 2003-09-24

Similar Documents

Publication Publication Date Title
Lanneer et al. CHESS: Retargetable code generation for embedded DSP processors
US6334175B1 (en) Switchable memory system and memory allocation method
US8112613B2 (en) Selecting broadcast SIMD instruction or cached MIMD instruction stored in local memory of one of plurality of processing elements for all elements in each unit
US6948158B2 (en) Retargetable compiling system and method
JP4156794B2 (ja) iVLIWのPE間通信を用いた効率的な同期MIMD動作のための方法および装置
US7571303B2 (en) Reconfigurable integrated circuit
US8069337B2 (en) Methods and apparatus for dynamic instruction controlled reconfigurable register file
JP3861054B2 (ja) 信号処理装置および信号処理結果を複数のレジスタに供給する方法
EA004071B1 (ru) Управляющий программный продукт и система обработки данных
US20140317388A1 (en) Apparatus and method for supporting multi-modes of processor
US6463518B1 (en) Generation of memory addresses for accessing a memory utilizing scheme registers
US7315935B1 (en) Apparatus and method for port arbitration in a register file on the basis of functional unit issue slots
US20140040594A1 (en) Programmable device for software defined radio terminal
CN102629238B (zh) 支持向量条件访存的方法和装置
US7340591B1 (en) Providing parallel operand functions using register file and extra path storage
US20050055539A1 (en) Methods and apparatus for general deferred execution processors
Lin et al. Utilizing custom registers in application-specific instruction set processors for register spills elimination
US6457113B1 (en) Memory management apparatus in a multi-channel signal processor
US8677099B2 (en) Reconfigurable processor with predicate signal activated operation configuration memory and separate routing configuration memory
JP2001236222A (ja) アウトオブオーダー実行機能を備えるプロセッサ
Ito et al. Reconfigurable instruction-level parallel processor architecture
Swenson Spatial instruction scheduling for raw machines
Boldrup et al. Programmable address lookup unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060330

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees