JPH1131137A - レジスタファイル - Google Patents

レジスタファイル

Info

Publication number
JPH1131137A
JPH1131137A JP9202430A JP20243097A JPH1131137A JP H1131137 A JPH1131137 A JP H1131137A JP 9202430 A JP9202430 A JP 9202430A JP 20243097 A JP20243097 A JP 20243097A JP H1131137 A JPH1131137 A JP H1131137A
Authority
JP
Japan
Prior art keywords
processor element
register
register file
processor
shared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9202430A
Other languages
English (en)
Inventor
Toshiaki Inoue
俊明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9202430A priority Critical patent/JPH1131137A/ja
Priority to US09/113,291 priority patent/US6219777B1/en
Priority to KR1019980027859A priority patent/KR19990013772A/ko
Publication of JPH1131137A publication Critical patent/JPH1131137A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【課題】複数のプロセッサ要素間で共有されたレジスタ
ファイルのポート数および面積を削減し、共有データの
高速なアクセスを可能にするレジスタファイルの提供。 【解決手段】プロセッサ要素101及び106のそれぞれに割
り当てられたレジスタファイル102及び107が、各プロセ
ッサ要素のみから参照可能な局所レジスタ部分104及び1
09と、各プロセッサ要素から参照可能であり、同一の内
容を保持する共有レジスタ部分105及び108を備える。さ
らにプロセッサ要素106と111、プロセッサ要素111と11
6、プロセッサ要素116と101におけるレジスタファイル
の共有部分110と113、115と118、120と103、及びプロセ
ッサ要素111及び116における局所レジスタ部分114及び1
19においても同等の構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マルチプロセッサ
等に用いられるレジスタファイルに関するものである。
【０００２】
【従来の技術】集積度の向上に伴って、プロセッサ内に
搭載可能な演算器数等のハードウェア量が増加してい
る。スーパースカラプロセッサやＶＬＩＷ（Ｖery Ｌo
ng Ｉnstruction Ｗord）プロセッサ等、複数命令の
並列実行が可能なプロセッサでは、これら複数の演算器
等を並列に動作させることによって処理性能を向上して
いる。ただし、この種のプロセッサで並列処理性能を維
持していくためには、同時動作する演算器の数に応じて
データの同時供給能力、および演算結果の同時書き込み
能力を備えた多ポート構成のレジスタファイルが必要で
ある。
【０００３】例えば、ＭＩＰＳ社製のスーパースカラプ
ロセッサであるＲ１００００では、４個の命令（２個の
整数演算命令、１個のロード／ストア命令、１個の分岐
命令）の並列実行を可能にするために、１０ポート（読
み出しポート７個、書き込みポート３個）の構成の整数
演算用レジスタファイルが採用されている。
【０００４】さらに集積度が向上し、スーパースカラプ
ロセッサをプロセッサ要素として複数個搭載することが
可能である場合、並列処理性能を維持するためにはプロ
セッサ要素間の共有データを高速にアクセスできる機構
が必要である。これは、共有データを、キャッシュある
いは主記憶に置かずに、レジスタファイル上に置いて、
複数のプロセッサ要素でアクセスする方式が効果的であ
るが、この場合も、スーパースカラプロセッサ等と同様
に、レジスタファイルのポート数を多重化することで解
決できる。
【０００５】例えば２個の演算命令を並列実行可能なス
ーパースカラプロセッサ要素４個を搭載したプロセッサ
の構成の一例を図６に示す。図６を参照すると、すべて
のプロセッサ要素６０１〜６０４がレジスタファイル６
０５に格納されたすべてのデータを共有する場合、各プ
ロセッサ要素内の２個の演算器６１１がそれぞれレジス
タファイル６０５の読み出しポート２個と書き込みポー
ト１個を消費するので、レジスタファイル６０５は最大
で２０ポート（読み出し１６個、書き込み４個）のもの
を用意すればよい。
【０００６】これに対して、並列実行される命令毎にア
クセス可能なレジスタを制限することによって、並列実
行命令数を維持したままレジスタファイルのポート数を
削減することが可能である。図７に、ＶＬＩＷマシンを
用いた場合の構成の一例を示す。図７を参照すると、４
個の並列実行可能な命令グループ７０１を２命令ずつ２
個の命令グループ７０２、７０３に分割し、これらを処
理するプロセッサ要素７１２、７１３に、それぞれ専用
のレジスタファイル７０４、７０５を割り当てる。命令
グループ７０２は演算器７０６、７０７を用いて演算を
実行し、レジスタファイル７０４をアクセスする。同様
に、命令グループ７０３は演算器７０９、７１０を用い
て演算を実行し、レジスタファイル７０５をアクセスす
る。
【０００７】ここでレジスタファイル７０４に格納され
たデータを、プロセッサ要素７１３が使用する場合は、
セレクタ７１１を介してレジスタファイル７０４からレ
ジスタファイル７０５へ転送する。セレクタ７１１は、
通常の演算命令では演算器７１０の出力結果を選択し、
レジスタ間転送命令実行時にレジスタファイル７０４の
出力を選択するように制御される。同様に、セレクタ７
０８はレジスタファイル７０５からレジスタファイル７
０４へのレジスタ転送を制御するものである。
【０００８】このような構成とすることによって、各命
令グループ（各プロセッサ要素）に最大６ポート（読み
出しポート４個、書き込みポート２個）のレジスタファ
イルを用意すればよく、４個の全ての命令で共有する場
合の１２ポート（読み出しポート８個、書き込みポート
４個）に対して、半分のポート数で済む。例えば特開平
５−２３３２８１号公報には、この種の技術を採用して
プロセッサ要素間の独立性を高め、チップレイアウトを
容易化する高性能計算機が提案されている。
【０００９】
【発明が解決しようとする課題】上記したように、図６
に示すような構成をとると、プロセッサ要素間でのデー
タの共有は容易であり、他のプロセッサ要素が生成した
データを高速にアクセスすることが可能である。
【００１０】しかしながら、図６に示した構成の場合、
プロセッサ要素に搭載する演算器数に応じてレジスタフ
ァイルのポート数、すなわち遅延および面積が増大する
ので、スケーラブルな性能向上が得られない、という問
題点を有している。
【００１１】また命令の独立性やデータの局所性が高
く、プロセッサ要素間で共有するデータが極めて少ない
プログラム（画像処理等）では、必要以上のポート数を
持っていることになるので無駄が多い。
【００１２】一方、図７に示した構成をとると、図６に
示した構成に比べて、レジスタファイルのポート数を削
減することが可能である反面、使用するデータが他のプ
ロセッサ要素に割り当てられたレジスタファイル中に存
在する場合、使用に先立ってレジスタファイル間でデー
タを転送する操作が必要になる。この操作を、レジスタ
ファイル間転送命令で行っているために、オーバーヘッ
ドが伴い、高速なアクセスが困難になる。
【００１３】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、並列処理による
ポート数の増大を抑えるとともに、プロセッサ要素間の
共有データのアクセスにおいて、オーバーヘッドが伴わ
ないレジスタファイルを提供することを目的とする。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本願第１発明は、複数のプロセッサ要素からなるマ
ルチプロセッサ構成において、前記プロセッサ要素がそ
れぞれ複数ワードからなる固有のレジスタファイルを持
ち、前記レジスタファイルを、他のプロセッサ要素と共
有するために複数のプロセッサ要素で同時にアクセスで
きるポートを有するワード部分と、前記プロセッサ要素
のみがアクセス可能なワード部分に分割する構成をと
る。
【００１５】本願第２発明のレジスタファイルは、第１
のプロセッサ要素が所有するｎワード（ｎ≧３）のレジ
スタファイルのうち、ｉワード（１≦ｉ≦ｎ−２）が第
２のプロセッサ要素と共有して前記第１のプロセッサ要
素と同時にアクセスできるポートを有し、ｊワード（１
≦ｊ≦ｎ−ｉ−１）が第３のプロセッサ要素と共有して
前記第１のプロセッサ要素と同時にアクセス可能なポー
トを有し、（ｎ−ｉ−ｊ）ワードが前記第１のプロセッ
サ要素のみがアクセスできるポートを有する構成をと
る。
【００１６】本願第３発明のレジスタファイルは、第１
のプロセッサ要素のｎワード（ｎ≧４）のレジスタファ
イルのうち、ｉワード（１≦ｉ≦ｎ−３）が第２のプロ
セッサ要素と共有して前記第１のプロセッサ要素と同時
にアクセスできるポートを有し、ｊワード（１≦ｊ≦ｎ
−ｉ−２）が第３のプロセッサ要素と共有して前記第１
のプロセッサ要素と同時にアクセス可能なポートを有
し、ｋワード（１≦ｋ≦ｎ−ｉ−ｋ−１）が全てのプロ
セッサ要素からアクセス可能なポート数を有し、（ｎ−
ｉ−ｊ−ｋ）ワードが前記第１のプロセッサ要素のみが
アクセスできるポートを有する構成をとる。
【００１７】以上３個の発明のいずれかを適用すること
により、レジスタファイルの共有部分のみが、複数のプ
ロセッサ要素から同時アクセス可能なポート数を備えれ
ばよい。従って図６の従来例と比較して、ポート数を大
幅に削減することが可能になる。
【００１８】そして本願第４発明のレジスタファイル
は、第１のプロセッサ要素が所有するレジスタファイル
の、第２のプロセッサ要素と共有されてアクセスされる
ワード部分のメモリセルが、前記第１のプロセッサ要素
の演算結果を書き込むための書き込みポートと、前記第
２のプロセッサ要素の演算結果を書き込むための書き込
みポートと、前記第１のプロセッサ要素へデータを供給
するための読み出しポートと、前記第２のプロセッサ要
素へデータを供給するための読み出しポートを有する構
成をとる。
【００１９】本願第５発明のレジスタファイルは、第１
のプロセッサ要素が所有するレジスタファイルの、第２
のプロセッサ要素と共有されてアクセスされるワード部
分のメモリセルが、前記第１のプロセッサ要素の演算結
果を書き込むための書き込みポートと、前記第２のプロ
セッサ要素へデータを供給するための読み出しポートを
有する構成をとる。
【００２０】以上２個の発明のいずれかをメモリセルに
適用することにより、暗黙的に複数のプロセッサ要素間
でデータを共有することができる。従って、図７の従来
技術に示したデータ転送操作は不要になり、オーバーヘ
ッドを削減することが可能である。
【００２１】本願第６発明では、特定のプロセッサ要素
が所有する本発明のレジスタファイルの、前記プロセッ
サ要素のみがアクセス可能であり、他のプロセッサ要素
と共有してアクセスされないワード部分において、前記
プロセッサ要素の演算命令が指定するｎビット（ｎ≧
２）のレジスタ番号をｍビット（ｍ＞ｎ）のレジスタ番
号に変換するレジスタ番号変換機構を有することによっ
て、２m個のレジスタファイルにアクセスする手段をと
る。
【００２２】以上の発明を演算命令のレジスタ番号指定
時に適用することにより、命令で指定可能な局所レジス
タ数を増加させることができる。
【００２３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００２４】図１は、本発明のレジスタファイルの第１
の実施の形態の構成を示す図である。図１を参照する
と、プロセッサ要素１０１は、２個の２入力１出力の演
算器１２１を含み、レジスタファイル１０２は、４個の
読み出しポートと２個の書き込みポートを備えている。
【００２５】プロセッサ要素１０１とレジスタファイル
１０２は、２個の演算器が並列に動作可能なように接続
されている。すなわち、プロセッサ要素１０１は、演算
命令で指定したレジスタの内容を最大４個同時にレジス
タファイル１０２から読み出して２個の演算器に供給
し、同時に最大２個の演算結果を、演算命令で指定した
レジスタに書き込むことが可能である。
【００２６】以上プロセッサ要素１０１とレジスタファ
イル１０２について説明した構成および動作は、プロセ
ッサ要素１０６とレジスタファイル１０７、プロセッサ
要素１１１とレジスタファイル１１２、およびプロセッ
サ要素１１６とレジスタファイル１１７についても同等
である。
【００２７】ところで、レジスタファイル１０２は３２
本のレジスタ（Ｒ０〜Ｒ３１）を含み、共有レジスタ１
０３（Ｒ０〜Ｒ７）、共有レジスタ１０５（Ｒ２４〜Ｒ
３１）、局所レジスタ１０４（Ｒ８〜Ｒ２３）の３つの
領域に分割されている。
【００２８】局所レジスタ１０４は、プロセッサ要素１
０１のみがアクセス可能なレジスタであり、他のプロセ
ッサ要素はアクセスできない。
【００２９】一方、共有レジスタ１０５（Ｒ２４〜Ｒ３
１）は、プロセッサ要素１０６が所有するレジスタファ
イル１０７に含まれる共有レジスタ１０８（Ｒ０〜Ｒ
７）と同一の内容を指し、プロセッサ要素１０１とプロ
セッサ要素１０６の双方からアクセス可能である。
【００３０】同様に、プロセッサ要素１０６が所有する
レジスタファイル１０７に含まれる局所レジスタ１０９
は、プロセッサ要素１０６のみがアクセス可能なレジス
タであり、共有レジスタ１１０は、プロセッサ要素１１
１が所有するレジスタファイル１１２に含まれる共有レ
ジスタ１１３と同一の内容を指す。
【００３１】同様に、プロセッサ要素１１１が所有する
レジスタファイル１１２に含まれる局所レジスタ１１４
は、プロセッサ要素１１１のみがアクセス可能なレジス
タであり、共有レジスタ１１５はプロセッサ要素１１６
が所有するレジスタファイル１１７に含まれる共有レジ
スタ１１８と同一の内容を指す。
【００３２】同様に、プロセッサ要素１１６が所有する
レジスタファイル１１７に含まれる局所レジスタ１１９
は、プロセッサ要素１１６のみがアクセス可能なレジス
タであり、共有レジスタ１２０はプロセッサ要素１０１
が所有するレジスタファイル１０２に含まれる共有レジ
スタ１０３と同一の内容を指す。
【００３３】図２は、本発明のレジスタファイルの第２
の実施の形態の構成を示す図である。図２を参照する
と、プロセッサ要素２０１は、２個の２入力１出力の演
算器を含み、レジスタファイル２０２は４個の読み出し
ポートと２個の書き込みポートを備えている。
【００３４】プロセッサ要素２０１とレジスタファイル
２０２は、２個の演算器が並列に動作可能なように接続
されている。すなわちプロセッサ要素２０１は、演算命
令で指定したレジスタの内容を最大４個同時にレジスタ
ファイル２０２から読み出して２個の演算器に供給し、
同時に最大２個の演算結果を、演算命令で指定したレジ
スタに書き込むことが可能である。
【００３５】以上の構成および動作は、プロセッサ要素
２０６とレジスタファイル２０７、プロセッサ要素２１
１とレジスタファイル２１２、およびプロセッサ要素２
１６とレジスタファイル２１７においても同等である。
【００３６】レジスタファイル２０２は３２本のレジス
タ（Ｒ０〜Ｒ３１）を含み、共有レジスタ２２１（Ｒ０
〜Ｒ７）、共有レジスタ２０３（Ｒ８〜Ｒ１５）、共有
レジスタ２０５（Ｒ１６〜Ｒ３１）、局所レジスタ２０
４（Ｒ８〜Ｒ２３）の４つの領域に分割されている。局
所レジスタ２０４はプロセッサ要素２０１のみがアクセ
ス可能なレジスタであり、他のプロセッサ要素はアクセ
スできない。
【００３８】一方、共有レジスタ２０５（Ｒ２４〜Ｒ３
１）は、プロセッサ要素２０６が所有するレジスタファ
イル２０７に含まれる共有レジスタ２０８（Ｒ８〜Ｒ１
５）と同一の内容を指し、プロセッサ要素２０１とプロ
セッサ要素２０６の双方からアクセス可能である。
【００３９】同様に、プロセッサ要素２０６が所有する
レジスタファイル２０７に含まれる局所レジスタ２０９
は、プロセッサ要素２０６のみがアクセス可能なレジス
タであり、共有レジスタ２１０はプロセッサ要素２１１
が所有するレジスタファイル２１２に含まれる共有レジ
スタ２１３と同一の内容を指す。
【００４０】同様に、プロセッサ要素２１１が所有する
レジスタファイル２１２に含まれる局所レジスタ２１４
は、プロセッサ要素２１１のみがアクセス可能なレジス
タであり、共有レジスタ２１５はプロセッサ要素２１６
が所有するレジスタファイル２１７に含まれる共有レジ
スタ２１８と同一の内容を指す。
【００４１】同様に、プロセッサ要素２１６が所有する
レジスタファイル２１７に含まれる局所レジスタ２１９
は、プロセッサ要素２１６のみがアクセス可能なレジス
タであり、共有レジスタ２２０はプロセッサ要素２０１
が所有するレジスタファイル２０２に含まれる共有レジ
スタ２０３と同一の内容を指す。
【００４２】また、プロセッサ要素２０１が所有するレ
ジスタファイル２０２に含まれる共有レジスタ２２１
は、プロセッサ要素２０６が所有するレジスタファイル
２０７に含まれる共有レジスタ２２２、プロセッサ要素
２１１が所有するレジスタファイル２１２に含まれる共
有レジスタ２２３、プロセッサ要素２１６が所有するレ
ジスタファイル２１７に含まれる共有レジスタ２２４と
同一の内容を指し、全てのプロセッサ要素からアクセス
可能である。
【００４３】以上、図１および図２を参照して、本発明
の実施の形態におけるレジスタファイルを詳細に説明し
たが、本発明において、プロセッサ要素の個数、プロセ
ッサ要素内の演算器の個数、レジスタファイルの総ワー
ド数、共有レジスタ部分、局所レジスタ部分のワード数
は任意である、本発明は、図１および図２に示した構成
にのみ限定されるものではない。
【００４４】また図１および図２に示した実施の形態で
は、隣接する２個のプロセッサ要素でレジスタファイル
の一部を共有する部分を設けたが、本発明においては、
これを３個以上のプロセッサ要素で共有する構成に拡張
して適用してもよいことは勿論である。
【００４５】図３は、本発明のレジスタファイルを構成
するメモリセルの、他のプロセッサ要素との共有部分の
実施例の構成を示す図である。
【００４６】メモリセル３０１は２組の書き込みポート
３０２、３０３および２組の読み出しポート３０４、３
０５を備えている。メモリセル３０１と同等の構成のメ
モリセルを並列に、ワード長で規定されるビット数だけ
配置することによってレジスタ３０６が構成される。さ
らに同じポートにワード数で規定されるセルを接続する
ことによって、レジスタファイルが構成される。
【００４７】ここで書き込みポート３０２および読み出
しポート３０４の組を１個のプロセッサ要素からのアク
セスに割り当て、書き込みポート３０３および読み出し
ポート３０５の組を他のプロセッサ要素からのアクセス
に割り当てる。
【００４８】このような構成とすることによって、２個
のプロセッサ要素間で暗黙的にデータの共有が可能であ
る。
【００４９】即ち、共有データをアクセスするために、
プロセッサ要素がデータ転送命令等の明示的な手段を用
いる必要はない。
【００５０】図４は、本発明のレジスタファイルを構成
するメモリセルの、他のプロセッサ要素との共有部分に
おける第２の実施例の構成を示す図である。メモリセル
４０１は１組の書き込みポート４０２、および１組の読
み出しポート４０３を備える。メモリセル４０１を、図
３と同様に配列することによって、レジスタ４０４、４
０５、および４０６が構成される。ここで書き込みポー
ト４０２を１個のプロセッサ要素からの書き込み専用ポ
ートとして割り当て、読み出しポート３０４を他のプロ
セッサ要素からの読み出し専用ポートとして割り当て
る。このような構成によっても、図３と同様に、２個の
プロセッサ要素間で暗黙的にデータを共有することが可
能である。
【００５１】以上、図３および図４に示した構成は、プ
ロセッサ要素が２入力１出力の演算器を１個含んでいる
場合について、レジスタファイルの共有部分のメモリセ
ルを説明したが、プロセッサ要素に含まれる演算器数に
応じてメモリセルが備えるポート数は可変である。例え
ば２個のプロセッサ要素がそれぞれ並列動作可能な２入
力１出力の演算器を２個ずつ含んでいる場合は、図３に
対応するメモリセルは４組の書き込みポートと、４組の
２本の読み出しポートを備え、図４に対応するメモリセ
ルは２組の書き込みポートし、２組の２本の読み出しポ
ートを備えればよい。また各プロセッサ要素が異なる演
算器構成を持つ場合も同様に本発明を適用することは可
能である。
【００５２】図５は、本発明のレジスタファイルのレジ
スタ番号変換部の実施例の構成を示す図である。図５を
参照すると、局所論理レジスタ５０１は、これを所有す
るプロセッサ要素のみからアクセス可能であり、そのプ
ロセッサ要素が実行する演算命令内で、レジスタ番号を
用いて指定される論理的なレジスタである。また物理レ
ジスタ５０３は、ハードウェア上に実装され、局所論理
レジスタ数（ここではＲ８〜Ｒ２３の１６個）よりも多
くのレジスタで構成されるレジスタファイルである。変
換テーブル５０２は、プロセッサ要素を指定するプロセ
ッサ要素番号と、演算命令が指定する局所論理レジスタ
番号を用いて、論理局所レジスタ５０１と物理レジスタ
５０３を任意に対応づけるテーブルである。同様に局所
論理レジスタ５０４、変換テーブル５０５、および物理
レジスタ５０６は他のプロセッサ要素に属し、変換機構
の構成および動作は前記と同等である。
【００５３】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
【００５４】本発明の第１の効果は、複数のプロセッサ
要素でレジスタファイルを共有する場合に、すべてのプ
ロセッサで同時にアクセスするのに必要なポート数を備
える必要がなく、ポート数の増大に伴う面積および遅延
の増大を抑えることができる、ということである。
【００５５】その理由は次の通りである。例えば２入力
１出力の演算器を２個含むプロセッサ要素４個からなる
プロセッサにおいて、全てのプロセッサ要素で演算に使
用するレジスタを共有する場合、読み書きに必要なポー
ト数は２０ポートである。これに対して、隣接する２個
のプロセッサ要素のみで互いのレジスタファイルの一部
を共有するように構成してなる本発明の場合、高々共有
部分に１２ポート、非共有部分に２ポート用意するだけ
でよいためである（例えば図１において、Ｒ８〜Ｒ２３
は６ポート（読み出し４個、書き込み２個）、Ｒ０〜Ｒ
７及びＲ２４〜Ｒ３１で８ポート（読み出し４個、書き
込み４個））。これによってポート数を大幅に削減で
き、面積および遅延を削減することが可能である。本発
明の効果は演算器数やプロセッサ要素数によらずに得ら
れるものである。
【００５６】本発明の第２の効果は、複数のプロセッサ
要素で共有データをアクセスする場合、各プロセッサ要
素に割り当てられたレジスタファイル間で、ソフトウェ
アによる明示的なデータ転送操作を実行する必要がな
く、共有データのアクセスにおいてオーバーヘッドを排
除することができる、ということである。
【００５７】その理由は、例えばプロセッサ要素が所有
するレジスタファイルの一部を、他のプロセッサ要素が
所有するレジスタファイルの一部と共有し、共有部分の
メモリセルを２個のプロセッサから同時アクセス可能な
ポート数を備えた構成にしたためである。
【００５８】本発明の第３の効果は、プロセッサ要素が
レジスタファイルの局所レジスタ部分をアクセスする場
合に、レジスタ不足による性能劣化を抑えることができ
る。
【００５９】その理由は、局所論理レジスタをより広大
な物理レジスタに名前替えすることによって、レジスタ
の使い回しで生じる擬似的な依存関係（逆依存または出
力依存）が削減でき、従って不要な主記憶アクセスによ
るオーバーヘッドも削減できるためである。
【図面の簡単な説明】
【図１】本発明の実施の形態の構成を示す図である。
【図２】本発明の別の実施の形態の構成を示す図であ
る。
【図３】本発明の実施の形態におけるレジスタファイル
のメモリセルの構成の一例を示す図である。
【図４】本発明の実施の形態におけるレジスタファイル
のメモリセルの構成の別の例を示す図である。
【図５】本発明の実施の形態におけるレジスタファイル
のレジスタ番号変換部の構成の一例を示す図である。
【図６】従来のレジスタファイルの構成の一例を示す図
である。
【図７】従来のレジスタファイルの構成の別の例を示す
図である。
【符号の説明】
１０１、１０６、１１１、１１６、２０１、２０６、２
１１、２１６、６０１、６０２、６０３、６０４、７１
２、７１３ プロセッサ要素 １０２、１０７、１１２、１１７、２０２、２０７、２
１２、２１７、６０５、７０４、７０５ レジスタファ
イル １０３、１０５、１０８、１１０、１１３、１１５、１
１８、１２０、２０３、２０５、２０８、２１０、２１
３、２１５、２１８、２２０、２２１、２２２、２２
３、２２４ 共有レジスタ １０４、１０９、１１４、１１９、２０４、２０９、２
１４、２１９ 局所レジスタ ３０１、４０１ メモリセル ３０２、３０３、４０２ 書き込みポート ３０４、３０５、４０３ 読み出しポート ３０６、３０７、３０８、４０４、４０５、４０６ レ
ジスタ ５０１、５０４ 局所論理レジスタ ５０２、５０５ 変換テーブル ５０３、５０６ 物理レジスタ ７０１、７０２、７０３ 命令グループ ７０６、７０７、７０９、７０１ 演算器 ７０８、７１１ セレクタ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】複数のプロセッサ要素からなるマルチプロ
    セッサ構成において、前記複数のプロセッサ要素の各々
    が備える複数ワードからなるレジスタファイルであっ
    て、 他のプロセッサ要素と共有するために複数のプロセッサ
    要素で同時にアクセスできるポートを有するワード部分
    と、自プロセッサ要素のみがアクセス可能なワード部分
    と、に分割されている、ことを特徴とするレジスタファ
    イル。
  2. 【請求項２】請求項１記載のレジスタファイルにおい
    て、 第１のプロセッサ要素が所有するｎワード（ｎ≧３）の
    レジスタファイルのうち、 ｉワード（１≦ｉ≦ｎ−２）が第２のプロセッサ要素と
    共有して前記第１のプロセッサ要素と同時にアクセスで
    きるるポートを有し、 ｊワード（１≦ｊ≦ｎ−ｉ−１）が第３のプロセッサ要
    素と共有して前記第１のプロセッサ要素と同時にアクセ
    ス可能なポートを有し、 （ｎ−ｉ−ｊ）ワードが前記第１のプロセッサ要素のみ
    がアクセスできるポートを有する、ことを特徴とするレ
    ジスタファイル。
  3. 【請求項３】請求項１記載のレジスタファイルにおい
    て、 第１のプロセッサ要素のｎワード（但し、ｎ≧４）のレ
    ジスタファイルのうち、 ｉワード（１≦ｉ≦ｎ−３）が第２のプロセッサ要素と
    共有して前記第１のプロセッサ要素と同時にアクセスで
    きるポートを有し、 ｊワード（１≦ｊ≦ｎ−ｉ−２）が第３のプロセッサ要
    素と共有して前記第１のプロセッサ要素と同時にアクセ
    ス可能なポートを有し、 ｋワード（１≦ｋ≦ｎ−ｉ−ｋ−１）が全てのプロセッ
    サ要素からアクセス可能なポート数を有し、 （ｎ−ｉ−ｊ−ｋ）ワードが前記第１のプロセッサ要素
    のみがアクセスできるポートを有する、ことを特徴とす
    るレジスタファイル。
  4. 【請求項４】請求項１記載のレジスタファイルにおい
    て、 第１のプロセッサ要素が所有するレジスタファイルの、
    第２のプロセッサ要素と共有されてアクセスされるワー
    ド部分のメモリセルが、 前記第１のプロセッサ要素の演算結果を書き込むための
    書き込みポートと、 前記第２のプロセッサ要素の演算結果を書き込むための
    書き込みポートと、 前記第１のプロセッサ要素へデータを供給するための読
    み出しポートと、 前記第２のプロセッサ要素へデータを供給するための読
    み出しポートと、 を有することを特徴とするレジスタファイル。
  5. 【請求項５】請求項１記載のレジスタファイルにおい
    て、 第１のプロセッサ要素が所有するレジスタファイルの、
    第２のプロセッサ要素と共有されてアクセスされるワー
    ド部分のメモリセルが、 前記第１のプロセッサ要素の演算結果を書き込むための
    書き込みポートと、 前記第２のプロセッサ要素へデータを供給するための読
    み出しポートと、 を有することを特徴とするレジスタファイル。
  6. 【請求項６】請求項１記載のレジスタファイルにおい
    て、 前記レジスタファイルを備える自プロセッサ要素のみが
    アクセス可能であり、他のプロセッサ要素と共有してア
    クセスされないワード部分において、 前記自プロセッサ要素の演算命令が指定するｎビット
    （ｎ≧２）のレジスタ番号を、ｍビット（ｍ＞ｎ）のレ
    ジスタ番号に変換するレジスタ番号変換手段を備え、２
    m個のレジスタファイルにアクセスできるように構成さ
    れてなる、ことを特徴とするレジスタファイル。
JP9202430A 1997-07-11 1997-07-11 レジスタファイル Pending JPH1131137A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9202430A JPH1131137A (ja) 1997-07-11 1997-07-11 レジスタファイル
US09/113,291 US6219777B1 (en) 1997-07-11 1998-07-10 Register file having shared and local data word parts
KR1019980027859A KR19990013772A (ko) 1997-07-11 1998-07-10 레지스터 화일

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9202430A JPH1131137A (ja) 1997-07-11 1997-07-11 レジスタファイル

Publications (1)

Publication Number Publication Date
JPH1131137A true JPH1131137A (ja) 1999-02-02

Family

ID=16457394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9202430A Pending JPH1131137A (ja) 1997-07-11 1997-07-11 レジスタファイル

Country Status (3)

Country Link
US (1) US6219777B1 (ja)
JP (1) JPH1131137A (ja)
KR (1) KR19990013772A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002048871A1 (en) * 2000-12-11 2002-06-20 Koninklijke Philips Electronics N.V. Signal processing device and method for supplying a signal processing result to a plurality of registers

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7114056B2 (en) * 1998-12-03 2006-09-26 Sun Microsystems, Inc. Local and global register partitioning in a VLIW processor
US6629232B1 (en) * 1999-11-05 2003-09-30 Intel Corporation Copied register files for data processors having many execution units
JP2001167040A (ja) * 1999-12-14 2001-06-22 Hitachi Ltd 記憶サブシステム及び記憶制御装置
GB2362731B (en) * 2000-05-23 2004-10-06 Advanced Risc Mach Ltd Parallel processing of multiple data values within a data word
GB2419005B (en) * 2002-04-22 2006-06-07 Micron Technology Inc Providing a register file memory with local addressing in a SIMD parallel processor
WO2004046914A2 (en) * 2002-11-20 2004-06-03 Koninklijke Philips Electronics N.V. Vliw processor with copy register file
US7376813B2 (en) * 2004-03-04 2008-05-20 Texas Instruments Incorporated Register move instruction for section select of source operand
US7246218B2 (en) * 2004-11-01 2007-07-17 Via Technologies, Inc. Systems for increasing register addressing space in instruction-width limited processors
US20060104351A1 (en) * 2004-11-15 2006-05-18 Shu-Wen Teng Video/image processing devices and methods
KR101738941B1 (ko) 2010-03-23 2017-05-24 삼성전자주식회사 재구성 가능 어레이 및 재구성 가능 어레이의 제어 방법
US20110249744A1 (en) * 2010-04-12 2011-10-13 Neil Bailey Method and System for Video Processing Utilizing N Scalar Cores and a Single Vector Core
US20140258680A1 (en) * 2013-03-05 2014-09-11 Qualcomm Incorporated Parallel dispatch of coprocessor instructions in a multi-thread processor
US11295792B2 (en) * 2019-09-30 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Back-up and restoration of register data

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62164155A (ja) 1986-01-16 1987-07-20 Nec Corp マルチプロセツサアドレス方式
JPS6347835A (ja) 1986-08-18 1988-02-29 Agency Of Ind Science & Technol パイプライン計算機
JPS63186363A (ja) 1987-01-28 1988-08-01 Nec Corp マルチｃｐｕシステムのメモリ領域設定回路
JPH02116949A (ja) 1988-10-27 1990-05-01 Nec Corp 情報処理システム
DE69327504T2 (de) * 1992-10-19 2000-08-10 Koninkl Philips Electronics Nv Datenprozessor mit Operationseinheiten, die gemeinsam Gruppen von Registerspeichern benutzen
US5574935A (en) * 1993-12-29 1996-11-12 Intel Corporation Superscalar processor with a multi-port reorder buffer
US5644780A (en) * 1995-06-02 1997-07-01 International Business Machines Corporation Multiple port high speed register file with interleaved write ports for use with very long instruction word (vlin) and n-way superscaler processors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002048871A1 (en) * 2000-12-11 2002-06-20 Koninklijke Philips Electronics N.V. Signal processing device and method for supplying a signal processing result to a plurality of registers

Also Published As

Publication number Publication date
KR19990013772A (ko) 1999-02-25
US6219777B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
Patt et al. HPS, a new microarchitecture: Rationale and introduction
US5471628A (en) Multi-function permutation switch for rotating and manipulating an order of bits of an input data byte in either cyclic or non-cyclic mode
US5301340A (en) IC chips including ALUs and identical register files whereby a number of ALUs directly and concurrently write results to every register file per cycle
US5765011A (en) Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams
JP3916680B2 (ja) プロセッサ
US5838986A (en) RISC microprocessor architecture implementing multiple typed register sets
US5713037A (en) Slide bus communication functions for SIMD/MIMD array processor
US6631439B2 (en) VLIW computer processing architecture with on-chip dynamic RAM
US7904702B2 (en) Compound instructions in a multi-threaded processor
CN1656445B (zh) 处理系统
US8250348B2 (en) Methods and apparatus for dynamically switching processor mode
JPH1131137A (ja) レジスタファイル
US20060265555A1 (en) Methods and apparatus for sharing processor resources
JPS6014336A (ja) 命令処理装置
WO2006112045A1 (ja) 演算処理装置
EP1446717A1 (en) Method and apparatus for interfacing a processor to a coprocessor
Sprangle et al. Facilitating superscalar processing via a combined static/dynamic register renaming scheme
US6230251B1 (en) File replication methods and apparatus for reducing port pressure in a clustered processor
US6282585B1 (en) Cooperative interconnection for reducing port pressure in clustered microprocessors
Hopkins A perspective on the 801/reduced instruction set computer
US6298355B1 (en) Computer system
Kaxiras et al. Distributed vector architecture: beyond a single vector-IRAM
Mulder et al. Cost-effective design of application specific vliw processors using the scarce framework
JP3341662B2 (ja) 情報処理装置及び多ポートレジスタファイル
JP2000029778A (ja) 記憶素子

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000523