CN102231103B - 一种交替访问寄存器的装置及其方法 - Google Patents
一种交替访问寄存器的装置及其方法 Download PDFInfo
- Publication number
- CN102231103B CN102231103B CN 201110155004 CN201110155004A CN102231103B CN 102231103 B CN102231103 B CN 102231103B CN 201110155004 CN201110155004 CN 201110155004 CN 201110155004 A CN201110155004 A CN 201110155004A CN 102231103 B CN102231103 B CN 102231103B
- Authority
- CN
- China
- Prior art keywords
- register
- register file
- mode access
- file
- overlapping region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 239000012141 concentrate Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
Images
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
一种交替访问寄存器的装置及其方法，包括同译码单元相通信连接的寄存器访问模式控制单元和内部寄存器数量大于指令中寄存器寻址字段的最大寻址范围的寄存器堆，所述的寄存器堆包括能被处理器设置寄存器数量大小的寄存器堆第一模式访问区域、寄存器堆第二模式访问区域、…、寄存器堆第n模式访问区域，寄存器堆第一模式访问区域、寄存器堆第二模式访问区域、…、以及寄存器堆第n模式访问区域两两之间存在重叠区域寄存器堆重叠区域，有着节省编码字段的优点，还增大了可用寄存器数目，还可以根据实际应用灵活配置重叠区域大小，可以进一步提升处理器的性能。
Description
技术领域
本发明涉及访问寄存器的技术领域，具体涉及一种交替访问寄存器的装置及其方法。
背景技术
处理器的操作数，通常分为内存操作数、立即数以及寄存器操作数几种。采用精简指令集RISC设计的处理器，由于访存和运算是分开的。所以，几乎所有的变量和参数都是寄存器，对寄存器数量的要求就更高。
随着处理器并行度的提高，现代的并行处理器每周期可以并行执行多条指令，同时有多条对寄存器的访问请求，对可用寄存器数的要求越来越高，对编译器分配调度寄存器的要求也更高。为了提高汇编程序的效率，处理器需要大量的寄存器。但是，目前普遍存在可用寄存器数量受到指令长度的限制。可用寄存器数量受到指令长度的限制。例如，如果指令结构中用来编码寄存器的域只有3个位，最多只能有8个通用寄存器。在常见的32位指令集中，三个操作数的指令留给编码寄存器的最大位宽一般为6，也就是说最多允许编码64个可用寄存器。
发明内容
为了克服上述现有技术存在的不足，本发明的目的在于提供一种交替访问寄存器的装置及其方法，在有限的处理器指令中寄存器寻址字段长度下，可以增加处理器指令中寄存器寻址字段实际的可用寄存器数目，从而提高程序的并行度和效率。
为了达到上述目的，本发明所采用的技术方案是：
一种交替访问寄存器的装置，包括同译码单元相通信连接的寄存器访问模式控制单元和内部寄存器数量大于指令中寄存器寻址字段的最大寻址范围的寄存器堆，所述的寄存器堆包括能被处理器设置寄存器数量大小的寄存器堆第一模式访问区域、寄存器堆第二模式访问区域、…、寄存器堆第n模式访问区域，寄存器堆第一模式访问区域、寄存器堆第二模式访问区域、…、以及寄存器堆第n模式访问区域的寄存器数量一致，第一模式访问区域、寄存器堆第二模式访问区域、…、以及寄存器堆第n模式访问区域两两之间存在重叠区域，寄存器堆第i模式访问区域的寄存器数量小于或等于处理器指令中寄存器寻址字段的最大寻址范围，其中n为大于等于2的自然数，而i为小于等于n的自然数。
所述的寄存器堆重叠区域在单线程程序中，能在处理器设置下增大所需要的寄存器堆重叠区域的寄存器数量；而所述的寄存器堆重叠区域在多线程程序中，能在处理器设置下减少所需要的寄存器堆重叠区域的寄存器数量，其中i为小于等于n的自然数，而n为大于等于2的自然数。
所述的交替访问寄存器的装置的方法，先通过译码单元执行一条模式切换指令用于切换模式到寄存器堆第i模式访问区域，随后将带有寄存器寻址字段的指令发送到译码单元进行译码，针对寄存器寻址字段部分的译码为对应的寄存器堆第i模式访问区域的寄存器以及其重叠区域的寄存器地址，寄存器访问模式控制单元控制译码单元将该寄存器堆第i模式访问区域的寄存器的地址及其重叠区域的寄存器的地址发送到寄存器堆，这样寄存器堆将该寄存器堆第i模式访问区域的寄存器的地址以及重叠区域的寄存器地址所对应的寄存器数据输出，其中i为小于等于n的自然数，而n为大于等于2的自然数。
本发明的交替访问寄存器的装置及其方法，包括同译码单元相通信连接的寄存器访问模式控制单元和寄存器堆，所述的寄存器堆包括能被处理器设置寄存器数量大小的寄存器堆第一模式访问区域、寄存器堆第二模式访问区域…寄存器堆第n模式访问区域以及寄存器堆重叠区域，第一模式访问区域、寄存器堆第二模式访问区域、…、以及寄存器堆第n模式访问区域两两之间存在重叠区域，有着节省编码字段的优点，即采用切换模式的方法，节省了指令中寄存器寻址占据的宽度。可以给有限的指令宽度中留出更多位供指令编码和其它指令标志位所用。为指令集设计提供更高的灵活性；还增大了可用寄存器数目，以插入额外的模式切换指令为代价，增大实际可访问寄存器数目，最多可以访问两倍于最大可寻址寄存器数目的寄存器。在多数情况下，程序可用寄存器增多，程序的并行性提高从而可以抵消增加指令的代价。还可以根据实际应用灵活配置重叠区域大小，还能根据应用的特点来配置重叠区域的大小，可以进一步提升处理器的性能。
附图说明
图1是本发明的交替访问寄存器的装置的结构示意图。
图2是本发明的交替访问寄存器的装置的原理示意图。
具体实施方式
下面结合附图对本发明作更详细的说明。
如图1，交替访问寄存器的装置，包括同译码单元相通信连接的寄存器访问模式控制单元和内部寄存器数量大于指令中寄存器寻址字段的最大寻址范围的寄存器堆，其特征在于：所述的寄存器堆包括能被处理器设置寄存器数量大小的寄存器堆第一模式访问区域和寄存器堆第二模式访问区域，寄存器堆第一模式访问区域和寄存器堆第二模式访问区域的寄存器数量一致，第一模式访问区域和寄存器堆第二模式访问区域之间存在重叠区域，寄存器堆第i模式访问区域的寄存器数量小于或等于处理器指令中寄存器寻址字段的最大寻址范围，其中而i为小于等于2的自然数。所述的寄存器堆重叠区域在单线程程序中，能在处理器设置下增大所需要的寄存器堆重叠区域的寄存器数量；而所述的寄存器堆重叠区域在多线程程序中，能在处理器设置下减少所需要的寄存器堆重叠区域的寄存器数量，其中而i为小于等于2的自然数。
如图2所示，：先通过译码单元执行一条模式切换指令用于切换模式到寄存器堆第i模式访问区域，随后将带有寄存器寻址字段的指令发送到译码单元进行译码，针对寄存器寻址字段部分的译码为对应的寄存器堆第i模式访问区域的寄存器以及其重叠区域的寄存器地址，寄存器访问模式控制单元控制译码单元将该寄存器堆第i模式访问区域的寄存器的地址及其重叠区域的寄存器的地址发送到寄存器堆，这样寄存器堆将该寄存器堆第i模式访问区域的寄存器的地址以及重叠区域的寄存器地址所对应的寄存器数据输出，其中i为小于等于2的自然数。
Claims (2)
1.一种交替访问寄存器的装置，包括同译码单元相通信连接的寄存器访问模式控制单元和内部寄存器数量大于指令中寄存器寻址字段的最大寻址范围的寄存器堆，所述的寄存器堆包括能被处理器设置寄存器数量大小的寄存器堆第一模式访问区域、寄存器堆第二模式访问区域、…、寄存器堆第n模式访问区域，寄存器堆第一模式访问区域、寄存器堆第二模式访问区域、…、以及寄存器堆第n模式访问区域的寄存器数量一致，寄存器第一模式访问区域、寄存器堆第二模式访问区域、…、以及寄存器堆第n模式访问区域两两之间存在重叠区域，寄存器堆第i模式访问区域的寄存器数量小于或等于处理器指令中寄存器寻址字段的最大寻址范围，其中n为大于等于2的自然数，而i为小于等于n的自然数，其特征在于：所述的寄存器堆重叠区域在单线程程序中，能在处理器设置下增大所需要的寄存器堆重叠区域的寄存器数量；而所述的寄存器堆重叠区域在多线程程序中，能在处理器设置下减少所需要的寄存器堆重叠区域的寄存器数量，其中i为小于等于n的自然数，而n为大于等于2的自然数。
2.根据权利要求1所述的交替访问寄存器的装置的方法，其特征在于：先通过译码单元执行一条模式切换指令用于切换模式到寄存器堆第i模式访问区域，随后将带有寄存器寻址字段的指令发送到译码单元进行译码，针对寄存器寻址字段部分的译码为对应的寄存器堆第i模式访问区域的寄存器以及其重叠区域的寄存器地址，寄存器访问模式控制单元控制译码单元将该寄存器堆第i模式访问区域的寄存器的地址及其重叠区域的寄存器的地址发送到寄存器堆，这样寄存器堆将该寄存器堆第i模式访问区域的寄存器的地址以及重叠区域的寄存器地址所对应的寄存器数据输出，其中i为小于等于n的自然数，而n为大于等于2的自然数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110155004 CN102231103B (zh) | 2011-06-10 | 2011-06-10 | 一种交替访问寄存器的装置及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110155004 CN102231103B (zh) | 2011-06-10 | 2011-06-10 | 一种交替访问寄存器的装置及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102231103A CN102231103A (zh) | 2011-11-02 |
| CN102231103B true CN102231103B (zh) | 2013-10-16 |
Family
ID=44843670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110155004 Expired - Fee Related CN102231103B (zh) | 2011-06-10 | 2011-06-10 | 一种交替访问寄存器的装置及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102231103B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109885509B (zh) * | 2019-02-26 | 2021-10-26 | 京信网络系统股份有限公司 | 非易失性存储器的访问方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3532481A1 (de) * | 1985-09-12 | 1987-03-19 | Philips Patentverwaltung | Datenverarbeitungsanordnung |
| US5428804A (en) * | 1992-12-18 | 1995-06-27 | Xerox Corporation | Edge crossing circuitry for SIMD architecture |
| EP1346282A1 (en) * | 2000-12-11 | 2003-09-24 | Koninklijke Philips Electronics N.V. | Signal processing device and method for supplying a signal processing result to a plurality of registers |
| CN102063287A (zh) * | 2011-01-06 | 2011-05-18 | 清华大学 | 一种处理器的指令执行结果存储结构 |
-
2011
- 2011-06-10 CN CN 201110155004 patent/CN102231103B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102231103A (zh) | 2011-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9329900B2 (en) | Hetergeneous processor apparatus and method | |
| US9448829B2 (en) | Hetergeneous processor apparatus and method | |
| CN108369511B (zh) | 用于基于通道的跨步存储操作的指令和逻辑 | |
| US10007605B2 (en) | Hardware-based array compression | |
| WO2014105169A1 (en) | Apparatus and method for intelligently powering heterogeneous processor components | |
| He et al. | MOVE-Pro: A low power and high code density TTA architecture | |
| US11436118B2 (en) | Apparatus and method for adaptively scheduling work on heterogeneous processing resources | |
| CN101299185A (zh) | 一种基于cisc结构的微处理器构架及指令实现方式 | |
| CN107533460B (zh) | 紧缩有限冲激响应（fir）滤波处理器、方法、系统和指令 | |
| CN106575220B (zh) | 多个经集群极长指令字处理核心 | |
| KR101856833B1 (ko) | 레지스터들의 세트를 복수의 소형 레지스터들 또는 조합된 대형 레지스터들로서 액세스하는 프로세서들, 방법들, 및 시스템들 | |
| US20180181398A1 (en) | Apparatus and methods of decomposing loops to improve performance and power efficiency | |
| KR20170036035A (ko) | 인터럽트들의 세트들을 구성하는 장치 및 방법 | |
| CN103064748A (zh) | 一种Linux下处理多进程间通讯的方法 | |
| US20140189299A1 (en) | Hetergeneous processor apparatus and method | |
| CN102945148A (zh) | 一种并行指令集的实现方法 | |
| CN102231103B (zh) | 一种交替访问寄存器的装置及其方法 | |
| CN102141903A (zh) | 用于16/32位混合指令的对称编码装置与译码装置 | |
| TW586072B (en) | Data processor and method of operation | |
| US20130275721A1 (en) | Reconfigurable instruction encoding method, execution method, and electronic apparatus | |
| CN102012802B (zh) | 面向向量处理器数据交换的方法及装置 | |
| CN101246435A (zh) | 一种支持高级语言部分语句功能的处理器指令集 | |
| US20050278504A1 (en) | System capable of dynamically arranging coprocessor number | |
| CN103809933A (zh) | 可重新配置的指令编码方法、执行方法及电子装置 | |
| US9841997B2 (en) | Method and apparatus for execution mode selection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131016 |