CN102141903A

CN102141903A - 用于16/32位混合指令的对称编码装置与译码装置

Info

Publication number: CN102141903A
Application number: CN2011100688412A
Authority: CN
Inventors: 葛海通; 刘畅; 莫鹏飞; 武淑丽; 刘智力
Original assignee: Hangzhou C Sky Microsystems Co Ltd
Current assignee: Hangzhou C Sky Microsystems Co Ltd
Priority date: 2011-03-22
Filing date: 2011-03-22
Publication date: 2011-08-03
Anticipated expiration: 2031-03-22
Also published as: CN102141903B

Abstract

一种用于16/32位混合指令的对称编码装置，包括：16位指令编码单元，用以对长度为16位的指令进行编码，编码字段包括操作码、操作数、长度标识位和附加信息码，其中，操作码指示指令的操作，每条指令的操作码长度相同；32位指令编码单元，用以对长度为32位的指令进行编码，编码分段原则与16位相同；16位指令操作的集合是32位指令操作集合的子集，对于具有相同操作的16位指令与32位指令，两者操作码的长度与编码相同，两者的操作数、长度标识位与附加信息码根据各自的编码方法独立确定。以及提供一种用于16/32位混合指令的译码装置。本发明能兼顾高效率和低成本。

Description

用于16/32位混合指令的对称编码装置与译码装置

技术领域

本发明涉及嵌入式处理器领域，其具体是一种处理器16/32位混合指令的编码装置与译码装置。

背景技术

传统的处理器的指令集具有两种编码方式，一种是变长编码，另一种是定长编码。变长编码的指令允许所有的操作使用所有的寻址方式，适合寻址方式和操作比较多的情形。定长编码把操作和寻址方式组合在操作码里，通常所有的指令长度都相同，适合于寻址方式和操作比较少的情况。出于执行时间和存储成本的考虑，嵌入式处理器以精简指令集(RISC)结构为主，其指令集常采用定长编码。

定长编码的嵌入式处理器采用的指令长度有8位、16位、32位等。指令的长度越长，其能实现的操作就越强大，但存储成本越高。例如32位长度的嵌入式处理器指令集，相较于16位长度的嵌入式处理器指令集，能够实现更多更复杂的操作，操作数的范围也越大，但是相同功能的程序要占用更大的存储空间，存储成本更高。

为了平衡操作的功能性和存储成本，部分嵌入式处理器采用混合编码的指令集。以16/32位混合编码的指令集为例：具有较常用操作的、较小操作数范围的指令编码为16位长度的指令，以节省存储成本；具有较复杂操作的、需要较大操作数范围的指令编码为32位长度的指令，以实现更强大的功能。混合编码的指令集的所有指令中均包含固定格式的信息编码用于区分当前指令的长度。16位指令和32位指令的操作和操作数编码方式完全不同，其格式与该指令的长度有关，即在得到当前指令的长度之前，无法获取其操作和操作数。

嵌入式处理器在执行采用16/32位混合编码的指令时，首先要根据固定格式的信息编码决定当前指令的长度，然后采用不同的硬件单元，分别获取操作和操作数信息，译码、执行16位指令或者32位指令。这种指令执行方式需要更多的硬件单元，硬件成本更大。另一种实现方式是，根据固定格式的信息编码决定当前指令的长度，如果当前指令为16位指令，采用额外的逻辑，将该指令转换为具有相同操作和操作数的32位指令，然后译码、执行。这种执行方式在处理16位指令的时候需要更长的时间，效率较低。

发明内容

为了克服已有现有嵌入式处理器采用16/32位混合编码技术的不能兼顾效率和成本的不足，本发明提供一种能兼顾高效率低成本的用于16/32位混合指令的对称编码装置与译码装置。

本发明解决其技术问题所采用的技术方案是：

一种用于16/32位混合指令的对称编码装置，所述对称编码装置包括：

16位指令编码单元，用以对长度为16位的指令进行编码，编码字段包括操作码、操作数、长度标识位和附加信息码，其中，操作码指示指令的操作，每条指令的操作码长度相同；操作数用于指令执行，其类型包括寄存器、立即数；长度标识位用于指示指令长度；附加信息码指示每条指令附加的操作信息，其长度和编码方式根据指令长度决定；

32位指令编码单元，用以对长度为32位的指令进行编码，编码分段原则与16位相同，包括操作码、操作数、长度标识位和附加信息码，32位指令的操作码和长度标识位字段的长度与16位指令的操作码字段长度相同，32位指令的操作数和附加信息码的长度与16位指令不同；

16位指令操作的集合是32位指令操作集合的子集，对于具有相同操作的16位指令与32位指令，两者操作码的长度与编码相同，两者的操作数、长度标识位与附加信息码根据各自的编码方法独立确定。

进一步，对所有的16位指令和32位指令，设计相同长度的操作码。

操作码相同的16位指令和32位指令，两者的操作数的类型相同，操作数的宽度和寻址范围不同。

对于16位指令和32位指令，附加信息码不限定长度和编码方式，具有相同操作指令的附加信息码无对称关系。

32位指令集合中，与16位指令操作不相同的指令，其操作码、操作数与附加信息码根据32位指令的编码原则确定。

一种用于16/32位混合指令的译码装置，所述译码装置包括：

指令译码单元，用以获得指令，对指令的长度标识位和操作码进行译码，确定当前指令长度与操作，并将该信息送入操作数准备单元；

操作数准备单元，用以根据指令译码单元译码所得指令长度与操作，分别对16位指令与32位指令完成操作数截取与准备，并将附加信息码译码后送入指令执行单元；

指令执行单元，用于执行具有与其对应操作的指令，指令执行单元不区分16位指令与32位指令；

进一步，所述的指令译码单元译码后获得指令的操作，通过从指令中截取固定字段获得。

再进一步，所述的操作数准备单元根据指令译码单元获得的译码信息，对指令进行截取和扩展，将相同操作的16位指令与32位指令的操作数分装成固定形式。

更进一步，所述的操作数准备单元根据指令译码单元获得的译码信息，译码获得附件信息码并将其作为控制信号送入指令执行单元。

本发明的有益效果主要表现在：兼顾高效率低成本，提升了嵌入式处理器的性能。

附图说明

图1为一种采用16/32位混合指令的对称编码的示例指令集编码的示意图。

图2为基于该编码的示例16位指令编码的示意图。

图3为基于该编码的示例32位指令编码的示意图。

图4为一种用于处理采用对称编码的16/32混合指令的译码装置的示意图。

图5为采用本装置执行示例16位指令的示意图。

图6为采用本装置执行示例32位指令的示意图。

具体实施方式

下面结合附图对本发明作进一步描述。

实施例1

参照图1～图3，一种用于16/32位混合指令的对称编码装置，所述对称编码装置包括：

对所有的16位指令和32位指令，设计相同长度的操作码。

本实施例中，对长度为16位的指令进行编码，编码字段包括操作码、操作数、长度标识位和和附加信息码。其中，操作码指示指令的操作，每条指令的操作码长度相同；操作数用于指令执行，其类型包括寄存器、立即数；长度标识位用于指示指令长度；附加信息码指示每条指令附加的操作信息，其长度和编码方式根据指令长度决定。参考图1的示例编码，对于左侧16位指令，以第14～13位(最低位为第0位，下同)共2位指令码作为操作码，指示该指令的操作。

例如图2的“br16”指令，长度为16位，其操作码(第14～13位)为“00”，指示该指令的操作为“转移”；该指令只有一个操作数，编码在第9～0位，操作数类型为立即数(IMM)；该指令有1位的长度标识位“1”，编码在第15位(最高位)；该指令有3位附加信息码“000”，编码在第12～10位。

又例如图2的“addi16”指令，其操作码为“01”，指示该指令的操作为“算术运算”；该指令有两个操作数，操作数1(RZ)类型为“寄存器”，编码在第9～6位，操作数2(IMM)类型为“立即数”，编码在第5～1位；该指令有1位的长度标识位“1”，编码在第15位(最高位)；该指令有两段附加信息码“000”和“0”，分别编码在第12～10位和第0位。

又例如图2的“ld16.w”指令，其操作码为“10”，指示该指令的操作为“装载存储”；该指令有三个操作数，操作数1(RZ)类型为“寄存器”，编码在第9～6位，操作数2(RX)类型为“寄存器”，编码在第5～2位，操作数3(IMM)类型为“立即数”，编码在第1～0位；该指令有1位的长度标识位“1”，编码在第15位(最高位)；该指令有3位附加信息码“010”，编码在第12～10位。

对长度为32位的指令进行编码，编码分段原则与16位相同，包括操作码、操作数、长度标识位和和附加信息码。操作码和长度标识位字段的长度与16位指令的操作码长度相同，操作数和附加信息码的长度与16位指令不同。16位指令操作的集合是32位指令操作集合的子集，对于具有相同操作的16位指令与32位指令，两者操作码的长度与编码相同，但操作数、长度标识位与附加信息码根据各自的编码方法独立确定。参考图1的示例编码，对于右侧32位指令，以第30～29位共2位指令码作为操作码，指示该指令的操作。

例如图3的“br32”指令，其操作码(第30～29位)为“00”，指示该指令的操作为“转移”；该指令只有一个操作数，编码在第25～0位，操作数类型为立即数(IMM)；该指令有1位的长度标识位“0”，编码在第31位(最高位)；该指令有3位附加信息码“000”，编码在第28～26位。特别的，“br32”指令与“br16”指令的操作均为“转移”，因此它们的操作码长度均为2位，编码相同(“00”)。

又例如图3的“addi32”指令，其操作码为“01”，指示该指令的操作为“算术运算”；该指令有三个操作数，其中操作数2(RX)类型为“寄存器”，编码在第25～21位，操作数3(IMM)类型为“立即数”，编码在第15～0位；该指令有1位的长度标识位“0”，编码在第31位(最高位)；该指令3位附加信息码“000”，编码在第28～26位。特别的，“addi32”指令与“addi16”指令的操作均为“算术运算”，因此它们的操作码长度均为2位，编码相同(“01”)。

又例如图3的“1d32.w”指令，其操作码为“10”，指示该指令的操作为“装载存储”；该指令有三个操作数，操作数1(RZ)类型为“寄存器”，编码在第25～21位，操作数2(RX)类型为“寄存器”，编码在第20～16位，操作数3(IMM)类型为“立即数”，编码在第11～0位；该指令有1位的长度标识位“0”，编码在第31位(最高位)；该指令有两段附加信息码“110”和“0010”，分别编码在第28～26位和第15～12位。特别的，“ld32.w”指令与“ld16.w”指令的操作均为“装载存储”，因此它们的操作码长度均为2位，编码相同(“10”)。

对所有的16位和32位指令，设计相同长度的操作码，并为相同操作的指令分配相同的操作码。所有的16位和32位指令，附加信息码不限定长度和编码方式，具有相同操作指令的附加信息码无对称关系。

例如在图1的示例编码中，操作码长度均为2位。操作码为“00”的指令的操作为“转移”，操作码为“01”的指令的操作为“算术运算”，操作码为“10”的指令的操作为“装载存储”，即操作码相同的16位和32位指令有对称关系。又例如操作码为“10”的“ld16.w”指令，其附加信息码为“010”，“ld32.w”指令的附加信息码为“110”和“0010”，它们没有对应关系。

操作码相同的16位和32位指令，其操作数的类型相同，但操作数的宽度和寻址范围不同。例如操作码为“10”的“ld16.w”指令和“ld32.w”指令，其操作数类型均为“寄存器”和“立即数”，具有对称关系，但宽度分别为2位和12位。

实施例2

参照图4～图6，一种用于16/32位混合指令的译码装置，所述译码装置包括：

所述的指令译码单元译码后获得指令的操作，通过从指令中截取固定字段获得。

所述的操作数准备单元根据指令译码单元获得的译码信息，对指令进行截取和扩展，将相同操作的16位指令与32位指令的操作数分装成固定形式。

所述的操作数准备单元根据指令译码单元获得的译码信息，译码获得附件信息码并将其作为控制信号送入指令执行单元。

采用本实施例所述的一种装置处理上述16/32位混合指令集，如图4，其包括：

指令译码单元，获得指令，对指令长度和指令的操作码进行译码，确定当前指令长度与操作，并将该信息送入操作数准备单元；

操作数准备单元，根据指令译码单元译码所得指令长度与操作，分别对16位指令与32位指令完成操作数截取与准备，并将附加信息码译码后送入指令执行单元；

指令执行单元，每个指令执行单元用于执行具有与其对应操作的指令，指令执行单元不区分16位指令与32位指令。

采用该装置执行图1所示的示例编码，其详细过程如图5：当指令译码单元接收到指令后，截取最高位，即16位指令的第15位或32位指令的第31位，作为该指令的长度标识位；截取次高有效位和第三有效位，即16位指令的第14～13位或32位指令的第30～29位，作为该指令的操作码。指令译码单元根据长度标识位和操作码可以得到该指令长度和操作。例如图5中指令“1000001111111111”，指令译码单元截取第15位“1”作为长度标识位；截取第14～13位“00”作为操作码，译码出该指令的操作为“转移”，指令长度为16位。指令译码单元将该指令的操作及指令长度送入操作数准备单元。对于图5中示例指令，指令译码单元发送操作“转移”和指令长度“16”送入操作数准备单元。

操作数准备单元，根据指令译码单元译码所得指令长度与操作，分别对16位指令与32位指令完成操作数截取与准备，并将附加信息码译码后送入指令执行单元。例如接收到操作为“转移”的16位指令“1000001111111111”后，根据其操作，操作数准备单元截取操作数“1111111111”，符号扩展至32位有符号数“0xFFFFFFFF”；根据指令取得附加信息码“000”，分析该附加信息码确定指令为“无条件跳转指令”。把以上信息发送至各指令执行单元。

指令执行单元“转移单元”在接收到该指令及准备完毕的操作数“0xFFFFFFFF”后，依据准“无条件跳转指令”执行无条件跳转。又如图6，该装置接收到一条编码为“01011000000000010010111111111111”的指令，执行过程如下：

当指令译码单元接收到指令后，截取第31位“0”作为长度标识位；截取次高有效位和第三有效位，即该指令的第30～29位“10”作为操作码。译码出该指令的操作为“装载存储”，指令长度为32位，然后发送指令及以上信息至操作数准备单元。

操作数准备单元在接收到操作为“装载存储”的指令“01011000000000010010111111111111”后，截取和准备操作数：对于“寄存器”类型的操作数，访问寄存器堆中编号为“00001”的寄存器，获得其值“0x10000000”作为准备完毕的第一个操作数；对于“立即数”类型的操作数，将其零扩展(无符号扩展)至32位无符号数“0x3F”，作为第二个操作数。操作数准备单元根据指令取得附加信息码“110”和“0010”，分析该附加信息码确定指令为“字加载指令”。最后把以上信息发送至各指令执行单元。

指令执行单元“装载存储单元”在接收到“字加载指令”及准备完毕的操作数“0x10000000”和“0x3F”后。然后以准备完毕的操作数“0x10000000”和“0x3F”作为地址执行字节加载操作。

Claims

1.一种用于16/32位混合指令的对称编码装置，其特征在于：所述对称编码装置包括：

2.如权利要求1所述的用于16/32位混合指令的对称编码装置，其特征在于：对所有的16位指令和32位指令，设计相同长度的操作码。

3.如权利要求1或2所述的用于16/32位混合指令的对称编码装置，其特征在于：操作码相同的16位指令和32位指令，两者的操作数的类型相同，操作数的宽度和寻址范围不同。

4.如权利要求1或2所述的用于16/32位混合指令的对称编码装置，其特征在于：对于16位指令和32位指令，附加信息码不限定长度和编码方式，具有相同操作指令的附加信息码无对称关系。

5.如权利要求1或2所述的用于16/32位混合指令的对称编码装置，其特征在于：32位指令集合中，与16位指令操作不相同的指令，其操作码、操作数与附加信息码根据32位指令的编码原则确定。

6.一种用于16/32位混合指令的译码装置，其特征在于：所述译码装置包括：

7.如权利要求6所述的译码装置，其特征在于：所述的指令译码单元译码后获得指令的操作，通过从指令中截取固定字段获得。

8.如权利要求6或7所述的译码装置，其特征在于：所述的操作数准备单元根据指令译码单元获得的译码信息，对指令进行截取和扩展，将相同操作的16位指令与32位指令的操作数分装成固定形式。

9.如权利要求6或7所述的译码装置，其特征在于：所述的操作数准备单元根据指令译码单元获得的译码信息，译码获得附件信息码并将其作为控制信号送入指令执行单元。