JP2004515961A - マルチパス通信受信機 - Google Patents

Abstract

異なるがしかし部分的に重なっている周波数帯域を範囲とする複数のＲＦ信号経路（１１６，１３６）と、複数のベースバンド信号経路（１４０，１５０，１６０，１７０，１８０，１９０）を有するマルチパス広帯域通信受信機（１００）である。当該経路は、異なるモードで被受信信号の処理を促進するため異なる方法で第１及び第２の経路を共用するため再構成可能である。また、レイク受信機（８００）は、シグマ−デルタ変調器装置（８１０）、及び精細な遅延調整を与えるためのプログラム可能遅延を採用する。シグマ−デルタ変調器（８１０）は、受信機（１００）のベースバンド経路におけるシグマ−デルタＡ／Ｄ変換器からのシグマ−デルタ回路を用い得る。これは、シグマ−デルタＡ／Ｄ変換器を利用しない特定の受信構成において機能の損失なしで達成され得る。

Description

【０００１】
［発明の分野］
本発明は、通信受信機に関し、特に、移動電話機のような無線通信受信機に関する。
【０００２】
［発明の背景］
本発明の分野において、無線通信受信機がマルチモードで動作可能である（即ち、例えば、２Ｇ／２．５Ｇ／３Ｇセルラ・モード（「２Ｇ」、「３Ｇ」及び「２．５Ｇ」はそれぞれ、第２世代、第３世代、及びそれらの中間の各セルラ・システムを指す。）と、ＧＰＳ（衛星による汎地球測位）モードとである狭帯域モードと広帯域モードとの両方を含む複数の異なるモードのうちのいずれか１つで動作可能である）ことが望ましいことが分かっている。
【０００３】
マルチモード無線通信受信機を生成するため、各受信機セクションが限られた数のモードに対して専用である複数の別々の受信機セクションを１つの回路の中に組み合わせることが可能であろう。例えば、ＧＳＭ受信機セクションは、ＷＢ−ＣＤＭＡ（広帯域符号分割多元接続）受信機セクションと組み合わされて、３Ｇ／２Ｇ受信機セクションを作ることができるであろう。このアプローチは、同時マルチモード動作を可能にする利点を有するが、しかしそれは、それが限定された柔軟性（ＷＢ−ＣＤＭＡ受信機に通常用いられるパイプライン化されたＡ／Ｄ（アナログ／ディジタル）変換器の解像度は１０ビットを超えて拡張することが難しい。）に対してコスト面で効率的でなく（それは多くの冗長ブロックを含むであろう。）、そして個々の受信機セクションのアーキテクチャが異なる（１つのセクションに対してスーパーへテロダイン受信機、そして別のセクションに対して直接変換受信機（ＤＣＲ））ので、非常に多い部品点数を持つ欠点を有する。
【０００４】
［従来技術］
国際特許出願Ｎｏ．ＷＯ−Ａ１−００５２８４０（Ｃｏｎｅｘａｎｔ Ｓｙｓｔｅｍｓ Ｉｎｃ）は、マルチバンド・トランシーバが被受信信号を直接ベースバンド周波数に変換することを記載し、米国特許ＵＳ−Ａ−５９９９９９０（Ｍｏｔｏｒｏｌａ Ｉｎｃ）は、異なるタスクを処理するため動的に変化されることができる再構成可能な通信機を記載する。特定のタスクのための所望の命令を検索するため、資源のライブラリにアクセスできる。
【０００５】
全ての回路ブロックがプログラム可能である単一の受信機を作ることができ、そしてそのようなアプローチが冗長性なしの柔軟性の利点を有するであろうにも拘わらず、そのようなアプローチは、それが（２つの異なるモード間でシームレスにハンドオーバするため要求され得る）同時マルチモードをサポートすることができないであろう欠点を有するであろう。
従って、上記の欠点を改善し得るマルチパス通信受信機に対するニーズが存在する。
【０００６】
［発明の陳述］
本発明の第１の局面に従って、請求項１に記載のマルチパス通信受信機が提供される。
【０００７】
本発明の第２の局面に従って、請求項７記載の通信受信機に使用のレイク受信機が提供される。
本発明を組み込む１つのマルチパス広帯域通信受信機が、ここで添付図面を参照して単に例示として説明される。
【０００８】
［好適な実施形態の説明］
最初に図１を参照すると、再構成可能なマルチパス広帯域通信受信機１００は、ＲＦ信号を第１のＲＦチャネル・フィルタ（図示せず）から受け取る第１の演算増幅器１０２を有する。第１の演算増幅器１０２の出力は、ミクサ１０４及び１０６に接続され、それらのミクサ１０４及び１０６の他方の入力は、反対信号を第１のＲＦ局部発振器１０８から分相器１１０を介して受け取るよう接続されている。ミクサ１０４及び１０６の出力（それは、被受信ＲＦ信号からの相対的同相及び直角位相情報を担持することが認められるであろう。）は、それぞれ広／中間帯域増幅器／フィルタ装置１１２及び１１４に接続されている（そのことは以下でより詳細に説明されるであろう。）。従って、構成要素１０２−１１４は、ＲＦ経路１１６を表すことが認められるであろう。
【０００９】
第２の演算増幅器１２２は、ＲＦ信号を第２のＲＦチャネル・フィルタ（図示せず）から受け取る。第２の演算増幅器１２２の出力は、ミクサ１２４及び１２６に接続され、それらのミクサ１２４及び１２６の他方の入力は、反対信号を第２のＲＦ局部発振器１２８から分相器１３０を介して受け取るよう接続されている。ミクサ１２４及び１２６の出力（それは、被受信ＲＦ信号からの相対的同相及び直角位相情報を担持することが認められるであろう。）は、それぞれ中間／狭帯域増幅器／フィルタ装置１３２及び１３４に接続されている（そのことは以下でより詳細に説明されるであろう。）。従って、構成要素１２２−１３４は、ＲＦ経路１３６を表すことが認められるであろう。
【００１０】
広／中間帯域増幅器／フィルタ装置１１２、１１４、１３２及び１３４の出力は、ウォルシュ・コード・スイッチング・マトリックス１３８の入力に接続され、当該ウォルシュ・コード・スイッチング・マトリックス１３８は、いずれの必要なダウンコンバージョンを実行し、そして被受信ＲＦ信号の変調モードに応じて、出力（その入力から導出される。）を、６つの並列ベースバンド経路１４０、１５０、１６０、１７０、１８０及び１９０のうちの関連のもの（以下でより詳細に説明されるであろう。）に印加する。この例においてはウォルシュ・コーディングを用いているが、希望すれば、代替として他の種類のコーディングを用い得ることが理解されるであろう。並列ベースバンド経路１４０、１５０、１６０、１７０、１８０及び１９０のそれぞれは、シグマ−デルタ・アナログ／ディジタル変換器（１４２、１５２、１６２、１７２、１８２及び１９２のそれぞれ）、及びデシメーション（ｄｅｃｉｍａｔｉｏｎ）／選択性フィルタ装置（１４４、１５４、１６４、１７４、１８４及び１９４のそれぞれ）を備える。並列ベースバンド経路１４０、１５０、１６０、１７０、１８０及び１９０の出力は、混合化マトリックス１９６の入力に接続されている。ウォルシュ・コード・スイッチング・マトリックス１３８及び混合化マトリックス１９６は、コーディング発生器（例えば、ウォルシュ・コード発生器のようなもの）１９８からの入力により制御される。基準フェーズ・ロックド・ループ１９９は、シグマ−デルタ・アナログ／ディジタル変換器１４２、１５２、１６２、１７２、１８２及び１９２をクロックするための低周波数信号ｆｓ１、ｆｓ２等を与える。
【００１１】
代替として、ウォルシュ・コード・スイッチング・マトリックス１３８の構成要素を並列ベースバンド経路（１４０、１５０、１６０、１７０、１８０、１９０）のシグマ−デルタ・アナログ／ディジタル変換器（１４２、１５２、１６２、１７２、１８２、１９２）に直接組み込むことができることが理解されるであろう。
【００１２】
以下でより詳細に説明されるように、再構成可能なマルチパス広帯域通信受信機１００は、以下のことを備えるマルチパス広帯域受信機として機能することができる。当該以下のこととは、
・ＤＣＲ（Ｄｉｒｅｃｔ Ｃｏｎｖｅｒｓｉｏｎ Ｒｅｃｅｐｔｉｏｎ）（直接変換受信）とＤＶＩＦ（Ｄｉｇｉｔａｌ Ｖｅｒｙ Ｌｏｗ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ） （ディジタルの非常に低い中間周波数）の混合使用（これらの両方の用語は本明細書において用語ＤＣＲに含まれることを意図している。）により、少数の外部構成要素しか必要としない効率的なアーキテクチャが可能になることと、
・２つの並列ＲＦ経路（１１６及び１３６）及び６つの並列ベースバンド経路（１４０、１５０、１６０、１７０、１８０及び１９０）により、（以下でより詳細に説明されるように）被受信信号の変調スキームに応じて最適マルチパス処理が可能になることと、
・２つの並列ＲＦ経路（１１６及び１３６）が異なる（が、しかし部分的に重なっている）周波数範囲に対して専用であることにより、最適化されたプログラミング範囲を有する同時マルチモード動作が可能になることと、
・６つの並列ベースバンド経路（１４０、１５０、１６０、１７０、１８０及び１９０）により、シグマ−デルタ変換器を備えるＡ／Ｄ変換が低クロック周波数を用いた高解像度を与える（低電力消費を与えそして追加のＰＬＬを必要としない）ことが可能になることと、及び
・６つの並列ベースバンド経路（１４０、１５０、１６０、１７０、１８０及び１９０）により、マルチキャリア広帯域信号の処理（例えば、１キャリアにつき１経路）、又は同時マルチモード動作（例えば、広帯域に対して２経路及び中間／狭帯域に対して１経路）が可能になることとである。
【００１３】
以下の表は、図１の受信機によりサポートされることができる様々なモードと関連した主受信機特性を示す。
【００１４】
【表１】

【００１５】
ここで図２を参照すると、その図２に示される構成において、図１の受信機は、ＷＢＣＤＭＡ ＵＭＴＳモードとＧＳＭとの同時受信、又はＣＤＭＡ２０００ ＤＳモードとＥＤＧＥとの同時受信をサポートする。
【００１６】
広／中間帯域経路はほぼ２ＭＨｚ帯域幅に設定される。２つの並列シグマ−デルタ変換器がＷＢＣＤＭＡ ＤＳモードのため用いられる。１ビット・スイッチ制御信号（＋１又は−１）がシグマ−デルタ入力で与えられる。
【００１７】
動作はＤＣＲモードである。中間／狭帯域経路はほぼ５００ｋＨｚに設定される。１つのシグマ−デルタ変換器が、ＧＳＭ／ＥＤＧＥ動作のため用いられる。動作は、ディジタルの非常に低いＩＦモードである。
【００１８】
ここで図３を参照すると、その図３に示される構成において、図１の受信機は、ＷＢＣＤＭＡ ＣＤＭＡ２０００ ＭＣ ３Ｘモードをサポートする。広／中間帯域経路はほぼ２ＭＨｚ帯域幅に設定される。１ビット・クロック・スイッチ制御信号（＋１又は−１）が、シグマ−デルタ入力で与えられる。マルチキャリア周波数に対する複素ダウンコンバージョンが実行される（ｆｍｃ＝１．２２ＭＨｚであり、ここでＨ＿ｃｏｓは２つのレベル（＋１，−１）を有するキャリア周波数であり、そしてＨ＿ｓｉｎはＨ＿ｃｏｓに対してπ／２シフトである。）。スパー応答（ｓｐｕｒ ｒｅｓｐｏｎｓｅ）は３×ｆｍｃであり、そこにおいてフィルタリングは、フローの中でより早く与えられる。ウォルシュ・コード又は類似の数列を用いて２レベル変調を使用して、サンプリング回路のキャパシタ値をｆｍｃレートで切り替えることによりスパー応答のレベルを低減することも可能である。複素ダウンコンバージョンはＩ及びＱを用いる。各シグマ−デルタ変調器を用いて、マルチキャリア・チャネルを少なくとも１２ビットでディジタル化する。
【００１９】
ここで図４を参照すると、この図４に示される構成において、図１の受信機は、ＥＤＧＥダイバーシティ受信をサポートし、両方のＲＦチャネルは、異なるアンテナで受信されたＥＤＧＥ信号を受け取る。
【００２０】
ここで図５を参照すると、この図５に示される構成において、図１の受信機は、同時に、中間／狭帯域モードを一方のＲＦチャネル上に且つブルートゥース・モードを他方のＲＦチャネル上にサポートする。
【００２１】
ここで図６を参照すると、この図６に示される構成において、図１の受信機は、同時に、中間帯域モードを一方のＲＦチャネル上に且つ狭帯域モードを他方のＲＦチャネル上にサポートする。
【００２２】
ここで図７を参照すると、この図７に示される構成において、図１の受信機は、同時に、ＣＤＭＡモードを一方のＲＦチャネル上に且つ中間／狭帯域モードを他方のＲＦチャネル上にサポートする。
【００２３】
ここで図８を参照すると、図１の受信機に有利に用いられ得るレイク受信機８００が示されている。レイク受信機８００は、レイク・フィルタリングされるべき信号を受け取るシグマ−デルタ変調器８１０を有する。シグマ−デルタ変調器８１０の出力は、ディジタル雑音キャンセレーション装置８２０を介して４つの並列信号経路８３０、８４０、８５０及び８６０の入力に印加される。４つの並列信号経路８３０、８４０、８５０及び８６０のうちの１つを除く全ては、それ自身の各プログラム可能遅延（８４２，８５２，８６２）を有し、そして上記経路のそれぞれは、デシメーション・フィルタ、第１のミクサ、累算器フィルタ及び第２のミクサを含む。４つの並列信号経路８３０、８４０、８５０及び８６０のそれぞれからの出力が、コンバイナ８７０で組み合わされて、レイク出力を生成する。
【００２４】
シグマ−デルタ変調器装置８１０及びプログラム可能遅延を利用することにより、レイク・フィルタ８００が精細な遅延調整を与えることができることが理解されるであろう。シグマ−デルタ変調器８１０が図１の受信機のベースバンド経路に設けられたシグマ−デルタＡ／Ｄ変換器（１４２、１５２、１６２、１７２、１８２及び１９２）の１つからシグマ−デルタ回路を用い得ること、そしてこれはシグマ−デルタＡ／Ｄ変換器を用いない特定の受信構成において機能の損失なしで達成されることが更に認められるであろう。
【００２５】
勿論、本発明及び前述の実施形態は、１つ又はそれより多い集積回路の構成で具現化される集積回路形式で用い易く、そこにおいて本発明の利点の多くがより大きな意義を持つことが認められるであろう。
【図面の簡単な説明】
【図１】
図１は、マルチパス広帯域通信受信機の略ブロック回路図を示す。
【図２】
図２は、ＷＢＣＤＭＡ ＵＭＴＳ又はＣＤＭＡ２０００ ＤＳモード、及びＧＳＭ又はＥＤＧＥモードで信号を同時受信して処理するよう構成された図１のマルチパス広帯域通信受信機の略ブロック回路図を示す。
【図３】
図３は、ＷＢＣＤＭＡ２０００ＭＣモードで信号を受信して処理するよう構成された図１のマルチパス広帯域通信受信機の略ブロック回路図を示す。
【図４】
図４は、ダイバーシティを達成するため異なるアンテナで同時受信して当該受信されたＥＤＧＥ信号を処理するよう構成された図１のマルチパス広帯域通信受信機の略ブロック回路図を示す。
【図５】
図５は、中間帯域／狭帯域モード及びブルートゥース・モードで信号を同時受信して処理するよう構成された図１のマルチパス広帯域通信受信機の略ブロック回路図を示す。
【図６】
図６は、広帯域モード及び中間帯域モードで信号を同時受信して処理するよう構成された図１のマルチパス広帯域通信受信機の略ブロック回路図を示す。
【図７】
図７は、ＣＤＭＡモード及び中間／狭帯域モードで信号を同時受信して処理するよう構成された図１のマルチパス広帯域通信受信機の略ブロック回路図を示す。
【図８】
図８は、図１のマルチパス広帯域通信受信機において有利に用いられ得るレイク受信機の略ブロック回路図を示す。

Claims (9)

1. 第１の周波数帯域における被受信信号を処理する少なくとも１つの第１の経路（１１６）と、
   第１の周波数帯域とは異なるがそれと部分的に重なる第２の周波数帯域における被受信信号を処理する少なくとも１つの第２の経路（１３６）とを備え、
   前記第１及び第２の経路が、被受信信号を処理する直接変換／低ＩＦ処理手段を用い、
   前記第１及び第２の経路が、異なるモードで被受信信号の処理を促進するため異なる要領で前記第１及び第２の経路を共用するため再構成可能である、マルチパス通信受信機（１００）。
2. 第１の周波数帯域が広帯域及び中間帯域の周波数を範囲とし、
   第２の周波数帯域が中間帯域及び狭帯域の周波数を範囲とする
   請求項１記載のマルチパス通信受信機。
3. 複数の並列のベースバンド経路（１４０，１５０，１６０，１７０，１８０，１９０）を更に備え、
   前記複数の並列のベースバンド経路のそれぞれが、２つの共用された前記ベースバンド経路において、広帯域モードで受信された信号を処理するよう、又は２つの前記ベースバンド経路において、第１のモードにおいて第１の周波数帯域で受信された第１の信号、及び第２のモードにおいて第２の周波数帯域で受信された第２の信号を並列に同時処理するよう再構成可能に構成されたシグマ−デルタ・アナログ／ディジタル変換手段（１４２，１５２，１６２，１７２，１８２，１９２）を用いる
   請求項１又は２記載のマルチパス通信受信機。
4. 前記受信機が６つの前記並列のベースバンド経路（１４０，１５０，１６０，１７０，１８０，１９０）を備える請求項３記載のマルチパス通信受信機。
5. 前記受信機が、以下のモード、即ち、広帯域ＣＤＭＡ２０００、ＣＤＭＡ２０００、ＣＤＭＡ、ＵＭＴＳ、ＧＳＭ／ＥＤＧＥ、ＴＤＭＡ、ｉＤＥＮ、ブルートゥース、ＧＰＳのうちの少なくとも１つにおける被受信信号を受信し且つ処理するよう構成されている請求項１から４のいずれか一項に記載のマルチパス通信受信機。
6. マルチパス通信受信機（１００）に使用の集積回路装置であって、
   第１の周波数帯域における被受信信号を処理する少なくとも１つの第１の経路（１１６）と、
   第１の周波数帯域とは異なるがそれと部分的に重なる第２の周波数帯域における被受信信号を処理する少なくとも１つの第２の経路（１３６）とを備え、
   前記第１及び第２の経路が、被受信信号を処理する直接変換／低ＩＦ処理手段を用い、
   前記第１及び第２の経路が、異なるモードで被受信信号の処理を促進するため異なる要領で前記第１及び第２の経路を共用するため再構成可能である、集積回路装置。
7. 通信受信機に使用のレイク受信機（８００）であって、
   レイク・フィルタリングされるべき入力信号を受信するシグマ−デルタ変調器手段（８１０）と、
   遅延手段（８４２，８５２，８６２）及びフィルタ手段を備え、前記シグマ−デルタ変調器手段の出力を受け取り、且つ遅延されフィルタリングされたそれぞれの出力を生成する複数の並列遅延経路（８３０，８４０，８５０，８６０）と、
   前記複数の並列遅延経路の出力を組み合わせる組み合わせ手段（８７０）と
   を備えるレイク受信機（８００）。
8. 請求項７記載のレイク受信機を更に備え、
   前記シグマ−デルタ変調器（８１０）が、前記並列ベースバンド経路のうちの少なくとも１つの並列ベースバンド経路のシグマ−デルタ・アナログ／ディジタル変換手段（１４２，１５２，１６２，１７２，１８２，１９２）の再構成により与えられるよう構成されている
   請求項３から５のいずれか一項に記載のマルチパス通信受信機。
9. 通信受信機に使用のレイク受信機に使用の集積回路装置であって、
   レイク・フィルタリングされるべき入力信号を受け取るシグマ−デルタ変調器手段（８１０）と、
   それぞれが遅延手段（８４２，８５２，８６２）及びフィルタ手段を備える複数の並列遅延経路（８３０，８４０，８５０，８６０）とを備え、
   前記複数の並列遅延経路（８３０，８４０，８５０，８６０）は、前記シグマ−デルタ変調器手段（８１０）の出力を受け取り、且つそれぞれ遅延されフィルタリングされた出力を生成し、
   前記複数の並列遅延経路の出力を組み合わせる組み合わせ手段（８７０）を更に備える、集積回路装置。

Images