JP2004514301A - 半導体回路構成および関連する製造方法 - Google Patents
半導体回路構成および関連する製造方法 Download PDFInfo
- Publication number
- JP2004514301A JP2004514301A JP2002547234A JP2002547234A JP2004514301A JP 2004514301 A JP2004514301 A JP 2004514301A JP 2002547234 A JP2002547234 A JP 2002547234A JP 2002547234 A JP2002547234 A JP 2002547234A JP 2004514301 A JP2004514301 A JP 2004514301A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- semiconductor circuit
- circuit configuration
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本発明は、半導体回路構成、および関連する製造方法に関する。この構成において、マトリックス形状に構成されるスイッチング素子(T)を駆動する、複数のワード線(WL1〜WL3)および複数のビット線(BL1、BL2)が行および列で半導体基板(1)上に構成される。この場合、活性領域(AA)におけるソースおよびドレイン領域をそれぞれのビット線(BL1、BL2)に接続するための複数の導電性接続ストリップ(9)が、ワード線(WL1、WL2)間に形成されて、活性領域(AA)における半導体基板(1)の表面にてソースおよびドレイン領域との直接的接触を作製する。このようにして、非常に簡単なリソグラフィ条件で、特に小型のセル領域が取得される。
【選択図】図8
【選択図】図8
Description
【0001】
本発明は、半導体回路構成、および関連する製造方法、特に、それぞれのソースおよびドレイン線が選択的に駆動され得るSNORアーキテクチャを有するFLASH EPROMメモリに関する。
【0002】
現在、比較的大きいデータ容量を格納するために、通常、コンピュータユニットまたはコンピュータによって磁気ディスクドライブが用いられる。しかしながら、このようなディスクドライブは、比較的大きい空間を必要とし、かつ複数の可動部分を有する。従って、このようなディスクドライブは、妨害を受けやすく、多量の電流を消費する。さらに、例えば、デジタルカメラ、音楽再生デバイスあるいはパームデバイスまたはビデオといった、将来のコンピュータユニットまたはコンピュータおよび他のデジタルデバイスは、益々小さくなる。このような理由で、従来の機械的格納デバイスは不適切である。
【0003】
このような従来の機械的格納デバイスに代わるものとして、最近、例えば、FLASHメモリ、E2PROM、EPROM等として知られている不揮発性半導体メモリデバイスが益々多く受け入れられている。いわゆるNANDおよびNOR半導体メモリデバイスは、このように電気的に消去可能および電気的にプログラム可能なメモリデバイスに代わる、最も重要なデバイスとして知られている。両方の半導体メモリデバイスにおいて、メモリセルは、いわゆるワントランジスタメモリセル(one−transistor memory cell)を有し、この場合、通常、半導体基板の活性領域において、ドレイン領域およびソース領域が形成され、その間に位置するチャンネル部分の上に絶縁された電荷蓄積層が位置する。
【0004】
複数のスイッチング素子は互いに直列接続され、NAND半導体回路構成における共通の選択ゲートまたは選択トランジスタを介して駆動されるが、それぞれのスイッチング素子は、NOR半導体回路構成内では、並列またはマトリクス形状に整えられる。その結果、各スイッチング素子が個別に選択され得る。
【0005】
図1は、従来のSNOR半導体回路構成(選択NOR)の簡略化された図を示す。この図において、「共通ソース」アーキテクチャを有するNOR半導体回路とは異なり、個別スイッチング素子(T1、T2、...)が、それぞれのソース線SL1、SL2、...を介して、およびそれぞれのドレイン線DL1、DL2、...を介して選択的に駆動される。この選択的駆動は、例えば、それ自体、共通ビット線BL1、BL2、...を実現する、それぞれのビット線制御器BLCを介して実行される。このようにして、さらなる半導体回路構成の「縮小(shrinks)」またはより広範囲の集積化を実行することが可能である。なぜなら、SNORアーキテクチャは、所定の最小セルトランジスタの長さまたはチャンネル長さに依存しないからである。
【0006】
図2は、図1によるSNOR半導体回路構成の従来のレイアウトの簡略化された図を示す。図2によると、スイッチング素子T1、T2、...は、実質的に直線のストリップ形状構造を有する半導体基板の活性領域AA内に形成される。複数の列(column)に構成されるストリップ形状の活性領域AA上に、同様にストリップ形状に形成される層のスタックが行(row)にして重ねられる。最上の層は、スイッチング素子T1、T2、...の制御層またはワード線WL1〜WL3をなす。従って、このようなストリップ形状の活性領域AAと、ストリップ形状に形成されたワード線WL1〜WL3との各交差点または重なり領域は、複数のスイッチング素子Tをなす。それぞれのドレイン領域Dとソース領域Sとの接触接続は、接点Kを必要とする。接点Kは、通常、活性領域AAに形成されるが、多くの場合、さらに、隣接する素子間分離領域STI(shallow trench isolation)の中に延び得る。それぞれのビット線BLのソース線SL1、SL2、...および、さらにドレイン線DL1、DL2、...は、好適には、第1のメタライゼーション層をなす、上に位置するさらなる層に配置される。この場合、ドレイン線は、対応する接点Kを介して、活性領域の関連するドレイン領域Dと接続される。ソース線SL1は、同様に、対応する接点を介して、関連するソース領域と接続される。
【0007】
しかしながら、不利なことに、このような従来レイアウトの場合、追加的なソース線のために、「共通ソース」アーキテクチャと比較して、2倍を越える強力なメタライゼーションが存在し、これは広範囲な集積化または縮小化の制限的ファクタを表す。さらに、それぞれの線の妨害により序々に細くなる、いわゆるリソグラフィアーティファクト(lithography artifacts)は、特に、ソースおよびドレイン線が蛇行して構成される場合に生まれる。
【0008】
さらなる半導体回路構成(図示せず)によると、活性領域AAは、いわゆる突出部または突起部をさらに有し得、これにより、ソースおよびドレイン線のレイアウト要求条件を軽減することが可能である。しかしながら、突出部または突起部は、ここで、活性領域内に形成される必要があるので、特に、リソグラフィの実行の間、この領域に再び問題が生じる。
【0009】
従って、本発明は、半導体回路構成、および、さらなる集積化が簡単に実現され得る関連する製造方法を提供するという目的にさらに基づく。
【0010】
本発明により、本目的は、構成に関連する請求項1の特徴によって、および請求項9の措置によって達成される。
【0011】
特に、ソースおよびドレイン領域をそれぞれのソース線およびドレイン線と接続するために複数の導電性接続ストリップを用いることにより(ここで、接続ストリップは、ワード線間に配置され、半導体基板の表面のソースおよびドレイン領域と直接的に接触する)、活性領域ならびにソースおよびドレイン線の両方にとって最適なレイアウト、すなわち実質的に直線のストリップ形状構造が生じる。これは、リソグラフィの際の問題を防止することを可能にする。さらに、接続ストリップは、堆積および埋め戻し(back formation)によって、ワード線間に直接的に形成されるので、スイッチング素子のためのセル面積の広範囲な縮小化がさらに得られる。
【0012】
接続ストリップは、好適には、インサイチュでドーピングされたポリシリコンを有し、これにより、ソースおよびドレイン領域の特に良好な接触接続が実現され得、優れた充填特性に基づいて、ワード線間の中間空間が最適に充填される。
【0013】
さらに、接続ストリップは、シリコン化されたポリシリコンを有し得、これにより、導電性がさらに改善され、スイッチング素子へのアクセス時間がさらに改善される。
【0014】
不揮発性ワントランジスタメモリセルは、好適には、スイッチング素子として用いられ、これにより、最大集積密度を有する不揮発性メモリが取得される。
【0015】
ワード線は、好適には、絶縁保護層を有する。この層は、エッチングストップ層およびCMP検出層の機能をする。この結果、最初に領域全体に堆積される接続ストリップ層の埋め戻しが非常に正確に行われ得る。用いられる保護層は、例えば、エッチングストップ層およびCMP検出層としての機能を満たすシリコン窒化物である。
【0016】
実質的に直線の活性領域は、好適には、半導体基板の浅いトレンチ間分離により形成される。これにより、個々のスイッチング素子間に、非常に小さい構造寸法での場合であっても、信頼できる素子分離が実現され得る。
【0017】
本発明のさらなる有利な改良点は、さらなる従属請求項によって特徴付けられる。
【0018】
本発明は、以下において、図面を参照して、好適な実施形態を用いて詳細に説明される。
【0019】
図3は、図4における区間I―Iによる、本発明のSNOR半導体回路構成の簡略化された断面図を示す。
【0020】
図3に示されるSNOR半導体回路構成を製造するために、最初に、後述されるが、詳細には説明されない製造工程が実行される。最初に、半導体基板1(例えば、Si)において、実質的に直線の活性領域AAが、トレンチ間分離によって、ここでは、特に、浅いトレンチ間分離(STI)を用いて形成される。活性領域AAは、実質的に直線になるように形成されるので、リソグラフィの際に、エッジまたは複雑な幾何学的形状による問題は生じない。
【0021】
その後、第1の絶縁層2は、ウェハ表面上または活性領域AAの領域において形成される。この絶縁層は、好適には、トンネル酸化物層をなし、熱シリコン二酸化物(thermal silicon dioxide)として形成される。しかしながら、第1の絶縁層2は、堆積法または異なった方法によって、同様に形成されてもよい。好適な例示的実施形態において、スイッチング素子Tは、ワントランジスタメモリセルを含み、このために、次の工程において、電荷蓄積層3が、好適には、ポリシリコンの堆積によって、「フローティングゲート」として形成される。しかしながら、本発明は、このような電気的電荷蓄積層に限定されず、むしろ、同様に、例えば、いわゆるSONOSセルにおいて用いられるような非導電性電荷蓄積層も含む。
【0022】
互いに電気的に絶縁される電荷蓄積層を実現するために、さらなる製造工程において電荷蓄積層3の第1のパターニングが行われることが可能である。第1に、ストリップ形状の電荷蓄積層は、活性領域AAの方向に形成される。通常、フォトリソグラフィプロセスを用いて実行される、このパターニング工程の後、第2の絶縁層4、第1の導電層5および保護層6が、次の製造工程においてウェハ上に堆積される。酸化物/窒化物/酸化物(ONO)を含む層シーケンスは、好適には、第2の分離層4として堆積される。原理的には、他の誘電体絶縁層を用いることも可能である。例えば、さらなる高濃度にドーピングされた導電性ポリシリコン層が、第1の導電層5として堆積される。このポリシリコン層は、後のワード線を実現する。あるいは、低抵抗性ポリサイドまたは金属のワード線を用いることも可能である。シリコン窒化物層は、好適には、保護層6(キャップ層)として用いられる。このシリコン窒化物層は、エッチングストップ層、および後の製造工程の間、それぞれの埋め戻し深さを検出するためのCMP検出層として特に有利に適切である。
【0023】
次に続く製造工程において、レジスト(図示せず)を用いて、従来のリソグラフィにより、実質的に直線のワード線スタックが、保護層6、第1の導電層5および第2の絶縁層4ならびに電荷蓄積層3のパターニングによって形成される。より正確には、第1に、保護層6がレジストを用いてドライエッチングされ、その後、レジストは除去される。さらなるドライエッチング工程において、第1の導電層5が、好適には、保護層6をマスクとして用いるドライエッチングによって第2の絶縁層4に関して選択的にエッチングされ、その後、第2の絶縁層4およびさらに電荷蓄積層3は、同様に、第1の絶縁層2に関して選択的にドライエッチングされる。最後に、エッチングされたワード線スタックの後処理が行われる。この場合、例えば、ポリマーが除去され、ウェハ表面が洗浄される。
【0024】
随意の、さらなる製造工程において、側方の絶縁層8が、好適には、側壁上に酸化物として形成され得る。好適には、熱酸化が行われる。その後、ソースおよびドレイン領域S/Dが半導体基板1の活性領域AAにおいて、好適には、ワード線スタックを用いて、イオン注入によって、自己整合して形成され、ここで、通常、対称的接合が用いられる。非対称的p/n接合は、例えば、さらなるマスキング工程によって実現され得る。
【0025】
次に、好適には、シリコン窒化物からなるいわゆるスペーサ7が、ワード線スタックの側壁上に形成される。例えば、窒化物層の堆積および異方性エッチングバックが実行される。この場合、保護層6およびスペーサ7の厚さは、さらなるプロセス工程のために十分な保護をなすように設計される。
【0026】
第1の絶縁層2が除去された後(実際、さらに早期の時点にて除去されてもよい)、第2の導電層9は、基板製造工程において、ウェハ上の領域全体にわたって形成される。インサイチュでドーピングされたポリシリコンのLPCVD堆積(減圧化学気相成長)は、好適には、この目的のために行われる。これによって、並列のワード線スタック間の中間空間が完全に充填され、間隙(gap)または穴(void)は形成されない。この場合、第2の導電層9は、半導体基板の表面のソースおよびドレイン領域S/Dと直接的接触をなす。この場合、特に、インサイチュでn+型ドーピングされたポリシリコンが用いられる。接合は、オーム挙動を取得し、熱による後処理の間、例えば、半導体基板1あるいはその中に形成されたソースおよびドレイン領域S/Dが、ドーパントを第2の導電層9のポリシリコンから外へ拡散させることによって、さらにドーピングされる。上述のイオン注入をこのタイプの拡散と置き換える可能性も随意的に存在する。この場合、ソース/ドレイン領域は、ドーパントを第2の導電層9から外に拡散させることによって直接的に形成され得る。
【0027】
次の製造工程において、第2の導電層9は、保護層6およびスペーサ7を露出するために埋め戻される。ポリシリコン層9の化学的機械的研磨(CMP)は、好適には、窒化物層および保護層6およびスペーサ7に至るまで行われる。この場合、保護層6およびスペーサ7の窒化物層は、エッチングストップ層として、さらにCMP検出層として利用され、これにより、さらに、保護層6の露出が確実に検出され、過剰に深い研磨が回避される。従って、特に、第2の導電層9の高濃度にドーピングされたポリシリコンならびに保護層6およびスペーサ7の窒化物を用いて、第2の導電層9の埋め戻しは、特に簡単に行われ得る。
【0028】
例えば、次の工程において、第2の導電層9は、さらに埋め戻されるか、または除去され得る。異方性および/または等方性エッチング法が用いられる。ここで、ストリップ形状に形成される第2の導電層9間の短絡は、このようにして確実に回避され得る。図3に従って、それぞれのワード線スタック間のスペースは、この製造工程の後、第2の導電層9で完全に充填される。
【0029】
図4は、上述の製造工程の後の、本発明によるSNOR半導体回路構成の平面図を示す。同じ参照符号は、図3におけるものと同じ層または素子を指すので、説明の反復は以下において省略される。
【0030】
この接合において、マトリックスアレイを駆動するための論理領域(図示せず)は、電荷蓄積層3、第2の絶縁層4、第1の導電層5および保護層6によって完全に覆われることが指摘される。この時点でのみ、この層スタックは完全に除去され、論理領域全体およびその回路が形成される。論理回路は、さらに、異なった時点に論理領域に形成され得る。
【0031】
図5は、本発明によるSNOR半導体回路構成のさらなる製造工程による平面図を示す。同じ符号は、再び、同じ層または素子を指し、説明の反復は以下において省略される。個々のストリップ形状の部分または接続ストリップ9を、図6に示される特別のマスクによって実現するために、第2の導電層が、規則的な間隔で中断されて、従って、接続ストリップ9の少なくとも1部分がソースおよびドレイン領域(S/D)または活性領域AAにおける半導体基板の表面と直接的に接触するようになり、他方、残りの部分は、トレンチ間分離STI上に位置する。これらの小さいストリップ部分を除去するために、好適には、第2の導電層9の異方性エッチングが行われる。このマスクにおける位置合わせ不良は、比較的問題が少ない。なぜなら、ワード線スタックは、エッチングストップ層として機能する保護層6およびスペーサ7で覆われるからである。特に、保護層6およびスペーサ7のシリコン窒化物を用いる場合、ポリシリコントラックまたは第2の導電層9の選択的エッチングが、特に簡単に行われ、比較的大きい位置合わせ不良であっても、問題は生じない。
【0032】
第3の絶縁層11が、次に形成される。この絶縁層は、中間電気層(ILD、中間層誘電体)として、好適には、流動性のBPSG(ホウ酸添加燐酸珪酸ガラス)を含む。エッチングして開けられた間隙は、このようにして、完全に閉じられるか、または充填され得る。図7によると、次の製造工程において、実質的にトレンチ間分離STIの上、および接続ストリップ9の位置にて、コンタクトホールが第3の絶縁層11にエッチングして開けられ、接点Kが形成される。これらの接点Kには、好適には、金属材料が用いられるが、高濃度にドーピングされたポリシリコンまたは半導体材料が同様に用いられ得る。位置合わせ不良は、接触開口部を露出する間、および実際の接点Kを堆積または形成する間もまた問題でない。なぜなら、下に位置する保護層6および、さらに、ワード線スタックのスペーサ7は、信頼できるエッチングストップ層として機能し、さらに、高い絶縁能力を有するからである。接触エッチングについて、完璧な、いわゆる「ストッピングライナ(stop liner)」が、特に、第2の導電層のためにシリコン窒化物およびポリシリコンを用いることによって取得される。従って、位置合わせの精度に対する要求が非常に低く、図7によると、過度な場合、いわゆるボーダレス接触を製造することさえ可能である。
【0033】
次のメタライゼーション工程において、接点Kは、メタライゼーション層の全領域10によって覆われる。この層は、次に、パターニングされて、実質的に直線のソース線SL1、SL2、...およびドレイン線DL1、DL2...を形成する。ここで、接点Kは、活性領域AAから十分に離れた外側に位置するので、製造が困難な蛇行形状の構造を、そのリソグラフィアーティファクトと共に省略することが可能であり、従って、製造プロセス全体に対して特に簡単なリソグラフィ(実質的に直線形状)が得られる。さらに、このような直線の構造は、最大集積密度を可能にし、かつ規則的な接触マスクの使用を促すという利点を有する。
【0034】
接続領域のための第2の導電層9は、リソグラフィによって形成されず、むしろ、中間領域を充填することによって生成されるので、セル領域をさらに低減するサブリソグラフィ構造を生成することを可能にする。従って、図8によると、スイッチング素子Tの面積は、2F×4F=8F2であり、ここで、Fは、それぞれの方法にてリソグラフィによって実現され得る最小の構造幅を表す。特に、コンタクトエッチングの間の保護層6と接続ストリップ9の十分な重なり領域とに対する選択性に基づいて、接点Kに対して極度に高い位置合わせ許容差が取得される。これは、低い製造費用および向上した歩留まりに示される。
【0035】
図9は、図8の部分II−II’に沿うSNOR半導体構成の簡略化された断面図を示す。同じ参照符号は、図3〜図7におけるものと同じ層および素子を示し、説明の反復は、以下において省略される。
【0036】
図9により、接点Kの上述の位置合わせ不良が図示される。コンタクトホールは、部分的にワード線スタックの保護層6およびスペーサ7上に位置する。しかしながら、この層またはスペーサは、第3の絶縁層11におけるコンタクトホールの形成のためのエッチングストップ層としても機能するので、ワード線が破壊されたり短絡が生成されたりする危険はない。接点Kと、ソースまたはドレイン線10および/または第2の導電層9との間に接点で、機能回路構成のためには十分に足りる。
【0037】
本発明は、インサイチュでドーピングされるポリシリコンを含む接続ストリップを基にしてこれまで説明された。しかしながら、これに限定されず、同様に、シリコン化されたポリシリコンを有する接続ストリップを含む。さらに、接続ストリップは、金属もまた有し得る。この場合、例えば、TiN、WN、TaN等が用いられ得る。同様に、高濃度にドーピングされたポリシリコン、ポリサイド、シリコン化されたポリシリコンおよび/または金属もまた、ワード線または第1の導電層のために用いられ得る。
【図面の簡単な説明】
【図1】
図1は、従来のSNOR半導体回路構成の簡略化された等価回路図を示す。
【図2】
図2は、図1による、従来のSNOR半導体回路構成の簡略化された平面図を示す。
【図3】
図3は、本発明による、SNOR半導体回路構成の簡略化された断面図を示す。
【図4】
図4は、本発明による、SNOR半導体回路を実現するための第1の製造工程の簡略化された平面図を示す。
【図5】
図5は、本発明による、SNOR半導体回路を実現するための第1の製造工程の簡略化された平面図を示す。
【図6】
図6は、本発明による、接続ストリップを形成するために必要とされるマスクを示す。
【図7】
図7は、本発明による、SNOR半導体回路を実現するためのさらなる製造工程の簡略化された平面図を示す。
【図8】
図8は、本発明による、SNOR半導体回路を実現するためのさらなる製造工程の簡略化された平面図を示す。
【図9】
図9は、図8における区間II―II’による、本発明のSNOR半導体回路構成の簡略化された断面図を示す。
本発明は、半導体回路構成、および関連する製造方法、特に、それぞれのソースおよびドレイン線が選択的に駆動され得るSNORアーキテクチャを有するFLASH EPROMメモリに関する。
【0002】
現在、比較的大きいデータ容量を格納するために、通常、コンピュータユニットまたはコンピュータによって磁気ディスクドライブが用いられる。しかしながら、このようなディスクドライブは、比較的大きい空間を必要とし、かつ複数の可動部分を有する。従って、このようなディスクドライブは、妨害を受けやすく、多量の電流を消費する。さらに、例えば、デジタルカメラ、音楽再生デバイスあるいはパームデバイスまたはビデオといった、将来のコンピュータユニットまたはコンピュータおよび他のデジタルデバイスは、益々小さくなる。このような理由で、従来の機械的格納デバイスは不適切である。
【0003】
このような従来の機械的格納デバイスに代わるものとして、最近、例えば、FLASHメモリ、E2PROM、EPROM等として知られている不揮発性半導体メモリデバイスが益々多く受け入れられている。いわゆるNANDおよびNOR半導体メモリデバイスは、このように電気的に消去可能および電気的にプログラム可能なメモリデバイスに代わる、最も重要なデバイスとして知られている。両方の半導体メモリデバイスにおいて、メモリセルは、いわゆるワントランジスタメモリセル(one−transistor memory cell)を有し、この場合、通常、半導体基板の活性領域において、ドレイン領域およびソース領域が形成され、その間に位置するチャンネル部分の上に絶縁された電荷蓄積層が位置する。
【0004】
複数のスイッチング素子は互いに直列接続され、NAND半導体回路構成における共通の選択ゲートまたは選択トランジスタを介して駆動されるが、それぞれのスイッチング素子は、NOR半導体回路構成内では、並列またはマトリクス形状に整えられる。その結果、各スイッチング素子が個別に選択され得る。
【0005】
図1は、従来のSNOR半導体回路構成(選択NOR)の簡略化された図を示す。この図において、「共通ソース」アーキテクチャを有するNOR半導体回路とは異なり、個別スイッチング素子(T1、T2、...)が、それぞれのソース線SL1、SL2、...を介して、およびそれぞれのドレイン線DL1、DL2、...を介して選択的に駆動される。この選択的駆動は、例えば、それ自体、共通ビット線BL1、BL2、...を実現する、それぞれのビット線制御器BLCを介して実行される。このようにして、さらなる半導体回路構成の「縮小(shrinks)」またはより広範囲の集積化を実行することが可能である。なぜなら、SNORアーキテクチャは、所定の最小セルトランジスタの長さまたはチャンネル長さに依存しないからである。
【0006】
図2は、図1によるSNOR半導体回路構成の従来のレイアウトの簡略化された図を示す。図2によると、スイッチング素子T1、T2、...は、実質的に直線のストリップ形状構造を有する半導体基板の活性領域AA内に形成される。複数の列(column)に構成されるストリップ形状の活性領域AA上に、同様にストリップ形状に形成される層のスタックが行(row)にして重ねられる。最上の層は、スイッチング素子T1、T2、...の制御層またはワード線WL1〜WL3をなす。従って、このようなストリップ形状の活性領域AAと、ストリップ形状に形成されたワード線WL1〜WL3との各交差点または重なり領域は、複数のスイッチング素子Tをなす。それぞれのドレイン領域Dとソース領域Sとの接触接続は、接点Kを必要とする。接点Kは、通常、活性領域AAに形成されるが、多くの場合、さらに、隣接する素子間分離領域STI(shallow trench isolation)の中に延び得る。それぞれのビット線BLのソース線SL1、SL2、...および、さらにドレイン線DL1、DL2、...は、好適には、第1のメタライゼーション層をなす、上に位置するさらなる層に配置される。この場合、ドレイン線は、対応する接点Kを介して、活性領域の関連するドレイン領域Dと接続される。ソース線SL1は、同様に、対応する接点を介して、関連するソース領域と接続される。
【0007】
しかしながら、不利なことに、このような従来レイアウトの場合、追加的なソース線のために、「共通ソース」アーキテクチャと比較して、2倍を越える強力なメタライゼーションが存在し、これは広範囲な集積化または縮小化の制限的ファクタを表す。さらに、それぞれの線の妨害により序々に細くなる、いわゆるリソグラフィアーティファクト(lithography artifacts)は、特に、ソースおよびドレイン線が蛇行して構成される場合に生まれる。
【0008】
さらなる半導体回路構成(図示せず)によると、活性領域AAは、いわゆる突出部または突起部をさらに有し得、これにより、ソースおよびドレイン線のレイアウト要求条件を軽減することが可能である。しかしながら、突出部または突起部は、ここで、活性領域内に形成される必要があるので、特に、リソグラフィの実行の間、この領域に再び問題が生じる。
【0009】
従って、本発明は、半導体回路構成、および、さらなる集積化が簡単に実現され得る関連する製造方法を提供するという目的にさらに基づく。
【0010】
本発明により、本目的は、構成に関連する請求項1の特徴によって、および請求項9の措置によって達成される。
【0011】
特に、ソースおよびドレイン領域をそれぞれのソース線およびドレイン線と接続するために複数の導電性接続ストリップを用いることにより(ここで、接続ストリップは、ワード線間に配置され、半導体基板の表面のソースおよびドレイン領域と直接的に接触する)、活性領域ならびにソースおよびドレイン線の両方にとって最適なレイアウト、すなわち実質的に直線のストリップ形状構造が生じる。これは、リソグラフィの際の問題を防止することを可能にする。さらに、接続ストリップは、堆積および埋め戻し(back formation)によって、ワード線間に直接的に形成されるので、スイッチング素子のためのセル面積の広範囲な縮小化がさらに得られる。
【0012】
接続ストリップは、好適には、インサイチュでドーピングされたポリシリコンを有し、これにより、ソースおよびドレイン領域の特に良好な接触接続が実現され得、優れた充填特性に基づいて、ワード線間の中間空間が最適に充填される。
【0013】
さらに、接続ストリップは、シリコン化されたポリシリコンを有し得、これにより、導電性がさらに改善され、スイッチング素子へのアクセス時間がさらに改善される。
【0014】
不揮発性ワントランジスタメモリセルは、好適には、スイッチング素子として用いられ、これにより、最大集積密度を有する不揮発性メモリが取得される。
【0015】
ワード線は、好適には、絶縁保護層を有する。この層は、エッチングストップ層およびCMP検出層の機能をする。この結果、最初に領域全体に堆積される接続ストリップ層の埋め戻しが非常に正確に行われ得る。用いられる保護層は、例えば、エッチングストップ層およびCMP検出層としての機能を満たすシリコン窒化物である。
【0016】
実質的に直線の活性領域は、好適には、半導体基板の浅いトレンチ間分離により形成される。これにより、個々のスイッチング素子間に、非常に小さい構造寸法での場合であっても、信頼できる素子分離が実現され得る。
【0017】
本発明のさらなる有利な改良点は、さらなる従属請求項によって特徴付けられる。
【0018】
本発明は、以下において、図面を参照して、好適な実施形態を用いて詳細に説明される。
【0019】
図3は、図4における区間I―Iによる、本発明のSNOR半導体回路構成の簡略化された断面図を示す。
【0020】
図3に示されるSNOR半導体回路構成を製造するために、最初に、後述されるが、詳細には説明されない製造工程が実行される。最初に、半導体基板1(例えば、Si)において、実質的に直線の活性領域AAが、トレンチ間分離によって、ここでは、特に、浅いトレンチ間分離(STI)を用いて形成される。活性領域AAは、実質的に直線になるように形成されるので、リソグラフィの際に、エッジまたは複雑な幾何学的形状による問題は生じない。
【0021】
その後、第1の絶縁層2は、ウェハ表面上または活性領域AAの領域において形成される。この絶縁層は、好適には、トンネル酸化物層をなし、熱シリコン二酸化物(thermal silicon dioxide)として形成される。しかしながら、第1の絶縁層2は、堆積法または異なった方法によって、同様に形成されてもよい。好適な例示的実施形態において、スイッチング素子Tは、ワントランジスタメモリセルを含み、このために、次の工程において、電荷蓄積層3が、好適には、ポリシリコンの堆積によって、「フローティングゲート」として形成される。しかしながら、本発明は、このような電気的電荷蓄積層に限定されず、むしろ、同様に、例えば、いわゆるSONOSセルにおいて用いられるような非導電性電荷蓄積層も含む。
【0022】
互いに電気的に絶縁される電荷蓄積層を実現するために、さらなる製造工程において電荷蓄積層3の第1のパターニングが行われることが可能である。第1に、ストリップ形状の電荷蓄積層は、活性領域AAの方向に形成される。通常、フォトリソグラフィプロセスを用いて実行される、このパターニング工程の後、第2の絶縁層4、第1の導電層5および保護層6が、次の製造工程においてウェハ上に堆積される。酸化物/窒化物/酸化物(ONO)を含む層シーケンスは、好適には、第2の分離層4として堆積される。原理的には、他の誘電体絶縁層を用いることも可能である。例えば、さらなる高濃度にドーピングされた導電性ポリシリコン層が、第1の導電層5として堆積される。このポリシリコン層は、後のワード線を実現する。あるいは、低抵抗性ポリサイドまたは金属のワード線を用いることも可能である。シリコン窒化物層は、好適には、保護層6(キャップ層)として用いられる。このシリコン窒化物層は、エッチングストップ層、および後の製造工程の間、それぞれの埋め戻し深さを検出するためのCMP検出層として特に有利に適切である。
【0023】
次に続く製造工程において、レジスト(図示せず)を用いて、従来のリソグラフィにより、実質的に直線のワード線スタックが、保護層6、第1の導電層5および第2の絶縁層4ならびに電荷蓄積層3のパターニングによって形成される。より正確には、第1に、保護層6がレジストを用いてドライエッチングされ、その後、レジストは除去される。さらなるドライエッチング工程において、第1の導電層5が、好適には、保護層6をマスクとして用いるドライエッチングによって第2の絶縁層4に関して選択的にエッチングされ、その後、第2の絶縁層4およびさらに電荷蓄積層3は、同様に、第1の絶縁層2に関して選択的にドライエッチングされる。最後に、エッチングされたワード線スタックの後処理が行われる。この場合、例えば、ポリマーが除去され、ウェハ表面が洗浄される。
【0024】
随意の、さらなる製造工程において、側方の絶縁層8が、好適には、側壁上に酸化物として形成され得る。好適には、熱酸化が行われる。その後、ソースおよびドレイン領域S/Dが半導体基板1の活性領域AAにおいて、好適には、ワード線スタックを用いて、イオン注入によって、自己整合して形成され、ここで、通常、対称的接合が用いられる。非対称的p/n接合は、例えば、さらなるマスキング工程によって実現され得る。
【0025】
次に、好適には、シリコン窒化物からなるいわゆるスペーサ7が、ワード線スタックの側壁上に形成される。例えば、窒化物層の堆積および異方性エッチングバックが実行される。この場合、保護層6およびスペーサ7の厚さは、さらなるプロセス工程のために十分な保護をなすように設計される。
【0026】
第1の絶縁層2が除去された後(実際、さらに早期の時点にて除去されてもよい)、第2の導電層9は、基板製造工程において、ウェハ上の領域全体にわたって形成される。インサイチュでドーピングされたポリシリコンのLPCVD堆積(減圧化学気相成長)は、好適には、この目的のために行われる。これによって、並列のワード線スタック間の中間空間が完全に充填され、間隙(gap)または穴(void)は形成されない。この場合、第2の導電層9は、半導体基板の表面のソースおよびドレイン領域S/Dと直接的接触をなす。この場合、特に、インサイチュでn+型ドーピングされたポリシリコンが用いられる。接合は、オーム挙動を取得し、熱による後処理の間、例えば、半導体基板1あるいはその中に形成されたソースおよびドレイン領域S/Dが、ドーパントを第2の導電層9のポリシリコンから外へ拡散させることによって、さらにドーピングされる。上述のイオン注入をこのタイプの拡散と置き換える可能性も随意的に存在する。この場合、ソース/ドレイン領域は、ドーパントを第2の導電層9から外に拡散させることによって直接的に形成され得る。
【0027】
次の製造工程において、第2の導電層9は、保護層6およびスペーサ7を露出するために埋め戻される。ポリシリコン層9の化学的機械的研磨(CMP)は、好適には、窒化物層および保護層6およびスペーサ7に至るまで行われる。この場合、保護層6およびスペーサ7の窒化物層は、エッチングストップ層として、さらにCMP検出層として利用され、これにより、さらに、保護層6の露出が確実に検出され、過剰に深い研磨が回避される。従って、特に、第2の導電層9の高濃度にドーピングされたポリシリコンならびに保護層6およびスペーサ7の窒化物を用いて、第2の導電層9の埋め戻しは、特に簡単に行われ得る。
【0028】
例えば、次の工程において、第2の導電層9は、さらに埋め戻されるか、または除去され得る。異方性および/または等方性エッチング法が用いられる。ここで、ストリップ形状に形成される第2の導電層9間の短絡は、このようにして確実に回避され得る。図3に従って、それぞれのワード線スタック間のスペースは、この製造工程の後、第2の導電層9で完全に充填される。
【0029】
図4は、上述の製造工程の後の、本発明によるSNOR半導体回路構成の平面図を示す。同じ参照符号は、図3におけるものと同じ層または素子を指すので、説明の反復は以下において省略される。
【0030】
この接合において、マトリックスアレイを駆動するための論理領域(図示せず)は、電荷蓄積層3、第2の絶縁層4、第1の導電層5および保護層6によって完全に覆われることが指摘される。この時点でのみ、この層スタックは完全に除去され、論理領域全体およびその回路が形成される。論理回路は、さらに、異なった時点に論理領域に形成され得る。
【0031】
図5は、本発明によるSNOR半導体回路構成のさらなる製造工程による平面図を示す。同じ符号は、再び、同じ層または素子を指し、説明の反復は以下において省略される。個々のストリップ形状の部分または接続ストリップ9を、図6に示される特別のマスクによって実現するために、第2の導電層が、規則的な間隔で中断されて、従って、接続ストリップ9の少なくとも1部分がソースおよびドレイン領域(S/D)または活性領域AAにおける半導体基板の表面と直接的に接触するようになり、他方、残りの部分は、トレンチ間分離STI上に位置する。これらの小さいストリップ部分を除去するために、好適には、第2の導電層9の異方性エッチングが行われる。このマスクにおける位置合わせ不良は、比較的問題が少ない。なぜなら、ワード線スタックは、エッチングストップ層として機能する保護層6およびスペーサ7で覆われるからである。特に、保護層6およびスペーサ7のシリコン窒化物を用いる場合、ポリシリコントラックまたは第2の導電層9の選択的エッチングが、特に簡単に行われ、比較的大きい位置合わせ不良であっても、問題は生じない。
【0032】
第3の絶縁層11が、次に形成される。この絶縁層は、中間電気層(ILD、中間層誘電体)として、好適には、流動性のBPSG(ホウ酸添加燐酸珪酸ガラス)を含む。エッチングして開けられた間隙は、このようにして、完全に閉じられるか、または充填され得る。図7によると、次の製造工程において、実質的にトレンチ間分離STIの上、および接続ストリップ9の位置にて、コンタクトホールが第3の絶縁層11にエッチングして開けられ、接点Kが形成される。これらの接点Kには、好適には、金属材料が用いられるが、高濃度にドーピングされたポリシリコンまたは半導体材料が同様に用いられ得る。位置合わせ不良は、接触開口部を露出する間、および実際の接点Kを堆積または形成する間もまた問題でない。なぜなら、下に位置する保護層6および、さらに、ワード線スタックのスペーサ7は、信頼できるエッチングストップ層として機能し、さらに、高い絶縁能力を有するからである。接触エッチングについて、完璧な、いわゆる「ストッピングライナ(stop liner)」が、特に、第2の導電層のためにシリコン窒化物およびポリシリコンを用いることによって取得される。従って、位置合わせの精度に対する要求が非常に低く、図7によると、過度な場合、いわゆるボーダレス接触を製造することさえ可能である。
【0033】
次のメタライゼーション工程において、接点Kは、メタライゼーション層の全領域10によって覆われる。この層は、次に、パターニングされて、実質的に直線のソース線SL1、SL2、...およびドレイン線DL1、DL2...を形成する。ここで、接点Kは、活性領域AAから十分に離れた外側に位置するので、製造が困難な蛇行形状の構造を、そのリソグラフィアーティファクトと共に省略することが可能であり、従って、製造プロセス全体に対して特に簡単なリソグラフィ(実質的に直線形状)が得られる。さらに、このような直線の構造は、最大集積密度を可能にし、かつ規則的な接触マスクの使用を促すという利点を有する。
【0034】
接続領域のための第2の導電層9は、リソグラフィによって形成されず、むしろ、中間領域を充填することによって生成されるので、セル領域をさらに低減するサブリソグラフィ構造を生成することを可能にする。従って、図8によると、スイッチング素子Tの面積は、2F×4F=8F2であり、ここで、Fは、それぞれの方法にてリソグラフィによって実現され得る最小の構造幅を表す。特に、コンタクトエッチングの間の保護層6と接続ストリップ9の十分な重なり領域とに対する選択性に基づいて、接点Kに対して極度に高い位置合わせ許容差が取得される。これは、低い製造費用および向上した歩留まりに示される。
【0035】
図9は、図8の部分II−II’に沿うSNOR半導体構成の簡略化された断面図を示す。同じ参照符号は、図3〜図7におけるものと同じ層および素子を示し、説明の反復は、以下において省略される。
【0036】
図9により、接点Kの上述の位置合わせ不良が図示される。コンタクトホールは、部分的にワード線スタックの保護層6およびスペーサ7上に位置する。しかしながら、この層またはスペーサは、第3の絶縁層11におけるコンタクトホールの形成のためのエッチングストップ層としても機能するので、ワード線が破壊されたり短絡が生成されたりする危険はない。接点Kと、ソースまたはドレイン線10および/または第2の導電層9との間に接点で、機能回路構成のためには十分に足りる。
【0037】
本発明は、インサイチュでドーピングされるポリシリコンを含む接続ストリップを基にしてこれまで説明された。しかしながら、これに限定されず、同様に、シリコン化されたポリシリコンを有する接続ストリップを含む。さらに、接続ストリップは、金属もまた有し得る。この場合、例えば、TiN、WN、TaN等が用いられ得る。同様に、高濃度にドーピングされたポリシリコン、ポリサイド、シリコン化されたポリシリコンおよび/または金属もまた、ワード線または第1の導電層のために用いられ得る。
【図面の簡単な説明】
【図1】
図1は、従来のSNOR半導体回路構成の簡略化された等価回路図を示す。
【図2】
図2は、図1による、従来のSNOR半導体回路構成の簡略化された平面図を示す。
【図3】
図3は、本発明による、SNOR半導体回路構成の簡略化された断面図を示す。
【図4】
図4は、本発明による、SNOR半導体回路を実現するための第1の製造工程の簡略化された平面図を示す。
【図5】
図5は、本発明による、SNOR半導体回路を実現するための第1の製造工程の簡略化された平面図を示す。
【図6】
図6は、本発明による、接続ストリップを形成するために必要とされるマスクを示す。
【図7】
図7は、本発明による、SNOR半導体回路を実現するためのさらなる製造工程の簡略化された平面図を示す。
【図8】
図8は、本発明による、SNOR半導体回路を実現するためのさらなる製造工程の簡略化された平面図を示す。
【図9】
図9は、図8における区間II―II’による、本発明のSNOR半導体回路構成の簡略化された断面図を示す。
Claims (19)
- 半導体基板(1)内に形成され、かつマトリックス形状に構成される複数のスイッチング素子(T)と、
該スイッチング素子(T)を行ごとに駆動するための、実質的に直線の複数のワード線(WL1〜WL3)と、
該スイッチング素子(T)を列ごとに駆動するための、実質的に直線の複数のビット線(BL1、BL2)と
を備え、
該ワード線(WL1〜WL3)は、実質的に、該スイッチング素子の制御層(5)によって形成され、該ビット線は、各々、ソース線(SL1)およびドレイン線(DL1)を有し、これらは、該スイッチング素子(T)のそれぞれのソースおよびドレイン領域(S/D)の選択的駆動を可能にし、該ソースおよびドレイン領域は、該半導体基板(1)の実質的に直線の活性領域(AA)において互いに間隔を空けて形成される、半導体回路構成であって、
該ソースおよびドレイン領域(S/D)を該それぞれのソース線(SL1)およびドレイン線(DL1)と接続するための、複数の導電性接続ストリップ(9)と、
該接続ストリップ(9)は、該ワード線(WL1〜WL3)間に配置され、かつ該半導体基板(1)の表面にて、該ソースおよびドレイン領域(S/D)と直接的に接触することとを特徴とする、半導体回路構成。 - 前記接続ストリップ(9)は、インサイチュでドーピングされたポリシリコンを有することを特徴とする、請求項1に記載の半導体回路構成。
- 前記接続ストリップ(9)は、シリコン化されたポリシリコンを有することを特徴とする、請求項1または2に記載の半導体回路構成。
- 前記接続ストリップ(9)は、金属を有することを特徴とする、請求項1に記載の半導体回路構成。
- 前記スイッチング素子(T)は、不揮発性ワントランジスタメモリセルを備え、該メモリセルは、
第1の絶縁層(2)と、
電荷蓄積層(3)と、
第2の絶縁層(4)と、
制御層(5)と
を備えることを特徴とする、請求項1〜4のいずれか1つに記載の半導体回路構成。 - 前記ワード線(WL1〜WL3)は、絶縁保護層(6、7)を有し、該絶縁保護層は、エッチングストップ層および/またはCMP検出層として機能することを特徴とする、請求項1〜5のいずれか1つに記載の半導体回路構成。
- 前記絶縁保護層(6、7)は、シリコン窒化物を有することを特徴とする、請求項6に記載の半導体回路構成。
- 前記活性領域(AA)は、浅いトレンチ間分離(STI)によって前記半導体基板(1)内に形成されることを特徴とする、請求項1〜7のいずれか1つに記載の半導体回路構成。
- a)実質的に直線の活性領域(AA)を半導体基板(1)内に形成する工程と、
b)第1の絶縁層(2)および電荷蓄積層(3)を形成する工程と、
c)該電荷蓄積層(3)をパターニングする工程と、
d)第2の絶縁層(4)、第1の導電層(5)および保護層(6)を形成する工程と、
e)実質的に直線のワード線スタックを形成する目的で、該保護層(6)、該第1の導電層(5)、該第2の絶縁層(4)および該電荷蓄積層(3)をパターニングする工程と、
f)該半導体基板(1)の該活性領域(AA)内に、ソースおよびドレイン領域(S/D)を形成する工程と、
g)該ワード線スタックの側壁上にスペーサ(7)を形成し、かつ該第1の被覆されない絶縁層(2)を除去する工程と、
h)第2の導電層(9)を形成する工程と、
i)該保護層(6)を露出する目的で、該第2の導電層(9)を埋め戻す工程と、
j)個々の接続ストリップを形成する目的で、該第2の導電層(9)をパターニングする工程と、
k)第3の絶縁層(11)および該絶縁層の中に配置されるソース/ドレイン接点(k)を形成する工程と、
l)実質的に直線のソース線(SLI)およびドレイン線(DL1)を形成する工程と
を包含する、半導体回路構成を製造する方法。 - 工程a)において、前記活性領域(AA)は、浅いトレンチ間分離(STI)によって形成されることを特徴とする、請求項9に記載の方法。
- 工程b)において、前記電荷蓄積層(3)は、導電性および/または電気的非導電性の個々の層または多層として形成されることを特徴とする、請求項9または10に記載の方法。
- 工程d)および工程g)において、保護層(6)およびスペーサ(7)が形成され、該保護層およびスペーサは、埋め戻し保護層および検出層として機能することを特徴とする、請求項9〜11のいずれか1つに記載の方法。
- シリコン窒化物層が形成されることを特徴とする、請求項12に記載の方法。
- 工程f)において、自己整合イオン注入が実行されることを特徴とする、請求項9〜13のいずれか1つに記載の方法。
- 工程h)において、インサイチュでドーピングされるポリシリコン層が形成されることを特徴とする、請求項9〜14のいずれか1つに記載の方法。
- 前記インサイチュでドーピングされたポリシリコン層は、LPCVD堆積により形成されることを特徴とする、請求項15に記載の方法。
- 工程i)において、前記保護層(6)にまで化学的機械的研磨が実行されることを特徴とする、請求項9〜16のいずれか1つに記載の方法。
- 前記第2の導電層(9)のさらなるエッチングバックが実行されることを特徴とする、請求項17に記載の方法。
- 工程k)において、BPSG層は、第3の絶縁層(11)として形成されることを特徴とする、請求項9〜18のいずれか1つに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10058948A DE10058948A1 (de) | 2000-11-28 | 2000-11-28 | Halbleiterschaltungsanordnung sowie dazugehöriges Herstellungsverfahren |
PCT/DE2001/004008 WO2002045170A1 (de) | 2000-11-28 | 2001-10-22 | Flash-eeprom-speicheranordnung sowie dazugehöriges herstellungsverfahren |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004514301A true JP2004514301A (ja) | 2004-05-13 |
Family
ID=7664908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002547234A Pending JP2004514301A (ja) | 2000-11-28 | 2001-10-22 | 半導体回路構成および関連する製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6800893B2 (ja) |
EP (1) | EP1342270B1 (ja) |
JP (1) | JP2004514301A (ja) |
DE (2) | DE10058948A1 (ja) |
TW (1) | TW544925B (ja) |
WO (1) | WO2002045170A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10332095B3 (de) * | 2003-07-15 | 2005-01-20 | Infineon Technologies Ag | Halbleiterspeicher mit Charge-trapping-Speicherzellen |
US7923363B2 (en) * | 2004-09-15 | 2011-04-12 | Nxp B.V. | SONOS memory device with optimized shallow trench isolation |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53108247A (en) * | 1976-12-27 | 1978-09-20 | Texas Instruments Inc | Electrically programmable floating gate semiconductor memory |
US5210047A (en) * | 1991-12-12 | 1993-05-11 | Woo Been Jon K | Process for fabricating a flash EPROM having reduced cell size |
JP3465397B2 (ja) * | 1995-01-26 | 2003-11-10 | ソニー株式会社 | 半導体不揮発性メモリ装置 |
JPH08330550A (ja) * | 1995-05-31 | 1996-12-13 | Ricoh Co Ltd | 不揮発性半導体メモリ装置とその製造方法 |
JPH0982921A (ja) * | 1995-09-11 | 1997-03-28 | Rohm Co Ltd | 半導体記憶装置、その製造方法および半導体記憶装置の仮想グランドアレイ接続方法 |
JP3097657B2 (ja) * | 1998-05-13 | 2000-10-10 | 日本電気株式会社 | 半導体記憶装置とその製造方法 |
US6037223A (en) * | 1998-10-23 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stack gate flash memory cell featuring symmetric self aligned contact structures |
-
2000
- 2000-11-28 DE DE10058948A patent/DE10058948A1/de not_active Withdrawn
-
2001
- 2001-10-22 JP JP2002547234A patent/JP2004514301A/ja active Pending
- 2001-10-22 DE DE50113096T patent/DE50113096D1/de not_active Expired - Fee Related
- 2001-10-22 WO PCT/DE2001/004008 patent/WO2002045170A1/de active IP Right Grant
- 2001-10-22 EP EP01999005A patent/EP1342270B1/de not_active Expired - Lifetime
- 2001-10-30 TW TW090126895A patent/TW544925B/zh not_active IP Right Cessation
-
2003
- 2003-05-28 US US10/446,491 patent/US6800893B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6800893B2 (en) | 2004-10-05 |
TW544925B (en) | 2003-08-01 |
DE10058948A1 (de) | 2002-06-06 |
WO2002045170A1 (de) | 2002-06-06 |
EP1342270B1 (de) | 2007-10-03 |
EP1342270A1 (de) | 2003-09-10 |
US20040004233A1 (en) | 2004-01-08 |
DE50113096D1 (de) | 2007-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6191459B1 (en) | Electrically programmable memory cell array, using charge carrier traps and insulation trenches | |
JP4325972B2 (ja) | 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法 | |
US7018897B2 (en) | Self aligned method of forming a semiconductor memory array of floating gate memory cells with control gate spacers | |
US6995420B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2006186378A (ja) | ツインビットセル構造のnor型フラッシュメモリ素子及びその製造方法 | |
US20080102578A1 (en) | Manufacturing method for an integrated semiconductor structure | |
US7320934B2 (en) | Method of forming a contact in a flash memory device | |
US6627946B2 (en) | Semiconductor memory array of floating gate memory cells with control gates protruding portions | |
JP4773073B2 (ja) | 半導体装置の製造方法 | |
JP4354596B2 (ja) | 半導体記憶装置の製造方法及び半導体記憶装置 | |
JP4080485B2 (ja) | ビット線構造およびその製造方法 | |
US8288227B2 (en) | Semiconductor memory device with bit line of small resistance and manufacturing method thereof | |
US8207611B2 (en) | Semiconductor device and fabrication method thereof | |
US20080146014A1 (en) | Self aligned contact | |
JP3431143B2 (ja) | コンパクト形半導体メモリデバイスおよびその製造方法 | |
US6215147B1 (en) | Flash memory structure | |
US7157333B1 (en) | Non-volatile memory and fabricating method thereof | |
JP4944766B2 (ja) | 半導体装置及びその製造方法 | |
JP2004514301A (ja) | 半導体回路構成および関連する製造方法 | |
KR100649308B1 (ko) | 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자 | |
CN114373753A (zh) | 埋入式位线及其形成方法 | |
US20080121982A1 (en) | Semiconductor structure, semiconductor memory device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080121 |