JP2004503976A

JP2004503976A - デジタル補間フィルター

Info

Publication number: JP2004503976A
Application number: JP2002511467A
Authority: JP
Inventors: ブーフ，ステファン; グリスカ，ホルガー
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-06-15
Filing date: 2001-05-21
Publication date: 2004-02-05
Also published as: DE10029424C2; DE10029424A1; US20030103560A1; EP1290791A1; US7076512B2; WO2001097376A1

Abstract

本発明は、デジタルコームフィルターに関するものであり、このデジタルコームフィルターは、ｎ個のフィルター段階を備えている。各フィルター段階は、保持部を備えており、この保持部は、フィルター段階の入力側に位置している。上記保持部は、各入力データ値を２回出力することにより、走査速度を倍増させる。各フィルター段階は、フィルター構造を備え、上記構造の部分伝達関数Ｈ（ｚ）には、式Ｈ（ｚ）α（１＋ｚ^−１）^ｋ−１が当てはまる。上記式では、ｋは、フィルター装置の次数を示し、ｚ^−１は、１走査パルスだけ遅延したｚの変換体を示す。上記フィルターを用いた本発明の実施には、エラー修正回路を必要としない。

Description

本発明は、デジタルフィルター装置、及び、走査速度を上昇させ（Ａｂｔａｓｔｒａｔｅｎｅｒｈｏｅｈｕｎｇ）、離散時間（ｚｅｉｔｄｉｓｋｒｅｔｅｎ）入力データの信号を再構成させるためのフィルタリング方法に関するものである。本発明は、特に、デジタルコームフィルターの新規の実施（Ｉｍｐｌｅｍｅｎｔｉｅｒｕｎｇ）に関するものである。
【０００１】
デジタル入力信号が、デジタル／アナログ変換機を用いてアナログ信号に変換されるとき、得られる信号の質は、デジタル入力信号のノイズレベルによって決まる。入力信号でのノイズを減少させるため、アナログ信号に変換する前にデジタル入力信号の信号速度を上昇させ、ノイズをより高い周波数へとシフトさせることが知られている。データ値の間へのゼロの挿入およびデータシーケンス（Ｄａｔｅｎｓｅｑｕｅｎｚ）のデジタルフィルタリングにより、走査速度の上昇、及びそれに伴う遮断周波数が生じる。
【０００２】
典型的には、信号速度が、因数２０〜４００の範囲内だけ上昇されなければならない。知られている多段階フィルター配置では、まず、ゼロを交互に挿入することによって、信号速度が因数４〜１６だけ上昇される。次に、このようにして得られたスペクトルは、デジタルローパスフィルターを用いてフィルタリングされる。このとき、適切な数のゼロが個々のデジタル値の間に挿入されることにより、このように得られた信号の信号速度は、最終値へと上昇される。このようにして得られた信号は、必要とされる信号速度を既に備えているが、最後に、デジタル信号再構成が更に行われなければならない。信号再構成は、スペクトルにおける望ましくない高周波数部分の除去に使用され、デジタルコームフィルターを用いて行われる。
【０００３】
本発明の目的は、このようなデジタルコームフィルターの実施である。
【０００４】
信号速度を２の累乗だけ上昇させるためのデジタルコームフィルターは、伝達関数
【０００５】
【式１】

【０００６】
によって特徴付けられている。図１は、従来技術に基づくこのようなコームフィルターの実施（Ｒｅａｌｉｓｉｅｒｕｎｇ）を示す。信号速度ｆ_ｓを有するデジタル入力信号１は、フィルター特性
（１−ｚ^−１）^ｋ−１
を有する第１フィルター段階２によってまずフィルタリングされる。ここで、ｚ^−１は、１走査パルスだけ遅延したｚの変換体（ｚ−Ｔｒａｎｓｆｏｒｍｉｅｒｔｅ）を示し、一方、ｋは、コームフィルターの次数を示す。第１フィルター段階２の出力部のデジタルデータ値は、各入力データ値を（２^ｎ−１）回反復する反復段階３へと送られる。その結果、各入力データ値が、反復段階の出力部に２^ｎ回出現する。従って、信号率は、反復段階３によって一工程において（２^ｎ・ｆ_ｓ）に上昇される。
【０００７】
反復器３の結果値は、伝達関数
１／（１−ｚ^−１）^ｋ−１
を有する更なるデジタルフィルター段階４へと送られる。伝達関数から、フィルター段階４は、フィードバックワード構造、すなわち、固有の入力部に結果がフィードバックされるフィードバックフィルター構造（ｒｕｅｃｋｇｅｋｏｐｐｅｌｔｅＦｉｌｔｅｒｓｔｒｕｋｔｕｒ）であることが既に分かる。
【０００８】
入力信号６の累乗（Ｌｅｉｓｔｕｎｇ）が、入力信号１の累乗と一致するように、減衰器５を通る信号に、因数
１／２^{ｎ（ｋ−１）}
が掛けられる。
【０００９】
フィードバック構造または再帰的構造をフィルター配置において使用することは、例えば、放射作用または伝達エラーによって生じたビットエラーが、繰り返し入力値にフィードバックされ、従って、多数のデータがエラーになるという不具合を生じさせる。たった１つのエラーのある値は、長期間システムに蓄積されたまま残り、後に続く結果値へのエラー伝播が引き起こされる。
【００１０】
このことから、再帰的なデジタルフィルター構造を使用する場合には、同じく図１に示すエラー修正論理７を備えることが必要である。このエラー修正論理７は、再帰的に作動するフィルター段階４のレジスタを周期的間隔で初期化するものである。この処置によってのみ、このようなデジタルフィルター構造の長期的安定性が保証される。適切なエラー修正回路７を実施するための回路の複雑性は、相当なものである。エラー修正回路は、実際のフィルター回路自体とほぼ同じシリコン領域を必要とする。
【００１１】
従って、本発明の目的は、走査速度上昇および信号再構成のためのフィルター装置、及び、それに関連して、より複雑性の少ない回路で実施することができるとともに、より少ないチップ領域で実施することができる方法を提供することである。
【００１２】
本目的は、請求項１の走査速度上昇および離散時間入力データの信号再構成のためのデジタルフィルター装置、ならびに、請求項８の方法によって達成される。
【００１３】
本発明のデジタルコームフィルターは、ｎ個のフィルター段階に編成されている。各フィルター段階は、その入力部に、反復器が保持部（Ｈａｌｔｅｇｌｉｅｄ）の形状で備えられている。反復器では、各入力データ値を２回（ｚｗｅｉｆａｃｈ）出力することによって、信号速度が倍増される。この反復器には、フィルター構造が接続されている。フィルター構造の部分伝達関数⁻Ｈ（ｚ）には、
⁻Ｈ（ｚ）∝（１＋ｚ^−１）^ｋ−１
が該当する。ただし、ｋはフィルター装置の次数、ｚ^−１は、１走査パルスだけ遅延したｚの変換体を示す。
【００１４】
信号速度は、ｎ個のフィルター段階のそれぞれにおいて倍増されるので、デジタルフィルター装置は、合計で因数２^ｎだけ信号速度を上昇させる。ｎ個の段階を含むフィルター装置の全伝達関数Ｈ（ｚ）には、
【００１５】
【式１】

【００１６】
が該当し、該伝達関数は、知られているコームフィルター実施の伝達関数に正確に対応している。
【００１７】
ところが、従来技術のコームフィルターと比べ、本発明の実施は、再帰的な構造もしくはフィードバックワード構造を全く使用しないという長所がある。反復器でも各フィルター段階に備えられているフィルター構造でも、出力部にあるデータ値を入力値にフィードバックしない。このことから、部分伝達関数⁻Ｈ（ｚ）が極性を示さず、従って、単なるフィードフォワード構造として実施されているということが認識できる。
【００１８】
従来技術に対して、本発明のフィルター装置を用いると、コームフィルターの伝達関数は、フィードフォワード構造のみを使用することによって算出される。再帰的な構造を完全に回避することができ、実際に生じるビットエラーは、急速に再び消え去る。なぜなら、ビットエラーは、入力値にフィードバックされないからである。本発明のコームフィルターにおいては、エラーメモリ（Ｆｅｈｌｅｒｇｅｄａｅｃｈｔｎｉｓ）が無いので、エラーを修正するための回路は必要ない。この理由から、本発明のコームフィルター構造では、回路技術的な複雑性、およびそれに伴うシリコン領域の必要性が、従来技術の知られている解決策の場合よりも少なくて済む。
【００１９】
次数が２（ｋ＝２）のデジタルフィルター装置の場合、各フィルター構造が加算器を備え、出力部における加算器の値が、フィルター構造に実際に存在するデータ値と、先行する走査パルスに属しているデータ値との加算によって構成されると好都合である。このことは、部分伝達関数
⁻Ｈ（ｚ）∝（１＋ｚ^−１）
を有するフィルター構造の最も容易な実施を示す。
【００２０】
次数が３（ｋ＝３）のデジタルフィルター装置の場合、各フィルター構造が加算器を備え、出力部における加算器の値が、以下のデータ値の加算によって構成されると好都合である。上記データ値とはすなわち：
フィルター構造に実際に存在するデータ値；
先行する走査パルスに属しており、２が掛けられたデータ値；および、
先先行する（ｖｏｒｖｏｒｈｅｒｇｅｈｅｎｄｅｎ）走査パルス（上記の先行する走査パルスよりもさらに前の先行する走査パルス）に属しているデータ値；
である。
【００２１】
このような方法で、部分伝達関数
⁻Ｈ（ｚ）＝（１＋ｚ^−１）^２
を有するフィルター構造は、容易で原価の安い方法で実現される。
【００２２】
この際、データ値のビットパターンが左にシフトすることによって、先行する走査パルスに属しているデータ値に２が掛けられると特に有利である。
【００２３】
伝達関数が係数≠１であるデジタルフィルターを実現しなければならない場合、通例、手の込んだ掛け算器回路（Ｍｕｌｔｉｐｌｉｋａｔｏｒｓｃｈａｌｔｕｎｇｅｎ）が必要である。このことは、とりわけ、適切な係数が２の累乗である場合には該当しない。なぜなら、この場合、掛け算は、あまり経費のかからない対応するビットのシフト（Ｂｉｔｖｅｒｓｃｈｉｅｂｕｎｇ）によって実現されるからである。この際、データ値に２を掛けることは、ビットパターンが１順位（Ｐｏｓｉｔｉｏｎ）だけ左へシフトすることに相当している。
【００２４】
本発明の他の有利な実施形態では、デジタルフィルター装置の伝達関数Ｈ（ｚ）には、
【００２５】
【式２】

【００２６】
が該当する。ただし、ｋは、フィルター装置の次数、２^ｎは、走査速度上昇の因数を示している。また、ｚ^−１は、１走査パルスだけ遅延したｚの変換体を示す。因数１／２^ｎｋによる標準化は、走査速度上昇にもかかわらず、入力信号の累乗（Ｌｅｉｓｔｕｎｇ）が、出力信号の累乗と同じであるということに繋がる。このようにして、コームフィルターは、フィルタリングされる信号の累乗に影響を与えない。
【００２７】
本発明の他の有利な実施形態では、伝達関数Ｈ（ｚ）の標準化は、データ値のビットパターンが適切な数だけ右へシフトすることによって行われる。右へのシフトは、デジタル技術で容易に実現することができる。各右へのシフトは、結果に１／２を掛けることによって行われ、その結果、右へのシフトを用いて、各望ましい標準化は、１／２の累乗による掛け算によって算出される。
【００２８】
第ｊ番目のフィルター段階（ｊ＝１，．．．，ｎ）の入力部のデータバスが、少なくとも
ＷＬ＋（ｊ−１）・（ｋ−１）
データ線（Ｄａｔｅｎｌｅｉｔｕｎｇｅｎ）の幅を備えており、ｋは、フィルター装置の次数を示し、ＷＬは、デジタルフィルター装置の第１フィルター段階の入力部のワード長を示す場合；
保持部（Ｈａｌｔｅｇｌｉｅｄ）と第ｊ番目のフィルター段階のフィルター構造との間のデータバスが、少なくとも
ＷＬ＋（ｊ−１）・（ｋ−１）
データ線の幅を備えている場合；および
第ｊ番目のフィルター段階の出力部のデータバスが、少なくとも
ＷＬ＋ｊ・（ｋ−１）
データ線の幅を備えている場合が有利である。
【００２９】
本解決策の利点は、データバスが、必要最小限のデータ幅を備えることによって、回路の複雑性を少なくとどめることができるということである。第１フィルター段階の入力部のデータバスは、ＷＬビットの幅を備えている。保持部によって、走査速度のみが２倍になる。しかし、データ値自体は変化されないままである。従って、保持部と第１フィルター段階のフィルター構造との間のデータバスがＷＬデータ線の幅を備えていればよい。続いて、データは、第１フィルター段階のフィルター構造によって処理される。フィルター構造は、伝達関数
⁻Ｈ（ｚ）＝（１＋ｚ^−１）^ｋ−１
によって特徴付けられ、また、従って、ここでは伝達が行われる。その結果、更に（ｋ−１）本のデータ線が必要とされる。従って、第１フィルター段階の出力部のデータバスは、少なくとも
ＷＬ＋（ｋ−１）
データ線の幅を備えなければならない。
【００３０】
走査速度上昇および離散時間入力データの信号再構成のための本発明の方法は、ｎ回反復される以下の両方の工程によって特徴付けられる。両方の工程とはすなわち：まず、各入力データ値の２回の（ｚｗｅｉｍａｌｉｇｅｓ）出力によって、走査速度が倍増される。次に、データ値が、フィルター構造を用いてデジタルフィルタリングされる。この構造の部分伝達関数⁻Ｈ（ｚ）には、
⁻Ｈ（ｚ）∝（１＋ｚ^−１）^ｋ−１
が該当する。ただし、ｚ^−１は、１走査パルスだけ遅延したｚの変換体を示し、ｋは、デジタルフィルター装置全体の次数を示す。
【００３１】
両方の工程をｎ回実施することにより、信号速度は合計で因数２^ｎだけ上昇される。デジタルフィルタリング工程に必要なフィルター構造は、単なるフィードフォワード構造を示し、ほんの僅かな回路の複雑性を必要とする。
【００３２】
以下に、本発明を、図に示した実施例を参照しながら更に説明する。
【００３３】
図１は、伝達関数
【００３４】
【式２】

【００３５】
を有するデジタルコームフィルターの回路を示し、これは説明の導入部分で既に論じられている。伝達関数用の数式は、２項式
（１−ｚ^−２ｍ）＝（１＋ｚ^−ｍ）・（１−ｚ^−ｍ）
を用いることにより
【００３６】
【式３】

【００３７】
に変換される。
【００３８】
従って、コームフィルターの伝達関数は、因数分解された表記法でも示すことができる。
【００３９】
デジタルフィルター技術では、信号速度の上昇は、個々のデータ値の間に、該当する数のゼロを挿入することによって行われる。信号速度ｆ_ｓを、因数ｍだけ上昇させて（ｍ・ｆ_ｓ）にするために、各２つのデータ値の間に、（ｍ−１）個のゼロを挿入しなければならない。このように（ｍ−１）個のゼロを挿入するとにより因数ｍだけ信号速度を上昇させるため、以下において、表示記号
【００４０】
【式４】

【００４１】
が使用される。
【００４２】
図１に示す従来技術のコームフィルター実施でも、本発明の実施でも、信号速度は因数２^ｎだけ上昇される。従って、コームフィルターによって行われる入力データの変換は、次のように示される：
【００４３】
【式５】

【００４４】
数式の適切な変換によって、デジタルコームフィルターのより好ましい実施をどのように行うことができるかを以下に示す。ここで、因数ｍだけの信号速度上昇が、等価関係
【００４５】
【式６】

【００４６】
によって示される場合、特に、多相分解（Ｐｏｌｙｐｈａｓｅｎｚｅｒｌｅｇｕｎｇ）として知られている特性が使用される。ただし、ここでは、ｍおよびｑは自然数である。
【００４７】
デジタルフィルター技術では、ｚ^−ｑによって、ｑ順位だけ上流のデータ値がアクセスされる。このとき、（ｍ−１）個のゼロを挿入する前に、ｑ順位だけ上流に位置するデータ値が呼び出される場合でも、あるいは、（ｍ−１）個のゼロをそれぞれ挿入した後に、（ｍ・ｑ）順位だけ上流に位置するデータ値が呼び出される場合でも、同値である。なぜなら、どちらの場合にも、同一のデータ値がアクセスされるからである。周波数が２倍される場合、つまりデータ値の間にゼロがそれぞれ挿入される場合、特別な場合として、
【００４８】
【式７】

【００４９】
が得られる。ただし、ここでもｐは自然数である。
【００５０】
この多相分解によって、因数分解された表記法
【００５１】
【式８】

【００５２】
のデジタルコームフィルター用の数式は、以下：
【００５３】
【式９】

【００５４】
のように変換される。
【００５５】
図２に、変換されたコームフィルター特性の本発明に基づく実施を示す。コームフィルターは、ｎ個の段階から構成されており、各段階の入力部において、まず、データ値の間に１つのゼロをそれぞれ挿入することによって周波数の倍増が行われる。続いて、このようにして得た周波数の倍増された信号は、フィルター特性（１＋ｚ^−１）^ｋを有するフィルターユニットへと導入され、フィルタリングされる。
【００５６】
第１フィルター段階１１の入力部には、周波数ｆ_ｓを有する入力信号８が存在する。第１フィルター段階１１において、信号は、周波数を（２・ｆ_ｓ）に倍増するゼロ挿入９の段階をまず通過する。後続のフィルターユニット１０は、信号をフィルタリングするが、信号速度は変化させない。第１フィルター段階１１の出力部にある信号は、同じく周波数を倍増させる第２フィルター段階１２へと導入される。第ｎフィルター段階１３を流通した後、必要とされる信号速度（２^ｎ・ｆ_ｓ）を既に有する信号１４が得られる。減衰器１５によって、信号１４は、因数１／２^{ｎ（ｋ−１）}だけ減衰される。従って、減衰器１５の出力部には、望ましいコームフィルタリングされた最終信号１６がある。最終信号１６の累乗（Ｌｅｉｓｔｕｎｇ）は、入力信号８の累乗の増加と一致している。
【００５７】
減衰器１５による標準化の際に、実際に期待される因数１／２^ｎｋではなく、因数１／２^{ｎ（ｋ−１）}が使用される。その理由は、ゼロ挿入の各段階において、累乗が半分に減少し、その結果、第ｎ段階のフィルターは、信号を既に因数１／２^ｎだけ減衰させているからである。従って、減衰器１５による１／２^{ｎ（ｋ−１）}だけの減衰は、フィルター信号の正しい標準化を達成するのに、全体的には十分である。
【００５８】
減衰は、個々のデータ値のビットパターンが（ｎ・ｋ−ｎ）だけ右へシフトすることにより行われる。なぜなら、各右へのシフトは、信号を因数１／２だけ減衰させるからである。
【００５９】
本発明のフィルター装置の各段階においては、フィードフォワード構造が使用される。従って、生じるビットエラーは、それ以降の結果に影響を与えず、エラーは急速に消え去る。従来技術において必要であったような手の込んだエラー修正回路は、コームフィルターの実施の際に完全に回避することができる。
【００６０】
図３では、ゼロ挿入１７の段階および後ろに接続されたフィルターユニット１８から構成されているフィルター構造を左側に示す。以下では、段階１７の入力部に、データシーケンス．．．，ｃ，ｂ，ａが存在すると考えられる。ゼロ挿入１７の段階は、２つのデータ値の間にゼロをそれぞれ挿入する。その結果、段階１７の出力部にはデータシーケンス．．．，０，ｃ，０，ｂ，０，ａ，０が生じる。このデータシーケンスは、デジタルフィルターユニット１８の入力部に存在し、このデータシーケンスの伝達関数は、（１＋ｚ^−１）によって与えられている。フィルターユニット１８は、それぞれ、その入力部に実際に存在するデータ値に先行のデータ値を加算する。フィルターユニット１８の入力部には、データシーケンス（Ｄａｔｎｅｆｏｌｇｅ）．．．，０，ｃ，０，ｂ，０，ａ，０が存在するので、フィルターユニット１８の出力部にはデータシーケンス．．．，ｃ，ｃ，ｂ，ｂ，ａ，ａが生じる。
【００６１】
すなわち、図３の左側に示すフィルター構造は、図３の右側に示す反復段階１９と等価であることが明確となる。反復段階１９は、入力部にある各値を２回出力する。このような反復段階１９は、保持部を用いて実現される。保持部は、入力値を新しい入力値が生じるまで保持する。従って、保持部の出力部は、入力部データ率に比べて倍増された信号速度によって走査される。
【００６２】
同値関係を用いて、図２に示すコームフィルターの実施を更に簡単にすることができる。図２のｎ個のフィルター段階のそれぞれは、伝達関数（１＋ｚ^−１）^ｋによって特徴付けられているフィルターユニット１０をそれぞれ備えている。これらフィルターユニットのそれぞれは、連続して配置されている２つのフィルターユニット；伝達関数（１＋ｚ^−１）を有する第１フィルターユニットと、伝達関数⁻Ｈ（ｚ）＝（１＋Ｚ^−１）^ｋ−１を有する第２フィルターユニットと；に分割される。続いて、ゼロ挿入９の各段階および第１フィルター段階は、図３に相当する１つの反復段階になるよう集結される。
【００６３】
その結果を図４に示す。同じく全フィルター装置は、ｎ個のフィルター段階を備えている。ここで、各フィルター段階は、入力側に配置されている反復段階および後ろに接続されているフィルター構造を備えている。フィルター構造のフィルター特性は、⁻Ｈ（ｚ）＝（１＋ｚ^−１）^ｋ−１である。従って、フィルター構造の出力部は、次に続くフィルター段階の入力部として使用される。
【００６４】
図４に示す構造の場合、第１フィルター段階２５の入力部２０には、ＷＬビット幅であり、信号率ｆ_ｓであるデジタル信号が存在する。信号は、第１フィルター段階２５に属する保持部２１へと導入される。保持部２１は、２倍にされた信号速度（２・ｆ_ｓ）によって走査される。従って、保持部２１をフィルター構造２３と接続しているデータバス２２には、入力部２０に存在する各データ値が２倍になって発現する。これは、入力部に存在するデータ値のことであるので、ＷＬビットの幅はデータバス用に十分である。後続のフィルター構造２３は、データバス２２に存在し、伝達関数⁻Ｈ（ｚ）＝（１＋ｚ^−１）^ｋ−１を有するデータをデジタルフィルタリングする。この際、ｚ^−１は、１走査パルスだけ遅延したｚの変換体を示し、ｋは、全コームフィルターの次数を示す。
【００６５】
デジタルフィルタリングの際には、実際に存在するデータ値と、先行するデータ値とが加算される；従って、（ｋ−１）乗に対する加算結果は、第１フィルター段階２５の出力部２４に存在する。重要なのは、ここで伝達が行われることであり、その結果、（ｋ−１）本の付加的なデータ線が必要とされる。従って、第１フィルター段階２５を第２フィルター段階２６と接続しているデータバス２４の幅は、ＷＬ＋（ｋ−１）ビットである。
【００６６】
第２フィルター段階２６では、周波数の倍加が新規に行われる。さらに、第２フィルター段階２６の出力部において、（ｋ−１）本の更なるデータ線を必要とする。従って、第ｎフィルター段階２７の出力部には、信号速度（２^ｎ・ｆ_ｓ）を有し、ビット幅ＷＬ＋ｎ・（ｋ−１）の信号が存在する。この信号は、減衰器２８を通り因数１／２^ｎ・（^ｋ−１）が掛けられる。このことは、データ値のビットパターンがｎ・（ｋ−１）だけ右へシフトすることによって生じる。
【００６７】
図４に示す全フィルター装置の伝達関数Ｈ（ｚ）は、
【００６８】
【式２】

【００６９】
であり、この点で、本発明のフィルター装置は、図１に示す従来技術の解決策のように、同一のコームフィルター特性を備えている。
【００７０】
本発明のコームフィルター実施におけるデータバスの必要な幅には、
第ｊ番目のフィルター段階（ただしｊ＝１，．．．，ｎ）の入力部のデータバスが、少なくとも
ＷＬ＋（ｊ−１）・（ｋ−１）
データ線の幅を備え、
固定部と第ｊ番目のフィルター段階のフィルター構造との間のデータバスが、少なくとも
ＷＬ＋（ｊ−１）・（ｋ−１）
データ線の幅を備え、
第ｊ番目のフィルター段階の出力部のデータバスが、少なくとも
ＷＬ＋ｊ・（ｋ−１）
データ線の幅を備えていなければならないということが一般的に該当する。
【００７１】
図５は、次数が２であるフィルターの場合における本発明のコームフィルターの具体的な実施を示す。この場合、ｋ＝２であり、それゆえ、各フィルター段階に属するフィルター構造の伝達関数には、
⁻Ｈ（ｚ）＝（１＋ｚ^−１）
が該当する。
【００７２】
フィルター構造は、一方では実際のデータ値３１、他方では先行のデータ値３２が導入される加算器３０によって実施されている。加算の結果３３は、次のフィルター段階３５の反復器３４へと導入される。
【００７３】
同様に、図６に、次数ｋ＝３のコームフィルター用のフィルター構造の実施を示す。フィルター装置のｎ個のフィルター段階のそれぞれは、このようなフィルター構造を備えている。フィルター構造の伝達関数⁻Ｈ（ｚ）は、
⁻Ｈ（ｚ）＝（１＋ｚ^−１）^２＝１＋２・ｚ^−１＋ｚ^−２
である。
【００７４】
このフィルター構造を実施するために、加算器３６が備えられている。加算器３６には、実際のデータ値３７、先行する走査パルスに属しており、２が掛けられたデータ値３９、および先先行する走査パルス（上記の先行する走査パルスよりもさらに前の先行する走査パルス）に属しているデータ値４０が導入される。従って、加算器の結果４１は、次に続くフィルター段階へと導入される。通常、２による掛け算は、データ値のビットパターンの左へのシフト３８によって行われ、その結果、ここでは、手の込んだ掛算回路（Ｍｕｌｔｉｐｌｉｚｉｅｒｓｃｈａｌｔｕｎｇ）は必要ではない。
【図面の簡単な説明】
【図１】
再帰的フィルター構造を使用した従来技術に相当するデジタルコームフィルターの実施を示す図である。
【図２】
本発明の、ｎ個の段階を含むデジタルコームフィルターの実施を示す図である。
【図３】
左側がゼロ挿入の段階およびそれに続くフィルターユニットであり、右側が反復器回路である等価回路を示す図である。
【図４】
本発明のデジタルコームフィルターの回路技術的に好ましい実施を示す図である。
【図５】
次数ｋ＝２の本発明のデジタルコームフィルターの実施を示す図である。
【図６】
次数ｋ＝３の本発明のデジタルコームフィルターの実施を示す図である。

Claims

走査速度を上昇させ、そして離散時間入力データの信号を再構成させるためのデジタルフィルター装置であり、
ｋを上記フィルター装置の次数、２^ｎを走査速度上昇の因数、また、ｚ^−１を１走査パルスだけ遅延したｚの変換体とすると、
該デジタルフィルター装置の伝達関数Ｈ（ｚ）には、
【式１】
が該当するようなデジタルフィルター装置において、
上記デジタルフィルター装置が、ｎ個のフィルター段階（２５，２６，２７）を備え、
各フィルター段階が、フィルター段階の入力側に配置されており、各入力データ値を２回出力することにより走査速度を倍増させる保持部（２１）を備え、
各フィルター段階が、部分伝達関数⁻Ｈ（ｚ）を
⁻Ｈ（ｚ）∝（１＋ｚ^−１）^ｋ−１
とするフィルター構造（２３）を備えることを特徴とする、デジタルフィルター装置。
次数が２（ｋ＝２）のデジタルフィルター装置の場合、各フィルター構造（２３）が、加算器（３０）を備え、上記加算器（３０）の出力部（３３）における値が、フィルター構造に実際に存在するデータ値（３１）と、先行する走査パルスに属しているデータ値（３２）との加算によって構成されることを特徴とする、請求項１に記載のデジタルフィルター装置。
次数が３（ｋ＝３）のデジタルフィルター装置の場合、各フィルター構造（２３）が、加算器（３６）を備え、上記加算器（３６）の出力部（４１）における値が、以下のデータ値：
フィルター構造に実際に存在するデータ値（３７）、
先行する走査パルスに属しており、２が掛けられたデータ値（３９）、
先先行する走査パルスに属しているデータ値（４０）：
の加算によって構成されることを特徴とする、請求項１に記載のデジタルフィルター装置。
データ値のビットパターンが左へシフトすることにより、上記先行する走査パルスに属しているデータ値に２が掛けられることを特徴とする、請求項３に記載のデジタルフィルター装置。
デジタルフィルター装置の伝達関数Ｈ（ｚ）は、
【式２】
であり、
ここで、ｋは、上記フィルター装置の次数を示し、２^ｎは、走査速度上昇の因数を示し、また、ｚ^−１は、１走査パルスだけ遅延したｚの変換体を示すことを特徴とする、上記請求項のいずれかに記載のデジタルフィルター装置。
上記伝達関数Ｈ（ｚ）の標準化は、データ値のビットパターンが適切な数だけ右へシフトすることによって行われることを特徴とする、請求項５に記載のデジタルフィルター装置。
第ｊ番目のフィルター段階（ここで、ｊ＝１，．．．，ｎ）の入力部のデータバスが、少なくとも
ＷＬ＋（ｊ−１）・（ｋ−１）
データ線の幅を備えており、ｋはフィルター装置の次数を示し、ＷＬは、デジタルフィルター装置の第１フィルター段階の入力部のワード長を示し、
保持部と第ｊ番目のフィルター段階のフィルター構造との間のデータバスが、少なくとも
ＷＬ＋（ｊ−１）・（ｋ−１）
データ線の幅を備え、
第ｊ番目のフィルター段階の出力部のデータバスが、少なくとも
ＷＬ＋ｊ・（ｋ−１）
データ線の幅を備えていることを特徴とする、請求項１ないし６のいずれかに１項に記載のデジタルフィルター装置。
ａ）入力データ値を２回出力することによって走査速度を倍増させる工程と、
ｂ）部分伝達関数⁻Ｈ（ｚ）に、
⁻Ｈ（ｚ）∝（１＋ｚ^−１）^ｋ−１
が該当し、ここで、ｚ^−１は、１走査パルスだけ遅延したｚの変換体を示し、ｋは、デジタルフィルター装置全体の次数を示すようなフィルター構造（２３）を用いたデータ値のデジタルフィルタリング工程とが、
ｎ回反復されることを特徴とする、走査速度を上昇させ、離散時間入力データの信号を再構成させるための方法。
デジタルフィルター装置全体の伝達関数Ｈ（ｚ）には、
【式１】
が該当し、
ここで、ｋは、上記フィルター装置の次数を示し、２^ｎは、走査速度上昇の因数を示し、また、ｚ^−１は、１走査パルスだけ遅延したｚの変換体を示すことを特徴とする、請求項８に記載の方法。
次数が２（ｋ＝２）のデジタルフィルター装置の場合、上記データ値のデジタルフィルタリング工程が、フィルター構造に実際に存在するデータ値（３１）と先行する走査パルスに属しているデータ値（３２）との加算（３０）によって行われることを特徴とする、請求項８または９に記載の方法。
次数が３（ｋ＝３）のデジタルフィルター装置の場合、上記データ値のデジタルフィルタリング工程が、以下のデータ値：
フィルター構造に実際に存在するデータ値（３７）、
先行する走査パルスに属しており、２が掛けられたデータ値（３９）、
先先行する走査パルスに属しているデータ値（４０）との加算（３６）：
の加算によって行われることを特徴とする、請求項８または９に記載の方法。
データ値のビットパターンが左へシフトすることによって、上記先行する走査パルスに属しているデータ値に２が掛けられることを特徴とする、請求項１１に記載の方法。