JP2004502299A - 単一ウエハチャンバにおける多結晶シリコンの結晶構造制御 - Google Patents
単一ウエハチャンバにおける多結晶シリコンの結晶構造制御 Download PDFInfo
- Publication number
- JP2004502299A JP2004502299A JP2002505665A JP2002505665A JP2004502299A JP 2004502299 A JP2004502299 A JP 2004502299A JP 2002505665 A JP2002505665 A JP 2002505665A JP 2002505665 A JP2002505665 A JP 2002505665A JP 2004502299 A JP2004502299 A JP 2004502299A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- gas
- gas mixture
- polycrystalline silicon
- diluent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
多結晶シリコン膜を形成するための方法及び装置。本発明によれば、シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物とを含んでいるプロセスガス混合物をチャンバへ供給する。そのプロセスガス混合物から多結晶シリコン膜が形成される。
【選択図】１
【選択図】１
Description
【０００１】
発明の背景
１．発明の分野
本発明は、半導体処理の分野に関し、更に詳細には、シリコン膜の結晶構造を制御するための方法及び装置に関する。
【０００２】
２．関連技術の説明
マイクロプロセッサやメモリのような複雑で高密度の集積回路を製造するために、デバイス形状は絶えず縮小されなければならない。デバイス密度を高めるために縮小されなければならない重要な形状は、ＭＯＳトランジスタのポリシリコンゲートの長さと対応するポリシリコンの厚さである。現在のポリシリコン堆積プロセスは、図６に示されるように大きな柱状粒子６０４を持つポリシリコン膜６０２を形成するものである。トランジスタゲートの長さは０．１８ミクロン未満まで小さくされるので、大きな柱状粒子６０４はトランジスタの性能に重要な役割を果たし始めている。膜の抵抗を降下させるためにポリシリコン膜に後で添加されるドーパント６０６には、ポリシリコン膜６０２全体に拡散させるために粒界６０８が使われる。従来技術のプロセスにおいては粒子６０４が大きな柱状ドーパントであることから、拡散が制限され、ドープされていないポリシリコンの領域６１０を、特にポリシリコン６０２／ゲート誘電体６１２インタフェースに生じる。ポリデプレション効果として知られるドーパントの一様な分布の欠除は、製造されたトランジスタ、特にゲート長さが０．１８ミクロンより小さいトランジスタの性能に有害な影響を及ぼす。
【０００３】
従って、狭い幅のゲート長電極がポリデプレション効果を受けずに製造され得るような小さなランダム粒子でポリシリコン膜を形成する方法が求められている。
【０００４】
発明の要約
多結晶シリコン膜を形成するための方法及び装置。本発明によれば、シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物を含んでいるプロセスガス混合物をチャンバへ供給する。そのプロセスガス混合物から多結晶シリコン膜が形成される。
【０００５】
本発明の詳細な説明
説明のための次の記述においては、本発明の十分な理解を得るために多くの個々の詳細が示されている。しかしながら、本発明が個々の詳細を含めずに実施することができることは当業者に明らかである。ある例においては、個々の装置の構造と方法が本発明を鮮明にするように記載されていない。
【０００６】
本発明は、多結晶シリコン膜を堆積させるための方法と装置である。本発明によれば、基板又はウエハをチャンバ内の支持体上に載置する。次に支持体を加熱し、チャンバ内の所望の圧力を維持する。次にシラン（ＳｉＨ４）又はジシラン（ＳｉＨ６）に限定されないようなシリコン源ガスと、Ｈ２と、窒素（Ｎ２）、ヘリウム（Ｈｅ）、又はアルゴン（Ａｒ）に限定されないような不活性ガスとを含んでいる希釈ガス混合物とを含んでいるプロセスガス混合物をチャンバへ供給する。水素ガスは、典型的には希釈ガス混合物の８〜２０体積％であり、好ましくは１０〜１５体積％である。基板又は支持体からの加熱は、シリコン源ガスを熱的に分解させ、ウエハ上に多結晶シリコン膜を形成させる。Ｈ２が希釈ガス混合物中に含まれることから、堆積したシリコンの結晶配列は＜２２０＞配列とは反対に＜１１１＞で占められている。本発明のプロセスは、柱状構造とは反対にランダム粒子構造を持つ多結晶シリコン膜を与え、平均粒度は５０〜５００オングストロームである。ランダム粒子多結晶シリコン膜は、続いてのイオン注入ステップ中にドーパントが小粒子によってゲート／ゲート酸化物インタフェースに容易にかつ一様に拡散され、よってポリデプレション効果が排除されることからゲート電極としての使用が理想的である。更に、本発明のランダム粒子ポリシリコン膜は、また、シリコン膜の小さくランダムな粒子構造が六フッ化タングステン（ＷＦ６）を用いた化学気相成長（ＣＶＤ）によるタングステン又はタングステンシリサイドの堆積中にフッ素がゲート誘電体へ侵入することを阻止する非常に有効なバリヤであり得ることから電極又は相互接続部のポリシリコン／タングステンシリサイド膜の形成に有効である。本発明の多結晶シリコン堆積プロセスは、アルミニウム側壁と抵抗ヒータが含まれた窒化アルミニウムウエハ支持体をもちかつチャンバ内へのガス注入用オーバーヘッドシャワを持つサーマル堆積チャンバでの使用が理想的である。
【０００７】
本発明は抵抗加熱処理チャンバに相対して記載されるが、他のタイプの処理チャンバも本明細書に記載される手法とともに用いることができることは理解されるべきである。
【０００８】
図面を参照すると、低圧化学気相成長（ＬＰＣＶＤ）チャンバが記載されている。図１〜図３は、各々本発明を実施するのに用いられる抵抗リアクタのようなあるタイプのリアクタを示す断面図である。図１〜３は、各々２つの異なる断面によるチャンバを示す断面図である、それぞれの断面はチャンバのほぼ１／２を示している図である。
【０００９】
図１〜３に示されるＬＰＣＶＤチャンバ１００は、この実施形態においては１００Ｔｏｒｒより大きい圧力が維持され得るような材料から作られている。説明のために大体５〜６リットルの範囲のチャンバが記載されている。図１には、“ウエハプロセス”位置でのプロセスチャンバ本体４５の内部が示されている。図２には、“ウエハ装填”位置でのチャンバの同じ図が示されている。図３には、“ウエハ装填”位置でのチャンバの同じ側断面図が示されている。各例においてウエハ５００はチャンバ内での場所を示すために破線で示されている。
【００１０】
図１〜図３は、プロセスガス又はガスの熱分解が行われてウエハ上に膜を形成する反応チャンバ９０（例えば、ＣＶＤ反応）を画成するチャンバ本体４５を示している。チャンバ本体４５は、実施形態においてはアルミニウムから作られ、チャンバ４５を冷却するために（例えば、“コールドウォール”反応チャンバ）ポンプで送られるウエハの通路５５を有する。チャンバ９０内には、この図ではシャフト６５で支持されたサセプタ５を含む抵抗ヒータ８０がある。サセプタ５は、半導体ウエハ５００（破線で示されている）のような基板を支持するのに十分な表面積を有する。
【００１１】
プロセスガスは、チャンバ本体４５のチャンバリッド３０の上面のガス分配口２０を通って密封されたチャンバ９０に入る。次にプロセスガスは、ウエハの表面積とほぼ一致する領域にガスを配分するためにブロッカープレート２５を通過する。その後、この図では、プロセスガスは抵抗ヒータ８０の上にありかつチャンバ内部でチャンバリッド３０に結合した貫通面板２５を通って配分される。この実施形態においてブロッカープレートと面板２５との組合わせの目的は、基板、例えば、ウエハでのプロセスガスの一様な分配を作り出すためである。
【００１２】
ウエハのような基板５００は、チャンバ９０においてはチャンバ本体４５の側面部のエントリポート４０を通ってヒータ８０のサセプタ５上に載置される。処理するウエハを適合させるために、サセプタ５の表面が図３に示されるようにエントリポート４０の下にあるようにヒータ８０が下げられる。典型的にはロボット搬送メカニズムによって、ウエハは、例えば、搬送ブレード４１によってサセプタの上面のチャンバ９０へ装填される。装填されると、エントリ４０は密封され、ヒータ８０は、例えば、ステップモータであるリフタアセンブリ６０によって面板２５に向かって上（例えば、上方）方向に進められる。ウエハ５００が面板２５から近い距離（例えば、４００〜７００ｍｉｌ）であるときに進行が停止する（図１参照）。ウエハ処理位置においては、チャンバ９０はほとんど２つのゾーンに分けられ、第１ゾーンはサセプタ５の上面より上であり、第２ゾーンはサセプタ５の下面より下である。一般的には、ポリシリコン膜形成を第１ゾーンに限定することが望ましい。
【００１３】
この点で、ガスパネルによって制御されたプロセスガスはガス分配口２０を通り、ブロッカープレート２４と貫通面板２５を通ってチャンバ９０へ流れ込む。プロセスガスは熱分解されてウエハ上に膜を形成する。同時に、不活性ボトムパージガス、例えば、窒素が第２チャンバゾーンに導入されてそのゾーンでの膜形成を阻止する。圧力制御システムにおいては、チャンバ９０内の圧力を設定し、チャンバ９０に結合した１以上の圧力調整器によって維持する。一実施形態においては、例えば、圧力が設定され、当該技術において既知のチャンバ本体４５に結合したベアトーン圧力調整器によって維持される。この実施形態においては、ベアトーン圧力調整器によって圧力が１５０Ｔｏｒｒ以上のレベルに維持されている。
【００１４】
残留プロセスガスは、チャンバ９０からポンププレート８５を通ってチャンバ本体４５の側面の収集容器（真空排出部３１）へポンプで送られる。ポンププレート８５は２つの流れ領域を作り、結果として基板上に一様なシリコン層を作るガスフローパターンになる。
【００１５】
装置の外に配置されたポンプ３２は、ポンプチャネル４１４０（図１〜３ではチャネル４１４の下）内を真空圧力にしてプロセスガスとパージガスの双方を真空排気部３１を通ってチャンバ９０から排出させる。ガスは排出コンジット３３に沿ってチャンバ９０から排出する。チャネルを通る排出ガスの流量は、コンジット３３に沿って配置されたスロットルバルブ３４で制御されることが好ましい。処理チャンバ９０内の圧力は、センサ（図示せず）によってモニタされ、スロットルバルブ３４でコンジット３３の断面積を変えることにより制御される。好ましくは、チャンバ圧を表示しかつスロットルバルブ３４を調整してチャンバ９０内に所望の圧力を維持するセンサからの信号をコントローラ又はプロセッサが受信する。本発明と共に用いるのに適したスロットルバルブは、Ｍｕｒｄｏｃｈに発行されＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．に譲渡された米国特許第５，０００，２２５号に記載されており、その全開示内容は本明細書に援用されている。
【００１６】
ウエハ処理が完了すると、チャンバ９０は、例えば、窒素のような不活性ガスでパージすることができる。処理しパージした後、ヒータ８０は図２に示される位置までリフタアセンブリ６０によって下方向に進められる（例えば、下げられる）。ヒータ８０が移動するにつれて、一端がサセプタ９５の表面に開口又はスルーボアを通って伸び、もう一端がサセプタ５の下（例えば、下方）面からカンチレバー取り付け方式で伸びているリフトピン９５がチャンバ９０の底に配置されたリフトプレート７５と接触する。図２に示されるように、実施形態においてはその点でリフトプレート７５がウエハ処理位置に保たれている（即ち、プレートが図１にあった同じ位置）。ヒータ８０がアセンブリ６０の作用によって下方向に移動し続けるにつれて、リフトピン９５は静止したままであり、最後にはサセプタ５の上又はサセプタ５の上面に伸びて処理したウエハをサセプタ５の表面から分離する。サセプタ５の表面は、開口４０の下の位置まで移動する。
【００１７】
処理したウエハをサセプタ５から分離するとすぐにロボットメカニズムの搬送ブレード４１が開口４０を通ってリフトピン９５のヘッドの下に挿入され、ウエハがリフトピンによって支持される。次に、リフタアセンブリ６０がヒータ８０を下に移動させ（例えば、下げ）、プレート７５を“ウエハ装填”位置まで上げる。リフトプレート７５を下方向に移動することにより、処理されたウエハの表面が搬送ブレードと接触するまで下方向に移動する。次に処理されたウエハは、エントリポート４０を通って、例えば、ウエハを取り出すと共にウエハを次の処理ステップに搬送するロボット搬送メカニズムによって取り出される。次に第２ウエハをチャンバ９０へ装填することができる。一般的には、上記ステップによって逆にウエハがプロセス位置に運ばれる。適切なリフタアセンブリ６０の詳細な説明は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．に譲渡された米国特許第５，７７２，７７３号に記載されている。
【００１８】
多結晶シリコン膜を形成するＬＰＣＶＤ処理のような高温動作においては、チャンバ９０内部のヒータ温度は７５０℃以上になり得る。従って、チャンバ９０内に露出された部品はそのような高温処理と適合しなければならない。そのような材料は、そのような高温処理と適合しなければならない。そのような材料は、チャンバ９０に導入することができるプロセスガスと他の薬品、例えば、洗浄薬品（例えば、ＮＦ３）とも適合しなければならない。ヒータ８０の露出面は、材料がプロセスと適合しているのであれば種々の材料から構成されてもよい。例えば、ヒータ８０のシャフト６５とサセプタ５とは、同じ窒化アルミニウム材料から構成されてもよい。また、サセプタ５の表面は、熱導電性が１４０Ｗ／ｍＫの高熱導電性窒化アルミニウム材料（９５％のオーダーで）から構成されてもよく、シャフト６５はそれより低い導電性窒化アルミニウムから構成される。ヒータ８０のサセプタ５は、典型的には拡散結合或いはろう付けによってシャフト６５に結合される。そのような結合がチャンバ９０の環境に耐えるようなものである。
【００１９】
図１は、サセプタ５の本体の断面とシャフト６５の断面を含んでいるヒータ８０の一部を示す断面図である。この図においては、図１は、２つの加熱素子、第１加熱素子５０と第２加熱素子５７が形成されたサセプタ５の本体を示す図である。各加熱素子（例えば、加熱素子５０と加熱素子５７）はサセプタの材料と同じ熱膨張係数を持つ材料から作られている。適切な材料としてはモリブデン（Ｍｏ）が含まれる。各加熱素子としては、コイル構造でのモリブデン材料の薄層が含まれる。
【００２０】
図１においては、第２加熱素子５７は第１加熱素子５０の下にある（図ではサセプタの表面に相対して）サセプタ５の本体の面に形成されている。第１加熱素子５０と第２加熱素子５７は別々に電力端末に結合されている。電力端末は、縦に伸びている開口を通ってシャフト６５を通ってサセプタ５の表面を加熱するために必要なエネルギーを供給する電源で導電鉛として下方向に伸びている。２つの高温計、第１パイロメータ１０と第２パイロメータ１５がチャンバリッド内の開口を通って伸びている。各高温計は、サセプタ５の表面（又はサセプタ５上のウエハの表面）の温度についてのデータを示している。図１に示されるようにヒータ８０の断面に熱電対の存在が示されている。熱電対７０は、縦に伸びている開口を通りシャフト６５を通ってサセプタ５の上面のすぐ下の点まで伸びている。
【００２１】
多結晶シリコン膜を小さなランダム粒子で堆積させる方法は、ここでは図４のフローチャート４００と図１〜図３の低圧化学気相成長（ＬＰＣＶＤ）チャンバについて記載する。
【００２２】
本発明によれば、フローチャート４００のブロック４０２に示されるように、まずウエハ又は基板を堆積チャンバ９０内に配置する。堆積した多結晶シリコン膜が半導体集積回路のトランジスタのゲート電極として用いられる本発明の実施形態においては、基板５００は図５ａに示されるように酸化ケイ素又はオキシ窒化ケイ素のようなゲート誘電層５０４が形成されたドープシリコンウエハ５０２である。ポリシリコン膜が相互接続部又はキャパシタ電極として用いられる場合には、ポリシリコン膜はドープシリコンウエハ５０２上に形成された中間層誘電対５０４上に形成される。ウエハ５００は、図３に示されるように搬送ブレード４１によってチャンバ９０に運ばれる。次にヒータは、図１に示されるようにウエハ装填位置からウエハ処理位置に上げられる。
【００２３】
次に、ブロック４０４に示されるように、所望の堆積圧と温度が得られ、チャンバ９０内で安定化される。圧力と温度を安定化しつつ、Ｎ２、Ｈｅ、Ｈｒ、Ｈ２のような安定化ガス、又はその組合わせがチャンバ９０に導入される。本発明の好適実施形態においては、続いてのポリシリコン堆積に用いられる希釈ガスの流量と濃度は温度と圧力を安定化するために用いられる。安定化のために希釈ガスを用いると、ポリシリコン堆積の前に希釈ガス流量と濃度の安定化が可能になる。
【００２４】
本発明の実施形態においては、チャンバを１５０〜３５０Ｔｏｒｒの圧力にし、２００〜２７５Ｔｏｒｒが好ましく、ヒータ温度を７００〜７４０℃、好ましくは７１０〜７２０℃に上げ、希釈ガスを１０〜３０ｓｌｍの流量でチャンバ９０へ供給する。本発明によれば、希釈ガスはＨ２と、窒素（Ｎ２）、アルゴン（Ａｒ）、又はヘリウム（Ｈｅ）のようなこれらに限定されない不活性ガス、又はその組合わせとから成るものである。本発明のための不活性ガスはポリシリコン膜を堆積させるために用いられる反応によって使用されず、相互作用もせず、また、ポリシリコン膜堆積中にチャンバ部品と相互作用しないガスである。本発明の好適実施形態においては、不活性ガスは窒素（Ｎ２）のみから成るものである。本発明の実施形態においては、Ｈ２は希釈ガス混合物の８体積％より多く、２０体積％未満であり、希釈ガス混合物のＨ２は好ましくは１０〜１５体積％である。
【００２５】
本発明の希釈ガスの十分なＨ２／不活性ガス濃度比は、続いて堆積したポリシリコン膜が＜２２０＞結晶配列に比べて＜１１１＞結晶配列で占められるような比率である。更に、希釈ガス混合物の十分なＨ２／不活性ガス濃度比は、続いて堆積した多結晶シリコン膜が、平均粒度が５０〜５００オングストロームのランダム粒子構造を持つような比率である。
【００２６】
本発明の実施形態においては、希釈ガス混合物は２つの別の成分でチャンバ９０に供給される。希釈ガス混合物の第１成分は、チャンバリッド３０の分配口２０によって供給される。第１成分は、希釈ガス混合物に用いられるＨ２全部と希釈ガス混合物に用いられる不活性ガスの一部（典型的には約２／３）から成る。希釈ガス混合物の第２成分は、ヒータ８０のチャンバ９０の下の方の部分に供給され、希釈ガス混合物に用いられる不活性ガスの残りの部分（典型的には約１／３）から成る。底のチャンバ部分を通って不活性ガスの一部を供給することは、多結晶シリコン膜がチャンバの下の方の部分の部品上に堆積することを防止することを援助するためである。本発明の実施形態においては、８〜１８ｓｌｍ、好ましくは約９ｓｌｍの不活性ガス（好ましくはＮ２）が上の分配プレート２０を通って供給され、３〜１０ｓｌｍ、好ましくは４〜６ｓｌｍの不活性ガス（好ましくはＮ２）がチャンバ９０の底又は下の部分に供給される。希釈ガス混合物中の所望の％のＨ２と不活性ガスとは分配口２０に入れる前に混合される。
【００２７】
次に、温度、圧力、ガス流量が安定化されると、シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物を含んでいるプロセスガス混合物がチャンバ９０に供給されて図５ｂに示されるように基板５００上に多結晶シリコン膜５０６を堆積する。本発明の好適実施形態においては、シリコン源ガスはシラン（ＳｉＨ４）であるが、ジシラン（Ｓｉ２Ｈ６）のような他のシリコン源ガスでもあり得る。本発明の好適実施形態によれば、既に流れ、温度と圧力の安定化ステップ４０４中に安定化された希釈ガス混合物に５０〜１５０ｓｃｃｍ、好ましくは７０〜１００ｓｃｃｍのシラン（ＳｉＨ４）が添加される。このようにしてポリシリコンの堆積中に、５０〜１５０ｓｃｃｍのシラン（ＳｉＨ４）と、Ｈ２と不活性ガスを含んでいる１０〜３０ｓｌｍの希釈ガス混合物を含んでいるプロセスガス混合物がチャンバ内に供給され、チャンバ９０内の圧力が１５０〜３５０Ｔｏｒｒに維持され、サセプタ５の温度が７００〜７４０℃に維持される。（ＬＰＣＶＤリアクタ１００においては基板又はウエハ５００の温度はサセプタ５の測定温度より典型的には約５０℃低いことは理解されるべきである。）本発明の好適実施形態においては、シリコン源ガスは希釈ガス混合物の第１成分（上の成分）に添加され、流入口２０を通ってチャンバ９０に流し込まれる。
【００２８】
サセプタ５とウエハ５００からの熱エネルギーがシリコン源ガスを熱分解させ、図５ｂに示されるようにゲート誘電体上にポリシリコン膜又はシリコンウエハ５０２上に中間層誘電体５０４を堆積させる。本発明の実施形態においては、熱エネルギーのみを用いてプラズマ又は光子増強のような追加のエネルギー源を援助せずにシリコン源ガスを分解させる。
【００２９】
プロセスガス混合物がチャンバ９０内に供給されるにつれて、シリコン源ガスが分解してシリコン原子を生じ、絶縁層５０４上に多結晶シリコン膜を形成する。Ｈ２はシラン（ＳｉＨ４）の分解の反応生成物である。プロセスガス混合物中にＨ２の適量を添加することにより、シラン（ＳｉＨ４）の分解が緩慢になり、多結晶シリコン膜５０６を小さなランダム粒子５０７で形成させることを可能にする。本発明においては、Ｈ２を用いてウエハを横切るシリコン源反応を操作する。Ｈ２が希釈ガス混合物の８〜２０％であることにより、平均粒度が５０〜５００オングストロームであるランダム粒子が形成され得る。更に、希釈ガス混合物中にＨ２の十分量を含めることにより、＜２２０＞結晶配列が形成されるのとは反対に多結晶シリコン膜５０６は＜１１１＞結晶配列で占められる。
【００３０】
本発明によれば、堆積圧力、温度、プロセスガス流量、濃度は、ポリシリコン膜が毎分１５００〜５０００オングストローム、毎分２０００〜３００オングストロームの速度で堆積されるように選ばれる。プロセスガス混合物は、所望の厚さのポリシリコン膜５０６が形成されるまでチャンバ９０に連続して供給される。ゲートや相互接続部の用途の場合、厚さが５００〜２０００オングストロームのポリシリコン膜５０６が適していることがわかった。
【００３１】
堆積ポリシリコン膜５０６を完了した後、ヒータ８０はプロセス位置から装填位置に下げ、ウエハ５００をチャンバ９０から取り出した。
【００３２】
このときに基板５００の処理を更に実施してポリシリコン膜５０６から１以上の所望の形状を形成し得る。例えば、ポリシリコンゲート電極の場合には、ポリシリコン膜５０６をイオン注入機に搬送することができ、そこでＰ型ドーパント（ホウ素）又はＮ型ドーパント（リン又はヒ素）がポリシリコン膜に注入されて膜の導電性が高められる。ポリシリコン膜５０６が小さなランダム粒子を含むことから、ドーパント５０８を注入ために用いられる続いてのアニールは最も必要とする図５ｃに示されるようにドーパント５０８をポリシリコン／ゲート酸化物インタフェース５１０に容易に一様に注入し得る。小粒子５０７は、製造されたトランジスタの性能に有害な影響を及ぼす望ましくないポリデプレション効果（高抵抗領域）を招き得るドープされていないポリ領域を作らずにドーパントの一様な配置を可能にする。図６に示されるように大きな柱状の粒子を形成した従来技術のポリシリコン堆積プロセスにおいては、続いてのイオン注入とアニールステップはポリデプレション効果や悪いデバイス性能を招き得るポリシリコンインタフェースでドープされていないシリコンのポケット６１０を残し得る。
【００３３】
更に、小さくランダムな粒界５０７はポリシリコン膜５０６上にタングステン又はタングステンシリサイドの堆積も可能にする。例えば、ゲート電極、キャパシタ電極、相互接続部の製造においてはたまに図５ｄに示されるようにドープポリシリコン上にタングステン又はタングステンシリサイドを形成することによりドープポリシリコン膜の抵抗を更に降下させることが望ましい。タングステン膜はＷＦ６とＨ２を用いた化学気相堆積（ＣＶＤ）によって形成することができ、タングステンシリサイド膜はＷＦ６とシラン（ＳｉＨ４）又はジクロロシラン（ＤＣＳ）を用いたＣＶＤによって形成することができる。ＷＦ６の分解中、望ましくないフッ素イオンが大きな柱状粒子を持つポリシリコン膜に侵入し、ゲート誘電層の完全性に影響する。しかしながら、本発明においてはポリシリコン５０６の小さくランダムな粒子構造５０７はフッ素がゲート誘電層に達することを防止するのに有効なバリヤを与える。従って、ポリシリコン膜５０６の小さなランダム粒子は信頼性の課題を生じることなくポリシリコン膜５０６上にＷＦ６を用いたＣＶＤによりタングステン又はタングステンシリサイド膜５１２を直接堆積することを可能にする。
【００３４】
イオン注入及び／又はポリシリコン膜５０６上のタングステン膜形成後、周知のフォトリソグラフィとエッチングの手法を用いてポリシリコン５０６とタングステン又はタングステンシリサイド膜５１２を所望されるゲート電極、相互接続部、又はキャパシタ電極へパターン形成することができる。従って、本発明のポリシリコン堆積プロセスは、ポリシリコンデプレション効果を含めずにポリシリコン膜の一様なドーピングを可能にし、ゲート誘電層の性質に影響せずにポリシリコン膜上にＣＶＤによりタングステン又はタングステンシリサイド膜を直接堆積させることを可能にする。
【００３５】
ＬＰＣＶＤチャンバ１００は、プロセッサ／コントローラ７００とメモリ７０２、例えば、ハードディスクドライブとを含んでいる。プロセッサ／コントローラ７００は、シングルボード（ＳＢＣ）アナログ又はディジタル入力／出力ボードと、インタフェースボードと、ステッパモータコントローラボードとを含んでいる。プロセッサ／コントローラ７００は、ＬＰＣＶＤチャンバの活性をすべて制御する。システムコントローラは、メモリ７０２のようなコンピュータ読み取り可能媒体に記憶されたコンピュータプログラムであるシステムコントローラソフトウエアを実行する。コンピュータプログラムには、本発明のポリシリコン堆積プロセスのタイミング、ガスの混合物、チャンバ圧、ヒータ温度、電源、サセプタ位置、他のパラメータが含まれている。コンピュータプログラムコードは、６８０００アセンブリ言語、Ｃ、Ｃ＋＋、Ｐａｓｃａｌ、Ｆｏｒｔｒａｎ等の慣用のコンピュータ読み取り可能プログラミング言語に書き込まれ得る。プロセスガス混合、圧力制御、ヒータ制御を実行するためのサブルーチンは、メモリ７０２の中に記憶されている。上記のランダム粒子構造を持つ多結晶シリコン膜を形成するのに必要なプロセスガス流量又は組成、温度、又は圧力のようなプロセスパラメータはメモリ７０２に記憶されている。従って、本発明によれば、ＬＰＣＶＤチャンバ１００は、シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物をチャンバ９０へ供給するステップと、サセプタ５を７００〜７４０℃に加熱するステップと、多結晶シリコン膜を熱的化学気相成長によりウエハ上に堆積させ得るようにチャンバ９０内の圧力を１５０〜３５０Ｔｏｒｒにするステップのための命令とプロセスパラメータをメモリ７０２に含んでいる。
【００３６】
このように、小さくランダムな粒界を持つ多結晶シリコン膜を形成する方法を記載してきた。
【図面の簡単な説明】
【図１】
第１断面と第２断面の各々がチャンバの１／２による本発明の実施形態の“ウエハプロセス”位置に抵抗ヒータを含んでいる処理チャンバを示す側断面図である。
【図２】
ウエハ分離位置における図１と同様の側断面図である。
【図３】
ウエハ装填位置における図１と同様の側断面図である。
【図４】
本発明のポリシリコン堆積プロセスの実施形態を示すフローチャートである。
【図５】
図５ａはゲート誘電体又は中間層誘電体がシリコンウエハ上に形成された基板を示す図である。
図５ｂは図５ａの基板上に形成された小さなランダム粒子の多結晶シリコン膜の形成を示す図である。
図５ｃは図５ｂの基板へのドーパントのイオン注入と拡散を示す図である。
図５ｄは図５ｃの基板上のタングステン又はタングステンシリサイド膜の形成を示す図である。
【図６】
大きな柱状粒子を持つ従来技術のポリシリコン膜を示す図である。
【符号の説明】
５…サセプタ、１０…第１パイロメータ、１５…第２パイロメータ、２０…ガス分配口、注入口、２４…ブロッカープレート、、２５…フェースプレート、３０…チャンバリッド、３１…真空排気部、３２…ポンプ、３３…コンジット、３４…スロットルバルブ、４０…エントリポート、４１…搬送ブレード、４５…プロセスチャンバ本体、５０…加熱素子、５５…通路、５７…加熱素子、６０…リフタアセンブリ、６５…シャフト、７０…熱電対、７５…コンタクトリフトプレート、８０…抵抗ヒータ、８５…ポンププレート、９０…反応チャンバ、９５…リフトピン、１００…ＬＰＣＶＤチャンバ、リアクタ、４００…フローチャート、４０２…ブロック、４０４…ブロック、４１４…チャネル、５００…ウエハ、基板、５０２…ドープシリコンウエハ、５０４…ゲート誘電層、中間層誘電体、絶縁層、５０６…多結晶シリコン膜、ポリシリコン膜、５０７…粒界、小さくランダムな粒子構造、５０８…ドーパント、５１０…ポリシリコン／ゲート酸化物インタフェース、５１２…タングステン又はタングステンシリサイド膜、６０２…ポリシリコン膜、６０４…大きな柱状粒子、６０６…ドーパント、６０８…粒界、６１０…ドープされていないポリシリコン領域、ポケット、６１２…ゲート誘電体、７００…プロセッサ／コントローラ、７０２…メモリ、４１４０…ポンプチャネル。
発明の背景
１．発明の分野
本発明は、半導体処理の分野に関し、更に詳細には、シリコン膜の結晶構造を制御するための方法及び装置に関する。
【０００２】
２．関連技術の説明
マイクロプロセッサやメモリのような複雑で高密度の集積回路を製造するために、デバイス形状は絶えず縮小されなければならない。デバイス密度を高めるために縮小されなければならない重要な形状は、ＭＯＳトランジスタのポリシリコンゲートの長さと対応するポリシリコンの厚さである。現在のポリシリコン堆積プロセスは、図６に示されるように大きな柱状粒子６０４を持つポリシリコン膜６０２を形成するものである。トランジスタゲートの長さは０．１８ミクロン未満まで小さくされるので、大きな柱状粒子６０４はトランジスタの性能に重要な役割を果たし始めている。膜の抵抗を降下させるためにポリシリコン膜に後で添加されるドーパント６０６には、ポリシリコン膜６０２全体に拡散させるために粒界６０８が使われる。従来技術のプロセスにおいては粒子６０４が大きな柱状ドーパントであることから、拡散が制限され、ドープされていないポリシリコンの領域６１０を、特にポリシリコン６０２／ゲート誘電体６１２インタフェースに生じる。ポリデプレション効果として知られるドーパントの一様な分布の欠除は、製造されたトランジスタ、特にゲート長さが０．１８ミクロンより小さいトランジスタの性能に有害な影響を及ぼす。
【０００３】
従って、狭い幅のゲート長電極がポリデプレション効果を受けずに製造され得るような小さなランダム粒子でポリシリコン膜を形成する方法が求められている。
【０００４】
発明の要約
多結晶シリコン膜を形成するための方法及び装置。本発明によれば、シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物を含んでいるプロセスガス混合物をチャンバへ供給する。そのプロセスガス混合物から多結晶シリコン膜が形成される。
【０００５】
本発明の詳細な説明
説明のための次の記述においては、本発明の十分な理解を得るために多くの個々の詳細が示されている。しかしながら、本発明が個々の詳細を含めずに実施することができることは当業者に明らかである。ある例においては、個々の装置の構造と方法が本発明を鮮明にするように記載されていない。
【０００６】
本発明は、多結晶シリコン膜を堆積させるための方法と装置である。本発明によれば、基板又はウエハをチャンバ内の支持体上に載置する。次に支持体を加熱し、チャンバ内の所望の圧力を維持する。次にシラン（ＳｉＨ４）又はジシラン（ＳｉＨ６）に限定されないようなシリコン源ガスと、Ｈ２と、窒素（Ｎ２）、ヘリウム（Ｈｅ）、又はアルゴン（Ａｒ）に限定されないような不活性ガスとを含んでいる希釈ガス混合物とを含んでいるプロセスガス混合物をチャンバへ供給する。水素ガスは、典型的には希釈ガス混合物の８〜２０体積％であり、好ましくは１０〜１５体積％である。基板又は支持体からの加熱は、シリコン源ガスを熱的に分解させ、ウエハ上に多結晶シリコン膜を形成させる。Ｈ２が希釈ガス混合物中に含まれることから、堆積したシリコンの結晶配列は＜２２０＞配列とは反対に＜１１１＞で占められている。本発明のプロセスは、柱状構造とは反対にランダム粒子構造を持つ多結晶シリコン膜を与え、平均粒度は５０〜５００オングストロームである。ランダム粒子多結晶シリコン膜は、続いてのイオン注入ステップ中にドーパントが小粒子によってゲート／ゲート酸化物インタフェースに容易にかつ一様に拡散され、よってポリデプレション効果が排除されることからゲート電極としての使用が理想的である。更に、本発明のランダム粒子ポリシリコン膜は、また、シリコン膜の小さくランダムな粒子構造が六フッ化タングステン（ＷＦ６）を用いた化学気相成長（ＣＶＤ）によるタングステン又はタングステンシリサイドの堆積中にフッ素がゲート誘電体へ侵入することを阻止する非常に有効なバリヤであり得ることから電極又は相互接続部のポリシリコン／タングステンシリサイド膜の形成に有効である。本発明の多結晶シリコン堆積プロセスは、アルミニウム側壁と抵抗ヒータが含まれた窒化アルミニウムウエハ支持体をもちかつチャンバ内へのガス注入用オーバーヘッドシャワを持つサーマル堆積チャンバでの使用が理想的である。
【０００７】
本発明は抵抗加熱処理チャンバに相対して記載されるが、他のタイプの処理チャンバも本明細書に記載される手法とともに用いることができることは理解されるべきである。
【０００８】
図面を参照すると、低圧化学気相成長（ＬＰＣＶＤ）チャンバが記載されている。図１〜図３は、各々本発明を実施するのに用いられる抵抗リアクタのようなあるタイプのリアクタを示す断面図である。図１〜３は、各々２つの異なる断面によるチャンバを示す断面図である、それぞれの断面はチャンバのほぼ１／２を示している図である。
【０００９】
図１〜３に示されるＬＰＣＶＤチャンバ１００は、この実施形態においては１００Ｔｏｒｒより大きい圧力が維持され得るような材料から作られている。説明のために大体５〜６リットルの範囲のチャンバが記載されている。図１には、“ウエハプロセス”位置でのプロセスチャンバ本体４５の内部が示されている。図２には、“ウエハ装填”位置でのチャンバの同じ図が示されている。図３には、“ウエハ装填”位置でのチャンバの同じ側断面図が示されている。各例においてウエハ５００はチャンバ内での場所を示すために破線で示されている。
【００１０】
図１〜図３は、プロセスガス又はガスの熱分解が行われてウエハ上に膜を形成する反応チャンバ９０（例えば、ＣＶＤ反応）を画成するチャンバ本体４５を示している。チャンバ本体４５は、実施形態においてはアルミニウムから作られ、チャンバ４５を冷却するために（例えば、“コールドウォール”反応チャンバ）ポンプで送られるウエハの通路５５を有する。チャンバ９０内には、この図ではシャフト６５で支持されたサセプタ５を含む抵抗ヒータ８０がある。サセプタ５は、半導体ウエハ５００（破線で示されている）のような基板を支持するのに十分な表面積を有する。
【００１１】
プロセスガスは、チャンバ本体４５のチャンバリッド３０の上面のガス分配口２０を通って密封されたチャンバ９０に入る。次にプロセスガスは、ウエハの表面積とほぼ一致する領域にガスを配分するためにブロッカープレート２５を通過する。その後、この図では、プロセスガスは抵抗ヒータ８０の上にありかつチャンバ内部でチャンバリッド３０に結合した貫通面板２５を通って配分される。この実施形態においてブロッカープレートと面板２５との組合わせの目的は、基板、例えば、ウエハでのプロセスガスの一様な分配を作り出すためである。
【００１２】
ウエハのような基板５００は、チャンバ９０においてはチャンバ本体４５の側面部のエントリポート４０を通ってヒータ８０のサセプタ５上に載置される。処理するウエハを適合させるために、サセプタ５の表面が図３に示されるようにエントリポート４０の下にあるようにヒータ８０が下げられる。典型的にはロボット搬送メカニズムによって、ウエハは、例えば、搬送ブレード４１によってサセプタの上面のチャンバ９０へ装填される。装填されると、エントリ４０は密封され、ヒータ８０は、例えば、ステップモータであるリフタアセンブリ６０によって面板２５に向かって上（例えば、上方）方向に進められる。ウエハ５００が面板２５から近い距離（例えば、４００〜７００ｍｉｌ）であるときに進行が停止する（図１参照）。ウエハ処理位置においては、チャンバ９０はほとんど２つのゾーンに分けられ、第１ゾーンはサセプタ５の上面より上であり、第２ゾーンはサセプタ５の下面より下である。一般的には、ポリシリコン膜形成を第１ゾーンに限定することが望ましい。
【００１３】
この点で、ガスパネルによって制御されたプロセスガスはガス分配口２０を通り、ブロッカープレート２４と貫通面板２５を通ってチャンバ９０へ流れ込む。プロセスガスは熱分解されてウエハ上に膜を形成する。同時に、不活性ボトムパージガス、例えば、窒素が第２チャンバゾーンに導入されてそのゾーンでの膜形成を阻止する。圧力制御システムにおいては、チャンバ９０内の圧力を設定し、チャンバ９０に結合した１以上の圧力調整器によって維持する。一実施形態においては、例えば、圧力が設定され、当該技術において既知のチャンバ本体４５に結合したベアトーン圧力調整器によって維持される。この実施形態においては、ベアトーン圧力調整器によって圧力が１５０Ｔｏｒｒ以上のレベルに維持されている。
【００１４】
残留プロセスガスは、チャンバ９０からポンププレート８５を通ってチャンバ本体４５の側面の収集容器（真空排出部３１）へポンプで送られる。ポンププレート８５は２つの流れ領域を作り、結果として基板上に一様なシリコン層を作るガスフローパターンになる。
【００１５】
装置の外に配置されたポンプ３２は、ポンプチャネル４１４０（図１〜３ではチャネル４１４の下）内を真空圧力にしてプロセスガスとパージガスの双方を真空排気部３１を通ってチャンバ９０から排出させる。ガスは排出コンジット３３に沿ってチャンバ９０から排出する。チャネルを通る排出ガスの流量は、コンジット３３に沿って配置されたスロットルバルブ３４で制御されることが好ましい。処理チャンバ９０内の圧力は、センサ（図示せず）によってモニタされ、スロットルバルブ３４でコンジット３３の断面積を変えることにより制御される。好ましくは、チャンバ圧を表示しかつスロットルバルブ３４を調整してチャンバ９０内に所望の圧力を維持するセンサからの信号をコントローラ又はプロセッサが受信する。本発明と共に用いるのに適したスロットルバルブは、Ｍｕｒｄｏｃｈに発行されＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．に譲渡された米国特許第５，０００，２２５号に記載されており、その全開示内容は本明細書に援用されている。
【００１６】
ウエハ処理が完了すると、チャンバ９０は、例えば、窒素のような不活性ガスでパージすることができる。処理しパージした後、ヒータ８０は図２に示される位置までリフタアセンブリ６０によって下方向に進められる（例えば、下げられる）。ヒータ８０が移動するにつれて、一端がサセプタ９５の表面に開口又はスルーボアを通って伸び、もう一端がサセプタ５の下（例えば、下方）面からカンチレバー取り付け方式で伸びているリフトピン９５がチャンバ９０の底に配置されたリフトプレート７５と接触する。図２に示されるように、実施形態においてはその点でリフトプレート７５がウエハ処理位置に保たれている（即ち、プレートが図１にあった同じ位置）。ヒータ８０がアセンブリ６０の作用によって下方向に移動し続けるにつれて、リフトピン９５は静止したままであり、最後にはサセプタ５の上又はサセプタ５の上面に伸びて処理したウエハをサセプタ５の表面から分離する。サセプタ５の表面は、開口４０の下の位置まで移動する。
【００１７】
処理したウエハをサセプタ５から分離するとすぐにロボットメカニズムの搬送ブレード４１が開口４０を通ってリフトピン９５のヘッドの下に挿入され、ウエハがリフトピンによって支持される。次に、リフタアセンブリ６０がヒータ８０を下に移動させ（例えば、下げ）、プレート７５を“ウエハ装填”位置まで上げる。リフトプレート７５を下方向に移動することにより、処理されたウエハの表面が搬送ブレードと接触するまで下方向に移動する。次に処理されたウエハは、エントリポート４０を通って、例えば、ウエハを取り出すと共にウエハを次の処理ステップに搬送するロボット搬送メカニズムによって取り出される。次に第２ウエハをチャンバ９０へ装填することができる。一般的には、上記ステップによって逆にウエハがプロセス位置に運ばれる。適切なリフタアセンブリ６０の詳細な説明は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．に譲渡された米国特許第５，７７２，７７３号に記載されている。
【００１８】
多結晶シリコン膜を形成するＬＰＣＶＤ処理のような高温動作においては、チャンバ９０内部のヒータ温度は７５０℃以上になり得る。従って、チャンバ９０内に露出された部品はそのような高温処理と適合しなければならない。そのような材料は、そのような高温処理と適合しなければならない。そのような材料は、チャンバ９０に導入することができるプロセスガスと他の薬品、例えば、洗浄薬品（例えば、ＮＦ３）とも適合しなければならない。ヒータ８０の露出面は、材料がプロセスと適合しているのであれば種々の材料から構成されてもよい。例えば、ヒータ８０のシャフト６５とサセプタ５とは、同じ窒化アルミニウム材料から構成されてもよい。また、サセプタ５の表面は、熱導電性が１４０Ｗ／ｍＫの高熱導電性窒化アルミニウム材料（９５％のオーダーで）から構成されてもよく、シャフト６５はそれより低い導電性窒化アルミニウムから構成される。ヒータ８０のサセプタ５は、典型的には拡散結合或いはろう付けによってシャフト６５に結合される。そのような結合がチャンバ９０の環境に耐えるようなものである。
【００１９】
図１は、サセプタ５の本体の断面とシャフト６５の断面を含んでいるヒータ８０の一部を示す断面図である。この図においては、図１は、２つの加熱素子、第１加熱素子５０と第２加熱素子５７が形成されたサセプタ５の本体を示す図である。各加熱素子（例えば、加熱素子５０と加熱素子５７）はサセプタの材料と同じ熱膨張係数を持つ材料から作られている。適切な材料としてはモリブデン（Ｍｏ）が含まれる。各加熱素子としては、コイル構造でのモリブデン材料の薄層が含まれる。
【００２０】
図１においては、第２加熱素子５７は第１加熱素子５０の下にある（図ではサセプタの表面に相対して）サセプタ５の本体の面に形成されている。第１加熱素子５０と第２加熱素子５７は別々に電力端末に結合されている。電力端末は、縦に伸びている開口を通ってシャフト６５を通ってサセプタ５の表面を加熱するために必要なエネルギーを供給する電源で導電鉛として下方向に伸びている。２つの高温計、第１パイロメータ１０と第２パイロメータ１５がチャンバリッド内の開口を通って伸びている。各高温計は、サセプタ５の表面（又はサセプタ５上のウエハの表面）の温度についてのデータを示している。図１に示されるようにヒータ８０の断面に熱電対の存在が示されている。熱電対７０は、縦に伸びている開口を通りシャフト６５を通ってサセプタ５の上面のすぐ下の点まで伸びている。
【００２１】
多結晶シリコン膜を小さなランダム粒子で堆積させる方法は、ここでは図４のフローチャート４００と図１〜図３の低圧化学気相成長（ＬＰＣＶＤ）チャンバについて記載する。
【００２２】
本発明によれば、フローチャート４００のブロック４０２に示されるように、まずウエハ又は基板を堆積チャンバ９０内に配置する。堆積した多結晶シリコン膜が半導体集積回路のトランジスタのゲート電極として用いられる本発明の実施形態においては、基板５００は図５ａに示されるように酸化ケイ素又はオキシ窒化ケイ素のようなゲート誘電層５０４が形成されたドープシリコンウエハ５０２である。ポリシリコン膜が相互接続部又はキャパシタ電極として用いられる場合には、ポリシリコン膜はドープシリコンウエハ５０２上に形成された中間層誘電対５０４上に形成される。ウエハ５００は、図３に示されるように搬送ブレード４１によってチャンバ９０に運ばれる。次にヒータは、図１に示されるようにウエハ装填位置からウエハ処理位置に上げられる。
【００２３】
次に、ブロック４０４に示されるように、所望の堆積圧と温度が得られ、チャンバ９０内で安定化される。圧力と温度を安定化しつつ、Ｎ２、Ｈｅ、Ｈｒ、Ｈ２のような安定化ガス、又はその組合わせがチャンバ９０に導入される。本発明の好適実施形態においては、続いてのポリシリコン堆積に用いられる希釈ガスの流量と濃度は温度と圧力を安定化するために用いられる。安定化のために希釈ガスを用いると、ポリシリコン堆積の前に希釈ガス流量と濃度の安定化が可能になる。
【００２４】
本発明の実施形態においては、チャンバを１５０〜３５０Ｔｏｒｒの圧力にし、２００〜２７５Ｔｏｒｒが好ましく、ヒータ温度を７００〜７４０℃、好ましくは７１０〜７２０℃に上げ、希釈ガスを１０〜３０ｓｌｍの流量でチャンバ９０へ供給する。本発明によれば、希釈ガスはＨ２と、窒素（Ｎ２）、アルゴン（Ａｒ）、又はヘリウム（Ｈｅ）のようなこれらに限定されない不活性ガス、又はその組合わせとから成るものである。本発明のための不活性ガスはポリシリコン膜を堆積させるために用いられる反応によって使用されず、相互作用もせず、また、ポリシリコン膜堆積中にチャンバ部品と相互作用しないガスである。本発明の好適実施形態においては、不活性ガスは窒素（Ｎ２）のみから成るものである。本発明の実施形態においては、Ｈ２は希釈ガス混合物の８体積％より多く、２０体積％未満であり、希釈ガス混合物のＨ２は好ましくは１０〜１５体積％である。
【００２５】
本発明の希釈ガスの十分なＨ２／不活性ガス濃度比は、続いて堆積したポリシリコン膜が＜２２０＞結晶配列に比べて＜１１１＞結晶配列で占められるような比率である。更に、希釈ガス混合物の十分なＨ２／不活性ガス濃度比は、続いて堆積した多結晶シリコン膜が、平均粒度が５０〜５００オングストロームのランダム粒子構造を持つような比率である。
【００２６】
本発明の実施形態においては、希釈ガス混合物は２つの別の成分でチャンバ９０に供給される。希釈ガス混合物の第１成分は、チャンバリッド３０の分配口２０によって供給される。第１成分は、希釈ガス混合物に用いられるＨ２全部と希釈ガス混合物に用いられる不活性ガスの一部（典型的には約２／３）から成る。希釈ガス混合物の第２成分は、ヒータ８０のチャンバ９０の下の方の部分に供給され、希釈ガス混合物に用いられる不活性ガスの残りの部分（典型的には約１／３）から成る。底のチャンバ部分を通って不活性ガスの一部を供給することは、多結晶シリコン膜がチャンバの下の方の部分の部品上に堆積することを防止することを援助するためである。本発明の実施形態においては、８〜１８ｓｌｍ、好ましくは約９ｓｌｍの不活性ガス（好ましくはＮ２）が上の分配プレート２０を通って供給され、３〜１０ｓｌｍ、好ましくは４〜６ｓｌｍの不活性ガス（好ましくはＮ２）がチャンバ９０の底又は下の部分に供給される。希釈ガス混合物中の所望の％のＨ２と不活性ガスとは分配口２０に入れる前に混合される。
【００２７】
次に、温度、圧力、ガス流量が安定化されると、シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物を含んでいるプロセスガス混合物がチャンバ９０に供給されて図５ｂに示されるように基板５００上に多結晶シリコン膜５０６を堆積する。本発明の好適実施形態においては、シリコン源ガスはシラン（ＳｉＨ４）であるが、ジシラン（Ｓｉ２Ｈ６）のような他のシリコン源ガスでもあり得る。本発明の好適実施形態によれば、既に流れ、温度と圧力の安定化ステップ４０４中に安定化された希釈ガス混合物に５０〜１５０ｓｃｃｍ、好ましくは７０〜１００ｓｃｃｍのシラン（ＳｉＨ４）が添加される。このようにしてポリシリコンの堆積中に、５０〜１５０ｓｃｃｍのシラン（ＳｉＨ４）と、Ｈ２と不活性ガスを含んでいる１０〜３０ｓｌｍの希釈ガス混合物を含んでいるプロセスガス混合物がチャンバ内に供給され、チャンバ９０内の圧力が１５０〜３５０Ｔｏｒｒに維持され、サセプタ５の温度が７００〜７４０℃に維持される。（ＬＰＣＶＤリアクタ１００においては基板又はウエハ５００の温度はサセプタ５の測定温度より典型的には約５０℃低いことは理解されるべきである。）本発明の好適実施形態においては、シリコン源ガスは希釈ガス混合物の第１成分（上の成分）に添加され、流入口２０を通ってチャンバ９０に流し込まれる。
【００２８】
サセプタ５とウエハ５００からの熱エネルギーがシリコン源ガスを熱分解させ、図５ｂに示されるようにゲート誘電体上にポリシリコン膜又はシリコンウエハ５０２上に中間層誘電体５０４を堆積させる。本発明の実施形態においては、熱エネルギーのみを用いてプラズマ又は光子増強のような追加のエネルギー源を援助せずにシリコン源ガスを分解させる。
【００２９】
プロセスガス混合物がチャンバ９０内に供給されるにつれて、シリコン源ガスが分解してシリコン原子を生じ、絶縁層５０４上に多結晶シリコン膜を形成する。Ｈ２はシラン（ＳｉＨ４）の分解の反応生成物である。プロセスガス混合物中にＨ２の適量を添加することにより、シラン（ＳｉＨ４）の分解が緩慢になり、多結晶シリコン膜５０６を小さなランダム粒子５０７で形成させることを可能にする。本発明においては、Ｈ２を用いてウエハを横切るシリコン源反応を操作する。Ｈ２が希釈ガス混合物の８〜２０％であることにより、平均粒度が５０〜５００オングストロームであるランダム粒子が形成され得る。更に、希釈ガス混合物中にＨ２の十分量を含めることにより、＜２２０＞結晶配列が形成されるのとは反対に多結晶シリコン膜５０６は＜１１１＞結晶配列で占められる。
【００３０】
本発明によれば、堆積圧力、温度、プロセスガス流量、濃度は、ポリシリコン膜が毎分１５００〜５０００オングストローム、毎分２０００〜３００オングストロームの速度で堆積されるように選ばれる。プロセスガス混合物は、所望の厚さのポリシリコン膜５０６が形成されるまでチャンバ９０に連続して供給される。ゲートや相互接続部の用途の場合、厚さが５００〜２０００オングストロームのポリシリコン膜５０６が適していることがわかった。
【００３１】
堆積ポリシリコン膜５０６を完了した後、ヒータ８０はプロセス位置から装填位置に下げ、ウエハ５００をチャンバ９０から取り出した。
【００３２】
このときに基板５００の処理を更に実施してポリシリコン膜５０６から１以上の所望の形状を形成し得る。例えば、ポリシリコンゲート電極の場合には、ポリシリコン膜５０６をイオン注入機に搬送することができ、そこでＰ型ドーパント（ホウ素）又はＮ型ドーパント（リン又はヒ素）がポリシリコン膜に注入されて膜の導電性が高められる。ポリシリコン膜５０６が小さなランダム粒子を含むことから、ドーパント５０８を注入ために用いられる続いてのアニールは最も必要とする図５ｃに示されるようにドーパント５０８をポリシリコン／ゲート酸化物インタフェース５１０に容易に一様に注入し得る。小粒子５０７は、製造されたトランジスタの性能に有害な影響を及ぼす望ましくないポリデプレション効果（高抵抗領域）を招き得るドープされていないポリ領域を作らずにドーパントの一様な配置を可能にする。図６に示されるように大きな柱状の粒子を形成した従来技術のポリシリコン堆積プロセスにおいては、続いてのイオン注入とアニールステップはポリデプレション効果や悪いデバイス性能を招き得るポリシリコンインタフェースでドープされていないシリコンのポケット６１０を残し得る。
【００３３】
更に、小さくランダムな粒界５０７はポリシリコン膜５０６上にタングステン又はタングステンシリサイドの堆積も可能にする。例えば、ゲート電極、キャパシタ電極、相互接続部の製造においてはたまに図５ｄに示されるようにドープポリシリコン上にタングステン又はタングステンシリサイドを形成することによりドープポリシリコン膜の抵抗を更に降下させることが望ましい。タングステン膜はＷＦ６とＨ２を用いた化学気相堆積（ＣＶＤ）によって形成することができ、タングステンシリサイド膜はＷＦ６とシラン（ＳｉＨ４）又はジクロロシラン（ＤＣＳ）を用いたＣＶＤによって形成することができる。ＷＦ６の分解中、望ましくないフッ素イオンが大きな柱状粒子を持つポリシリコン膜に侵入し、ゲート誘電層の完全性に影響する。しかしながら、本発明においてはポリシリコン５０６の小さくランダムな粒子構造５０７はフッ素がゲート誘電層に達することを防止するのに有効なバリヤを与える。従って、ポリシリコン膜５０６の小さなランダム粒子は信頼性の課題を生じることなくポリシリコン膜５０６上にＷＦ６を用いたＣＶＤによりタングステン又はタングステンシリサイド膜５１２を直接堆積することを可能にする。
【００３４】
イオン注入及び／又はポリシリコン膜５０６上のタングステン膜形成後、周知のフォトリソグラフィとエッチングの手法を用いてポリシリコン５０６とタングステン又はタングステンシリサイド膜５１２を所望されるゲート電極、相互接続部、又はキャパシタ電極へパターン形成することができる。従って、本発明のポリシリコン堆積プロセスは、ポリシリコンデプレション効果を含めずにポリシリコン膜の一様なドーピングを可能にし、ゲート誘電層の性質に影響せずにポリシリコン膜上にＣＶＤによりタングステン又はタングステンシリサイド膜を直接堆積させることを可能にする。
【００３５】
ＬＰＣＶＤチャンバ１００は、プロセッサ／コントローラ７００とメモリ７０２、例えば、ハードディスクドライブとを含んでいる。プロセッサ／コントローラ７００は、シングルボード（ＳＢＣ）アナログ又はディジタル入力／出力ボードと、インタフェースボードと、ステッパモータコントローラボードとを含んでいる。プロセッサ／コントローラ７００は、ＬＰＣＶＤチャンバの活性をすべて制御する。システムコントローラは、メモリ７０２のようなコンピュータ読み取り可能媒体に記憶されたコンピュータプログラムであるシステムコントローラソフトウエアを実行する。コンピュータプログラムには、本発明のポリシリコン堆積プロセスのタイミング、ガスの混合物、チャンバ圧、ヒータ温度、電源、サセプタ位置、他のパラメータが含まれている。コンピュータプログラムコードは、６８０００アセンブリ言語、Ｃ、Ｃ＋＋、Ｐａｓｃａｌ、Ｆｏｒｔｒａｎ等の慣用のコンピュータ読み取り可能プログラミング言語に書き込まれ得る。プロセスガス混合、圧力制御、ヒータ制御を実行するためのサブルーチンは、メモリ７０２の中に記憶されている。上記のランダム粒子構造を持つ多結晶シリコン膜を形成するのに必要なプロセスガス流量又は組成、温度、又は圧力のようなプロセスパラメータはメモリ７０２に記憶されている。従って、本発明によれば、ＬＰＣＶＤチャンバ１００は、シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物をチャンバ９０へ供給するステップと、サセプタ５を７００〜７４０℃に加熱するステップと、多結晶シリコン膜を熱的化学気相成長によりウエハ上に堆積させ得るようにチャンバ９０内の圧力を１５０〜３５０Ｔｏｒｒにするステップのための命令とプロセスパラメータをメモリ７０２に含んでいる。
【００３６】
このように、小さくランダムな粒界を持つ多結晶シリコン膜を形成する方法を記載してきた。
【図面の簡単な説明】
【図１】
第１断面と第２断面の各々がチャンバの１／２による本発明の実施形態の“ウエハプロセス”位置に抵抗ヒータを含んでいる処理チャンバを示す側断面図である。
【図２】
ウエハ分離位置における図１と同様の側断面図である。
【図３】
ウエハ装填位置における図１と同様の側断面図である。
【図４】
本発明のポリシリコン堆積プロセスの実施形態を示すフローチャートである。
【図５】
図５ａはゲート誘電体又は中間層誘電体がシリコンウエハ上に形成された基板を示す図である。
図５ｂは図５ａの基板上に形成された小さなランダム粒子の多結晶シリコン膜の形成を示す図である。
図５ｃは図５ｂの基板へのドーパントのイオン注入と拡散を示す図である。
図５ｄは図５ｃの基板上のタングステン又はタングステンシリサイド膜の形成を示す図である。
【図６】
大きな柱状粒子を持つ従来技術のポリシリコン膜を示す図である。
【符号の説明】
５…サセプタ、１０…第１パイロメータ、１５…第２パイロメータ、２０…ガス分配口、注入口、２４…ブロッカープレート、、２５…フェースプレート、３０…チャンバリッド、３１…真空排気部、３２…ポンプ、３３…コンジット、３４…スロットルバルブ、４０…エントリポート、４１…搬送ブレード、４５…プロセスチャンバ本体、５０…加熱素子、５５…通路、５７…加熱素子、６０…リフタアセンブリ、６５…シャフト、７０…熱電対、７５…コンタクトリフトプレート、８０…抵抗ヒータ、８５…ポンププレート、９０…反応チャンバ、９５…リフトピン、１００…ＬＰＣＶＤチャンバ、リアクタ、４００…フローチャート、４０２…ブロック、４０４…ブロック、４１４…チャネル、５００…ウエハ、基板、５０２…ドープシリコンウエハ、５０４…ゲート誘電層、中間層誘電体、絶縁層、５０６…多結晶シリコン膜、ポリシリコン膜、５０７…粒界、小さくランダムな粒子構造、５０８…ドーパント、５１０…ポリシリコン／ゲート酸化物インタフェース、５１２…タングステン又はタングステンシリサイド膜、６０２…ポリシリコン膜、６０４…大きな柱状粒子、６０６…ドーパント、６０８…粒界、６１０…ドープされていないポリシリコン領域、ポケット、６１２…ゲート誘電体、７００…プロセッサ／コントローラ、７０２…メモリ、４１４０…ポンプチャネル。
Claims (26)
- 多結晶シリコン膜の形成方法であって、
シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物とを含んでいるプロセスガス混合物を供給するステップと、
前記シリコン源ガスから前記多結晶シリコン膜を形成するステップと、
を含む、前記の方法。 - 前記不活性ガスが窒素（Ｎ２）、ヘリウム（Ｈ２）又はアルゴン（Ａｒ）から成る群より選ばれる、請求項１記載の方法。
- Ｈ２が前記希釈ガス混合物の２０体積％未満である、請求項１記載の方法。
- Ｈ２が前記希釈ガス混合物の８％より多い、請求項１記載の方法。
- Ｈ２が前記希釈ガス混合物の１０〜１５％である、請求項１記載の方法。
- 前記希釈ガス混合物のＨ２／不活性ガス体積濃度比が、平均粒度が５０〜５００オングストロームのランダム粒子構造を持つ前記多結晶シリコン膜を堆積するような比率である、請求項１記載の方法。
- 前記多結晶シリコンが＜１１１＞結晶配列で占められている、請求項１記載の方法。
- 前記シリコン源ガスがシラン（ＳｉＨ４）である、請求項１記載の方法。
- 多結晶シリコン膜の形成方法であって、
基板をチャンバ内の支持体上に載置するステップと、
前記支持体を７００〜７４０℃に加熱するステップと、
前記チャンバ内の圧力を１５０〜３５０Ｔｏｒｒにするステップと、
シリコン源ガスと、Ｈ２とＮ２を含んでいる希釈ガス混合物とを含んでいるプロセスガス混合物を供給するステップと、
前記シリコン源ガスを熱的に分解して前記基板上に多結晶シリコン膜を形成するステップと、
を含む、前記方法。 - Ｈ２が前記希釈ガス混合物の２０％未満である、請求項９記載の方法。
- Ｈ２が前記希釈ガス混合物の８％より多い、請求項９記載の方法。
- Ｈ２が前記希釈ガス混合物の１０〜１５％である、請求項９記載の方法。
- 前記希釈ガス混合物のＨ２／Ｎ２濃度比が、平均粒度が５０〜５００オングストロームのランダム粒子構造を持つ前記多結晶シリコン膜を堆積するような比率である、請求項９記載の方法。
- 前記多結晶シリコンが＜１１１＞結晶配列で占められている、請求項９記載の方法。
- 前記シリコン源ガスがシラン（ＳｉＨ４）である、請求項９記載の方法。
- 前記希釈ガスの前記チャンバへの流量が１０〜３０ｓｌｍであり、前記シランガスの流量が５０〜１５０ｓｃｃｍである、請求項９記載の方法。
- 前記希釈ガスの前記チャンバへの流量が１２〜２０ｓｌｍであり、前記シランの流量が７０〜１００ｓｃｃｍである、請求項９記載の方法。
- 前記希釈ガス混合物と前記シリコン源ガスが、前記シリコン膜を毎分１０００〜５０００オングストロームの速度で堆積する濃度と温度で前記チャンバへ供給される、請求項９記載の方法。
- 多結晶シリコン膜の形成方法であって、
アルミニウム側壁と、抵抗ヒータが含まれた窒化アルミニウム基質支持体を有するチャンバ内に基板を配置するステップと、
前記基板支持体を加熱するステップと、
シリコン源ガスと、Ｈ２とＮ２を含んでいる希釈ガス混合物とを含んでいるプロセスガス混合物を前記基板支持体の上にあるシャワヘッドを通って前記チャンバへ供給するステップと、
前記シリコン源ガスから前記多結晶シリコン膜を形成するステップと、
を含む、前記の方法。 - Ｎ２ガス流を前記基板支持体の下から前記チャンバ内へ供給するステップを更に含んでいる、請求項１９記載の方法。
- Ｈ２が前記チャンバへの前記ガス流の２０％未満である、請求項１９記載の方法。
- Ｈ２が前記チャンバへの前記全ガス流の８％より多い、請求項１９記載の方法。
- Ｈ２が前記チャンバへの前記全ガス流の１０〜１５％である、請求項１９記載の方法。
- ドープされた多結晶シリコンゲート電極を形成する方法であって、
シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物とを含んでいるプロセスガス混合物をチャンバへ供給するステップと、
前記プロセスガス混合物から多結晶シリコン膜を形成するステップと、
前記多結晶シリコン膜へドーパントを注入するステップと、
を含む、前記の方法。 - タングステン／シリコン複合膜を形成する方法であって、
シリコン源ガスと、Ｈ２と不活性ガスを含んでいる希釈ガス混合物とを含んでいるプロセスガスを供給するステップと、
前記プロセスガス混合物から前記多結晶シリコン膜を形成するステップと、
ＷＦ６を含んでいる反応種ガス混合物を用いて前記多結晶シリコン膜上にタングステン膜又はタングステンシリサイド膜を形成するステップと、
を含む、前記の方法。 - 基板処理システムであって、
基板処理中に基板を保持する、チャンバ内にある基板ホルダと、
プロセスガス混合物をチャンバへ導入して前記基板上に層を堆積させるためのガス送出システムと、
該チャンバ圧を制御するためにガス流出口に結合したポンプと、
前記ガス送出システムと前記ポンプを制御するためのコントローラと、
前記処理システムの動作を指示するためにコンピュータ読み取りプログラムが具体化されたコンピュータ読み取り可能媒体を含み、前記コンピュータ読み取りプログラムがシリコン源ガスと、Ｈ２と不活性ガスとを含んでいる希釈ガス混合物とを含んでいるプロセスガス混合物を導入する前記ガス送出システムを制御するための命令を含んでいる、前記コントローラに結合したメモリと、
を含む、処理システム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/605,518 US6726955B1 (en) | 2000-06-27 | 2000-06-27 | Method of controlling the crystal structure of polycrystalline silicon |
| US09/605,518 | 2000-06-27 | ||
| PCT/US2001/020102 WO2002001615A2 (en) | 2000-06-27 | 2001-06-22 | Crystal structure control of polycrystalline silicon in a single wafer chamber |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004502299A true JP2004502299A (ja) | 2004-01-22 |
| JP5224628B2 JP5224628B2 (ja) | 2013-07-03 |
Family
ID=24423994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002505665A Expired - Fee Related JP5224628B2 (ja) | 2000-06-27 | 2001-06-22 | ランダム粒子構造を持つ多結晶シリコン膜の堆積方法、ドープされたランダム粒子構造を持つ多結晶シリコンゲート電極を堆積させる方法及びタングステン／シリコン複合膜を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6726955B1 (ja) |
| EP (1) | EP1295318A2 (ja) |
| JP (1) | JP5224628B2 (ja) |
| WO (1) | WO2002001615A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164569A (ja) * | 2007-09-11 | 2009-07-23 | Applied Materials Inc | 制御された結晶構造を用いた、ドーパント及び多層シリコン膜の使用による多結晶シリコン膜及び周囲層の応力の調節 |
| JP2023023351A (ja) * | 2021-08-05 | 2023-02-16 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559039B2 (en) * | 2001-05-15 | 2003-05-06 | Applied Materials, Inc. | Doped silicon deposition process in resistively heated single wafer chamber |
| US20030124818A1 (en) * | 2001-12-28 | 2003-07-03 | Applied Materials, Inc. | Method and apparatus for forming silicon containing films |
| US20040209467A1 (en) * | 2003-04-21 | 2004-10-21 | Sinclair Wang | Method for reducing plasma related damages |
| KR100573482B1 (ko) * | 2004-06-29 | 2006-04-24 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 소자의 폴리 실리콘막 형성방법 |
| US7265036B2 (en) * | 2004-07-23 | 2007-09-04 | Applied Materials, Inc. | Deposition of nano-crystal silicon using a single wafer chamber |
| KR100650858B1 (ko) * | 2005-12-23 | 2006-11-28 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| US20080246101A1 (en) * | 2007-04-05 | 2008-10-09 | Applied Materials Inc. | Method of poly-silicon grain structure formation |
| CN111834207B (zh) * | 2019-04-22 | 2023-06-16 | 上海新微技术研发中心有限公司 | 一种沉积多晶硅薄膜的方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04163914A (ja) * | 1990-10-29 | 1992-06-09 | Nec Corp | 半導体装置の製造方法 |
| JPH04236465A (ja) * | 1991-01-18 | 1992-08-25 | Fujitsu Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH0817738A (ja) * | 1994-06-24 | 1996-01-19 | Mitsui Toatsu Chem Inc | 結晶性半導体薄膜形成方法 |
| JPH09246551A (ja) * | 1996-03-13 | 1997-09-19 | Ricoh Co Ltd | Ｍｏｓ型半導体装置及びその製造方法 |
| JPH1065179A (ja) * | 1996-08-21 | 1998-03-06 | Sony Corp | トランジスタ素子及びその作製方法 |
| JPH10340864A (ja) * | 1997-06-03 | 1998-12-22 | Shijie Xianjin Jiti Electric Co Ltd | 積層形アモルファス・シリコンの形成方法 |
| JPH11233645A (ja) * | 1998-02-10 | 1999-08-27 | Sony Corp | 半導体装置の製造方法及びデュアルゲート型ｃｍｏｓ半導体装置の製造方法 |
| JP2000124489A (ja) * | 1998-10-12 | 2000-04-28 | Kanegafuchi Chem Ind Co Ltd | シリコン系薄膜光電変換装置の製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA957828A (en) | 1970-10-21 | 1974-11-19 | Howard B. Bradley | Method for making silicon metal |
| US4374163A (en) * | 1981-09-29 | 1983-02-15 | Westinghouse Electric Corp. | Method of vapor deposition |
| JPS61148815A (ja) | 1984-12-24 | 1986-07-07 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| JPS61154025A (ja) | 1984-12-26 | 1986-07-12 | Nec Corp | 化合物半導体エピタキシヤル成長方法 |
| JPS61224312A (ja) | 1985-03-29 | 1986-10-06 | Hitachi Ltd | 気相成長方法 |
| DE3809010C2 (de) * | 1988-03-17 | 1998-02-19 | Siemens Ag | Verfahren zum Herstellen mikrokristalliner, n- oder p-leitender Siliziumschichten nach der Glimmentladungsplasmatechnik, geeignet für Solarzellen |
| DE3809101C2 (de) | 1988-03-18 | 2003-05-28 | Continental Teves Ag & Co Ohg | Verfahren und Schaltungsanordnung zur Steuerung eines ASR-Systems mit Bremsen- und Motoreingriff |
| JPH02208293A (ja) | 1989-02-08 | 1990-08-17 | Kanazawa Univ | 多結晶シリコン膜の製造方法 |
| US5094885A (en) * | 1990-10-12 | 1992-03-10 | Genus, Inc. | Differential pressure cvd chuck |
| JP3491903B2 (ja) * | 1990-05-18 | 2004-02-03 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法 |
| US5324684A (en) | 1992-02-25 | 1994-06-28 | Ag Processing Technologies, Inc. | Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure |
| US5272096A (en) * | 1992-09-29 | 1993-12-21 | Motorola, Inc. | Method for making a bipolar transistor having a silicon carbide layer |
| DE69432383D1 (de) | 1993-05-27 | 2003-05-08 | Applied Materials Inc | Verbesserungen betreffend Substrathalter geeignet für den Gebrauch in Vorrichtungen für die chemische Abscheidung aus der Dampfphase |
| KR970006723B1 (ko) * | 1993-09-07 | 1997-04-29 | 한국과학기술원 | 입자 크기가 큰 다결정 규소 박막의 제조방법 |
| US5498904A (en) * | 1994-02-22 | 1996-03-12 | Sanyo Electric Co., Ltd. | Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same |
| US5798137A (en) * | 1995-06-07 | 1998-08-25 | Advanced Silicon Materials, Inc. | Method for silicon deposition |
| US5786027A (en) * | 1996-02-14 | 1998-07-28 | Micron Technology, Inc. | Method for depositing polysilicon with discontinuous grain boundaries |
| US6162715A (en) | 1997-06-30 | 2000-12-19 | Applied Materials, Inc. | Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride |
| US6190961B1 (en) * | 1999-09-22 | 2001-02-20 | International Business Machines Corporation | Fabricating a square spacer |
| US6227140B1 (en) * | 1999-09-23 | 2001-05-08 | Lam Research Corporation | Semiconductor processing equipment having radiant heated ceramic liner |
-
2000
- 2000-06-27 US US09/605,518 patent/US6726955B1/en not_active Expired - Lifetime
-
2001
- 2001-06-22 JP JP2002505665A patent/JP5224628B2/ja not_active Expired - Fee Related
- 2001-06-22 WO PCT/US2001/020102 patent/WO2002001615A2/en not_active Application Discontinuation
- 2001-06-22 EP EP01948663A patent/EP1295318A2/en not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04163914A (ja) * | 1990-10-29 | 1992-06-09 | Nec Corp | 半導体装置の製造方法 |
| JPH04236465A (ja) * | 1991-01-18 | 1992-08-25 | Fujitsu Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH0817738A (ja) * | 1994-06-24 | 1996-01-19 | Mitsui Toatsu Chem Inc | 結晶性半導体薄膜形成方法 |
| JPH09246551A (ja) * | 1996-03-13 | 1997-09-19 | Ricoh Co Ltd | Ｍｏｓ型半導体装置及びその製造方法 |
| JPH1065179A (ja) * | 1996-08-21 | 1998-03-06 | Sony Corp | トランジスタ素子及びその作製方法 |
| JPH10340864A (ja) * | 1997-06-03 | 1998-12-22 | Shijie Xianjin Jiti Electric Co Ltd | 積層形アモルファス・シリコンの形成方法 |
| JPH11233645A (ja) * | 1998-02-10 | 1999-08-27 | Sony Corp | 半導体装置の製造方法及びデュアルゲート型ｃｍｏｓ半導体装置の製造方法 |
| JP2000124489A (ja) * | 1998-10-12 | 2000-04-28 | Kanegafuchi Chem Ind Co Ltd | シリコン系薄膜光電変換装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164569A (ja) * | 2007-09-11 | 2009-07-23 | Applied Materials Inc | 制御された結晶構造を用いた、ドーパント及び多層シリコン膜の使用による多結晶シリコン膜及び周囲層の応力の調節 |
| JP2023023351A (ja) * | 2021-08-05 | 2023-02-16 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法 |
| JP7575358B2 (ja) | 2021-08-05 | 2024-10-29 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002001615A2 (en) | 2002-01-03 |
| US6726955B1 (en) | 2004-04-27 |
| JP5224628B2 (ja) | 2013-07-03 |
| EP1295318A2 (en) | 2003-03-26 |
| WO2002001615A3 (en) | 2002-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6251190B1 (en) | Gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride | |
| US6713127B2 (en) | Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD | |
| TW577128B (en) | Method for fabricating semiconductor integrated circuit device | |
| US6991999B2 (en) | Bi-layer silicon film and method of fabrication | |
| JP5252417B2 (ja) | 深トレンチのドープシリコン充填のプロセスシーケンス | |
| US20030124818A1 (en) | Method and apparatus for forming silicon containing films | |
| US6884464B2 (en) | Methods for forming silicon comprising films using hexachlorodisilane in a single-wafer deposion chamber | |
| US7335266B2 (en) | Method of forming a controlled and uniform lightly phosphorous doped silicon film | |
| US20090065816A1 (en) | Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure | |
| US20090085130A1 (en) | Semiconductor device | |
| JP4979578B2 (ja) | 単一ウエハチャンバを用いたナノ結晶シリコンの堆積 | |
| JP5224628B2 (ja) | ランダム粒子構造を持つ多結晶シリコン膜の堆積方法、ドープされたランダム粒子構造を持つ多結晶シリコンゲート電極を堆積させる方法及びタングステン／シリコン複合膜を形成する方法 | |
| US20100203243A1 (en) | Method for forming a polysilicon film | |
| WO2004036636A1 (en) | A film stack having a silicon germanium layer and a thin amorphous seed layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110816 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110823 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111024 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120911 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |