JP2004363471A - 素子基板の製造方法、電気光学装置の製造方法、素子基板、電気光学装置、及び電子機器 - Google Patents

Abstract

【課題】配線抵抗を抑え、環境への問題も少ない金属層を簡便且つ確実に形成可能な薄膜素子を備える素子基板の製造方法を提供する。
【解決手段】本発明の素子基板の製造方法は、基板上に所定形状の第１導電層６を形成する工程と、該第１導電層６の表面に第１絶縁層７を形成する工程と、該第１絶縁層７上に、Ｍｏ又はＡｌを主体とする所定形状の第２導電層８を形成する工程と、少なくとも前記第２導電層８上を覆う第２絶縁層１７を形成する工程と、該第２絶縁層１７にコンタクトホール１７ａを形成し、該コンタクトホール１７ａを介して第２導電層８に接続する電極層９を所定形状にて形成する工程と、を含む素子本体部形成工程を含むことを特徴とする。
【選択図】 図５

Description

【０００１】
【発明の属する技術分野】
本発明は、素子基板の製造方法、電気光学装置の製造方法、素子基板、電気光学装置、及び電子機器に関するものである。
【０００２】
【従来の技術】
従来、スイッチング特性を備えた薄膜素子として二端子型の非線形素子が知られており、該二端子型の非線形素子としては例えば特許文献１に開示されたような構成のものがある。
【０００３】
【特許文献１】
特開平５−１１２７４号公報
【０００４】
【発明が解決しようとする課題】
上記特許文献１では、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）型の薄膜素子を用いており、そのＭＩＭ型素子の上側の金属層としてＣｒを採用している。しかしながら、Ｃｒは配線の抵抗を高める上、環境への問題から好ましく用いられない場合がある。
【０００５】
本発明は、上記の課題を解決するためになされたもので、配線抵抗を抑え、環境への問題も少ない金属層を簡便且つ確実に形成可能な薄膜素子を備える素子基板の製造方法を提供することを目的とする。また、特に当該薄膜素子に接続される画素電極等の電極層をパターニングする際に、エッチャントによるダメージを受け難い手法を提供し、もって環境に優しく、素子特性に優れた信頼性の高い薄膜素子を備えた素子基板を提供することを目的とする。さらには、このような素子基板を備えた電気光学装置、或いは該電気光学装置を備えた電子機器を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の素子基板の製造方法は、基板上に所定形状の第１導電層を形成する工程と、該第１導電層の表面に第１絶縁層を形成する工程と、該第１絶縁層上に、Ｍｏ又はＡｌ、或いはＭｏ又はＡｌを主体とする合金を主体として含む所定形状の第２導電層を形成する工程と、少なくとも前記第２導電層上を覆う第２絶縁層を形成する工程と、該第２絶縁層にコンタクトホールを形成し、該コンタクトホールを介して第２導電層に接続する電極層を所定形状にて形成する工程と、を含む素子本体部形成工程を含むことを特徴とする。なお、本明細書において、「主体とする」成分とは、構成成分のうち最も含有率（重量％）の高い成分のことを言うものとする。
【０００７】
このような製造方法によると、第２導電層としてＭｏ又はＡｌ（Ｍｏ又はＡｌを主体とする合金を含む。以下、同じ。）を主体として用いたため、従来のようにＣｒを用いた場合に比して環境への問題が生じ難く、さらに第２導電層を第２絶縁層にて覆った後に、電極層を所定形状に形成するものとしているため、該電極層をパターニングする際に第２導電層にダメージを与えてしまう等の不具合も生じ難いものとなる。つまり、電極層をパターニングする際に、Ｍｏ又はＡｌを主体とする第２導電層が第２絶縁層にて保護される形となるため、第２導電層に対する影響を考慮することなくパターニング方法として種々の方法を採用でき、例えばウェットエッチングを採用した場合にも、第２導電層がエッチャントにより侵される等の不具合も生じ難いものとなるのである。その結果、環境に優しく、配線抵抗も小さい上、導電性低下等による素子特性の低下が生じ難い信頼性の高い薄膜素子を備えた素子基板を製造することが可能となる。
【０００８】
なお、本発明の製造方法は、例えば二端子型非線形素子の製造方法として好適に用いることができ、該二端子型非線形素子としては、例えば、金属−絶縁膜−金属（ＭＩＭ）型非線型素子の構造を有した薄膜ダイオード（ＴＦＤ）素子を例示することができる。また、本発明の素子本体部に含まれる電極層は、例えば液晶装置等の電気光学装置に備えられる画素電極等に好適であり、具体的にはインジウム錫酸化物（ＩＴＯ）を主体として構成される電極層を形成することができる。そして、このような電極層を所定形状にパターニングする際には、例えばウェットエッチングによる手法を採用することができ、そのエッチャント液としては例えば硝酸、酢酸、燐酸、臭化水素等を用いることができる。
【０００９】
本発明の製造方法において、前記電極層と前記第２絶縁層とを平面的に略重ならない位置に形成することが好ましい。つまり、第２絶縁層を形成する工程において、電極層の形成領域（形成予定領域）に該第２絶縁層を形成しないものとするのが好ましい。この場合、電極層を上述したように液晶装置等の電気光学装置に備えられる電極として用いた場合に、第２絶縁層に基づく電気光学装置の透過率の低下を抑制することが可能となる。なお、第２絶縁層は透光性材料にて形成するものとしているが、必ずしも透過率１００％とならない場合が多く、この場合に上記のように電極層と第２絶縁層とを平面的に略重ならない位置に形成することが好ましい。
【００１０】
また、本発明の製造方法において、前記第１導電層を、Ｔａを主体として形成することができ、この場合、第１絶縁層は該第１導電層を酸化させることにより形成することができる。
【００１１】
また、本発明の製造方法において、前記素子本体部と前記第２導電層を介して接続された外部接続端子を形成する工程を含み、該外部接続端子の形成工程は、前記第２導電層の形成工程と同一工程にて、前記素子本体部と当該外部接続端子を接続する端子側導電層を形成する工程と、前記第２絶縁層の形成工程と同一工程にて、少なくとも前記端子側導電層上を覆う端子側絶縁層を形成する工程と、前記電極層の形成工程と同一工程にて、前記端子側絶縁層にコンタクトホールを形成し、該コンタクトホールを介して端子側導電層に接続する端子本体部を所定形状にて形成する工程と、を含むものとすることができる。
【００１２】
このように本発明の素子基板の製造方法においては、外部接続端子を素子本体部の形成工程と略同一工程にて製造することができ、上記外部接続端子の形成工程では、素子本体部と当該外部接続端子を接続する端子側導電層を形成し、これを端子側絶縁層にて覆った後に端子本体部を所定形状にて形成するものとしているため、該端子本体部をパターニングする際に端子側導電層にダメージを与えてしまう等の不具合も生じ難いものとなる。つまり、本発明の製造方法では、端子側導電層を上記第２導電層と同一工程にてＭｏ又はＡｌを主体として構成することができ、このような端子側導電層についても、覆われた端子側絶縁層にて保護される形となるため、端子本体部をパターニングする際に、端子側導電層に対する影響を考慮することなくパターニング方法として種々の方法を採用でき、例えばウェットエッチングを採用した場合にも、端子側導電層がエッチャントにより侵される等の不具合を生じ難いものとすることができるのである。その結果、環境に優しく、配線抵抗も小さい上、導電性低下等による端子特性の低下が生じ難い信頼性の高い外部接続端子を、素子本体部とともに製造することが可能となる。
【００１３】
一方、上記外部接続端子の形成工程は、その異なる態様として、前記第１導電層の形成工程と同一工程にて、端子本体部を形成する工程と、前記第２導電層の形成工程と同一工程にて、前記端子本体部と前記素子本体部とを接続する端子側導電層を形成する工程と、前記第２絶縁層の形成工程と同一工程にて、少なくとも前記端子側導電層上を覆い、且つ前記端子本体部を表面に露出させる形にて端子側絶縁層を形成する工程と、を含むものとすることができる。
【００１４】
この場合、端子本体部を形成した後に、該端子本体部と上記素子本体部とを接続する端子側導電層を形成し、これを端子側絶縁層にて覆うものとしているため、該端子側導電層が、後の工程である電極層をパターニングする工程の際にダメージを受ける等の不具合が生じ難いものとなる。つまり、本発明の製造方法では、端子側導電層を上記第２導電層と同一工程にてＭｏ又はＡｌを主体として構成することができ、このような端子側導電層についても、覆われた端子側絶縁層にて保護される形となるため、例えば上記導電層をパターニングする際に、端子側導電層に対する影響を考慮することなくパターニング方法として種々の方法を採用でき、例えばウェットエッチングを採用した場合にも、端子側導電層がエッチャントにより侵される等の不具合を生じ難いものとすることができるのである。その結果、環境に優しく、配線抵抗も小さい上、導電性低下等による端子特性の低下が生じ難い信頼性の高い外部接続端子を、素子本体部とともに製造することが可能となる。
【００１５】
次に、本発明の素子基板は、上記本発明の製造方法により得られたことを特徴とする。このような素子基板は、環境に優しく、その配線抵抗も小さい上、導電性低下等による素子特性の低下が生じ難い信頼性の高いものとなる。また、本発明の電気光学装置は上記素子基板を含むことを特徴とし、このような電気光学装置は同じく環境に優しく信頼性の高いものとなる。さらに、本発明の電子機器は上記電気光学装置を含むことを特徴とし、このような電子機器は同じく環境に優しく信頼性の高いものとなる。
【００１６】
【発明の実施の形態】
次に、本発明に係る実施の形態について図面を参照しつつ説明する。なお、各図において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１７】
［電気光学装置］
図１は、本発明の電気光学装置の一実施形態たる液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図２は図１のＨ−Ｈ’線に沿う断面図である。図３は液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００１８】
図１及び図２に示すように、本実施形態の液晶表示装置１００は、素子基板１０と対向基板２０とがシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２には、製造時において素子基板１０と対向基板２０とを貼り合わせた後に液晶を注入するための液晶注入口５５が形成されており、該液晶注入口５５は液晶注入後に封止材５４により封止されている。なお、対向基板２０の内面側には対向電極２３が形成され、素子基板１０の内面側には画素電極９が形成されている。
【００１９】
シール材５２の内側の領域には、遮光性材料からなる周辺見切り（図示略）が形成される一方、シール材５２の外側の領域には、データ信号駆動回路１２及び実装端子（外部接続端子）１８が素子基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査信号駆動回路１１が形成されている。素子基板１０の残る一辺には、画像表示領域の両側に設けられた走査信号駆動回路１１の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
【００２０】
なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわちＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。さらに、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、素子基板１０の各画素電極９に対向する領域に、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
【００２１】
このような構造を有する液晶表示装置１００の画像表示領域においては、図３に示すように、複数の画素１５がマトリクス状に構成されている。また、図３に示すように、液晶表示装置１００は走査信号駆動回路１１及びデータ信号駆動回路１２を含んでおり、複数の走査線１４と、該走査線１４と交差する複数のデータ線１３とが設けられ、走査線１４は走査信号駆動回路１１により、データ線１３はデータ信号駆動回路１２により駆動される。そして、各画素１５において、走査線１４とデータ線１３との間にＴＦＤ素子４と液晶表示要素１６（液晶層）とが直列に接続されている。なお、図３では、ＴＦＤ素子４がデータ線１３側に接続され、液晶表示要素１６が走査線１４側に接続されているが、これとは逆にＴＦＤ素子４を走査線１４側に、液晶表示要素１６をデータ線１３側に設ける構成としても良い。
【００２２】
以上のような回路構成により、ＴＦＤ素子４のスイッチング特性に基づいて液晶表示要素１６が駆動制御されるとともに、その液晶表示要素１６の駆動に基づいて画素１５毎に明暗表示がなされ、液晶表示装置１００の表示領域において画像表示が行われるものとされている。そして、本実施の形態では、ＴＦＤ素子４が特にＴａを主体とした第１導電膜と、Ｍｏ又はＡｌを主体とした第２導電膜とにより絶縁膜を挟んでなるＭＩＭ型の構成をなしているため、従来のようなＣｒを用いた場合に生じ得る環境問題への影響を回避することが可能とされている。以下、このＴＦＤ素子４を備えた素子基板の構成について詳細に説明する。
【００２３】
［素子基板］
図４は、上記液晶表示装置１００に採用したＴＦＤ素子（薄膜非線形素子）４と、画素電極９及び実装端子（外部接続端子）１８とを備える素子基板の一実施形態を示す平面図で、図５は図４のＡ−Ａ’線に沿う断面図、図６は図４のＢ−Ｂ’線に沿う断面図である。
【００２４】
図４に示すように、本実施形態のＴＦＤ素子４は、いわゆるＢａｃｋ ｔｏ Ｂａｃｋ構造を有してなり、データ線１３と画素電極９とが当該ＴＦＤ素子４を介して接続されている。なお、データ線１３はシール材５２の外側領域（非表示領域）において実装端子（外部接続端子）１８に接続され、各種データの入出力が可能な構成となっている。
【００２５】
一方、図５に示すように、ＴＦＤ素子４は、絶縁性及び透明性を有する素子基板（例えばガラス基板、プラスチック基板等からなる）１０上に下地絶縁膜３を介して形成されている。ＴＦＤ素子４の具体的な構成は、Ｔａにて構成された第１導電膜６と、第１導電膜６の表面を酸化してなるものであってＴａ_２Ｏ_５にて構成された絶縁膜７と、絶縁膜７の表面に形成され、Ｍｏ又はＡｌを主体として構成された第２導電膜８とを備えてなるものである。なお、本実施形態では、走査線１４は第１導電膜６と同一工程にて形成されるものであってＴａにて構成される一方、データ線１３は第２導電膜８と同一工程にて形成されるものであってＭｏ又はＡｌにて構成されている。
【００２６】
ここで、第２導電膜８上には層間絶縁膜１７が形成されており、その層間絶縁膜１７に形成されたコンタクトホール１７ａを介して画素電極９と第２導電膜８とが接続されている。第２導電膜８と接続された画素電極９は、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ， 以下、ＩＴＯと略記する）等の透明導電膜から構成されており、上述した通り画素毎に所定のパターンにて形成され、例えばウェットエッチングを用いたパターニングによりマトリクス状に形成されている。なお、コンタクトホール１７ａを備える層間絶縁膜１７は、Ｍｏ又はＡｌにて構成された第２導電膜８及びデータ線１３上を覆う形にて形成されており、画素電極９のパターニング工程において、エッチャント液から第２導電膜８及びデータ線１３を保護する保護膜としての機能を具備している。
【００２７】
一方、図４及び図６に示すように、データ線１３は表示領域からシール材５２を超えて非表示領域まで延設され、該非表示領域において、第２導電膜８及びデータ線１３上に形成された層間絶縁膜１７のコンタクトホール１７ｂを介して実装端子（外部接続端子）１８に接続されている。実装端子（外部接続端子）１８は、上述の画素電極９と同一工程に形成されるものであってＩＴＯ等の透明導電膜から構成されている。この場合も、層間絶縁膜１７は、実装端子（外部接続端子）１８をパターニングする際のエッチャント液からデータ線１３を保護する保護膜として機能している。なお、層間絶縁膜１７は、第２導電膜８及びデータ線１３上のうち、少なくとも画素電極９及び実装端子（外部接続端子）１８が形成されない領域に形成されていれば、エッチャント液からの保護機能を実現することが可能である。
【００２８】
［素子基板の製造方法］
次に、上記ＴＦＤ素子４を備える素子基板の製造方法について、図４〜図６を参照しつつ説明する。
まず、ガラス又はプラスチックからなる基材１０を用意し、基材１０の全面に絶縁膜３を形成した後、Ｔａ或いはＴａ合金からなるＴａ導電膜を全面に成膜する。そして、該Ｔａ導電膜をウェットエッチングにてパターニングし、所定形状の第１導電膜６を得る。
【００２９】
続いて、第１導電膜６に対して陽極酸化を行い、第１導電膜６の表面にＴａ_２Ｏ_５を主体として構成される絶縁膜７を形成する。具体的には、第１導電膜６の一端部を電源に繋ぎ、クエン酸等の水溶液中で所定の電圧まで定電流法で行い、その後定電圧法にして数時間放置することによって陽極酸化が行われる。
【００３０】
次に、表面に絶縁膜７を備えた第１導電膜６及び走査線１４が形成された基材１０の全面に、Ｍｏ又はＡｌ、或いはＭｏ又はＡｌを主体とする合金からなる導電膜を成膜する。そして、該導電膜をウェットエッチングにてパターニングし、所定形状の第２導電膜８を得る。なお、この場合、データ線１３についても第２導電膜８と同一材料にて同時にパターン形成するものとしている。
【００３１】
次に、第２導電膜８等を備える基材１０の全面に対してＳｉＯ_２等からなる層間絶縁膜１７を形成する。そして、該層間絶縁膜１７に対して、第２導電膜８と画素電極９、データ線１３と実装端子１８を接続するためのコンタクトホール１７ａ，１７ｂを例えばフォトリソグラフィにより形成する。層間絶縁膜１７にコンタクトホール１７ａ，１７ｂを形成した後、ＩＴＯからなるＩＴＯ導電膜を層間絶縁膜１７等を備える基材２の全面に成膜し、該ＩＴＯ導電膜をウェットエッチングにてパターニングし、所定形状の画素電極９及び実装端子１８を得る。
【００３２】
以上の工程によりＴＦＤ素子４を含む本発明に係る素子基板が製造される。本実施の形態の素子基板は、上述したようにＴＦＤ素子４の基板上層側の導電膜（第２導電膜８）としてＣｒを用いていないため環境への問題が生じ難く、さらにＭｏ又はＡｌを主体として構成される第２導電膜８及びデータ線１３を保護膜としての層間絶縁膜１７にて覆った後にＩＴＯ及び実装端子の電極膜を形成し、これをウェットエッチングにより所定形状に形成するものとしているため、エッチャント液により第２導電膜８及びデータ線１３に対してダメージを与えてしまう等の不具合も生じ難いものとなる。
【００３３】
以上、液晶表示装置１００に備えられた素子基板の構成及び該素子基板の製造方法について、その一実施の形態を示したが、本発明はこれに限定されるものではない。以下、素子基板の変形例について図７及び図８を参照しつつ説明する。図７は、上記液晶表示装置１００に採用したＴＦＤ素子（薄膜非線形素子）４と、画素電極９及び実装端子（外部接続端子）１８とを備える素子基板の一変形例を示す平面図で、図８は図７のＢ−Ｂ’線に沿う断面図である。ここで、図４に示した素子基板と実装端子（外部接続端子）の構成のみが異なるため、その他の構成については図４と同一の符号を付し説明を省略する。なお、図７のＡ−Ａ’線に沿う断面構成は図５に示す構成となっている。
【００３４】
図７及び図８に示した素子基板においては、その実装端子（外部接続端子）６ａが、ＴＦＤ素子４の第１導電膜６（図５参照）と同一材料にて構成されており、データ線１３が該実装端子６ａを覆う形にて形成されて、これらデータ線１３と実装端子６ａとが接続されている。そして、外部との接続を行うために、実装端子６ａの一部が層間絶縁膜１７に形成された開口部１７ｃにより表面に露出している。なお、層間絶縁膜１７の開口部１７ｃは、少なくとも実装端子６ａの一部を表面に開口させる形にて形成され、且つデータ線１３が表面に露出することないように、すなわちデータ線１３はシール材５２の外側領域（非表示領域）では層間絶縁膜１７にて完全に覆うように形成されている。
【００３５】
このような構成の素子基板は、以下の工程を経て製造される。
まず、基材１０の全面に絶縁膜３を形成した後、Ｔａ或いはＴａ合金からなるＴａ導電膜を全面に成膜する。そして、該Ｔａ導電膜をウェットエッチングにてパターニングし、所定形状の第１導電膜６（図５参照）及び実装端子６ａを得る。
【００３６】
続いて、第１導電膜６に対して陽極酸化を行い、第１導電膜６の表面にＴａ_２Ｏ_５を主体として構成される絶縁膜７を形成する。次に、絶縁膜７を備えた第１導電膜６及び実装端子６ａが形成された基材１０の全面に、Ｍｏ又はＡｌ、或いはＭｏ又はＡｌを主体とする合金からなる導電膜を成膜する。そして、該導電膜をウェットエッチングにてパターニングし、所定形状の第２導電膜８を得る。なお、この場合、データ線１３についても第２導電膜８と同一材料にて同時にパターン形成するものとしており、特にシール材５２の外側領域（非表示領域）において実装端子６ａと接続する形にてパターニングを行うものとしている。
【００３７】
次に、第２導電膜８等を備える基材１０の全面に対してＳｉＯ_２等からなる層間絶縁膜１７を形成する。そして、該層間絶縁膜１７に対して、第２導電膜８と画素電極９を接続するためのコンタクトホール１７ａを例えばフォトリソグラフィにより形成する。層間絶縁膜１７にコンタクトホール１７ａを形成した後、ＩＴＯからなるＩＴＯ導電膜を層間絶縁膜１７等を備える基材２の全面に成膜し、該ＩＴＯ導電膜をウェットエッチングにてパターニングし、所定形状の画素電極９を得る。その後、層間絶縁膜１７に対して実装端子６ａを表面に露出させるための開口部１７ｃを例えばフォトリソグラフィにより形成し、図７及び図８に示したＴＦＤ素子４を含む素子基板が製造される。
【００３８】
このような構成の素子基板についても、ＴＦＤ素子４の基板上層側の導電膜（第２導電膜８）としてＣｒを用いていないため環境への問題が生じ難く、さらにＭｏ又はＡｌを主体として構成される第２導電膜８及びデータ線１３を保護膜としての層間絶縁膜１７にて覆った後にＩＴＯの電極膜を形成し、これをウェットエッチングにより所定形状に形成するものとしているため、エッチャント液により第２導電膜８及びデータ線１３に対してダメージを与えてしまう等の不具合も生じ難いものとなる。
【００３９】
［電子機器］
次に、本発明の上記実施の形態の液晶表示装置を備えた電子機器の具体例について説明する。
図９は、携帯電話の一例を示した斜視図である。図９において、符号５００は携帯電話本体を示し、符号５０１は上記液晶表示装置を用いた表示部を示している。このような電子機器は、上記実施の形態の液晶表示装置を用いた表示部を備えているので、環境に優しく、駆動における信頼性も高いものとなる。
【００４０】
以上、本発明の実施の形態について、その一例を説明したが、本発明の技術範囲はこれらに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では、画素電極９に対し、層間絶縁膜１７をコンタクトホール１７ａ以外の領域で形成する構成としているが、表示特性向上の観点から画素電極９と平面的に重畳する領域には層間絶縁膜１７を形成しないものとすることが好ましい。なお、この場合、第２導電膜８は画素電極９によりエッチャント液から保護されることとなる。
【図面の簡単な説明】
【図１】本発明の電気光学装置の一実施形態として液晶表示装置の全体構造を示す平面図。
【図２】図１のＨ−Ｈ’線に沿う断面図。
【図３】図１の液晶表示装置の等価回路を示す図。
【図４】素子基板の一実施形態を示す平面図。
【図５】図４のＡ−Ａ’線に沿う断面図。
【図６】図４のＢ−Ｂ’線に沿う断面図。
【図７】素子基板の一変形例を示す平面図。
【図８】図７のＢ−Ｂ’線に沿う断面図。
【図９】本発明の電子機器の一実施形態を示す斜視図。
【符号の説明】
４…ＴＦＤ素子（薄膜素子）、６…第１導電膜（第１導電層）、７…絶縁膜（第１絶縁層）、８…第２導電膜（第２導電層）、１７…層間絶縁膜（第２絶縁層）、１７ａ…コンタクトホール、１００…液晶表示装置

Claims (11)

1. 基板上に素子が形成された素子基板の製造方法において、
   前記基板上に第１導電層を形成する工程と、
   該第１導電層上に第１絶縁層を形成する工程と、
   該第１絶縁層上に第２導電層を形成する工程と、
   少なくとも前記第２導電層を覆う第２絶縁層を形成する工程と、
   該第２絶縁層の所定領域にコンタクトホールを形成する工程と、
   該コンタクトホールを介して前記第２導電層に接続される電極層を前記基板上に形成する工程とを含むことを特徴とする素子基板の製造方法。
2. 前記電極層と前記第２絶縁層とを平面的に略重ならない位置に形成することを特徴とする請求項１に記載の素子基板の製造方法。
3. 前記第１導電層を、Ｔａ或いはＴａを主体とする合金にて形成したことを特徴とする請求項１又は２に記載の素子基板の製造方法。
4. 前記第２導電層を、Ｍｏ又はＡｌ、或いはＭｏ又はＡｌを主体とする合金にて形成したことを特徴とする請求項１ないし３のいずれかに記載の素子基板の製造方法。
5. 前記電極層をウェットエッチングにてパターン形成したことを特徴とする請求項１ないし４のいずれか１項に記載の素子基板の製造方法。
6. 前記基板上であって前記素子の形成領域以外の領域に前記素子と接続される外部接続端子を形成する工程を含み、
   前記素子と当該外部接続端子を接続する端子側導電層が前記第２導電層の形成工程と同一工程にて形成され、
   少なくとも前記端子側導電層を覆う端子側絶縁層が前記第２絶縁層の形成工程と同一工程にて形成され、 前記端子側絶縁層に形成されるコンタクトホールを介して前記端子側導電層に接続される前記外部接続端子が前記電極層の形成工程と同一工程にて形成されることを特徴とする請求項１ないし５のいずれか１項に記載の素子基板の製造方法。
7. 前記基板上であって前記素子の形成領域以外の領域に前記素子と接続される外部接続端子を形成する工程を含み、
   前記外部接続端子を前記第１導電層の形成工程と同一工程にて形成し、
   前記外部接続端子と前記素子を接続する端子側導電層を前記第２導電層の形成工程と同一工程にて形成し、
   前記第２絶縁層の形成工程と同一工程にて、少なくとも前記端子側導電層上を覆い、且つ前記外部接続端子の一部を表面に露出させる端子側絶縁層を形成ことを特徴とする請求項１ないし６のいずれか１項に記載の素子基板の製造方法。
8. 基板上に素子が形成された素子基板を具備する電気光学装置の製造方法において、
   前記基板上に第１導電層を形成する工程と、
   該第１導電層上に第１絶縁層を形成する工程と、
   該第１絶縁層上に第２導電層を形成する工程と、
   少なくとも前記第２導電層を覆う第２絶縁層を形成する工程と、
   該第２絶縁層の所定領域にコンタクトホールを形成する工程と、
   該コンタクトホールを介して前記第２導電層に接続される電極層を前記基板上に形成する工程とを含むことを特徴とする電気光学装置の製造方法。
9. 請求項１ないし７のいずれか１項に記載の素子基板の製造方法により得られたことを特徴とする素子基板。
10. 請求項９に記載の素子基板を含むことを特徴とする電気光学装置。
11. 請求項１０に記載の電気光学装置を含むことを特徴とする電子機器。

Images