JP2004363395A - プリント回路板及び緩衝基板 - Google Patents
プリント回路板及び緩衝基板 Download PDFInfo
- Publication number
- JP2004363395A JP2004363395A JP2003161133A JP2003161133A JP2004363395A JP 2004363395 A JP2004363395 A JP 2004363395A JP 2003161133 A JP2003161133 A JP 2003161133A JP 2003161133 A JP2003161133 A JP 2003161133A JP 2004363395 A JP2004363395 A JP 2004363395A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- printed wiring
- board
- wiring board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】プリント配線基板と半導体素子との接合強度を向上させる。
【解決手段】配線パターンが形成されたプリント配線基板2上にリード端子16付き半導体素子3が表面実装されるプリント回路板1において、プリント配線基板2と半導体素子3との間に、プリント配線基板2の厚さよりも薄い厚さを有するプリント配線基板2と半導体素子3との歪みを吸収する緩衝基板4が介在されている。
【選択図】図1
【解決手段】配線パターンが形成されたプリント配線基板2上にリード端子16付き半導体素子3が表面実装されるプリント回路板1において、プリント配線基板2と半導体素子3との間に、プリント配線基板2の厚さよりも薄い厚さを有するプリント配線基板2と半導体素子3との歪みを吸収する緩衝基板4が介在されている。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、プリント配線基板上にリード付き半導体素子が表面実装されるプリント回路板及び、プリント配線基板とリード付き半導体素子との間に配設され、プリント配線基板と半導体素子との歪みを吸収する緩衝基板に関する。
【0002】
【従来の技術】
従来より電子機器の小型化、高密度化、高性能化、低コスト化を実現するために、プリント配線基板表面のパッドに半導体素子をはんだ付けする表面実装方式が採用されている。表面実装方式では、図6に示すように、SOP(small outline package)やQFP(quad flat package)等の半導体素子31が、クリームはんだを塗布されたフットプリント32上にリード端子33が搭載され、リフローはんだ付けされることによりプリント配線基板34表面に実装されている。
【0003】
【発明が解決しようとする課題】
従来の半導体素子31が表面実装されたプリント回路板30では、電子機器に組み込まれた時、当該電子機器の動作時にプリント回路板30が発熱すると、プリント配線基板34や半導体素子31に熱応力が加わる。半導体素子31とこの半導体素子31が実装されるプリント配線基板34とは線膨張係数が異なることから、熱応力が加わることによって半導体素子31のリード端子33とプリント配線基板34のフットプリント32との接続部に歪みが生じる。そして、電子機器が使用される度にこのような歪みが生じることにより、リード端子33とフットプリント32との接続部のはんだ接合強度が低下してしまう。
【0004】
また、SOPやQFP等のリード付き半導体素子31が表面実装されたプリント回路板34においては、リード端子33とフットプリント32との接続部に熱応力が集中してしまうため、特に接合強度対策が必要となる。
【0005】
そこで、本発明は、リードを持つ電子部品が表面実装されたプリント回路板において、半導体素子とプリント配線基板との接合強度が向上されたプリント回路板及び、半導体素子とプリント配線基板とを接続させるとともにプリント配線基板と半導体素子との接合強度を向上させる緩衝基板を提供することを目的とする。
【0006】
【課題を解決するための手段】
上述した課題を解決するために、本発明に係るプリント回路板は、配線パターンが形成されたプリント配線基板上にリード端子付き半導体素子が表面実装されるプリント回路板において、上記プリント配線基板と上記半導体素子との間に、上記プリント配線基板の厚さよりも薄い厚さを有する上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板が介在されていることを特徴とする。
【0007】
また、本発明に係る緩衝基板は、配線パターンが形成されたプリント配線基板と、上記プリント配線基板上に表面実装されるリード端子付き半導体素子との間に介在され、上記半導体素子と上記プリント配線基板とを接続させるとともに上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板において、上記プリント配線基板の厚さよりも薄い厚さで形成されている。
【0008】
このようなプリント回路板及び緩衝基板によれば、電子機器の使用によりプリント回路板が発熱したときにプリント配線基板と半導体素子との間に熱応力による歪みが生じた場合において、プリント配線基板の厚さよりも薄い厚さの緩衝基板が介在されているため、当該熱応力による歪みをより吸収することができ、プリント配線基板と半導体素子との接合強度の向上を図ることができる。
【0009】
【発明の実施の形態】
以下、本発明が適用されたプリント回路板及び緩衝基板について、図面を参照しながら詳細に説明する。本発明が適用されたプリント回路板1は、図1に示すように、配線パターンが形成されたプリント配線基板2と、リード端子を備える半導体素子3と、一面に半導体素子3が実装されるとともに他面をプリント配線基板2上にはんだ付けされることにより半導体素子3とプリント配線基板2との応力歪みを吸収する緩衝基板4とを備える。
【0010】
このプリント回路板1は、緩衝基板4を介して半導体素子3がプリント配線基板2上に接続されることにより、プリント回路板1が組み込まれた電子機器が使用されることによりプリント回路板1が発熱した場合にも、半導体素子3とプリント配線基板2との線膨張係数の違いにより生じる熱応力の歪みを緩衝基板4により吸収するため、半導体素子3とプリント配線基板2との接合強度が向上されるものである。
【0011】
プリント配線基板2は、例えばガラスエポキシ樹脂に銅箔を積層して形成された銅張積層板に、フォトツールを用いたプリントエッチ法により配線パターン及び緩衝基板4との接続部5となるパッド7が形成されている。
【0012】
パッド7は、図1に示すように、緩衝基板4とはんだ8によって接続されている。また、パッド7は、図示しない配線パターンと連続されることにより、配線パターンと後述する緩衝基板4に実装される半導体素子3とを電気的に接続している。
【0013】
また、パッド7は、緩衝基板4の半導体素子3との接続部6と上下方向で重ならない位置に形成されている。すなわち、パッド7は、緩衝基板4の外縁部を除く内面側に対応して複数形成されている。一方半導体素子3は、リード端子を緩衝基板4の外縁部に接続されている。したがって、プリント配線基板2のパッド7と緩衝基板4との接続部5は、半導体素子3のリード端子の接続部6とは上下方向で重ならない位置とされている。
【0014】
パッド7上にはんだ8を介して接続される緩衝基板4は、ガラスエポキシ樹脂を用いた銅張積層板からなり、図1乃至図3に示すように、半導体素子3が実装される実装面4aと、実装面4aと反対側にプリント配線基板2のパッド7と接続される接続面4bが形成されている。この緩衝基板4は、実装面4aに半導体素子3のリード端子が搭載されるフットプリント9と、フットプリント9の各角形パッド10と図示しない配線パターンによって連続された複数のランド11が形成されている。この緩衝基板4は、半導体素子3の形態に応じて略矩形状に形成され、半導体素子3の大きさと略同一の大きさか僅かに大きい面積で形成されている。
【0015】
また緩衝基板4は、プリント配線基板2の厚さよりも薄い厚さで形成されている。例えば、プリント配線基板2が厚さ1.6mmに形成されているのに対して、緩衝基板4は、厚さ1.0mmで形成されている。プリント回路板1は、プリント配線基板2と半導体素子3との間にプリント配線基板2よりも厚さの薄い緩衝基板4を介在させることにより、熱応力によるプリント配線基板2と半導体素子3間の歪みをより緩和させることができる。
【0016】
フットプリント9は、実装される半導体素子3のリード端子に応じて複数の角形パッド10が形成されてなる。角形パッド10は、半導体素子3に設けられたリード端子に対応して緩衝基板4の外縁部に複数形成されている。また、角形パッド10は、上述したように、プリント配線基板2のパッド7との接続部5と上下方向で重ならない位置に形成されている。
【0017】
各角形パッド10と連続されるランド11は、図3に示すように、中心部に実装面4aとプリント配線基板2のパッド7との接続面4b間を接続する貫通孔13が形成されている。貫通孔13はメッキにより接続面4a側のランド11aと実装面4b側のランド11bとを接続する導電層14が形成されている。接続面4b側のランド11bは、接続面4b側に形成されたパッド15と接続され、パッド15がプリント配線基板2に形成されたパッド7とはんだ8を介して接続されている。これにより緩衝基板4は、半導体素子3を、角形パッド10、貫通孔13に形成された導電層14及びパッド15を介してパッド7と接続させ、プリント配線基板2の配線パターンと接続させている。
【0018】
緩衝基板4に実装される半導体素子3は、QFPやSOP等のリード端子15が形成された略矩形状の表面実装部品である。この半導体素子3は、相対向する一側縁及び他側縁に、又は外側縁全てにリード端子16が複数形成されている。半導体素子3は、リード端子16がフットプリント9の角形パッド10上にはんだ付けされることにより緩衝基板4上に実装されている。
【0019】
以上のような構成を有するプリント回路板1は、プリント配線基板2と半導体素子3との間に、緩衝基板4が介在されているため、プリント回路基板2が組み込まれた電子機器の使用時における発熱によってプリント配線基板2と半導体素子3との間に熱応力が生じた場合にも、緩衝基板4によってプリント配線基板2と半導体素子3との歪みを吸収することができる。
【0020】
このとき、プリント回路板1は、緩衝基板4がプリント配線基板2の厚さよりも薄い厚さで形成されているため、プリント配線基板2と半導体素子3の熱応力による歪みをより吸収することができる。
【0021】
このようなプリント回路板1は、プリント配線基板2及び緩衝基板4を形成した後、緩衝基板4上に半導体素子3を実装し、その後緩衝基板4をプリント配線基板2上に実装することにより形成されるものである。
【0022】
プリント配線基板2は、ガラスエポキシ樹脂に銅箔を積層して形成された銅張積層板に、フォトツールを用いたプリントエッチ法により配線パターン及び緩衝基板4との接続部5にパッド7が形成される。
【0023】
また、緩衝基板4も、プリント配線基板2と同様に、銅張積層板にフォトツールを用いたプリントエッチ法により半導体素子3との接続部6にリード端子15が搭載されるフットプリント9が形成される。また、同様にランド11が形成される。ランド11は、貫通孔13が穿設された後、メッキ法によって導電層14が形成される。また、緩衝基板4は、実装面4a側のフットプリント9及び接続面4b側のパッド15除きソルダレジストが形成され、フットプリント9及びパッド15のみにはんだが塗布されるようになっている。
【0024】
そして、緩衝基板4は、図4(a)に示すように、接続面4bにはんだが印刷され、パッド15にはんだが塗布される。また、緩衝基板4は、実装面4aにはんだが印刷され、フットプリント9にはんだが塗布される。その後、緩衝基板4は、図4(b)に示すように、フットプリント9上にリード端子16が載置されることにより半導体素子3が搭載される。半導体素子3が搭載された緩衝基板4は、リフロー工程を経て、図4(c)に示すように、半導体素子3が実装される。
【0025】
また、プリント配線基板2は、図4(d)に示すように、パッド7上にはんだが印刷される。そして、プリント配線基板2は、図4(e)に示すように、パッド7上に緩衝基板4のパッド15が対応するように搭載される。その後、リフロー工程を経て、図4(f)に示すように、プリント配線基板2に緩衝基板4が実装され、プリント回路板1が形成される。
【0026】
なお、本発明が適用されたプリント回路板1は、プリント配線基板2と緩衝基板4とをはんだではなく、コネクタ部材によって接続さてもよい。なお、以下の説明において、上述したプリント回路板1と同一の部材については同一の符号を付してその詳細を省略する。
【0027】
このプリント回路板20は、図5に示すように、配線パターンが形成されたプリント配線基板2と、リード端子を備える半導体素子3と、一面に半導体素子3が実装されるとともに他面をプリント配線基板2上にコネクタ接続されることにより半導体素子3とプリント配線基板2との応力歪みを吸収する緩衝基板4とを備える。
【0028】
プリント配線基板2は、銅張積層板にフォトツールを用いたプリントエッチ法により配線パターンが形成されるとともに、緩衝基板4と接続されるコネクタジャック21が配設されている。コネクタジャック21は配線パターンと連続されており、緩衝基板4に設けられているコネクタプラグ22と接続されることにより半導体素子3とプリント配線基板2の配線パターンとを接続する。
【0029】
緩衝基板4は、上述したように、実装面4aにフットプリント9が形成されるとともに、半導体素子3がはんだ付けされている。また緩衝基板4は、プリント配線基板2との接続面4bに、プリント配線基板2に配設されているコネクタジャック21に接続されるコネクタプラグ22が配設されている。コネクタプラグ22は、実装面4a側に形成されたフットプリント9と上下方向において重ならない位置に形成されている。また、コネクタプラグ22は、ランド11の貫通孔13に形成された導電層14を介してフットプリント9と接続されている。これにより緩衝基板4は、半導体素子3を、角形パッド10、貫通孔13に形成された導電層14及びコネクタプラグ22を介してコネクタジャック21と接続させ、プリント配線基板2の配線パターンと接続させている。
【0030】
また、上述したように、緩衝基板4は、プリント配線基板2の厚さよりも薄い厚さで形成されている。例えば、プリント配線基板2が厚さ1.6mmに形成されているのに対して、緩衝基板4は、厚さ1.0mmで形成されている。したがって、プリント回路板20は、プリント配線基板2と半導体素子3との間にプリント配線基板2よりも厚さの薄い緩衝基板を介在させることにより、熱応力によるプリント配線基板2と半導体素子3間の歪みをより緩和させることができる。
【0031】
また、上記プリント回路板1,20では緩衝基板4をガラスエポキシ樹脂を用いた銅張積層板により形成したが、ポリエステル、ポリイミド等の可撓性のあるプラスチックフィルムを用いたフレキシブルプリント配線基板を用いてもよい。
【0032】
次いで、本発明が適用されたプリント回路板と、従来のプリント回路板との温度サイクル試験の結果について説明する。本発明者等が実施した温度サイクル試験は、プリント回路板1及び従来のプリント回路板が高温及び低温に曝された場合の耐性と、これら2つの温度間の温度変化に曝された場合の耐性を評価するもので、具体的には、冷熱衝撃試験槽(エスペック株式会社 TSA−201S−W)内にプリント回路板1を挿入し、−25℃(9分)〜25℃(1分)〜125℃(9分)〜25℃(1分)を1サイクルとして当該温度サイクル下に曝し、半導体素子のリード端子とプリント配線基板のパッドとの間の抵抗値の変化を測定した。
【0033】
高温域又は低温域における抵抗値の変化率が、初期よりも100%増加した時を故障と定義し、断続的な変化やノイズを排除するため2サイクル連続して変化率100%増となった時点を採用した。
【0034】
以上の条件で、本願が適用されたプリント回路板1と従来のプリント回路板について、ロット内の1%が累積的に故障するまでに要したサイクル数を測定した結果、従来のプリント回路板についてロット内の1%が累積的に故障するまでに要したサイクル数を1とすると、本願が適用されたプリント回路板1では略2倍のサイクルを要し、接続信頼性が向上されていることが分かった。
【0035】
【発明の効果】
以上詳細に説明したように、プリント回路板は、プリント配線基板と半導体素子との間に、緩衝基板が介在されているため、プリント回路基板が組み込まれた電子機器の使用時における発熱によってプリント配線基板と半導体素子との間に熱応力が生じた場合にも、緩衝基板によってプリント配線基板と半導体素子との歪みを吸収することができる。
【0036】
このとき、プリント回路板は、緩衝基板がプリント配線基板の厚さよりも薄い厚さで形成されているため、プリント配線基板と半導体素子の熱応力による歪みをより吸収することができる。この結果、プリント配線基板と半導体素子との接続強度を向上することができる。
【図面の簡単な説明】
【図1】本発明が適用されたプリント回路板を示す断面図である。
【図2】緩衝基板を示す平面図である。
【図3】緩衝基板を示す断面図である。
【図4】本発明が適用されたプリント回路板の製造工程を示す図である。
【図5】本発明が適用された他のプリント回路板を示す断面図である。
【図6】従来のリード付き半導体素子が表面実装されたプリント回路板を示す断面図である。
【符号の説明】
1 プリント回路板、2プリント配線板、3 半導体素子、4 緩衝基板、7 パッド、8 はんだ、9 フットプリント、10 角形パッド、11 ランド、13 貫通孔、14 導電層、15 パッド、16 リード端子
【発明の属する技術分野】
本発明は、プリント配線基板上にリード付き半導体素子が表面実装されるプリント回路板及び、プリント配線基板とリード付き半導体素子との間に配設され、プリント配線基板と半導体素子との歪みを吸収する緩衝基板に関する。
【0002】
【従来の技術】
従来より電子機器の小型化、高密度化、高性能化、低コスト化を実現するために、プリント配線基板表面のパッドに半導体素子をはんだ付けする表面実装方式が採用されている。表面実装方式では、図6に示すように、SOP(small outline package)やQFP(quad flat package)等の半導体素子31が、クリームはんだを塗布されたフットプリント32上にリード端子33が搭載され、リフローはんだ付けされることによりプリント配線基板34表面に実装されている。
【0003】
【発明が解決しようとする課題】
従来の半導体素子31が表面実装されたプリント回路板30では、電子機器に組み込まれた時、当該電子機器の動作時にプリント回路板30が発熱すると、プリント配線基板34や半導体素子31に熱応力が加わる。半導体素子31とこの半導体素子31が実装されるプリント配線基板34とは線膨張係数が異なることから、熱応力が加わることによって半導体素子31のリード端子33とプリント配線基板34のフットプリント32との接続部に歪みが生じる。そして、電子機器が使用される度にこのような歪みが生じることにより、リード端子33とフットプリント32との接続部のはんだ接合強度が低下してしまう。
【0004】
また、SOPやQFP等のリード付き半導体素子31が表面実装されたプリント回路板34においては、リード端子33とフットプリント32との接続部に熱応力が集中してしまうため、特に接合強度対策が必要となる。
【0005】
そこで、本発明は、リードを持つ電子部品が表面実装されたプリント回路板において、半導体素子とプリント配線基板との接合強度が向上されたプリント回路板及び、半導体素子とプリント配線基板とを接続させるとともにプリント配線基板と半導体素子との接合強度を向上させる緩衝基板を提供することを目的とする。
【0006】
【課題を解決するための手段】
上述した課題を解決するために、本発明に係るプリント回路板は、配線パターンが形成されたプリント配線基板上にリード端子付き半導体素子が表面実装されるプリント回路板において、上記プリント配線基板と上記半導体素子との間に、上記プリント配線基板の厚さよりも薄い厚さを有する上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板が介在されていることを特徴とする。
【0007】
また、本発明に係る緩衝基板は、配線パターンが形成されたプリント配線基板と、上記プリント配線基板上に表面実装されるリード端子付き半導体素子との間に介在され、上記半導体素子と上記プリント配線基板とを接続させるとともに上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板において、上記プリント配線基板の厚さよりも薄い厚さで形成されている。
【0008】
このようなプリント回路板及び緩衝基板によれば、電子機器の使用によりプリント回路板が発熱したときにプリント配線基板と半導体素子との間に熱応力による歪みが生じた場合において、プリント配線基板の厚さよりも薄い厚さの緩衝基板が介在されているため、当該熱応力による歪みをより吸収することができ、プリント配線基板と半導体素子との接合強度の向上を図ることができる。
【0009】
【発明の実施の形態】
以下、本発明が適用されたプリント回路板及び緩衝基板について、図面を参照しながら詳細に説明する。本発明が適用されたプリント回路板1は、図1に示すように、配線パターンが形成されたプリント配線基板2と、リード端子を備える半導体素子3と、一面に半導体素子3が実装されるとともに他面をプリント配線基板2上にはんだ付けされることにより半導体素子3とプリント配線基板2との応力歪みを吸収する緩衝基板4とを備える。
【0010】
このプリント回路板1は、緩衝基板4を介して半導体素子3がプリント配線基板2上に接続されることにより、プリント回路板1が組み込まれた電子機器が使用されることによりプリント回路板1が発熱した場合にも、半導体素子3とプリント配線基板2との線膨張係数の違いにより生じる熱応力の歪みを緩衝基板4により吸収するため、半導体素子3とプリント配線基板2との接合強度が向上されるものである。
【0011】
プリント配線基板2は、例えばガラスエポキシ樹脂に銅箔を積層して形成された銅張積層板に、フォトツールを用いたプリントエッチ法により配線パターン及び緩衝基板4との接続部5となるパッド7が形成されている。
【0012】
パッド7は、図1に示すように、緩衝基板4とはんだ8によって接続されている。また、パッド7は、図示しない配線パターンと連続されることにより、配線パターンと後述する緩衝基板4に実装される半導体素子3とを電気的に接続している。
【0013】
また、パッド7は、緩衝基板4の半導体素子3との接続部6と上下方向で重ならない位置に形成されている。すなわち、パッド7は、緩衝基板4の外縁部を除く内面側に対応して複数形成されている。一方半導体素子3は、リード端子を緩衝基板4の外縁部に接続されている。したがって、プリント配線基板2のパッド7と緩衝基板4との接続部5は、半導体素子3のリード端子の接続部6とは上下方向で重ならない位置とされている。
【0014】
パッド7上にはんだ8を介して接続される緩衝基板4は、ガラスエポキシ樹脂を用いた銅張積層板からなり、図1乃至図3に示すように、半導体素子3が実装される実装面4aと、実装面4aと反対側にプリント配線基板2のパッド7と接続される接続面4bが形成されている。この緩衝基板4は、実装面4aに半導体素子3のリード端子が搭載されるフットプリント9と、フットプリント9の各角形パッド10と図示しない配線パターンによって連続された複数のランド11が形成されている。この緩衝基板4は、半導体素子3の形態に応じて略矩形状に形成され、半導体素子3の大きさと略同一の大きさか僅かに大きい面積で形成されている。
【0015】
また緩衝基板4は、プリント配線基板2の厚さよりも薄い厚さで形成されている。例えば、プリント配線基板2が厚さ1.6mmに形成されているのに対して、緩衝基板4は、厚さ1.0mmで形成されている。プリント回路板1は、プリント配線基板2と半導体素子3との間にプリント配線基板2よりも厚さの薄い緩衝基板4を介在させることにより、熱応力によるプリント配線基板2と半導体素子3間の歪みをより緩和させることができる。
【0016】
フットプリント9は、実装される半導体素子3のリード端子に応じて複数の角形パッド10が形成されてなる。角形パッド10は、半導体素子3に設けられたリード端子に対応して緩衝基板4の外縁部に複数形成されている。また、角形パッド10は、上述したように、プリント配線基板2のパッド7との接続部5と上下方向で重ならない位置に形成されている。
【0017】
各角形パッド10と連続されるランド11は、図3に示すように、中心部に実装面4aとプリント配線基板2のパッド7との接続面4b間を接続する貫通孔13が形成されている。貫通孔13はメッキにより接続面4a側のランド11aと実装面4b側のランド11bとを接続する導電層14が形成されている。接続面4b側のランド11bは、接続面4b側に形成されたパッド15と接続され、パッド15がプリント配線基板2に形成されたパッド7とはんだ8を介して接続されている。これにより緩衝基板4は、半導体素子3を、角形パッド10、貫通孔13に形成された導電層14及びパッド15を介してパッド7と接続させ、プリント配線基板2の配線パターンと接続させている。
【0018】
緩衝基板4に実装される半導体素子3は、QFPやSOP等のリード端子15が形成された略矩形状の表面実装部品である。この半導体素子3は、相対向する一側縁及び他側縁に、又は外側縁全てにリード端子16が複数形成されている。半導体素子3は、リード端子16がフットプリント9の角形パッド10上にはんだ付けされることにより緩衝基板4上に実装されている。
【0019】
以上のような構成を有するプリント回路板1は、プリント配線基板2と半導体素子3との間に、緩衝基板4が介在されているため、プリント回路基板2が組み込まれた電子機器の使用時における発熱によってプリント配線基板2と半導体素子3との間に熱応力が生じた場合にも、緩衝基板4によってプリント配線基板2と半導体素子3との歪みを吸収することができる。
【0020】
このとき、プリント回路板1は、緩衝基板4がプリント配線基板2の厚さよりも薄い厚さで形成されているため、プリント配線基板2と半導体素子3の熱応力による歪みをより吸収することができる。
【0021】
このようなプリント回路板1は、プリント配線基板2及び緩衝基板4を形成した後、緩衝基板4上に半導体素子3を実装し、その後緩衝基板4をプリント配線基板2上に実装することにより形成されるものである。
【0022】
プリント配線基板2は、ガラスエポキシ樹脂に銅箔を積層して形成された銅張積層板に、フォトツールを用いたプリントエッチ法により配線パターン及び緩衝基板4との接続部5にパッド7が形成される。
【0023】
また、緩衝基板4も、プリント配線基板2と同様に、銅張積層板にフォトツールを用いたプリントエッチ法により半導体素子3との接続部6にリード端子15が搭載されるフットプリント9が形成される。また、同様にランド11が形成される。ランド11は、貫通孔13が穿設された後、メッキ法によって導電層14が形成される。また、緩衝基板4は、実装面4a側のフットプリント9及び接続面4b側のパッド15除きソルダレジストが形成され、フットプリント9及びパッド15のみにはんだが塗布されるようになっている。
【0024】
そして、緩衝基板4は、図4(a)に示すように、接続面4bにはんだが印刷され、パッド15にはんだが塗布される。また、緩衝基板4は、実装面4aにはんだが印刷され、フットプリント9にはんだが塗布される。その後、緩衝基板4は、図4(b)に示すように、フットプリント9上にリード端子16が載置されることにより半導体素子3が搭載される。半導体素子3が搭載された緩衝基板4は、リフロー工程を経て、図4(c)に示すように、半導体素子3が実装される。
【0025】
また、プリント配線基板2は、図4(d)に示すように、パッド7上にはんだが印刷される。そして、プリント配線基板2は、図4(e)に示すように、パッド7上に緩衝基板4のパッド15が対応するように搭載される。その後、リフロー工程を経て、図4(f)に示すように、プリント配線基板2に緩衝基板4が実装され、プリント回路板1が形成される。
【0026】
なお、本発明が適用されたプリント回路板1は、プリント配線基板2と緩衝基板4とをはんだではなく、コネクタ部材によって接続さてもよい。なお、以下の説明において、上述したプリント回路板1と同一の部材については同一の符号を付してその詳細を省略する。
【0027】
このプリント回路板20は、図5に示すように、配線パターンが形成されたプリント配線基板2と、リード端子を備える半導体素子3と、一面に半導体素子3が実装されるとともに他面をプリント配線基板2上にコネクタ接続されることにより半導体素子3とプリント配線基板2との応力歪みを吸収する緩衝基板4とを備える。
【0028】
プリント配線基板2は、銅張積層板にフォトツールを用いたプリントエッチ法により配線パターンが形成されるとともに、緩衝基板4と接続されるコネクタジャック21が配設されている。コネクタジャック21は配線パターンと連続されており、緩衝基板4に設けられているコネクタプラグ22と接続されることにより半導体素子3とプリント配線基板2の配線パターンとを接続する。
【0029】
緩衝基板4は、上述したように、実装面4aにフットプリント9が形成されるとともに、半導体素子3がはんだ付けされている。また緩衝基板4は、プリント配線基板2との接続面4bに、プリント配線基板2に配設されているコネクタジャック21に接続されるコネクタプラグ22が配設されている。コネクタプラグ22は、実装面4a側に形成されたフットプリント9と上下方向において重ならない位置に形成されている。また、コネクタプラグ22は、ランド11の貫通孔13に形成された導電層14を介してフットプリント9と接続されている。これにより緩衝基板4は、半導体素子3を、角形パッド10、貫通孔13に形成された導電層14及びコネクタプラグ22を介してコネクタジャック21と接続させ、プリント配線基板2の配線パターンと接続させている。
【0030】
また、上述したように、緩衝基板4は、プリント配線基板2の厚さよりも薄い厚さで形成されている。例えば、プリント配線基板2が厚さ1.6mmに形成されているのに対して、緩衝基板4は、厚さ1.0mmで形成されている。したがって、プリント回路板20は、プリント配線基板2と半導体素子3との間にプリント配線基板2よりも厚さの薄い緩衝基板を介在させることにより、熱応力によるプリント配線基板2と半導体素子3間の歪みをより緩和させることができる。
【0031】
また、上記プリント回路板1,20では緩衝基板4をガラスエポキシ樹脂を用いた銅張積層板により形成したが、ポリエステル、ポリイミド等の可撓性のあるプラスチックフィルムを用いたフレキシブルプリント配線基板を用いてもよい。
【0032】
次いで、本発明が適用されたプリント回路板と、従来のプリント回路板との温度サイクル試験の結果について説明する。本発明者等が実施した温度サイクル試験は、プリント回路板1及び従来のプリント回路板が高温及び低温に曝された場合の耐性と、これら2つの温度間の温度変化に曝された場合の耐性を評価するもので、具体的には、冷熱衝撃試験槽(エスペック株式会社 TSA−201S−W)内にプリント回路板1を挿入し、−25℃(9分)〜25℃(1分)〜125℃(9分)〜25℃(1分)を1サイクルとして当該温度サイクル下に曝し、半導体素子のリード端子とプリント配線基板のパッドとの間の抵抗値の変化を測定した。
【0033】
高温域又は低温域における抵抗値の変化率が、初期よりも100%増加した時を故障と定義し、断続的な変化やノイズを排除するため2サイクル連続して変化率100%増となった時点を採用した。
【0034】
以上の条件で、本願が適用されたプリント回路板1と従来のプリント回路板について、ロット内の1%が累積的に故障するまでに要したサイクル数を測定した結果、従来のプリント回路板についてロット内の1%が累積的に故障するまでに要したサイクル数を1とすると、本願が適用されたプリント回路板1では略2倍のサイクルを要し、接続信頼性が向上されていることが分かった。
【0035】
【発明の効果】
以上詳細に説明したように、プリント回路板は、プリント配線基板と半導体素子との間に、緩衝基板が介在されているため、プリント回路基板が組み込まれた電子機器の使用時における発熱によってプリント配線基板と半導体素子との間に熱応力が生じた場合にも、緩衝基板によってプリント配線基板と半導体素子との歪みを吸収することができる。
【0036】
このとき、プリント回路板は、緩衝基板がプリント配線基板の厚さよりも薄い厚さで形成されているため、プリント配線基板と半導体素子の熱応力による歪みをより吸収することができる。この結果、プリント配線基板と半導体素子との接続強度を向上することができる。
【図面の簡単な説明】
【図1】本発明が適用されたプリント回路板を示す断面図である。
【図2】緩衝基板を示す平面図である。
【図3】緩衝基板を示す断面図である。
【図4】本発明が適用されたプリント回路板の製造工程を示す図である。
【図5】本発明が適用された他のプリント回路板を示す断面図である。
【図6】従来のリード付き半導体素子が表面実装されたプリント回路板を示す断面図である。
【符号の説明】
1 プリント回路板、2プリント配線板、3 半導体素子、4 緩衝基板、7 パッド、8 はんだ、9 フットプリント、10 角形パッド、11 ランド、13 貫通孔、14 導電層、15 パッド、16 リード端子
Claims (8)
- 配線パターンが形成されたプリント配線基板上にリード端子付き半導体素子が表面実装されるプリント回路板において、
上記プリント配線基板と上記半導体素子との間に、上記プリント配線基板の厚さよりも薄い厚さを有する上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板が介在されていることを特徴とするプリント回路板。 - 上記緩衝基板は、上記半導体素子と略同一又は僅かに大きい面積を有することを特徴とする請求項1記載のプリント回路板。
- 上記緩衝基板は、上記プリント配線基板上にコネクタを介して接続されていることを特徴とする請求項1記載のプリント回路板。
- 上記緩衝基板は、一面側に実装される上記半導体素子のリードの接続部と、他面側に設けられる上記プリント配線基板との接続部とが上下方向で重ならないことを特徴とする請求項1記載のプリント回路板。
- 配線パターンが形成されたプリント配線基板と、上記プリント配線基板上に表面実装されるリード端子付き半導体素子との間に介在され、上記半導体素子と上記プリント配線基板とを接続させるとともに上記プリント配線基板と上記半導体素子との歪みを吸収する緩衝基板において、
上記プリント配線基板の厚さよりも薄い厚さで形成されている緩衝基板。 - 上記半導体素子と略同一又は僅かに大きい面積を有することを特徴とする請求項5記載の緩衝基板。
- 上記プリント配線基板上にコネクタを介して接続されていることを特徴とする請求項5記載の緩衝基板。
- 一面側に実装される上記半導体素子のリードの接続部と、他面側に設けられる上記プリント配線基板との接続部とが上下方向で重ならないことを特徴とする請求項5記載の緩衝基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003161133A JP2004363395A (ja) | 2003-06-05 | 2003-06-05 | プリント回路板及び緩衝基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003161133A JP2004363395A (ja) | 2003-06-05 | 2003-06-05 | プリント回路板及び緩衝基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004363395A true JP2004363395A (ja) | 2004-12-24 |
Family
ID=34053684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003161133A Withdrawn JP2004363395A (ja) | 2003-06-05 | 2003-06-05 | プリント回路板及び緩衝基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004363395A (ja) |
-
2003
- 2003-06-05 JP JP2003161133A patent/JP2004363395A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5969945A (en) | Electronic package assembly | |
US8405229B2 (en) | Electronic package including high density interposer and circuitized substrate assembly utilizing same | |
US7985926B2 (en) | Printed circuit board and electronic component device | |
US20100319974A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
US20070289706A1 (en) | Process for producing multilayer board | |
JP2004179232A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JP2000031327A (ja) | 半導体装置及びその製造方法 | |
JP2010199216A (ja) | 部品実装構造及び部品実装方法 | |
US7554039B2 (en) | Electronic device | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JP4854770B2 (ja) | プリント基板ユニット及び電子機器 | |
US7545028B2 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
JP5061668B2 (ja) | 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 | |
JP2001177235A (ja) | モジュール基板接合方法 | |
JP4123321B2 (ja) | 配線基板の接合方法 | |
KR20120050834A (ko) | 반도체 패키지 기판의 제조방법 | |
JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004363395A (ja) | プリント回路板及び緩衝基板 | |
JPH08191128A (ja) | 電子装置 | |
JP3938017B2 (ja) | 電子装置 | |
JP3019027B2 (ja) | リジッド・フレキシブル基板を用いたicパッケージの構造 | |
JPH08167676A (ja) | 半導体装置 | |
JP2904274B2 (ja) | Lsiパッケージの実装方法 | |
JP2004146540A (ja) | 接続型回路基板ならびに製造方法 | |
JP2009070998A (ja) | フェースダウン実装型電子部品、回路基板、及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |