JP2004356023A

JP2004356023A - 複合基板、ｅｌ素子の製造方法、および複合基板、ｅｌ素子の製造装置

Info

Publication number: JP2004356023A
Application number: JP2003154699A
Authority: JP
Inventors: Hideki Tanaka; 英樹田中; Tatsuo Sadachi; 竜男定地
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-05-30
Filing date: 2003-05-30
Publication date: 2004-12-16

Abstract

【課題】誘電体印刷などにより巻込まれた塵、埃等の異物により生じた欠陥を、焼成後にその部分だけ処理することによって、発光異常点を防ぎ、歩留まりのよい複合基板の製造方法、複合基板、およびＥＬ素子を提供する。
【解決手段】電気絶縁性を有する基板の一方の側に第１の電極層を形成する第１の工程と、前記第１の電極層上に粉体または粒体状のセラミックス材料を用いた厚膜グリーンを形成し、この厚膜グリーンを焼成して厚膜絶縁体層を形成する第２の工程と、焼成後前記厚膜絶縁体層の表面上に形成された凸部に、摩擦ヘッドを摺り合わせることで、前記凸部を除去する第３の工程とを有する構成の複合基板、ＥＬ素子の製造方法およびその製造装置とした。
【選択図】図４

Description

【０００１】
【発明の属する技術分野】
本発明は、厚膜絶縁体と電極を有する複合基板およびこれを用いたエレクトロルミネッセンス素子（ＥＬ素子）の製造方法、およびそれらの製造装置に関する。
【０００２】
【従来の技術】
電界の印加によって物質が発光する現象をエレクトロルミネセンス（ＥＬ）といい、この現象を用いた素子は液晶ディスプレイ（ＬＣＤ）や時計のバックライトとして実用化されている。
【０００３】
ＥＬ素子には粉末蛍光体を有機物やホウロウに分散させ、上下に電極を設けた構造をもつ分散型素子と、電気絶縁性の基板上に２つの電極と２つの薄膜絶縁体の間に挟む形で形成した薄膜蛍光体を用いた薄膜型の素子がある。また、それぞれについて、駆動方式により直流電圧駆動型、交流電圧駆動型がある。分散型ＥＬ素子は古くから知られており、製造が容易であるという利点があるが、輝度が低く寿命も短いのでその利用は限られていた。一方、薄膜型ＥＬ素子は高輝度、長寿命という特性を有することから、近年広く利用されている。
【０００４】
従来の薄膜ＥＬ素子は、液晶ディスプレイやＰＤＰ等に用いられている青板ガラスなどの透明基板上に膜厚０．２μｍ〜１μｍ程度のＩＴＯなどからなり所定のストライプ状のパターンを有する透明電極層、薄膜透明第１絶縁体層、０．２μｍ〜１μｍ程度の膜厚の発光層、薄膜透明第２絶縁体層とが積層され、さらに透明電極層と直交するようにストライプ状にパターニングされたＡｌ薄膜等の電極層が形成され、透明電極層と電極層で構成されるマトリックスで選択された特定の発光体に電圧を選択的に印加することにより特定画素の発光体を発光させ、その発光を基板側から取り出す。このような薄膜絶縁体層は発光層内を流れる電流を制限する機能を有し薄膜ＥＬ素子の絶縁破壊を抑えることが可能であり安定な発光特性が得られることに寄与し、この構造の薄膜ＥＬ素子は商業的にも広く実用化されている。
【０００５】
しかしながら、このような薄膜ＥＬ素子は、絶縁体層が薄膜で形成されているため、大面積のディスプレイとしたとき、透明電極のパターンエッジの段差部や、製造工程で発生するゴミ等による薄膜絶縁体の欠陥を皆無にすることが難しく、局所的な絶縁耐圧の低下により発光層の破壊が生じることである。このような欠陥は、ディスプレイデバイスとして致命的な問題となるため、薄膜ＥＬ素子は、液晶ディスプレイやプラズマディスプレイと比較して、大面積のディスプレイとして広く実用化するためには大きな問題となっていた。
【０００６】
このような薄膜絶縁体の欠陥が生じるという問題を解決するため、下記特許文献５（特公平７−４４０７２公報）に基板として電気絶縁性のセラミック基板を用い、発光体下部の薄膜絶縁体のかわりに厚膜絶縁体を用いた薄膜ＥＬ素子が開示されている。このＥＬ素子は従来の薄膜ＥＬ素子の構造とは異なり、発光体の発光を基板とは反対の上部側から取り出すため、透明電極層は上部に構成されている。
【０００７】
この薄膜ＥＬ素子では厚膜誘電体層は数１０μｍ〜数１００μｍと薄膜絶縁体層の数１００〜数１０００倍の厚さに形成される。そのため、電極の段差や製造工程のゴミ等によって形成されるピンホールに起因する絶縁破壊が非常に少なく、高い信頼性と製造時の高い歩留まりを得ることができるという利点を有している。また、この厚膜誘電体層を用いることによって発光層に印加される実効電圧が降下する問題を生じるが、例えば前記特許文献５では鉛を含む複合ペロブスカイト高誘電率材料を誘電体層に用いることによりこの問題を改善している。
【０００８】
このように、高誘電率の厚膜誘電体層を用いることにより、下部電極層のパターンエッジの段差部や、製造工程で発生するゴミ等による薄膜絶縁体の欠陥を回避し、局所的な絶縁耐圧の低下により発光層の破壊が生じるといった問題を解決することができる。
【０００９】
しかしながら、厚膜誘電体層上に形成される発光層は数１００ｎｍと厚膜誘電体層の１／１００程度の厚さしか有していない。このため、厚膜誘電体層は発光層の厚み以下のレベルでその表面が平滑でなければならないが、通常の厚膜工程で作製された誘電体表面を十分平滑にすることは困難であった。
【００１０】
すなわち、厚膜誘電体層は本質的に粉体原料を用いたセラミックスで構成されるため、緻密に焼結させるためには通常３０〜４０％程度の体積収縮を生じる。通常のセラミックスが焼結時に３次元的に体積収縮して緻密化するのに対し、基板上に形成された厚膜誘電体層の場合、厚膜は基板に拘束されてているため、基板の面内方向には収縮できず、厚さ方向に１次元的にしか体積収縮できない。このため厚膜誘電体層の焼結は不十分なまま本質的に多孔質体となってしまう。さらに厚膜の表面粗さは、多結晶焼結体の結晶粒サイズ以下にはならないため、その表面はサブミクロンサイズ以上のの凹凸形状になる。
【００１１】
このように誘電体層の表面の欠陥、あるいは膜質が多孔質であることや凹凸形状であると、その上に蒸着法やスパッタリング法で形成される発光層が表面形状に追随して均一に形成する事が出来ない。このため、このような基板の非平坦部に形成された発光層部には効果的に電界を印加できないために、有効発光面積が減少することや、膜厚の局所的な不均一性から発光層が部分的に絶縁破壊して発光輝度の低下を生じる問題があった。さらに、膜厚が局所的に大きく変動するため、発光層に印加される電界強度が局所的に大きくばらつき、明確な発光電圧しきい値が得られないという問題があった。
【００１２】
このような問題を解決するために、下記特許文献６（特開平７−５０１９７公報）では、ニオブ酸鉛からなる厚膜誘電体表面にゾルゲル法によって形成されるチタン酸ジルコン酸鉛等の高誘電率層を積層し表面の平坦性を改善する事が開示されている。
【００１３】
しかしながら、下地となる厚膜誘電体層の表面性が十分に平坦でかつ高密度でなければ、前記のゾル−ゲル法を用いても十分な表面の平坦化は難しい。従来はＥＬ素子前駆体（基板上に、パターニングされた下部電極、誘電体層を積層したもの）の製造過程において、１００μｍ程度の大きさの異物混入等により欠陥が発生したものは廃棄されていた。なぜならば、そのような欠陥が発生した場合、発光層が均一に積層されず、非発光点となるからである。
【００１４】
異物混入に関しては、混入経路の遮断を徹底的に行うか、発生した場合は除去するのが一般的である。
【００１５】
ＥＬ素子前駆体の製造過程において、所謂スクリーン印刷など厚膜プロセスを用いる場合では、異物混入経路の遮断を完全に行うのは難しい。また除去しようとしても、印刷乾燥後の状態では軟らかい樹脂バインダーが介在しており、綿棒や樹脂スパーテル等を用いても大きなキズが入ってしまう。これら異物のほとんどは有機物であり、焼成後は焼失してしまうが、その痕には火山の噴火したような、爆発したような大きな痕跡が残ってしまう。
【００１６】
このような異物による欠陥を除去するため、焼成後基板表面全体を研磨除去する工程を加え、完全に研磨除去して平坦化するのは、高々数十ミクロン程度の誘電体層の膜厚から考えても実質的に不可能に近い。さらに、ゾルゲル平坦化層で表面性を向上させるプロセスにおいて、印刷乾燥後に各種処理をして大きな凹凸は除去できるが、焼成によるポア（大きさ数ミクロンの凹み、孔）は防げない。また焼成後の機械的研磨処理では、技術的に困難な点が多く、ムラ、キズや研磨材ペーストの汚染などの問題を解決するのは難しい。さらに、たとえ切削研磨加工自体が可能であっても、厚膜誘電体層の密度が十分に高くなければ、誘電体層内部の空孔部が表面に露出してしまう。
【００１７】
また、下記特許文献４（特開昭６４−６３２９２号公報）には、誘電体表面をスパッタエッチング法、サンドブラスト法で処理する手法が記載されている。スパッタエッチングやサンドブラストに関しては、真空装置使用によるタクト時間の増加や、ブラストによる誘電体層静電破壊の問題を解決しなければならない。結局、誘電体層焼成後の処理は行わずに、誘電体ゾルゲル液を使用して複数回塗布、焼成を繰り返し行って所望の表面性を実現させているのが現状である。このため、依然として欠陥のある基板が一定の割合で現れてしまい、これが歩留まりを低下させる大きな要因となっていた。
【００１８】
【特許文献１】
特開２００１−２５０６７７号公報
【特許文献２】
特開２００２−０６３９８７号公報
【特許文献３】
特開２００２−２８０１７３号公報
【特許文献４】
特開昭６４−６３２９２号公報
【特許文献５】
特公平７−４４０７２号公報
【特許文献６】
特開平７−５０１９７公報
【００１９】
【発明が解決しようとする課題】
本発明の目的は、誘電体印刷などにより巻込まれた塵、埃等の異物により生じた欠陥を、焼成後にその部分だけ処理することによって、発光異常点を防ぎ、歩留まりのよい複合基板の製造方法、複合基板、およびＥＬ素子を提供することである。
【００２０】
【課題を解決するための手段】
上記目的は、第一の誘電体層焼成後に欠陥部を検出し、表面から所定の高さの突起部分だけを除去することで達成される。処理は、例えば＃４０００以上の研磨フィルムで行う。
【００２１】
すなわち、上記目的は以下の本発明の構成により達成される。
（１）電気絶縁性を有する基板の一方の側に第１の電極層を形成する第１の工程と、
前記第１の電極層上に粉体または粒体状のセラミックス材料を用いた厚膜グリーンを形成し、この厚膜グリーンを焼成して厚膜絶縁体層を形成する第２の工程と、
焼成後前記厚膜絶縁体層の表面上に形成された凸部のみに、摩擦ヘッドを摺り合わせることで、前記凸部を除去する第３の工程と、
を有する複合基板の製造方法。
（２）前記第３の工程における凸部は異物混入により生じた欠陥部位であり、高さ１μｍ以上の凸部を有する上記（１）の複合基板の製造方法。
（３）前記摩擦ヘッドが、研削剤を含まない上記（１）または（２）の複合基板の製造方法。
（４）上記（１）〜（３）のいずれかの方法で複合基板を形成し、
さらに前記厚膜絶縁体層上に発光層を形成する第４の工程と、
前記発光層上に第２の電極層を形成する第５の工程と、
を有するＥＬ素子の製造方法。
（５）電気絶縁性を有する基板の一方の側に第１の電極層が形成され、前記第１の電極層上に粉体または粒体状のセラミックス材料を用いた厚膜グリーンを焼成した厚膜絶縁体層が形成されている複合基板の製造装置であって、
前記厚膜絶縁体層の表面上に形成された凸部のみに、摩擦ヘッドを摺り合わせることで前記凸部を除去する複合基板の製造装置。
（６）前記摩擦ヘッドが、研削剤を含まない上記（５）の複合基板の製造装置。
（７）上記（５）〜（６）の複合基板上にはさらに発光層および第２の電極が形成されるＥＬ素子の製造装置。
【００２２】
【発明の実施の形態】
本発明の複合基板における一実施形態は、電気絶縁性を有する基板上に、少なくとも電極層と厚膜法による厚膜グリーン層を有する複合基板前駆体を形成し、その後焼成して複合基板を得る複合基板の製造方法であって、焼成後の複合基板の異物混入により生じた欠陥部において、高さ１μｍ以上の凸部のみを研削除去するものである。
【００２３】
このような製造方法を用いることで、電気絶縁性を有する基板上に、少なくとも電極層と厚膜法による厚膜グリーン層を有する複合基板であって、焼成後の複合基板の異物混入により生じた欠陥部において、高さ１μｍ以上の凸部のみが研削除去されている複合基板を得ることができる。
【００２４】
このように、欠陥部において高さ１μｍ以上の凸部を除去することにより、この複合基板を用いてＥＬ素子を得た場合、ＥＬ発光欠陥を許容レベル以内に抑えることができ、今まで欠陥品として廃棄されていた基板も製品として再生することが可能となり、量産工程での歩留まりが飛躍的に向上する。
【００２５】
図４に本発明の方法により製造される複合基板、これを用いたＥＬ素子の基本構成を示す。本発明の方法により製造される複合基板は、電気絶縁性を有する基板１１上に、所定のパターンを有する下部電極層１２と、その上に厚膜法で形成された誘電体層１３とを有する。また、このような複合基板を有するＥＬ素子は、前記誘電体層１３上にゾルゲル平坦化層１４、薄膜絶縁体層１５、発光層１６、薄膜絶縁層１７、透明電極１８を有している。
【００２６】
このうち、ゾルゲル平坦化層１４、薄膜絶縁体層１５、薄膜絶縁体層１７は省略してもよいが、これらの層を備えることが好ましい。
【００２７】
下部電極層と上部透明電極層はそれぞれストライプ状に形成され、互いに直交する方向に配置される。この下部電極層と上部透明電極層をそれぞれ選択し、両電極の直交部の発光層に選択的に電圧を印加することによって特定画素の発光を得ることが可能である。
【００２８】
基板は電気絶縁性を有しその上に形成される下部電極層、誘電体層を汚染することなく、所定の耐熱強度を維持できるもので有れば特に限定されるものではない。
【００２９】
具体的な材料としては、アルミナ（Ａｌ_２Ｏ_３）、石英ガラス（ＳｉＯ_２）、マグネシア（ＭｇＯ）、フォルステライト（２ＭｇＯ・ＳｉＯ_２）、ステアタイト（ＭｇＯ・ＳｉＯ_２）、ムライト（３Ａｌ_２Ｏ_３・２ＳｉＯ_２）、ベリリア（ＢｅＯ）、ジルコニア（ＺｒＯ_２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等のセラミック基板や結晶化ガラスや、高耐熱ガラス等を用いてもよく、またホウロウ処理を行った金属基板等も使用可能である。
【００３０】
これらのなかでも特にアルミナ基板が好ましく、熱伝導性が必要な場合にはベリリア、窒化アルミニウム、炭化シリコン等が好ましい。基板材料として厚膜絶縁体層と同じ組成物を用いた場合、熱膨張の違いによる反り、剥がれ現象等を生じないので好ましい。
【００３１】
下部電極層は、複数のストライプ状のパターンを有するように形成され、その線幅が１画素の幅となりライン間のスペースは非発光領域となるため、極力ライン間のスペースを小さくしておくことが好ましく、目的とするディスプレイの解像度にもよるが、例えば線幅２００〜５００μｍ、スペース２０μｍ程度が必要である。
【００３２】
下部電極層の材料としては、高い導電性が得られ、かつ誘電体層形成時にダメージを受けず、さらに厚膜絶縁体層や発光層と反応性が低い材料が好ましい。このような下部電極層材料としては、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ、Ａｇ等の貴金属や、Ａｕ−Ｐｄ、Ａｕ−Ｐｔ、Ａｇ−Ｐｄ，Ａｇ−Ｐｔ等の貴金属合金や、Ａｇ−Ｐｄ−Ｃｕ等の貴金属を主成分とし非金属元素を添加した電極材料が誘電体層焼成時の酸化雰囲気に対する耐酸化性が容易に得られるため好ましい。また、ＩＴＯやＳｎＯ_２（ネサ膜）、ＺｎＯ−Ａｌ等の酸化物導電性材料を用いてもよく、あるいは、Ｎｉ，Ｃｕ等の卑金属を用い、厚膜絶縁体層を焼成するときの酸素分圧をこれらの非金属が酸化されない範囲に設定して用いることもできる。
【００３３】
下部電極層の形成方法としては、スクリーン印刷法で直接パターンに印刷せず、全面に形成し、焼成後、通常のフォトリソグラフィーの手法を用いてエッチングで形成してもよいい。また、電極層の形成方法として、印刷法に限る必要はなく、スパッタ法、蒸着法、めっき法等の公知の技術を用いればよい。
【００３４】
上記の複合基板前駆体は、通常の厚膜法により製造することができる。すなわち、例えばＡｌ_２Ｏ_３や結晶化ガラスなどの電気絶縁性を有するセラミック基板上に、ＰｄやＡｇ／Ｐｄのような導体粉末にバインダーや溶媒を混合して作製された電極ペーストを、スクリーン印刷法等により所定のパターンに印刷する。
【００３５】
この電極層を、例えばベルト炉にて大気中で８００〜９００℃（８５０℃）、１０〜２０分（１５分）程度焼成することにより、電極層が形成される。
【００３６】
次いで、その上に粉末状の誘電体材料に、必要によりバインダーと溶媒を混合して作製された厚膜ペーストを同様にスクリーン印刷法により印刷し、厚膜グリーン層を形成する。あるいは、厚膜ペーストをキャスティング成膜することによりグリーンシートを形成し、これを電極上に積層してもよい。
【００３７】
焼成に先立って、基板表面の大きな凹凸を均すために、特開２００１−２５０６７７号公報に記載された機械的プレス法や、特開２００２−０６３９８７号公報に記載された温間静水圧プレス法による平坦化処理処理を行うことが望ましい。
【００３８】
金型等を用いた機械的プレスによる場合、複合基板前駆体に加圧処理を施し、表面を平滑化する。加圧の方法として、大面積の金型を用いて複合基板をプレスする方法や、複合基板上の厚膜絶縁体層にロールを強く押しつけ、ロールの回転とともに複合基板を移動させる方法などが考えられる。加圧圧力としては、１０〜５０００トン／ｍ^２程度が好ましい。
【００３９】
また、冷間／温間静水圧プレスを行う場合には、室温から３００℃以下の温度で、圧力５００〜６０００ｋｇ／ｃｍ^２、特に１０００〜４０００ｋｇ／ｃｍ^２が好ましい。加圧時間としては、予定圧力到達後の保持時間にして１〜３０分間程度加圧すればよい。
【００４０】
以上のようにして形成された厚膜グリーン層を、所定の時間と温度で乾燥した後、焼成する。
【００４１】
厚膜グリーンの焼成条件は、その材料およびバインダーの種類に応じて適量決定すればよいが、通常、脱バインダー処理として、酸化性雰囲気中で３５０〜５００℃にて５分〜１０時間程度、脱バインダー処理後の焼成条件として６５０〜１２００℃程度である。焼成温度が前記範囲未満であると、緻密化が不十分であり、前記範囲を超えると、電極層や基板との反応が起こりやすくなる。また、焼成時の温度保持時間は５分から１時間程度が好ましい。
【００４２】
厚膜グリーン層が形成された基板を焼成した後、表面を観察して欠陥を検出する。欠陥が観察された場合、その大きさと、深さ、さらに欠陥の周縁部に形成される凸部の高さを評価する。
【００４３】
ここで、欠陥の形成原因について、例えば、図１に示すように、厚膜グリーン基板１に、繊維屑等のゴミ２が付着した場合について検討を行う。なお、図１は厚膜グリーン基板のゴミ付着部を示す一部概略断面図である。ゴミなどの異物２が厚膜グリーン１上に付着すると、図２に示すように表面張力と、毛細管現象により、異物の周囲を包み込むように厚膜グリーン形成材料が盛り上がり、凸部３ａを形成する。その後、この異物２が付着したまま厚膜グリーンを焼成すると、異物２の燃焼によって異物２の付着していた底部分の誘電体材料が吹き飛ばされ、凹部を形成する。このため、図３に示すように、周囲が凸部３ａで囲まれた凹部３ｂからなる欠陥３が形成されることとなる。
【００４４】
また、図２の状態の後、焼成前に冷間／温間静水圧プレス等のプレスにより平坦化処理する場合がある。この場合には、異物が厚膜グリーン内にほぼ埋没するため、焼成後、異物の燃焼により爆発したような痕跡を生じた場合、凹部はより大きな欠陥として残る。
【００４５】
この欠陥３は、さらにその上にゾルゲル法、あるいはこれに近似した溶液塗布焼成法により形成される平坦化層によっては十分に平坦化することができない。特に、凸部３ａの高さが所定の高さ以上、具体的には１μｍ以上、特に２μｍ以上の高さのものでは発光欠陥を生じてしまう。一方、本発明者らの検討によれば、凹部３ｂにも平坦化層、ＥＬ構成層である発光層等が形成されて、発光を生じることが確認されている。このため、凸部３ａを適切に処理することで、欠陥３が生じた基板を十分に修復することができる。
【００４６】
本発明における欠陥修復方法としては、発見された欠陥周囲の凸部、特に高さ１μｍ以上の凸部を研削して、高さ１μｍ未満、特に０．５μｍ以下とすることにより行われる。ここで、凸部の高さとは、基板の平均表面となる位置から基板上に突出している部分の高さをいう。なお、ＪＩＳに規定される最大高さＲｍａｘとしてもよい。
【００４７】
欠陥検出方法としては、基板表面を光学顕微鏡あるいは拡大レンズの装着されたＣＣＤカメラと、ディスプレイ等を用いて目視により検出することができるが、量産工程ではこれに代えて画像処理装置により検出するようにしてもよい。
【００４８】
研削方法としては、研磨フィルムや、研磨剤ないし研削剤を用いないバフ研削等により行うことができるが、これらの方法に限定されるものではなく、これと等価な手法であれば本発明を応用することが可能である。バフがけに研磨剤ないし研削剤を用いないのは、研磨剤・研削剤が基板に残存して汚染するのを防止するためである。
【００４９】
研磨フィルムは、ＰＥＴ（ポリエチレンテレフタレート）等の樹脂基材上に、炭化珪素、酸化アルミニウム、酸化クロム、酸化鉄、ダイヤモンド、酸化セリウム等の研磨剤を担持させたものであり、通常、研磨剤の粒径によりフィルムの目の粗さ（メッシュ）が決められている。また、基材の厚さは特に限定されるものではないが、通常１０〜１００μｍ程度である。その形状も、シート状、ディスク状、ロール状等があり、必要に応じて使い分けられている。
【００５０】
本発明で用いることのできる研磨フィルムは、例えば日本マイクロコーティング（株）社製のものが挙げられ、研磨剤粒度３μｍの＃４０００〜研磨剤粒度０．２μｍの＃２００００までが好ましく、特に研磨剤粒度０．５μｍの＃１００００〜研磨剤粒度０．３μｍの＃１５０００が好ましい。
【００５１】
研磨フィルムは、例えばそのまま直に手に持つか、あるいは面出しのされた押圧治具に取り付けて、手作業で研削する手法に用いることができる。この他、各種研磨機構を応用して利用することができる。例えば、テープ方式においては、コンタクトロールを用い、このコンタクトロール側から被工作物に押圧するバックアップ方式と、コンタクトロールの対向方向から押圧するエアーナイフ方式とがある。さらに、研削作業自体にも、コンタクトロール自体を正／逆方向に交互に回動させるスピンドル方式や、コンタクトロールを軸方向に左右に揺動ないし摺動するオーシュレーション方式、さらに、大型のドラムにテープを供給し、このドラムを回転させることにより研削を行うドラム式などがある。
【００５２】
本発明では局所的な修正作業を行うため、特に手作業、あるいはスピンドル、オーシュレーション方式が好ましい。
【００５３】
バフ処理の方法としては、一般に金属部品、半導体部品の仕上げ研磨等に用いるバフ研磨に近似した手法を用いることが望ましい。バフ部材としてはフェルトや綿布等を円筒や円盤状に成形したバフ部材を高速回転させ、焼結後の誘電体層上の欠陥部位に、所定の圧力で圧接させながらバフがけすればよい。
【００５４】
バフ処理の条件としては、用いるバフ部材の種類にもよるが、例えばフェルト、綿布等を円盤状や円筒状に成形したバフ部材を用いる場合、押圧時の圧力：０．１〜１ｋｇ／ｃｍ^２、線速度：５〜５０ｍ／ｓｅｃ程度である。なお、バフ部材の大きさとしては、円筒状に成形したもので、直径５〜３０ｃｍ程度である。
【００５５】
研削処理は、誘電体層欠陥部位の平坦化、平滑化を目的とし行われるものであり、その平均膜厚を変化させない程度に処理することが好ましい。すなわち、基板平均面以下の深さまで研削するのではなく、欠陥部位における凸部を除去しうる程度とすればよい。
【００５６】
ここで、本発明方法に用いられる複合基板、ＥＬ素子の製造装置について説明する。図５は、本発明装置の第１の態様を示した外観斜視図である。この例では、円筒状の摩擦ヘッド２１の端面、つまり円盤状の面を用いて処理を行う装置を示している。この端面は、被加工面となる基板に対して平行となるように配置されている。また、この摩擦ヘッドの少なくとも基板と接触する面には砥粒等の研磨剤は含まなくてよいが、砥粒を含有するものの方が欠陥部位における凸部を短時間で処理できる。ただし、砥粒による汚染に配慮し、砥粒の脱落のないものにすることが望ましい。
【００５７】
図５において、ｘ−ｙ方向に移動可能なｘ−ｙテーブル２０上に複合基板１０が固定されている。この複合基板１０の表面には、回転可能な支持軸２２に支持された摩擦ヘッド２１が矢印ｃ方向に回転しながら押圧される。このため、摩擦ヘッド２１と凸部を有する基板表面とが摺り合わされ、複合基板１０表面の凸部は研削されるようにして平坦化される。なお、支持軸２２は図示しない回転機構に接続され、摩擦ヘッド２１を所定の回転数で回転させるとともに、基板１０に対して一定の圧力で押圧できるようになっている。また、必要に応じて摩擦ヘッド自体が基板に対してｘ−ｙ方向に自在に移動できるようにしてもよい。
【００５８】
平坦化処理に当たっては凸部のみを効果的に平坦化処理できるように、ｘ−ｙテーブルが駆動されるが、上記のように摩擦ヘッド２１を移動させてもよいし、両者を相互に移動させるようにしてもよい。
【００５９】
図６は本発明装置の第２の態様を示した概略側面図である。この例では、円筒状の摩擦ヘッド２１の周面を用いて処理を行う装置を示している。また、この摩擦ヘッドの少なくとも基板と接触する面には砥粒等の研磨剤は含まなくてもよいが、と粒を含有するものの方が欠陥部位における凸部を短時間で処理できる。ただし、砥粒による汚染に配慮し、砥粒の脱落に配慮することが望ましい。
【００６０】
図６において、ｙ方向に移動可能なテーブル２０ａ上に複合基板１０が固定されている。この複合基板１０の表面には、外枠２４に支持された摩擦ヘッド２１が矢印ｃ方向に回転しながら押圧される。この場合も、摩擦ヘッドの周面と基板表面とが摺り合わされ、複合基板１０表面の凸部は研削されるようにして平坦化される。
【００６１】
なお、外枠２４は支持軸２２を介して駆動装置２３に固定されていて、図示しない動力伝達装置により、摩擦ヘッド２１を所定の回転数で回転させるとともに、基板１０に対して一定の圧力で押圧できるようになっている。また、図示例では摩擦ヘッド２１の幅は、基板１０の幅と略同一であるように表現されているが、凸部の大きさに合わせたものとすればよい。テーブル２０はｙ方向の移動のみ行えばよいようになっているが、摩擦ヘッド２１の大きさにより、テーブルをｘ−ｙ方向に移動させてもよい。また、矢印ｄで示すようように、支持軸２２を左右に回動させることで、平坦化ムラを少なくすることもできる。
【００６２】
これらの装置は平坦化処理を行うための機構の一例を示したにすぎず、上記方法を実現可能なものであれば図示例の構造に規制されるものではない。
【００６３】
焼成後、上記処理を行い、さらにＰＺＴ等の誘電体平坦化層を、ゾルゲル法や、溶液塗布焼成法により形成し、表面を平坦化させるとさらに効果的である。この場合、通常のゾルゲル法により平坦化してもよいが、プロパンジオールなどのジオール類（ＯＣ（ＣＨ_２）_ｎＯＨ）の溶媒中に金属化合物を溶解させることにより作製されるものが好ましい。金属化合物原料として、金属アルコキシドがゾルゲル溶液作製にはよく用いられるが、金属アルコキシドは加水分解しやすいので、高密度溶液を作製する場合、原料の析出沈殿や溶液の同化を防ぐためにアセチルアセトネート化合物およびその誘導体を用いるのが好ましい。
【００６４】
ゾルゲル平坦化層の膜厚としては、０．１〜５μｍ、特に０．５μｍ以上が好ましい。本発明によれば、欠陥部位の凸部の高さを規制しているので、ゾルゲル平坦化層の膜厚が２μｍ以下、特に１μｍ以下の比較的薄い場合でも効果があることが解っている。
【００６５】
厚膜絶縁体層は、高誘電率でかつ高耐圧であることが必要であり、さらに基板の耐熱性を考慮して低温焼成可能な物質であることが要求される。
【００６６】
厚膜絶縁体層を構成する材料としては、特に限定されるものではなく、種々の誘電体材料を用いてよいが、例えば高誘電率系誘電体材料である、ペロブスカイト系強誘電体材料、すなわちチタン酸系複合酸化物（ＢａＴｉＯ_３，ＰＺＴ等）や、複合ペロブスカイト型リラクサー強誘電体（ＰＭＮ，ＰＷＮ，ＰＦＷ等）、やタングステンブロンズ系強誘電体材料（ＰＢＮ，ＳＢＮ）等や、これらの複合材料が、高誘電率が得られるため、特にＥＬ素子への応用に適している。
【００６７】
厚膜ペーストの有機バインダーとしては、特に限定されるものではなく、セラミックス材のバインダーとして一般的に使用されているものの中から、適宜選択して使用すればよい。このような有機バインダーとしては、エチルセルロース、アクリル樹脂、ブチラール樹脂等が挙げられ、溶剤としては、α−ターピネオール、ブチルカルビトール、ケロシン等が挙げられる。ペースト中の有機バインダーおよぴ溶剤の含有量は、特に限定されるものではなく、通常使用されている量、例えば有機バインダー１〜５質量％、溶剤１０〜５０質量％程度とすればよい。
【００６８】
さらに、厚膜ペースト中には、必要に応じて各種分散材、可塑剤、絶縁体等の添加物が含有されていてもよい。
【００６９】
厚膜絶縁体層の抵抗率としては、１０^８ Ω・ｃｍ以上、特に１０^１０〜１０^１８ Ω・ｃｍ程度である。
【００７０】
また、比較的高い誘電率を有する物質であることが好ましく、その誘電率εとしては、好ましくはε＝１００〜１００００程度である。膜厚としては、１００μｍ以下、特に５〜５０μｍが好ましく、さらには１０〜４０μｍが好ましい。
【００７１】
本発明の複合基板は、その上に発光層、他の絶縁層、他の電極層等の機能性膜を形成することにより、ＥＬ素子とすることができる。特に本発明の複合基板の厚膜絶縁体層に高誘電率材料を用いることで、良好な特性のＥＬ素子を得ることができる。本発明の複合基板は焼結材料であるため、機能性膜である発光層を形成した後に加熱処理を行うようなＥＬ素子にも適している。
【００７２】
本発明の複合基板を用いてＥＬ素子を得るには、誘電体層上に薄膜絶縁体層／発光層／薄膜絶縁体層／透明電極層の順で形成すればよい。
【００７３】
発光層の材料としては、例えば、月刊ディスプレイ ’９８４月号最近のディスプレイの技術動向田中省作ｐ１〜１０に記載されているような材料を挙げることができる。具体的には、赤色発光を得る材料として、ＺｎＳ、Ｍｎ／ＣｄＳＳｅ等、緑色発光を得る材料として、ＺｎＳ：ＴｂＯＦ、ＺｎＳ：Ｔｂ等、青色発光を得るための材料として、ＳｒＳ：Ｃｅ、（ＳｒＳ：Ｃｅ／ＺｎＳ）ｎ、Ｃａ_２Ｇａ_２Ｓ_４：Ｃｅ、Ｓｒ_２Ｇａ_２Ｓ_４：Ｃｅ等を挙げることができる。
【００７４】
また、白色発光を得るものとして、ＳｒＳ：Ｃｅ／ＺｎＳ：Ｍｎ等が知られている。
【００７５】
これらのなかでも、上記ＩＤＷ（ＩｎｔｅｒｎａｔｉｏｎａｌＤｉｓｐｌａｙＷｏｒｋｓｈｏｐ）’９７Ｘ．Ｗｕ ”ＭｕｌｔｉｃｏｌｏｒＴｈｉｎ−ＦｉｌｍＣｅｒａｍｉｃＨｙｂｒｉｄＥＬＤｉｓｐｌａｙｓ” ｐ５９３ｔｏ５９６で検討されている、ＳｒＳ：Ｃｅの青色発光層を有するＥＬに本発明を適用することにより特に好ましい結果を得ることができる。
【００７６】
発光層の膜厚としては、特に制限されるものではないが、厚すぎると駆動電圧が上昇し、薄すぎると発光効率が低下する。具体的には、蛍光材料にもよるが、好ましくは１００〜２０００ｎｍ、特に３００〜１５００ｎｍ程度である。
【００７７】
発光層の形成方法は、気相堆積法を用いることができる。気相堆積法としては、スパッタ法や蒸着法等の物理的気相堆積法や、ＣＶＤ法等の化学的気相堆積法を挙げることができる。
【００７８】
また、特に上記ＩＤＷに記載されているように、ＳｒＳ：Ｃｅの発光層を形成する場合には、Ｈ_２Ｓ雰囲気下、エレクトロンビーム蒸着法により形成すると、高純度の発光層を得ることができる。
【００７９】
発光層の形成後、好ましくは加熱処理を行う。加熱処理は、基板側から電極層、絶縁層、発光層と積層した後に行ってもよいし、基板側から電極層、絶縁層、発光層、絶縁層、あるいはこれに電極層を形成した後にキャップアニールしてもよい。通常、キャップアニール法を用いることが好ましい。熱処理の温度は、好ましくは３００〜基板の焼結温度、より好ましくは４００〜９００℃程度、処理時間は１０〜６００分、特に１０〜１８０分程度である。アニール処理時の雰囲気としては、大気雰囲気中、Ｎ_２、Ａｒ、Ｈｅ雰囲気中で行うことができる。また、６００℃以上の高温で処理を行う場合には、Ｎ_２、Ａｒ、Ｈ_２等の不活性ガス雰囲気が好ましい。
【００８０】
発光層の上下に形成される上部または下部薄膜絶縁体層は、前記したように省略してもよいがこれを有することが好ましい。
【００８１】
この薄膜絶縁体層は、その機能として発光層と厚膜絶縁体層との間の界面の電子状態を調節し発光層への電子注入を安定化、効率化する事と、この電子状態が発光層の両面で対象的に構成することにより交流駆動時の発光特性の正負対称性を改善することが主要な目的であり、発光層誘電体層の役割である絶縁耐圧を保持する機能を考慮する必要はないため膜厚は小さくてよい。
【００８２】
この薄膜絶縁体層は抵抗率として、１０^８Ω・ｃｍ以上、特に１０^１０〜１０^１８Ω・ｃｍ程度が好ましい。また、比較的高い比誘電率を有する物質であることが好ましく、その比誘電率εとしては、好ましくはε＝３以上である。この薄膜絶縁体層の構成材料としては、例えば酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ）、酸化タンタル（Ｔａ_２Ｏ_５）、酸化イットリウム（Ｙ_２Ｏ_３）、ジルコニア（ＺｒＯ_２）、シリコンオキシナイトライド（ＳｉＯＮ）、アルミナ（Ａｌ_２Ｏ_３）、等を用いることができる。また、薄膜絶縁体層を形成する方法としては、スパッタ法や蒸着法、ＣＶＤ法を用いることができる。また、薄膜絶縁体層の膜厚としては、好ましくは１０〜１０００ｎｍ、特に好ましくは２０〜２００ｎｍ程度である。
【００８３】
透明電極層は膜厚０．２μｍ〜１μｍのＩＴＯやＳｎＯ_２（ネサ膜）、ＺｎＯ−Ａｌ等の酸化物導電性材料等が用いられる。透明電極層の形成方法としては、スパッタ法のほか蒸着法等の公知の技術を用いればよい。
【００８４】
なお、上記した薄膜ＥＬ素子は単一発光層のみを有するが、本発明の薄膜ＥＬ素子は、このような構成に限定されるものではなく、膜厚方向に発光層を複数積層しても良いし、マトリックス状にそれぞれ種類の異なる発光層（画素）を組み合わせて平面的に配置するような構成としてもよい。
【００８５】
本発明の薄膜ＥＬ素子は、焼成により得られる基板材料を用いることにより、高輝度の青色発光が可能な発光層も容易に得られ、しかも、発光層が積層される厚膜絶縁体層の表面が平坦、平滑であるため、高性能、高精細のカラーディスプレイを構成することもできる。また、比較的製造工程が容易であり、製造コストを低く抑えることができる。そして、効率の良い、高輝度の青色発光が得られることから、白色発光の素子としてカラーフィルターと組み合わせてもよい。
【００８６】
カラーフィルター膜には、液晶ディスプレイ等で用いられているカラーフィルターを用いればよいが、ＥＬ素子の発光する光に合わせてカラーフィルターの特性を調整し、取り出し効率、色純度を最適化すればよい。
【００８７】
本発明の薄膜ＥＬ素子は、通常、パルス駆動、交流駆動され、その印加電圧は、５０〜３００Ｖ程度である。
【００８８】
なお、上記例では、複合基板の応用例として、薄膜ＥＬ素子について記述したが、本発明の複合基板はこのような用途に限定されるものではなく、種々の電子材料等に適用可能である。例えば、薄膜／厚膜ハイブリツド高周波用コイル素子等への応用が可能である。
【００８９】
【実施例】
次に、実施例により本発明をより具体的に説明する。以下の実施例で用いたＥＬ構造体は、複合基板の誘電体層表面に、薄膜法により下部絶縁層、発光層、上部絶縁層、上部電極を順次積層した構造を持つものである。
【００９０】
〔実施例１〕
まず、下部電極としてレジネート金ペースト（ヘラウスＲＰ２００３／２３７−２２％）ぺーストを、９６％Ａｌ_２Ｏ_３基板上に１．５ｍｍ幅、ギャップ０．５ｍｍのストライプ状のパターンに印刷し、１１０℃で数分間乾燥を行った後、８５０℃で１５分焼成を行い、膜厚１μｍの金電極を形成した。
【００９１】
この下部電極が形成された基板上に、さらにスクリーン印刷法により誘電体ペーストを印刷し、厚膜グリーンを形成した。
【００９２】
厚膜ペーストとしては、下記の誘電体ペーストを準備した。
【００９３】
誘電体ペーストは平均粒径が約０．２〜０．３μｍのＰｂ（Ｍｇ_１／３Ｎｂ_２／３）Ｏ_３ −ＰｂＴｉＯ_３粉末原料に焼結助剤としてＰｂＯ−ＣｕＯを約７ｗｔ％添加したものを用い、バインダーとして、エチルセルロース（平均分子量２０，０００）５ｗｔ％と溶媒としてα−ターピネオール３０〜５０ｗｔ％、不飽和脂肪酸系分散剤０．５ｗｔ％、フタル酸エステル系可塑剤２ｗｔ％混合することにより作製した。
【００９４】
これらの誘電体ペーストを、前記の電極のパターンを印刷焼成した基板上に４回印刷、乾燥を繰り返し最終的な焼成後で約２０μｍの膜厚となるように厚膜グリーンを形成した。
【００９５】
印刷乾燥後、これら全体の構造をＣＩＰ（冷間静水圧プレス）にて、温度２５℃、圧力５００〜６０００ｋｇ／ｃｍ^２の条件下で１分間加圧した。
【００９６】
平坦化処理後、厚膜グリーンが形成された基板はベルト炉を用い、十分な空気を供給した雰囲気で８５０℃−２０ｍｉｎの焼成を行った。
【００９７】
この基板に、溶液塗布焼成法を用いて表面平坦化誘電体層であるＰＺＴ誘電体層を形成した。溶液塗布焼成法による誘電体層の形成方法として、以下の方法で作製したゾルゲル液をＰＺＴ前駆体溶液として基板にスピンコーティング法にて塗布し、７００℃で１５分間焼成した。
【００９８】
基本的なゾルゲル液の作製方法は、８．４９ｇの酢酸鉛三水和物と４．１７ｇの１，３プロパンジオールを約２時間、加熱攪拌し、透明な溶液を得た。これとは別に、３．７０ｇのジルコニウム・ノルマルプロポキシド７０ｗｔ％１−プロパノール溶液と、１．５８ｇのアセチルアセトンを乾燥窒素雰囲気中で３０分間加熱攪拌し、これに３．１４ｇのチタニウム・ジイソプロポキシド・ビスアセチルアセトネート７５ｗｔ％２−プロパノール溶液と、２．３２ｇの１，３プロパンジオールを加え、更に２時間加熱攪拌した。これら２つの溶液を８０℃で混合し、乾燥窒素雰囲気中で２時間加熱攪拌し、褐色透明な溶液を作製した。この溶液を１３０℃で数分間保持することにより副生成物を取り除き、さらに３時間加熱攪拌することによりＰＺＴ前駆体溶液を作製した。
【００９９】
この前駆体溶液を、ｎ−プロパノールを用いて希釈して濃度調整を行い、スピンコーティングにより塗布し、焼成して前記厚膜上に膜厚０．７μｍ厚のＰＺＴ層を形成した。
【０１００】
なお、この条件で形成されたＰＺＴ膜単独の比誘電率は６００であり、誘電体層と溶液塗布焼成法によるＰＺＴ層の積層構造での誘電率は約３０００であった。
【０１０１】
ＥＬ素子は、上記で作製された誘電体複合基板上に、スパッタリング法として薄膜絶縁層であるＳｉ_３Ｎ_４薄膜を約５００Å形成後、基板を２００℃に加熱した状態でＭｎをドープしたＺｎＳターゲットを用い、ＺｎＳ蛍光体薄膜を厚さ０．７μｍとなるよう電子ビーム蒸着法により形成し、真空中５００℃で１０分間熱処理した。次に、第２絶縁層としてＳｉ_３Ｎ_４薄膜約５００Ａと第２電極としてＩＴＯ薄膜を０．５μｍスパッタリング法により順次形成することによりＥＬ素子とした。
【０１０２】
上記ＥＬ素子前駆体における誘電体層製造過程において、直径換算で５０μｍ程度の繊維状の有機物異物が混入してしまったパネルを抽出した。抽出方法は、光学顕微鏡にて基板表面を検査し、直径換算で５０μｍ以上の異物による欠陥部位のあるものを抽出した。
【０１０３】
焼成後に＃１００００ラッピングフィルムで１μｍ以上の高さの突起部だけを除去するように数回擦るように処理した。このとき、突起の高さは最大で２〜３μｍ程度の部分も認められた。その結果、凸部の高さはＪＩＳ規定による最大高さＲｍａｘ（以下Ｒｍａｘ）で１μｍ未満にまで減少した。
【０１０４】
このＥＬ素子前駆体を使用して上記のようにＥＬ素子を作成し、発光レベルを確認した。発光特性は、得られた素子構造の印刷焼成電極、ＩＴＯ透明電極から電極を引き出し、７５Ｈｚのパルス幅１００μｓの電界を印加して測定した。発光輝度は２００Ｖで１０００ｃｄ／ｍ^２程度であった。
【０１０５】
欠陥個所周辺のキズも低輝度時に輝線となったが、実用上問題ない発光レベルと判断できた。
【０１０６】
〔実施例２〕
実施例１において、有機物異物が混入してしまったパネルを、焼成後に＃４０００ラッピングフィルムで１μｍ以上の高さの突起部だけを除去するように数回擦るように処理した。このとき、突起の高さは最大で２〜３μｍ程度の部分も認められた。その結果、凸部の高さはＲｍａｘで１μｍ未満にまで減少した。
【０１０７】
このＥＬ素子前駆体を使用してＥＬ素子を作成し、発光レベルを確認した。欠陥個所周辺のキズも低輝度時に輝線となったが、実用上問題ない発光レベルと判断できた。
【０１０８】
〔実施例３〕
実施例１において、有機物異物が混入してしまったパネルを、研磨剤を使用しないバフ研磨で１μｍ以上の高さの突起部だけを除去するように処理した。このとき、突起の高さは最大で２〜３μｍ程度の部分も認められた。具体的なバフ研磨条件は、フェルトを主体とした回転ポリッシングディスク：直径１０ｍｍ、長さ２０ｍｍを用い、回転数１００００ｒｐｍ、線速度５〜５０ｍ／ｓ、圧力０．１〜１ｋｇｆ／ｃｍ^２の条件で数秒軽く押し当て誘電体欠陥部表面の凸部分を研削処理した。その結果、凸部の高さはＲｍａｘで１μｍ未満にまで減少した。
【０１０９】
このＥＬ前駆体を使用してＥＬ素子を作成し、発光レベルを確認した。実用上問題ない発光レベルと判断できた。
【０１１０】
〔比較例１〕
実施例１において、有機物異物が混入してしまったパネルを、何も処理せずにＥＬ素子を作成した。このとき、異物の痕跡による突起の高さは最大で１０μｍ以上の部分も認められた。
【０１１１】
この素子を駆動して発光させたところ、有機物の痕跡部分の周縁部がリング状に非発光部位として明らかに認識でき、実用上問題のある発光欠陥レベルであることがわかった。
【０１１２】
〔比較例２〕
実施例１において、溶液塗布焼成法による第二の誘電体層製造過程において、有機物異物が混入してしまったパネルを、焼成後に＃１００００ラッピングフィルムで１μｍ以上の高さの突起部だけを除去するように数回擦るように処理した。このとき、突起の高さは最大で１０μｍ以上の部分も認められた。その結果、凸部の高さはＲｍａｘで１μｍ未満にまで減少した。
【０１１３】
このＥＬ前駆体を使用してＥＬ素子を作成し、発光レベルを確認した。思ったような効果は得られず、実用上問題のあるレベルであった。
【０１１４】
本発明は、工程上、厚膜グリーンの焼成後に処理されるため、実際上問題となっている対象物の多くに効果がある。繊維屑などの異物である場合には、特に有効である。本発明のよる歩留まり向上率は１０％以上であった。
【０１１５】
以上の結果から、本発明によれば、欠陥が生じたＥＬ複合基板でも、発光特性上問題のないレベルにまで修復できることがわかる。また、研削処理は溶液塗布焼成法による平坦化層形成前の焼成基板に行うことが効果的であることがわかる。
【０１１６】
【発明の効果】
以上のように本発明によれば、従来にない簡単かつ低コストに厚膜絶縁体層の表面を平坦化し、薄膜発光素子に応用した場合に高い表示品質が得られる複合基板と、これを用いた薄膜ＥＬ素子の製造方法、製造装置を提供することができる。
【図面の簡単な説明】
【図１】複合基板に付着した異物の状態を示す概略断面図である。
【図２】複合基板に付着した異物の状態を示す概略断面図である。
【図３】複合基板に付着した異物の状態を示す概略断面図である。
【図４】ＥＬ素子の基本構成を示した概略断面図である。
【図５】本発明装置の第１の態様を示す外観斜視図である。
【図６】本発明装置の第２の態様を示す概略正面図である。
【符号の説明】
１基板
２異物
３欠陥
３ａ凸部
３ｂ凹部（底部）
１１基板
１２下部電極層
１３厚膜絶縁体層
１４ゾルゲル平坦化層
１５薄膜絶縁体層
１６発光層
１７薄膜絶縁層
１８透明電極
２０ｘ−ｙテーブル
２０ａテーブル
２１摩擦ヘッド

Claims

電気絶縁性を有する基板の一方の側に第１の電極層を形成する第１の工程と、
前記第１の電極層上に粉体または粒体状のセラミックス材料を用いた厚膜グリーンを形成し、この厚膜グリーンを焼成して厚膜絶縁体層を形成する第２の工程と、
焼成後前記厚膜絶縁体層の表面上に形成された凸部のみに、摩擦ヘッドを摺り合わせることで、前記凸部を除去する第３の工程と、
を有する複合基板の製造方法。
前記第３の工程における凸部は異物混入により生じた欠陥部位であり、高さ１μｍ以上の凸部を有する請求項１の複合基板の製造方法。
前記摩擦ヘッドが、研削剤を含まない請求項１または２の複合基板の製造方法。
請求項１〜３のいずれかの方法で複合基板を形成し、
さらに前記厚膜絶縁体層上に発光層を形成する第４の工程と、
前記発光層上に第２の電極層を形成する第５の工程と、
を有するＥＬ素子の製造方法。
電気絶縁性を有する基板の一方の側に第１の電極層が形成され、前記第１の電極層上に粉体または粒体状のセラミックス材料を用いた厚膜グリーンを焼成した厚膜絶縁体層が形成されている複合基板の製造装置であって、
前記厚膜絶縁体層の表面上に形成された凸部のみに、摩擦ヘッドを摺り合わせることで前記凸部を除去する複合基板の製造装置。
前記摩擦ヘッドが、研削剤を含まない請求項５の複合基板の製造装置。
請求項５〜６の複合基板上にはさらに発光層および第２の電極が形成されるＥＬ素子の製造装置。