JP2004350471A - 電圧分圧回路 - Google Patents
電圧分圧回路 Download PDFInfo
- Publication number
- JP2004350471A JP2004350471A JP2003147753A JP2003147753A JP2004350471A JP 2004350471 A JP2004350471 A JP 2004350471A JP 2003147753 A JP2003147753 A JP 2003147753A JP 2003147753 A JP2003147753 A JP 2003147753A JP 2004350471 A JP2004350471 A JP 2004350471A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor switches
- output
- current limiting
- voltage dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
Landscapes
- Magnetic Resonance Imaging Apparatus (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
【課題】比較的簡単な構成で高精度に分割した直流電圧を出力することができるようにした電圧分圧回路を提供する。
【解決手段】直流電圧源Ｖ０の上下端子間に、それぞれ逆並列接続したダイオードＤ１，Ｄ２を有する二つの直列接続した半導体スイッチＳｄ１，Ｓｄ２と、それぞれ逆並列接続したダイオードＤ３，Ｄ４を有する二つの直列接続した半導体スイッチＳｄ３，Ｓｄ４と、所望の電圧比で出力電圧を分割するように接続した分圧コンデンサＣｄ１，Ｃｄ２を接続し、半導体スイッチＳｄ１，Ｓｄ２の中点ａと分圧コンデンサＣｄ１，Ｃｄ２の中点ｃ間を電圧制限素子Ｌｄ１を介して接続し、半導体スイッチＳｄ３，Ｓｄ４の中点ｂと分圧コンデンサＣｄ１，Ｃｄ２の中点ｃ間を電圧制限素子Ｌｄ２を介して接続し、これら電圧制限素子Ｌｄ１，Ｌｄ２であるインダクタを共通の鉄心２３に巻回して形成した。
【選択図】 図１１
【解決手段】直流電圧源Ｖ０の上下端子間に、それぞれ逆並列接続したダイオードＤ１，Ｄ２を有する二つの直列接続した半導体スイッチＳｄ１，Ｓｄ２と、それぞれ逆並列接続したダイオードＤ３，Ｄ４を有する二つの直列接続した半導体スイッチＳｄ３，Ｓｄ４と、所望の電圧比で出力電圧を分割するように接続した分圧コンデンサＣｄ１，Ｃｄ２を接続し、半導体スイッチＳｄ１，Ｓｄ２の中点ａと分圧コンデンサＣｄ１，Ｃｄ２の中点ｃ間を電圧制限素子Ｌｄ１を介して接続し、半導体スイッチＳｄ３，Ｓｄ４の中点ｂと分圧コンデンサＣｄ１，Ｃｄ２の中点ｃ間を電圧制限素子Ｌｄ２を介して接続し、これら電圧制限素子Ｌｄ１，Ｌｄ２であるインダクタを共通の鉄心２３に巻回して形成した。
【選択図】 図１１
Description
【０００１】
【発明の属する技術分野】
本発明は、直流電源の電圧を複数に分割する電圧分圧回路に関する。
【０００２】
【従来の技術】
一般に、種々の分野において直流電源の電圧を複数に分割する電圧分圧手段の要求がある。例えば、最近のデジタル回路は、動作周波数の高速化、発熱抑制、耐ノイズ性向上などの要求を同時に満たすため、一つの回路基板上や機器内に５Ｖで動作するＩＣと、３．３Ｖで動作するＩＣ、また２．８Ｖや２．６Ｖなど様々な直流電圧で動作するＩＣなどが搭載されている。このようなデジタル回路では、回路規模が小さい場合、三端子レギュレータと呼ばれる電圧降下型アナログＩＣなどを用いて５Ｖの電源から３．３Ｖおよび２．８Ｖなどの低い電圧を得ているが、回路規模が大きく消費電流が大きい場合は、三端子レギュレータでは電圧を降下させるための損失（降下電圧×出力電流）が問題となるので、低損失で直流電源の電圧を複数に分割する電圧分圧手段が望まれている。
【０００３】
また核磁気共鳴イメージング装置用電源装置では、最近の大電流化や高スルーレート化の要求からマルチレベルインバータが使用されており、このマルチレベルインバータではそれぞれの負荷に出力するレベル毎に分割した直流電圧源が必要であり、直流電源の電圧を複数に分割する電圧分圧手段が望まれている。これに対して従来の核磁気共鳴イメージング装置用電源装置では、マルチレベルインバータとリニアアンプを直列に接続したものが知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平７−３１３４８９号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の電圧分圧手段は、いずれの場合も損失および発熱に対する考慮が不十分であった。特に、後者のマルチレベルインバータとリニアアンプを直列接続したものでは、絶縁された直流電圧源が複数必要となり、特に傾斜磁場電源の場合に３チャンネルに個別に電圧源が必要であることなどから装置の大型化が避けられず、またリニアアンプでの損失および発熱に対する考慮を払う必要があった。
【０００６】
本発明の目的は、比較的簡単な構成で損失を抑えて高精度に分割した直流電圧を出力することができるようにした電圧分圧回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は上記目的を達成するため、入力側を直流電源に接続し、その入力側の電圧レベル数より多いレベル数の直流電圧を出力する電圧分圧回路において、上記直流電源の端子間に、逆並列接続したダイオードを有して直列接続した複数の半導体スイッチと、直列接続した複数の分圧コンデンサとを接続し、上記複数の半導体スイッチの中点と上記複数の分圧コンデンサの中点との間に電流制限素子を接続したことを特徴とする。
【０００８】
本発明による電圧分圧回路は、入力側のレベル数に対して出力側のレベル数を増加し、また、比較的簡単な構成で損失を抑えて高精度に分割した直流電圧を出力することができるようになり、従来のように絶縁された直流電圧源を複数使用することによる装置の大型化を避けることができる。
【０００９】
請求項２に記載の本発明は、請求項１記載のものにおいて、逆並列接続した上記ダイオードを有して直列接続した複数の上記半導体スイッチを、上記直流電源の端子間に少なくとも２組並列に接続し、それぞれの組の上記複数の半導体スイッチの中点と上記複数の分圧コンデンサの中点との間に上記電流制限素子を接続し、これら２つの電流制限素子を共通の鉄心に巻回したインダクタで構成したことを特徴とする。
【００１０】
請求項２に記載の本発明による電圧分圧回路は、鉄心を共通にした二つの電流制限素子であるインダクタを用いて構成しているため、各電流制限素子に供給される電圧は正負対称の波形となり偏磁を起こすことはなく、従って、巻線の損失や周囲へ電磁ノイズをまき散らす心配がないので、より高出力の電圧分圧回路を容易に実現することができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の一実施の形態による電圧分圧回路を採用した核磁気共鳴イメージング装置の傾斜磁場用電源装置を示すブロック図である。
この傾斜磁場電源装置１は、三相交流電源２に接続して三相交流電圧を直流電圧に変換する交流直流変換器４と、この交流直流変換器４の出力側に接続して直流電圧を受電し直流電圧を所望の割合と分割数に分割する電圧分圧回路５と、この電圧分圧回路５によって分割された直流電圧を受電し傾斜磁場コイル３にそれぞれ電流を供給する電流増幅器６Ａ，６Ｂ，６Ｃと、傾斜磁場コイル３を形成するＸ軸コイル３Ａ、Ｙ軸コイル３ＢおよびＺ軸コイル３Ｃとから構成しており、三相交流電源２から電力を供給し、負荷である傾斜磁場コイル３に電流を供給している。
【００１２】
交流直流変換器４は、マルチレベルコンバータ７によって構成されており、次に、このマルチレベルコンバータ７の一例としての３レベルコンバータを回路図である図２を用いて説明する。
マルチレベルコンバータ７は、図１に示した三相交流電源３のＥｕ，Ｅｖ，Ｅｗに接続された電流制限素子、ここではリアクトルＬｕ，Ｌｖ，Ｌｗと、これらのリアクトルＬｕ，Ｌｖ，Ｌｗに二対の半導体スイッチＳＡ，ＳＢと、これに逆並列接続したダイオードＤＡ，ＤＢとを直列に接続したアーム１０Ａ〜１０Ｆをフルブリッジ接続して構成し、三相交流電源Ｅｕ，Ｅｖ，Ｅｗを入力して、直流電圧＋Ｅｃ，Ｅｃ０，−Ｅｃを出力している。出力側の各端子間には平滑コンデンサ１１Ａ，１１Ｂが接続され、これら平滑コンデンサ１１Ａ，１１Ｂの中性点と、フルブリッジ構成の各アーム１０Ａ〜１０Ｆにおける半導体スイッチＳＡ，ＳＢとこれに逆並列接続したダイオードＤＡ，ＤＢとの中点との間にダイオード１２Ａ〜１２Ｆをそれぞれ接続している。
【００１３】
ここで、アーム１０Ａの半導体スイッチＳＡ，ＳＢを導通させることによって、アーム１０Ａ，１０Ｂ間の電位Ｅｕａが上方の出力端に＋Ｅｃの電圧を出力している。またアーム１０Ａの半導体スイッチＳＢおよびアーム１０Ｂの半導体スイッチＳＡを導通させることによって、中間の出力端にＥｃ０＝０の電圧を出力し、さらにアーム１０Ｂの半導体スイッチＳＡ，ＳＢを導通させることによって、下方の出力端に−Ｅｃの電圧を出力することができ、こうして３レベルの出力を得ている。アーム１０Ｃ，１０Ｄの間の電位Ｅｖａ、またアーム１０Ｅ，１０Ｆ間の電位Ｅｗａについても同様である。
【００１４】
さらに、これらをＰＷＭ変調することによって、上下アーム間の平均電圧Ｅｕａ，Ｅｖａ，Ｅｗａを＋Ｅｃから−Ｅｃの間で任意の電圧として出力することができる。すなわち、上下アーム間の平均電位Ｅｕａ，Ｅｖａ，Ｅｗａと三相交流電源２の電位Ｅｕ，Ｅｖ，Ｅｗとの差がリアクトルＬｕ，Ｌｖ，Ｌｗに印加され、この電圧の積分がリアクトルＬｕ，Ｌｖ，Ｌｗに流れる電流Ｉｕ，Ｉｖ，Ｉｗに比例する。これらの片方向の電流の和が出力電流Ｉａとなって平滑コンデンサ１１Ａ，１１Ｂに流れ込み、この電流の積分に比例した電圧が平滑コンデンサ１１Ａ，１１Ｂの両端にかかる。従って、各上下アームの動作Ｄｕｔｙを変化させることによって上下アーム間の平均電位を制御し、これによってリアクトルに印加する電圧および電流を制御し、ひいては出力電流および電圧を制御することが可能である。
【００１５】
このようなマルチレベルコンバータ７は、出力する直流電圧を平滑コンデンサ１１Ａ，１１Ｂによって分割し、それぞれ各アーム間をダイオード１２Ａ〜１２Ｆで接続することによって、各アーム１０Ａ〜１０Ｆの半導体スイッチＳＡ，ＳＢには分割した直流電圧分の直流電圧しか印加されないため、各半導体スイッチＳＡ，ＳＢとしては耐電圧の低いものを用いても大きな出力電圧が得られる。
【００１６】
図１に示した電流増幅器６Ａ〜６Ｃは、それぞれ図３に示したマルチレベルインバータ８を含んだ回路構成となっており、次に、このマルチレベルインバータ８としての一例として５レベルインバータについて説明する。
マルチレベルインバータ８は、四対の半導体スイッチＳＡ，ＳＢ，ＳＣ，ＳＤとこれに逆並列接続したダイオードＤＡ，ＤＢ，ＤＣ，ＤＤを直列に接続したアーム１３Ａ，１３Ｂ，１３Ｃ，１３Ｄをフルブリッジ接続しており、入力端に４つの直流電圧源Ｖ１，Ｖ２，Ｖ３，Ｖ４を接続し、出力端Ａ，Ｂに任意の電圧波形を出力するようにしている。さらに、各アーム１３Ａ〜１３Ｄにおける逆並列接続した半導体スイッチＳＡおよびダイオードＤＡと、逆並列接続した半導体スイッチＳＢとダイオードＤＢとの中点接続部と、直流電圧源Ｖ１と直流電圧源Ｖ２の中点との間に、ダイオード１４Ａ〜１４Ｄをそれぞれ接続している。また各アーム１３Ａ〜１３Ｄにおける逆並列接続した半導体スイッチＳＢおよびダイオードＤＢと、逆並列接続した半導体スイッチＳＣとダイオードＤＣとの中点接続部と、直流電圧源Ｖ２と直流電圧源Ｖ３の中点との間に、ダイオード１５Ａ〜１５Ｄをそれぞれ接続している。さらに、各アーム１３Ａ〜１３Ｄにおける逆並列接続した半導体スイッチＳＣおよびダイオードＤＣと、逆並列接続した半導体スイッチＳＤとダイオードＤＤとの中点接続部と、直流電圧源Ｖ３と直流電圧源Ｖ４の中点との間に、ダイオード１６Ａ〜１６Ｄをそれぞれ接続している。
【００１７】
ここで、アーム１３Ａの各半導体スイッチＳＡ〜ＳＤを導通させることによって、出力端Ａに入力端Ｅ０に対して４Ｅの電圧を出力することができる。また、アーム１３Ａの各半導体スイッチＳＢ〜ＳＤおよびアーム１３Ｂの半導体スイッチＳＡを導通させることによって、出力端Ａに入力端Ｅ０に対して３Ｅの電圧を出力し、アーム１３Ａの各半導体スイッチＳＣ，ＳＤおよびアーム１３Ｂの各半導体スイッチＳＡ，ＳＢを導通させることによって、出力端Ａに入力端Ｅ０に対して２Ｅの電圧を出力することができる。さらに、アーム１３Ａの半導体スイッチＳＤおよびアーム１３Ｂの各半導体スイッチＳＡ，ＳＢ，ＳＣを導通させることによって、出力端Ａに入力端Ｅ０に対してＥの電圧を出力し、アーム１３Ｂの各半導体スイッチＳＡ〜ＳＤを導通させることによって、出力端Ａに入力端Ｅ０に対して０の電圧を出力することができる。このようにして出力端Ａに５レベルの電圧を出力することができる。出力端Ｂについても同様であり、こうして出力端Ａ，Ｂ間の電圧としては、−４Ｅから＋４Ｅまでの９通りの電圧を出力することができる。さらに、これらをＰＷＭ変調することによって、−４Ｅから＋４Ｅの間で任意の電圧を出力することができるようになる。
【００１８】
このようなマルチレベルインバータ８は、分割した直流電圧源Ｖ１〜Ｖ４をそれぞれをダイオード１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄ，１６Ａ〜１６Ｄで接続することによって、各半導体スイッチＳＡ〜ＳＤには分割した直流電圧分の直流電圧しか印加されないため、各半導体スイッチＳＡ，ＳＢとしては耐電圧の低いものを用いても大きな出力電圧が得られるようになる。
【００１９】
マルチレベルインバータ８には、分割した直流電圧源が必要であり、特に核磁気共鳴イメージング装置用電源装置としては、各直流電圧源の電圧を高精度に制御する必要がある。そこで、図１に示した交流直流変換器４であるマルチレベルコンバータ７と、電流増幅器６Ａ〜６Ｃであるマルチレベルインバータ８との間に電圧分圧回路５を設け、この電圧分圧回路５によってマルチレベルコンバータ７からの入力に対してマルチレベルインバータへの出力のレベル数を増した直流電圧源を生成している。
【００２０】
図１に示した傾斜磁場電源装置１では、交流直流変換器４に３レベルのマルチレベルコンバータ７を用いて、交流直流変換器４の出力直流電圧を２等分するようになっており、電流増幅器６Ａ〜６Ｃでは５レベルのマルチレベルインバータ８を採用しているため、４分割された直流電圧源が必要となる。しかしながら、上述した交流直流変換器４としては必ずしもマルチレベルコンバータ７を使用する必要はなく、それよりもレベル数の少ないコンバータを採用したり、またマルチレベルインバータ８としてもさらにレベル数を増減したものを使用することもできる。従って、交流直流変換器４と電流増幅器６Ａ〜６Ｃ間に接続した電圧分圧回路５としては、入力側のレベル数よりも出力側のレベル数を増加して所定の電圧比に分圧する構成であればよく、以下の説明から分かるように種々の構成を採用することができる。
【００２１】
図４は、電圧分圧回路５の一例を示す回路図で、入力側の直流電圧がレベル数２であるのに対してレベル数３の出力電圧を得るようにしたものである。
この電圧分圧回路５は、直流電圧源Ｖ０の上下端子間に二つの直列接続した半導体スイッチＳｄ１，Ｓｄ２と、これにそれぞれ逆並列接続したダイオードＤ１，Ｄ２を設け、また直流電圧源Ｖ０の上下端子間に所望の電圧比で出力電圧を分割するように接続した分圧コンデンサＣｄ１，Ｃｄ２を接続している。さらに、半導体スイッチＳｄ１，Ｓｄ２の中点ａと、分圧コンデンサＣｄ１，Ｃｄ２の中点ｃとの問に電流制限素子Ｌｄ１、例えばインダクタを接続している。分圧コンデンサＣｄ１，Ｃｄ２と並列に抵抗として示す負荷Ｒ１，Ｒ２を接続しており、直流電圧源Ｖ０を二分割して、負荷Ｒ１，Ｒ２に負荷電流に拘わらず常にＶ０／２ずつの電圧を供給するようにしている。
【００２２】
図５は、負荷Ｒ１＜負荷Ｒ２の場合における電圧分圧回路５の動作を示す波形図である。同図において、半導体スイッチＳｄ１，Ｓｄ２のゲート電圧をＶｇ１，Ｖｇ２で表し、半導体スイッチＳｄ１，Ｓｄ２のドレイン電圧をＶｓｄ１，Ｖｓｄ２で表し、また半導体スイッチＳｄ１，Ｓｄ２とダイオードＤ１，Ｄ２に流れる電流をｉｓｄ１，ｉｓｄ２で表している。半導体スイッチＳｄ１，Ｓｄ２は、ゲート電圧をＶｇ１，Ｖｇ２で示すように交互にオンオフを繰り返し、負荷Ｒ１に対して負荷Ｒ２よりも多くの負荷電流を供給するため、半導体スイッチＳｄ２の方が僅かに長くオンするようにゲート電圧Ｖｇ１，Ｖｇ２を制御させている。すると、半導体スイッチＳｄ１と半導体スイッチＳｄ２との中点ａの電位は、ドレイン電圧をＶｓｄ２と同じ波形となる。ここでは半導体スイッチＳｄ２のオン時間が半導体スイッチＳｄ１よりやや長くなるようにしているので、半導体スイッチＳｄ１と半導体スイッチＳｄ２との中点ａの平均電位が中点ｃの電位よりも低くなるため、電流はｃ点からａ点に向かって多く流れる。その結果、負荷Ｒ１に十分な電流を供給することができる。電流制限素子Ｌｄ１は、直流的にはインピーダンスが小さいので負荷電流に拘わらず、中点ａと中点ｃの平均電位は殆ど等しくなり、実際には半導体スイッチＳｄ１と半導体スイッチＳｄ２の導通率はほぼ５０％であってもよいことになる。
【００２３】
図６は、負荷Ｒ１＞負荷Ｒ２の場合における電圧分圧回路５の動作を示す波形図である。
上述した図５とほぼ同様であるが、負荷Ｒ２に負荷Ｒ１よりもより多くの電流を供給する目的で中点ａの平均電位がｃ点の平均電位に比べてやや高くなるように、半導体スイッチＳｄ１のオン時間が半導体スイッチＳｄ２より僅かに長くなるよう動作させている。このようにすると、中点ａから中点ｃに向かってより多くの電流が流れ電流制限素子Ｌｄ１を流れる電流ｉＬｄ１＜０となり、十分な負荷電流を負荷Ｒ２に供給することが可能になる。また前述の場合と同様に電流制限素子Ｌｄ１は、直流的にはインピーダンスが小さいので負荷電流に拘わらず中点ａと中点ｃの平均電位はほとんど等しくなり、実際には半導体スイッチＳｄ１と半導体スイッチＳｄ２の導通率はほぼ５０％一定で良いことになる。しかし、電流制限素子Ｌｄ１には直流低抗分が存在しており、また急激に負荷Ｒ１，Ｒ２の電流が変化したとき、それに応じて半導体スイッチＳｄ１，Ｓｄ２のオン時間の配分を調整して出力電圧の分圧精度を向上させるフィードバック制御を施しても良い。
【００２４】
こうして半導体スイッチＳｄ１，Ｓｄ２を交互にオンさせ、その導通比を５０％とすることによって、半導体スイッチＳｄ１，Ｓｄ２の中点ａの平均電圧は、直流電圧源Ｖ０の５０％電位になる。電流制限手段Ｌｄ１に発生する電位差を無視できるならば、分圧コンデンサＣｄ１，Ｃｄ２の電圧も直流電圧源Ｖ０の５０％電位とすることができる。こうして交流直流変換器４と電流増幅器６Ａ〜６Ｃ間に接続した電圧分圧回路５によって、高精度に分圧した電圧をマルチレベルインバータ８に与えることができる。
【００２５】
図７は、本発明による他の実施の形態による電圧分圧回路を示す回路図であり、図４に示した電圧分圧回路５との同等物には同一符号を付けて詳細な説明を省略し、その相違部分について説明する。
出力電圧を検出するために分圧コンデンサＣｄ１，Ｃｄ２に電圧検出器１８Ａ，１８Ｂをそれぞれ設け、これらの電圧検出器１８Ａ，１８Ｂからの検出電圧値を入力して、それぞれの電圧が等しくなるように半導体スイッチＳｄ１，Ｓｄ２の導通比を決定して半導体スイッチＳｄ１，Ｓｄ２を駆動する制御回路１９を備えている。
【００２６】
このような構成の電圧分圧回路５によれば、出力電圧を図４に示した構成に比べてさらに高精度に分割することが可能である。この実施の形態では、二つの出力電圧を電圧検出器１８Ａ，１８Ｂによって検出しているが、入力電圧と一つの出力電圧を検出し、出力電圧の一つが入力電圧の５０％になるように制御したり、一つの出力電圧と、目標となる電圧値を入力して、出力電圧の一つが目標の電圧と等しくなるように制御するようにすることもできる。また、上述した各実施の形態では出力電圧が入力電圧の５０％となるようにしたが、出力電圧が入力電圧の１／３や１／４、その他の分割比を目標に動作させることも可能である。
【００２７】
図８は、本発明のさらに他の実施の形態による電圧分圧回路示す回路図であり、図４に示した電圧分圧回路５との同等物には同一符号を付けて詳細な説明を省略し、その相違部分について説明する。
この電圧分圧回路５は、逆並列接続したダイオードＤ１〜Ｄ３をそれぞれ有する３組の半導体スイッチＳｄ１，Ｓｄ２，Ｓｄ３を直列に接続し、これを直流電圧源Ｖ０に上下端子間に接続している。また直流電圧源Ｖ０の上下端子間に出力電圧を分割するように直列接続した分圧コンデンサＣｄ１，Ｃｄ２，Ｃｄ３を接続し、半導体スイッチＳｄ１，Ｓｄ２の中点ａと、分圧コンデンサＣｄ１，Ｃｄ２の中点ｃ１との間をリアクトルなどの電流制限素子Ｌｄ１を介して接続し、また半導体スイッチＳｄ２，Ｓｄ３の中点ｂと、分圧コンデンサＣｄ２，Ｃｄ３の中点ｃ２との間にリアクトルなどの電流制限素子Ｌｄ２を介して接続している。
【００２８】
図９は、上述した電圧分圧回路５の動作を示す波形図である。
ゲート電圧Ｖｇ１，Ｖｇ２，Ｖｇ３を図示のように１／３周期ずつずらし、２／３周期分だけ半導体スイッチＳｄ１，Ｓｄ２，Ｓｄ３がオンするようにする。すると、期間ｔ１では半導体スイッチＳｄ１および半導体スイッチＳｄ３がオンしているので、図８に示したライン２０に沿って電流が流れ、コンデンサＣｄ２に電流を流し込み負荷Ｒ２への電圧ＶＲ２を発生させ、また期間ｔ１を長くしたり短くしたり制御することによって分担電圧ＶＲ２を制御することができる。同様に、期間ｔ２では半導体スイッチＳｄ１および半導体スイッチＳｄ２をオンさせているので、図８に示したライン２１に沿って電流が流れ、コンデンサＣｄ３の電圧ＶＲ３を制御することができる。さらに期間ｔ３では、半導体スイッチＳｄ２および半導体スイッチＳｄ３をオンさせているので、図８に示したライン２２に沿って電流が流れ、コンデンサＣｄ１の電圧ＶＲ１を制御することができる。説明を簡単にするため同図では、同時に２つの半導体スイッチをオンするようにゲート電圧を決めているが、１つの半導体スイッチのみをオンさせたり、１つの半導体スイッチがオンする期間と２つの半導体スイッチがオンする期間を組み合わせたりすることができる。
【００２９】
図１０は、本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
電圧分圧回路５の左方部は図４の場合と同一構成であり、逆並列接続したダイオードＤ１を有する半導体スイッチＳｄ１と、逆並列接続したダイオードＤ２を有する半導体スイッチＳｄ２とを直列に接続し、これを直流電圧源Ｖ０の端子間に接続している。また直流電圧源Ｖ０の端子間には出力電圧をＶ０・２／３とＶ０／１／３とに分割するような容量比を持った分割コンデンサＣｄ１，Ｃｄ２を直列接続しており、さらに、半導体スイッチＳｄ１，Ｓｄ２の中点ａと、分圧コンデンサＣｄ１，Ｃｄ２の中点ｃとの問に電流制限素子Ｌｄ１、例えばインダクタを接続している。また、分圧コンデンサＣｄ１，Ｃｄ２の中点ｃと直流電圧源Ｖ０の上部端子間に、逆並列接続したダイオードＤ３を有する半導体スイッチＳｄ３と、逆並列接続したダイオードＤ４を有する半導体スイッチＳｄ４とを直列に接続し、これらと並列に出力電圧を二分割するように直列接続した分圧コンデンサＣｄ３，Ｃｄ４を接続している。さらに、半導体スイッチＳｄ３，Ｓｄ４の中点ａ１と、分圧コンデンサＣｄ３，Ｃｄ４の中点ｃ１との問にインダクタなどの電流制限素子Ｌｄ２を接続している。
【００３０】
上述した電圧分圧回路５をそのまま使用すると、比較的簡単な構成によって正確に三分割した出力電圧を得ることができ、先の実施の形態と同様の効果を期待できる。また、これを上下二段に接続すると、電圧分圧回路５は全体として３レベルのマルチレベルコンバータ７に対してレベル数を７にしたマルチレベルインバータ８に接続することができ、その出力を比較的に簡単な構成で、正確に７分割することができる。
【００３１】
図１１は、本発明のさらに他の実施の形態による電圧分圧回路５を示す回路図である。
この電圧分圧回路５は、逆並列接続したダイオードＤ１を有する半導体スイッチＳｄ１と逆並列接続したダイオードＤ２を有する半導体スイッチＳｄ２とを直列接続したものを直流電圧源Ｖ０の上下端子間に接続し、また逆並列接続したダイオードＤ３を有する半導体スイッチＳｄ３と逆並列接続したダイオードＤ４を有する半導体スイッチＳｄ４とを直列接続したものを直流電圧源Ｖ０の上下端子間に接続し、さらに直列接続した分圧コンデンサＣｄ１，Ｃｄ２を直流電圧源Ｖ０の上下端子間に接続している。この分圧コンデンサＣｄ１と分圧コンデンサＣｄ２の中点ｃと、半導体スイッチＳｄ１と半導体スイッチＳｄ２との中点ａ間はインダクタなどの電流制限素子Ｌｄ１を介して接続し、また分圧コンデンサＣｄ１と分圧コンデンサＣｄ２の中点ｃと、半導体スイッチＳｄ３と半導体スイッチＳｄ４との中点ｂ間はインダクタなどの電流制限素子Ｌｄ２を介して接続している。これら電流制限素子Ｌｄ１および電流制限素子Ｌｄ２は、一つの鉄心２３に巻回したものである。
【００３２】
図１２は、図１１に示した分圧回路５における動作波形を示しており、ここでは負荷抵抗がＲ１＞Ｒ２の場合について説明する。
各半導体スイッチＳｄ１〜Ｓｄ４の各ゲート電圧をそれぞれＶｇ１，Ｖｇ２，Ｖｇ３，Ｖｇ４で示し、各半導体スイッチＳｄ１〜Ｓｄ４のドレイン電圧をＶｓｄ１，Ｖｓｄ２，Ｖｓｄ３，Ｖｓｄ４で示し、各半導体スイッチＳｄ１〜Ｓｄ４および各ダイオードＤ１〜Ｄ４に流れる電流をｉｓｄ１，ｉｓｄ２，ｉｓｄ３，ｉｓｄ４で示し、各電流制限素子Ｌｄ１，Ｌｄ２を流れる電流をｉＬｄ１，ｉＬｄ２で示している。ここでは、半導体スイッチＳｄ１，Ｓｄ２と、半導体スイッチＳｄ３，Ｓｄ４とはそれぞれ交互にオンオフすると共に、上端子側の半導体スイッチＳｄ１，Ｓｄ３のオン時間比を５０％より僅かに大きくしている。また、半導体スイッチＳｄ１，Ｓｄ２に対して半導体スイッチＳｄ３，Ｓｄ４は１８０度位相を遅らせて動作させている。
【００３３】
このようにすると、ドレイン電圧Ｖｓｄ２，Ｖｓｄ４の平均電位、すなわち図１１に示した中点ａと中点ｂの平均電位がいずれも５０％よりやや高くなり、中点ｃの平均電位よりわずかに高いことになる。このため直流的なインピーダンスが小さい電流制限素子Ｌｄ１，Ｌｄ２には右向きの電流（ｉＬｋ１，ｉＬｋ２＜０）２４が流れ、負荷Ｒ１より負荷抵抗の小さい負荷Ｒ２に対して十分な電流を供給することができる。しかも、前述した場合と同様に電流制限素子Ｌｄ１，Ｌｄ２は直流的にはインピーダンスが小さいので、負荷電流に拘わらず中点ａ，中点ｂおよび中点ｃの平均電位はほとんど等しくなり、実際には半導体スイッチＳｄ１，Ｓｄ２の導通率はほぼ５０％で良いことになる。尚、動的および静的な分圧精度を向上させるためにフィードバック制御しても良い。
【００３４】
この実施の形態における特徴は、同一の鉄心２３に巻回した二つの電流制限素子Ｌｄ１，Ｌｄ２とを用いていることにある。すなわち、分圧コンデンサＣｄ１，Ｃｄ２にそれぞれ並列に接続した負荷Ｒ１，Ｒ２の抵抗値が等しくないとき、電流制限素子Ｌｄ１，Ｌｄ２に流れる電流には直流成分が含まれているために、それぞれ鉄心のあるインダクタを用いると、その鉄心が偏磁を起こしインダクタが電流制限素子としての性質を失ってしまう。これを防ぐためには，相当量の鉄心を用意するか、あるいは鉄心に十分なギヤツプを設ける必要がある。いずれにしても電流制限素子Ｌｄ１，Ｌｄ２の重量が大きくなってしまうので、電圧分圧回路５を設計する場合には実用上は空心のリアクトルを採用することになる。しかし、空心のリアクトルで必要なインダクタを得るには、コイルの直径を大きくしたり、その巻数を増やさねばならず、巻線の損失が増加するばかりか周囲に電磁ノイズをまき散らしてしまう。
【００３５】
しかしながら、図１１で示した電圧分圧回路５のように鉄心２３を共通にした二つの電流制限素子Ｌｄ１，Ｌｄ２であるインダクタを用いて構成すると、電流制限素子Ｌｄ１，Ｌｄ２の直列体に供給される電圧は正負対称の波形となり偏磁を起こすことはない。従って、上述したように巻線の損失や周囲へ電磁ノイズをまき散らす心配がないので、より高出力の電圧分圧回路５を容易に実現できる。
【００３６】
図１３は、本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
この電圧分圧回路５は、直流電圧源Ｖ０の上下端子間に、それぞれ逆並列接続したダイオードＤ１，Ｄ２を有する二つの直列接続した第一段半導体スイッチＳｄ１，Ｓｄ２と、同様にそれぞれ逆並列接続したダイオードＤ３，Ｄ４を有する二つの直列接続した第二段半導体スイッチＳｄ３，Ｓｄ４と、同様にそれぞれ逆並列接続したダイオードＤ５，Ｄ６を有する二つの直列接続した第三段半導体スイッチＳｄ５，Ｓｄ６と、同様にそれぞれ逆並列接続したダイオードＤ７，Ｄ８を有する二つの直列接続した第四段半導体スイッチＳｄ７，Ｓｄ８とを接続している。第一段半導体スイッチＳｄ１，Ｓｄ２の中点ａにはインダクタなどの電流制限素子Ｌｄ１の一端を接続し、また第二段半導体スイッチＳｄ３，Ｓｄ４の中点ｂにはインダクタなどの電流制限素子Ｌｄ２の一端を接続している。これらの電流制限素子Ｌｄ１および電流制限素子Ｌｄ２は同じ鉄心２３に巻回したものである。
【００３７】
また第三段半導体スイッチＳｄ５，Ｓｄ６の中点ｄにはインダクタなどの電流制限素子Ｌｄ３の一端を接続し、また第四段半導体スイッチＳｄ７，Ｓｄ８の中点ｅにはインダクタなどの電流制限素子Ｌｄ４の一端を接続している。これらの電流制限素子Ｌｄ３および電流制限素子Ｌｄ４は他の同じ鉄心２４に巻回したものである。さらに、鉄心２３に巻回した電流制限素子Ｌｄ１および電流制限素子Ｌｄ２の他端は、インダクタなどの電流制限素子Ｌｄ５を介して分圧コンデンサＣｄ１，Ｃｄ２の中点ｃに接続している。同様に鉄心２４に巻回した電流制限素子Ｌｄ３および電流制限素子Ｌｄ４の他端は、インダクタなどの電流制限素子Ｌｄ６を介して分圧コンデンサＣｄ１，Ｃｄ２の中点ｃに接続している。この電流制限素子Ｌｄ５と電流制限素子Ｌｄ６は、さらに他の同じ鉄心２５に巻回したものである。
【００３８】
この実施の形態における特徴は、同一の鉄心２３に巻回した二つの電流制限素子Ｌｄ１，Ｌｄ２と、他の同一の鉄心２４に巻回した二つの電流制限素子Ｌｄ３，Ｌｄ４と、さらに他の同一の鉄心２５に巻回した二つの電流制限素子Ｌｄ５，Ｌｄ６とを用いていることにある。すなわち、分圧コンデンサＣｄ１，Ｃｄ２にそれぞれ並列に接続した負荷Ｒ１，Ｒ２の抵抗値が等しくないとき、電流制限素子Ｌｄ１〜Ｌｄ６に流れる電流には直流成分が含まれているために、それぞれ鉄心のあるインダクタを用いると、その鉄心が偏磁を起こしてインダクタとしての性質を失ってしまう。これを防ぐためには，相当量の鉄心を用意するか、あるいは鉄心に十分なギヤツプを設ける必要がある。いずれにしてもインダクタの重量が大きくなってしまうので、電圧分圧回路５を設計する場合には実用上それぞれ空心のリアクトルを採用することになる。しかし、空心のリアクトルで必要なインダクタを得るには、コイルの直径を大きくしたり、その巻数を増やさねばならず、巻線の損失が増加するばかりか周囲に電磁ノイズをまき散らしてしまう。
【００３９】
しかしながら、図１３で示した電圧分圧回路５のように鉄心２３を共通にした二つの電流制限素子Ｌｄ１，Ｌｄ２と、鉄心２４を共通にした二つの電流制限素子Ｌｄ３，Ｌｄ４と、鉄心２５を共通にした二つの電流制限素子Ｌｄ５，Ｌｄ６とを用いて構成すると、それぞれ鉄心２３，２４，２５におけるインダクタの直列体に供給される電圧は正負対称の波形となり偏磁を起こすことはない。従って、上述したように巻線の損失や周囲へ電磁ノイズをまき散らす心配がないので、より高出力の電圧分圧回路５を容易に実現できる。
【００４０】
これらの各実施の形態の説明からも分かるように、図４に示した電圧分圧回路５の基本的な構成を様々に組み合わせたり、電圧分圧回路５における逆並列接続した半導体スイッチおよびダイオードの直列段数を増減したり、電圧分圧回路５における逆並列接続した半導体スイッチおよびダイオードの並列段数を増減したりすることによって、電圧分圧回路５を構成することができる。
【００４１】
このように核磁気共鳴イメージング装置用電源装置として、電流増幅器６Ａ〜６Ｃにマルチレベルインバータ８を用い、交流直流変換器４であるマルチレベルコンバータ７と、電流増幅器６Ａ〜６Ｃであるマルチレベルインバータ８の間に、マルチレベルコンバータ７からの入力に対してマルチレベルインバータへの出力のレベル数を増す電圧分圧回路５を用いて分割した直流電圧源を生成するようにしたため、高電圧、大電流出力を低ノイズ、低リップルで実現することができると共に、高電圧出力、高い電圧精度および電流を止める際の電力の回生可能という直流電圧源への要求を満たすことができる。しかも、従来のようにリニアアンプを用いないためリニアアンプでの損失や発熱に対して考慮する必要がなく、また装置の大型化を避けることができる。
【００４２】
上述した各実施の形態における核磁気共鳴イメージング装置用電源装置は、図１に示した電流増幅器６Ａ〜６Ｃとしてのマルチレベルインバータ８を５レベルのものとして、また直流変換器４としてのマルチレベルコンバータ７を３レベルのものとして説明したが、これに限定するものではない。電流増幅器６Ａ〜６Ｃとしてのマルチレベルインバータ８は３レベル以上であれば良く、レベル数が多いほど高電圧出力および低ノイズが可能となるが、半導体素子数が増加し大型化する傾向になる。また半導体スイッチＳｄにＭＯＳＦＥＴを用いたが、バイポーラトランジスタ、ＩＧＢＴ、ＧＴＯ、サイリスタなどを用いても良い。さらに交流直流変換器４としては、マルチレベルのものを用いたものを使用するのが望ましいがそうでなくても良い。また上述した実施の形態では、マルチレベルコンバータ７を三相交流電源２に接続したものを説明したが、単相交流電源でも同様である。
【００４３】
図１４は、本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
前述したように最近のデジタル回路では、動作周波数の高速化、発熱抑制、耐ノイズ性向上などの要求を同時に満たすため、一つの回路基板上や機器内に５Ｖで動作するＩＣと、３．３Ｖで動作するＩＣ、また２．８Ｖや２．６Ｖなど様々な直流電圧で動作するＩＣなどが搭載されている。このようなデジタル回路では、回路規模が大きく消費電流が大きい場合、三端子レギュレータを用いた場合には電圧を降下させるための損失が問題となるので、直流電源の電圧を複数に分割する電圧分圧回路が望まれている。そこで、図１４に示すように直流電圧Ｖ０を上述してきた様々な構成の電圧分圧回路５を用いて、５Ｖ、３．３Ｖなど複数に分割し、５Ｖの出力端子間にＩＣ回路２３，２４，２５を接続すると共に、３．３Ｖの出力端子間にＩＣ回路２６，２７を接続している。
【００４４】
このようなデジタル回路によれば、入力レベル数に対して出力レベル数を増加して直流電圧を分圧することができ、しかも三端子レギュレータなどの電圧降下型電圧調整手段に比べて殆ど損出を発生しないので、比較的簡単な構成で高精度に分割した直流電圧を出力することができる。従って、上述した核磁気共鳴イメージング装置用電源装置に限らず、大規模計算機や通信機器などのように高速動作が必要な大規模デジタル機器に採用することができる。
【００４５】
【発明の効果】
以上説明したように本発明の電圧分圧回路によれば、入力側のレベル数に対して出力側のレベル数を増加し、また、比較的簡単な構成で損失を抑えて高精度に分割した直流電圧を出力することができるようになり、従来のように絶縁された直流電圧源を複数使用することによる装置の大型化を避けることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による電圧分圧回路を採用した核磁気共鳴イメージング装置用電源装置のブロック構成図である。
【図２】図１に示した核磁気共鳴イメージング装置用電源装置のマルチレベルコンバータを示す回路図である。
【図３】図１に示した核磁気共鳴イメージング装置用電源装置のマルチレベルインバータを示す回路図である。
【図４】図１に示した電圧分圧回路を示す回路図である。
【図５】図４に示した電圧分圧回路の動作波形図である。
【図６】図４に示した電圧分圧回路の他の条件による動作波形図である。
【図７】本発明の他の実施の形態による電圧分圧回路を示す回路図である。
【図８】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【図９】図８に示した電圧分圧回路の動作波形図である。
【図１０】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【図１１】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【図１２】図１１に示した電圧分圧回路の動作波形図である。
【図１３】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【図１４】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【符号の説明】
２ 三相交流電源
４ 交流直流変換器
５ 電圧分圧回路
６Ａ〜６Ｃ 電流増幅器
７ マルチレベルコンバータ
８ マルチレベルインバータ
２３〜２５ 鉄心
Ｃｄ１〜Ｃｄ３ 分圧コンデンサ
Ｄ１〜Ｄ８ ダイオード
Ｌｄ１〜Ｌｄ６ 電流制限素子
Ｓｄ１〜Ｓｄ８ 半導体スイッチ
【発明の属する技術分野】
本発明は、直流電源の電圧を複数に分割する電圧分圧回路に関する。
【０００２】
【従来の技術】
一般に、種々の分野において直流電源の電圧を複数に分割する電圧分圧手段の要求がある。例えば、最近のデジタル回路は、動作周波数の高速化、発熱抑制、耐ノイズ性向上などの要求を同時に満たすため、一つの回路基板上や機器内に５Ｖで動作するＩＣと、３．３Ｖで動作するＩＣ、また２．８Ｖや２．６Ｖなど様々な直流電圧で動作するＩＣなどが搭載されている。このようなデジタル回路では、回路規模が小さい場合、三端子レギュレータと呼ばれる電圧降下型アナログＩＣなどを用いて５Ｖの電源から３．３Ｖおよび２．８Ｖなどの低い電圧を得ているが、回路規模が大きく消費電流が大きい場合は、三端子レギュレータでは電圧を降下させるための損失（降下電圧×出力電流）が問題となるので、低損失で直流電源の電圧を複数に分割する電圧分圧手段が望まれている。
【０００３】
また核磁気共鳴イメージング装置用電源装置では、最近の大電流化や高スルーレート化の要求からマルチレベルインバータが使用されており、このマルチレベルインバータではそれぞれの負荷に出力するレベル毎に分割した直流電圧源が必要であり、直流電源の電圧を複数に分割する電圧分圧手段が望まれている。これに対して従来の核磁気共鳴イメージング装置用電源装置では、マルチレベルインバータとリニアアンプを直列に接続したものが知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平７−３１３４８９号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の電圧分圧手段は、いずれの場合も損失および発熱に対する考慮が不十分であった。特に、後者のマルチレベルインバータとリニアアンプを直列接続したものでは、絶縁された直流電圧源が複数必要となり、特に傾斜磁場電源の場合に３チャンネルに個別に電圧源が必要であることなどから装置の大型化が避けられず、またリニアアンプでの損失および発熱に対する考慮を払う必要があった。
【０００６】
本発明の目的は、比較的簡単な構成で損失を抑えて高精度に分割した直流電圧を出力することができるようにした電圧分圧回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は上記目的を達成するため、入力側を直流電源に接続し、その入力側の電圧レベル数より多いレベル数の直流電圧を出力する電圧分圧回路において、上記直流電源の端子間に、逆並列接続したダイオードを有して直列接続した複数の半導体スイッチと、直列接続した複数の分圧コンデンサとを接続し、上記複数の半導体スイッチの中点と上記複数の分圧コンデンサの中点との間に電流制限素子を接続したことを特徴とする。
【０００８】
本発明による電圧分圧回路は、入力側のレベル数に対して出力側のレベル数を増加し、また、比較的簡単な構成で損失を抑えて高精度に分割した直流電圧を出力することができるようになり、従来のように絶縁された直流電圧源を複数使用することによる装置の大型化を避けることができる。
【０００９】
請求項２に記載の本発明は、請求項１記載のものにおいて、逆並列接続した上記ダイオードを有して直列接続した複数の上記半導体スイッチを、上記直流電源の端子間に少なくとも２組並列に接続し、それぞれの組の上記複数の半導体スイッチの中点と上記複数の分圧コンデンサの中点との間に上記電流制限素子を接続し、これら２つの電流制限素子を共通の鉄心に巻回したインダクタで構成したことを特徴とする。
【００１０】
請求項２に記載の本発明による電圧分圧回路は、鉄心を共通にした二つの電流制限素子であるインダクタを用いて構成しているため、各電流制限素子に供給される電圧は正負対称の波形となり偏磁を起こすことはなく、従って、巻線の損失や周囲へ電磁ノイズをまき散らす心配がないので、より高出力の電圧分圧回路を容易に実現することができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の一実施の形態による電圧分圧回路を採用した核磁気共鳴イメージング装置の傾斜磁場用電源装置を示すブロック図である。
この傾斜磁場電源装置１は、三相交流電源２に接続して三相交流電圧を直流電圧に変換する交流直流変換器４と、この交流直流変換器４の出力側に接続して直流電圧を受電し直流電圧を所望の割合と分割数に分割する電圧分圧回路５と、この電圧分圧回路５によって分割された直流電圧を受電し傾斜磁場コイル３にそれぞれ電流を供給する電流増幅器６Ａ，６Ｂ，６Ｃと、傾斜磁場コイル３を形成するＸ軸コイル３Ａ、Ｙ軸コイル３ＢおよびＺ軸コイル３Ｃとから構成しており、三相交流電源２から電力を供給し、負荷である傾斜磁場コイル３に電流を供給している。
【００１２】
交流直流変換器４は、マルチレベルコンバータ７によって構成されており、次に、このマルチレベルコンバータ７の一例としての３レベルコンバータを回路図である図２を用いて説明する。
マルチレベルコンバータ７は、図１に示した三相交流電源３のＥｕ，Ｅｖ，Ｅｗに接続された電流制限素子、ここではリアクトルＬｕ，Ｌｖ，Ｌｗと、これらのリアクトルＬｕ，Ｌｖ，Ｌｗに二対の半導体スイッチＳＡ，ＳＢと、これに逆並列接続したダイオードＤＡ，ＤＢとを直列に接続したアーム１０Ａ〜１０Ｆをフルブリッジ接続して構成し、三相交流電源Ｅｕ，Ｅｖ，Ｅｗを入力して、直流電圧＋Ｅｃ，Ｅｃ０，−Ｅｃを出力している。出力側の各端子間には平滑コンデンサ１１Ａ，１１Ｂが接続され、これら平滑コンデンサ１１Ａ，１１Ｂの中性点と、フルブリッジ構成の各アーム１０Ａ〜１０Ｆにおける半導体スイッチＳＡ，ＳＢとこれに逆並列接続したダイオードＤＡ，ＤＢとの中点との間にダイオード１２Ａ〜１２Ｆをそれぞれ接続している。
【００１３】
ここで、アーム１０Ａの半導体スイッチＳＡ，ＳＢを導通させることによって、アーム１０Ａ，１０Ｂ間の電位Ｅｕａが上方の出力端に＋Ｅｃの電圧を出力している。またアーム１０Ａの半導体スイッチＳＢおよびアーム１０Ｂの半導体スイッチＳＡを導通させることによって、中間の出力端にＥｃ０＝０の電圧を出力し、さらにアーム１０Ｂの半導体スイッチＳＡ，ＳＢを導通させることによって、下方の出力端に−Ｅｃの電圧を出力することができ、こうして３レベルの出力を得ている。アーム１０Ｃ，１０Ｄの間の電位Ｅｖａ、またアーム１０Ｅ，１０Ｆ間の電位Ｅｗａについても同様である。
【００１４】
さらに、これらをＰＷＭ変調することによって、上下アーム間の平均電圧Ｅｕａ，Ｅｖａ，Ｅｗａを＋Ｅｃから−Ｅｃの間で任意の電圧として出力することができる。すなわち、上下アーム間の平均電位Ｅｕａ，Ｅｖａ，Ｅｗａと三相交流電源２の電位Ｅｕ，Ｅｖ，Ｅｗとの差がリアクトルＬｕ，Ｌｖ，Ｌｗに印加され、この電圧の積分がリアクトルＬｕ，Ｌｖ，Ｌｗに流れる電流Ｉｕ，Ｉｖ，Ｉｗに比例する。これらの片方向の電流の和が出力電流Ｉａとなって平滑コンデンサ１１Ａ，１１Ｂに流れ込み、この電流の積分に比例した電圧が平滑コンデンサ１１Ａ，１１Ｂの両端にかかる。従って、各上下アームの動作Ｄｕｔｙを変化させることによって上下アーム間の平均電位を制御し、これによってリアクトルに印加する電圧および電流を制御し、ひいては出力電流および電圧を制御することが可能である。
【００１５】
このようなマルチレベルコンバータ７は、出力する直流電圧を平滑コンデンサ１１Ａ，１１Ｂによって分割し、それぞれ各アーム間をダイオード１２Ａ〜１２Ｆで接続することによって、各アーム１０Ａ〜１０Ｆの半導体スイッチＳＡ，ＳＢには分割した直流電圧分の直流電圧しか印加されないため、各半導体スイッチＳＡ，ＳＢとしては耐電圧の低いものを用いても大きな出力電圧が得られる。
【００１６】
図１に示した電流増幅器６Ａ〜６Ｃは、それぞれ図３に示したマルチレベルインバータ８を含んだ回路構成となっており、次に、このマルチレベルインバータ８としての一例として５レベルインバータについて説明する。
マルチレベルインバータ８は、四対の半導体スイッチＳＡ，ＳＢ，ＳＣ，ＳＤとこれに逆並列接続したダイオードＤＡ，ＤＢ，ＤＣ，ＤＤを直列に接続したアーム１３Ａ，１３Ｂ，１３Ｃ，１３Ｄをフルブリッジ接続しており、入力端に４つの直流電圧源Ｖ１，Ｖ２，Ｖ３，Ｖ４を接続し、出力端Ａ，Ｂに任意の電圧波形を出力するようにしている。さらに、各アーム１３Ａ〜１３Ｄにおける逆並列接続した半導体スイッチＳＡおよびダイオードＤＡと、逆並列接続した半導体スイッチＳＢとダイオードＤＢとの中点接続部と、直流電圧源Ｖ１と直流電圧源Ｖ２の中点との間に、ダイオード１４Ａ〜１４Ｄをそれぞれ接続している。また各アーム１３Ａ〜１３Ｄにおける逆並列接続した半導体スイッチＳＢおよびダイオードＤＢと、逆並列接続した半導体スイッチＳＣとダイオードＤＣとの中点接続部と、直流電圧源Ｖ２と直流電圧源Ｖ３の中点との間に、ダイオード１５Ａ〜１５Ｄをそれぞれ接続している。さらに、各アーム１３Ａ〜１３Ｄにおける逆並列接続した半導体スイッチＳＣおよびダイオードＤＣと、逆並列接続した半導体スイッチＳＤとダイオードＤＤとの中点接続部と、直流電圧源Ｖ３と直流電圧源Ｖ４の中点との間に、ダイオード１６Ａ〜１６Ｄをそれぞれ接続している。
【００１７】
ここで、アーム１３Ａの各半導体スイッチＳＡ〜ＳＤを導通させることによって、出力端Ａに入力端Ｅ０に対して４Ｅの電圧を出力することができる。また、アーム１３Ａの各半導体スイッチＳＢ〜ＳＤおよびアーム１３Ｂの半導体スイッチＳＡを導通させることによって、出力端Ａに入力端Ｅ０に対して３Ｅの電圧を出力し、アーム１３Ａの各半導体スイッチＳＣ，ＳＤおよびアーム１３Ｂの各半導体スイッチＳＡ，ＳＢを導通させることによって、出力端Ａに入力端Ｅ０に対して２Ｅの電圧を出力することができる。さらに、アーム１３Ａの半導体スイッチＳＤおよびアーム１３Ｂの各半導体スイッチＳＡ，ＳＢ，ＳＣを導通させることによって、出力端Ａに入力端Ｅ０に対してＥの電圧を出力し、アーム１３Ｂの各半導体スイッチＳＡ〜ＳＤを導通させることによって、出力端Ａに入力端Ｅ０に対して０の電圧を出力することができる。このようにして出力端Ａに５レベルの電圧を出力することができる。出力端Ｂについても同様であり、こうして出力端Ａ，Ｂ間の電圧としては、−４Ｅから＋４Ｅまでの９通りの電圧を出力することができる。さらに、これらをＰＷＭ変調することによって、−４Ｅから＋４Ｅの間で任意の電圧を出力することができるようになる。
【００１８】
このようなマルチレベルインバータ８は、分割した直流電圧源Ｖ１〜Ｖ４をそれぞれをダイオード１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄ，１６Ａ〜１６Ｄで接続することによって、各半導体スイッチＳＡ〜ＳＤには分割した直流電圧分の直流電圧しか印加されないため、各半導体スイッチＳＡ，ＳＢとしては耐電圧の低いものを用いても大きな出力電圧が得られるようになる。
【００１９】
マルチレベルインバータ８には、分割した直流電圧源が必要であり、特に核磁気共鳴イメージング装置用電源装置としては、各直流電圧源の電圧を高精度に制御する必要がある。そこで、図１に示した交流直流変換器４であるマルチレベルコンバータ７と、電流増幅器６Ａ〜６Ｃであるマルチレベルインバータ８との間に電圧分圧回路５を設け、この電圧分圧回路５によってマルチレベルコンバータ７からの入力に対してマルチレベルインバータへの出力のレベル数を増した直流電圧源を生成している。
【００２０】
図１に示した傾斜磁場電源装置１では、交流直流変換器４に３レベルのマルチレベルコンバータ７を用いて、交流直流変換器４の出力直流電圧を２等分するようになっており、電流増幅器６Ａ〜６Ｃでは５レベルのマルチレベルインバータ８を採用しているため、４分割された直流電圧源が必要となる。しかしながら、上述した交流直流変換器４としては必ずしもマルチレベルコンバータ７を使用する必要はなく、それよりもレベル数の少ないコンバータを採用したり、またマルチレベルインバータ８としてもさらにレベル数を増減したものを使用することもできる。従って、交流直流変換器４と電流増幅器６Ａ〜６Ｃ間に接続した電圧分圧回路５としては、入力側のレベル数よりも出力側のレベル数を増加して所定の電圧比に分圧する構成であればよく、以下の説明から分かるように種々の構成を採用することができる。
【００２１】
図４は、電圧分圧回路５の一例を示す回路図で、入力側の直流電圧がレベル数２であるのに対してレベル数３の出力電圧を得るようにしたものである。
この電圧分圧回路５は、直流電圧源Ｖ０の上下端子間に二つの直列接続した半導体スイッチＳｄ１，Ｓｄ２と、これにそれぞれ逆並列接続したダイオードＤ１，Ｄ２を設け、また直流電圧源Ｖ０の上下端子間に所望の電圧比で出力電圧を分割するように接続した分圧コンデンサＣｄ１，Ｃｄ２を接続している。さらに、半導体スイッチＳｄ１，Ｓｄ２の中点ａと、分圧コンデンサＣｄ１，Ｃｄ２の中点ｃとの問に電流制限素子Ｌｄ１、例えばインダクタを接続している。分圧コンデンサＣｄ１，Ｃｄ２と並列に抵抗として示す負荷Ｒ１，Ｒ２を接続しており、直流電圧源Ｖ０を二分割して、負荷Ｒ１，Ｒ２に負荷電流に拘わらず常にＶ０／２ずつの電圧を供給するようにしている。
【００２２】
図５は、負荷Ｒ１＜負荷Ｒ２の場合における電圧分圧回路５の動作を示す波形図である。同図において、半導体スイッチＳｄ１，Ｓｄ２のゲート電圧をＶｇ１，Ｖｇ２で表し、半導体スイッチＳｄ１，Ｓｄ２のドレイン電圧をＶｓｄ１，Ｖｓｄ２で表し、また半導体スイッチＳｄ１，Ｓｄ２とダイオードＤ１，Ｄ２に流れる電流をｉｓｄ１，ｉｓｄ２で表している。半導体スイッチＳｄ１，Ｓｄ２は、ゲート電圧をＶｇ１，Ｖｇ２で示すように交互にオンオフを繰り返し、負荷Ｒ１に対して負荷Ｒ２よりも多くの負荷電流を供給するため、半導体スイッチＳｄ２の方が僅かに長くオンするようにゲート電圧Ｖｇ１，Ｖｇ２を制御させている。すると、半導体スイッチＳｄ１と半導体スイッチＳｄ２との中点ａの電位は、ドレイン電圧をＶｓｄ２と同じ波形となる。ここでは半導体スイッチＳｄ２のオン時間が半導体スイッチＳｄ１よりやや長くなるようにしているので、半導体スイッチＳｄ１と半導体スイッチＳｄ２との中点ａの平均電位が中点ｃの電位よりも低くなるため、電流はｃ点からａ点に向かって多く流れる。その結果、負荷Ｒ１に十分な電流を供給することができる。電流制限素子Ｌｄ１は、直流的にはインピーダンスが小さいので負荷電流に拘わらず、中点ａと中点ｃの平均電位は殆ど等しくなり、実際には半導体スイッチＳｄ１と半導体スイッチＳｄ２の導通率はほぼ５０％であってもよいことになる。
【００２３】
図６は、負荷Ｒ１＞負荷Ｒ２の場合における電圧分圧回路５の動作を示す波形図である。
上述した図５とほぼ同様であるが、負荷Ｒ２に負荷Ｒ１よりもより多くの電流を供給する目的で中点ａの平均電位がｃ点の平均電位に比べてやや高くなるように、半導体スイッチＳｄ１のオン時間が半導体スイッチＳｄ２より僅かに長くなるよう動作させている。このようにすると、中点ａから中点ｃに向かってより多くの電流が流れ電流制限素子Ｌｄ１を流れる電流ｉＬｄ１＜０となり、十分な負荷電流を負荷Ｒ２に供給することが可能になる。また前述の場合と同様に電流制限素子Ｌｄ１は、直流的にはインピーダンスが小さいので負荷電流に拘わらず中点ａと中点ｃの平均電位はほとんど等しくなり、実際には半導体スイッチＳｄ１と半導体スイッチＳｄ２の導通率はほぼ５０％一定で良いことになる。しかし、電流制限素子Ｌｄ１には直流低抗分が存在しており、また急激に負荷Ｒ１，Ｒ２の電流が変化したとき、それに応じて半導体スイッチＳｄ１，Ｓｄ２のオン時間の配分を調整して出力電圧の分圧精度を向上させるフィードバック制御を施しても良い。
【００２４】
こうして半導体スイッチＳｄ１，Ｓｄ２を交互にオンさせ、その導通比を５０％とすることによって、半導体スイッチＳｄ１，Ｓｄ２の中点ａの平均電圧は、直流電圧源Ｖ０の５０％電位になる。電流制限手段Ｌｄ１に発生する電位差を無視できるならば、分圧コンデンサＣｄ１，Ｃｄ２の電圧も直流電圧源Ｖ０の５０％電位とすることができる。こうして交流直流変換器４と電流増幅器６Ａ〜６Ｃ間に接続した電圧分圧回路５によって、高精度に分圧した電圧をマルチレベルインバータ８に与えることができる。
【００２５】
図７は、本発明による他の実施の形態による電圧分圧回路を示す回路図であり、図４に示した電圧分圧回路５との同等物には同一符号を付けて詳細な説明を省略し、その相違部分について説明する。
出力電圧を検出するために分圧コンデンサＣｄ１，Ｃｄ２に電圧検出器１８Ａ，１８Ｂをそれぞれ設け、これらの電圧検出器１８Ａ，１８Ｂからの検出電圧値を入力して、それぞれの電圧が等しくなるように半導体スイッチＳｄ１，Ｓｄ２の導通比を決定して半導体スイッチＳｄ１，Ｓｄ２を駆動する制御回路１９を備えている。
【００２６】
このような構成の電圧分圧回路５によれば、出力電圧を図４に示した構成に比べてさらに高精度に分割することが可能である。この実施の形態では、二つの出力電圧を電圧検出器１８Ａ，１８Ｂによって検出しているが、入力電圧と一つの出力電圧を検出し、出力電圧の一つが入力電圧の５０％になるように制御したり、一つの出力電圧と、目標となる電圧値を入力して、出力電圧の一つが目標の電圧と等しくなるように制御するようにすることもできる。また、上述した各実施の形態では出力電圧が入力電圧の５０％となるようにしたが、出力電圧が入力電圧の１／３や１／４、その他の分割比を目標に動作させることも可能である。
【００２７】
図８は、本発明のさらに他の実施の形態による電圧分圧回路示す回路図であり、図４に示した電圧分圧回路５との同等物には同一符号を付けて詳細な説明を省略し、その相違部分について説明する。
この電圧分圧回路５は、逆並列接続したダイオードＤ１〜Ｄ３をそれぞれ有する３組の半導体スイッチＳｄ１，Ｓｄ２，Ｓｄ３を直列に接続し、これを直流電圧源Ｖ０に上下端子間に接続している。また直流電圧源Ｖ０の上下端子間に出力電圧を分割するように直列接続した分圧コンデンサＣｄ１，Ｃｄ２，Ｃｄ３を接続し、半導体スイッチＳｄ１，Ｓｄ２の中点ａと、分圧コンデンサＣｄ１，Ｃｄ２の中点ｃ１との間をリアクトルなどの電流制限素子Ｌｄ１を介して接続し、また半導体スイッチＳｄ２，Ｓｄ３の中点ｂと、分圧コンデンサＣｄ２，Ｃｄ３の中点ｃ２との間にリアクトルなどの電流制限素子Ｌｄ２を介して接続している。
【００２８】
図９は、上述した電圧分圧回路５の動作を示す波形図である。
ゲート電圧Ｖｇ１，Ｖｇ２，Ｖｇ３を図示のように１／３周期ずつずらし、２／３周期分だけ半導体スイッチＳｄ１，Ｓｄ２，Ｓｄ３がオンするようにする。すると、期間ｔ１では半導体スイッチＳｄ１および半導体スイッチＳｄ３がオンしているので、図８に示したライン２０に沿って電流が流れ、コンデンサＣｄ２に電流を流し込み負荷Ｒ２への電圧ＶＲ２を発生させ、また期間ｔ１を長くしたり短くしたり制御することによって分担電圧ＶＲ２を制御することができる。同様に、期間ｔ２では半導体スイッチＳｄ１および半導体スイッチＳｄ２をオンさせているので、図８に示したライン２１に沿って電流が流れ、コンデンサＣｄ３の電圧ＶＲ３を制御することができる。さらに期間ｔ３では、半導体スイッチＳｄ２および半導体スイッチＳｄ３をオンさせているので、図８に示したライン２２に沿って電流が流れ、コンデンサＣｄ１の電圧ＶＲ１を制御することができる。説明を簡単にするため同図では、同時に２つの半導体スイッチをオンするようにゲート電圧を決めているが、１つの半導体スイッチのみをオンさせたり、１つの半導体スイッチがオンする期間と２つの半導体スイッチがオンする期間を組み合わせたりすることができる。
【００２９】
図１０は、本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
電圧分圧回路５の左方部は図４の場合と同一構成であり、逆並列接続したダイオードＤ１を有する半導体スイッチＳｄ１と、逆並列接続したダイオードＤ２を有する半導体スイッチＳｄ２とを直列に接続し、これを直流電圧源Ｖ０の端子間に接続している。また直流電圧源Ｖ０の端子間には出力電圧をＶ０・２／３とＶ０／１／３とに分割するような容量比を持った分割コンデンサＣｄ１，Ｃｄ２を直列接続しており、さらに、半導体スイッチＳｄ１，Ｓｄ２の中点ａと、分圧コンデンサＣｄ１，Ｃｄ２の中点ｃとの問に電流制限素子Ｌｄ１、例えばインダクタを接続している。また、分圧コンデンサＣｄ１，Ｃｄ２の中点ｃと直流電圧源Ｖ０の上部端子間に、逆並列接続したダイオードＤ３を有する半導体スイッチＳｄ３と、逆並列接続したダイオードＤ４を有する半導体スイッチＳｄ４とを直列に接続し、これらと並列に出力電圧を二分割するように直列接続した分圧コンデンサＣｄ３，Ｃｄ４を接続している。さらに、半導体スイッチＳｄ３，Ｓｄ４の中点ａ１と、分圧コンデンサＣｄ３，Ｃｄ４の中点ｃ１との問にインダクタなどの電流制限素子Ｌｄ２を接続している。
【００３０】
上述した電圧分圧回路５をそのまま使用すると、比較的簡単な構成によって正確に三分割した出力電圧を得ることができ、先の実施の形態と同様の効果を期待できる。また、これを上下二段に接続すると、電圧分圧回路５は全体として３レベルのマルチレベルコンバータ７に対してレベル数を７にしたマルチレベルインバータ８に接続することができ、その出力を比較的に簡単な構成で、正確に７分割することができる。
【００３１】
図１１は、本発明のさらに他の実施の形態による電圧分圧回路５を示す回路図である。
この電圧分圧回路５は、逆並列接続したダイオードＤ１を有する半導体スイッチＳｄ１と逆並列接続したダイオードＤ２を有する半導体スイッチＳｄ２とを直列接続したものを直流電圧源Ｖ０の上下端子間に接続し、また逆並列接続したダイオードＤ３を有する半導体スイッチＳｄ３と逆並列接続したダイオードＤ４を有する半導体スイッチＳｄ４とを直列接続したものを直流電圧源Ｖ０の上下端子間に接続し、さらに直列接続した分圧コンデンサＣｄ１，Ｃｄ２を直流電圧源Ｖ０の上下端子間に接続している。この分圧コンデンサＣｄ１と分圧コンデンサＣｄ２の中点ｃと、半導体スイッチＳｄ１と半導体スイッチＳｄ２との中点ａ間はインダクタなどの電流制限素子Ｌｄ１を介して接続し、また分圧コンデンサＣｄ１と分圧コンデンサＣｄ２の中点ｃと、半導体スイッチＳｄ３と半導体スイッチＳｄ４との中点ｂ間はインダクタなどの電流制限素子Ｌｄ２を介して接続している。これら電流制限素子Ｌｄ１および電流制限素子Ｌｄ２は、一つの鉄心２３に巻回したものである。
【００３２】
図１２は、図１１に示した分圧回路５における動作波形を示しており、ここでは負荷抵抗がＲ１＞Ｒ２の場合について説明する。
各半導体スイッチＳｄ１〜Ｓｄ４の各ゲート電圧をそれぞれＶｇ１，Ｖｇ２，Ｖｇ３，Ｖｇ４で示し、各半導体スイッチＳｄ１〜Ｓｄ４のドレイン電圧をＶｓｄ１，Ｖｓｄ２，Ｖｓｄ３，Ｖｓｄ４で示し、各半導体スイッチＳｄ１〜Ｓｄ４および各ダイオードＤ１〜Ｄ４に流れる電流をｉｓｄ１，ｉｓｄ２，ｉｓｄ３，ｉｓｄ４で示し、各電流制限素子Ｌｄ１，Ｌｄ２を流れる電流をｉＬｄ１，ｉＬｄ２で示している。ここでは、半導体スイッチＳｄ１，Ｓｄ２と、半導体スイッチＳｄ３，Ｓｄ４とはそれぞれ交互にオンオフすると共に、上端子側の半導体スイッチＳｄ１，Ｓｄ３のオン時間比を５０％より僅かに大きくしている。また、半導体スイッチＳｄ１，Ｓｄ２に対して半導体スイッチＳｄ３，Ｓｄ４は１８０度位相を遅らせて動作させている。
【００３３】
このようにすると、ドレイン電圧Ｖｓｄ２，Ｖｓｄ４の平均電位、すなわち図１１に示した中点ａと中点ｂの平均電位がいずれも５０％よりやや高くなり、中点ｃの平均電位よりわずかに高いことになる。このため直流的なインピーダンスが小さい電流制限素子Ｌｄ１，Ｌｄ２には右向きの電流（ｉＬｋ１，ｉＬｋ２＜０）２４が流れ、負荷Ｒ１より負荷抵抗の小さい負荷Ｒ２に対して十分な電流を供給することができる。しかも、前述した場合と同様に電流制限素子Ｌｄ１，Ｌｄ２は直流的にはインピーダンスが小さいので、負荷電流に拘わらず中点ａ，中点ｂおよび中点ｃの平均電位はほとんど等しくなり、実際には半導体スイッチＳｄ１，Ｓｄ２の導通率はほぼ５０％で良いことになる。尚、動的および静的な分圧精度を向上させるためにフィードバック制御しても良い。
【００３４】
この実施の形態における特徴は、同一の鉄心２３に巻回した二つの電流制限素子Ｌｄ１，Ｌｄ２とを用いていることにある。すなわち、分圧コンデンサＣｄ１，Ｃｄ２にそれぞれ並列に接続した負荷Ｒ１，Ｒ２の抵抗値が等しくないとき、電流制限素子Ｌｄ１，Ｌｄ２に流れる電流には直流成分が含まれているために、それぞれ鉄心のあるインダクタを用いると、その鉄心が偏磁を起こしインダクタが電流制限素子としての性質を失ってしまう。これを防ぐためには，相当量の鉄心を用意するか、あるいは鉄心に十分なギヤツプを設ける必要がある。いずれにしても電流制限素子Ｌｄ１，Ｌｄ２の重量が大きくなってしまうので、電圧分圧回路５を設計する場合には実用上は空心のリアクトルを採用することになる。しかし、空心のリアクトルで必要なインダクタを得るには、コイルの直径を大きくしたり、その巻数を増やさねばならず、巻線の損失が増加するばかりか周囲に電磁ノイズをまき散らしてしまう。
【００３５】
しかしながら、図１１で示した電圧分圧回路５のように鉄心２３を共通にした二つの電流制限素子Ｌｄ１，Ｌｄ２であるインダクタを用いて構成すると、電流制限素子Ｌｄ１，Ｌｄ２の直列体に供給される電圧は正負対称の波形となり偏磁を起こすことはない。従って、上述したように巻線の損失や周囲へ電磁ノイズをまき散らす心配がないので、より高出力の電圧分圧回路５を容易に実現できる。
【００３６】
図１３は、本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
この電圧分圧回路５は、直流電圧源Ｖ０の上下端子間に、それぞれ逆並列接続したダイオードＤ１，Ｄ２を有する二つの直列接続した第一段半導体スイッチＳｄ１，Ｓｄ２と、同様にそれぞれ逆並列接続したダイオードＤ３，Ｄ４を有する二つの直列接続した第二段半導体スイッチＳｄ３，Ｓｄ４と、同様にそれぞれ逆並列接続したダイオードＤ５，Ｄ６を有する二つの直列接続した第三段半導体スイッチＳｄ５，Ｓｄ６と、同様にそれぞれ逆並列接続したダイオードＤ７，Ｄ８を有する二つの直列接続した第四段半導体スイッチＳｄ７，Ｓｄ８とを接続している。第一段半導体スイッチＳｄ１，Ｓｄ２の中点ａにはインダクタなどの電流制限素子Ｌｄ１の一端を接続し、また第二段半導体スイッチＳｄ３，Ｓｄ４の中点ｂにはインダクタなどの電流制限素子Ｌｄ２の一端を接続している。これらの電流制限素子Ｌｄ１および電流制限素子Ｌｄ２は同じ鉄心２３に巻回したものである。
【００３７】
また第三段半導体スイッチＳｄ５，Ｓｄ６の中点ｄにはインダクタなどの電流制限素子Ｌｄ３の一端を接続し、また第四段半導体スイッチＳｄ７，Ｓｄ８の中点ｅにはインダクタなどの電流制限素子Ｌｄ４の一端を接続している。これらの電流制限素子Ｌｄ３および電流制限素子Ｌｄ４は他の同じ鉄心２４に巻回したものである。さらに、鉄心２３に巻回した電流制限素子Ｌｄ１および電流制限素子Ｌｄ２の他端は、インダクタなどの電流制限素子Ｌｄ５を介して分圧コンデンサＣｄ１，Ｃｄ２の中点ｃに接続している。同様に鉄心２４に巻回した電流制限素子Ｌｄ３および電流制限素子Ｌｄ４の他端は、インダクタなどの電流制限素子Ｌｄ６を介して分圧コンデンサＣｄ１，Ｃｄ２の中点ｃに接続している。この電流制限素子Ｌｄ５と電流制限素子Ｌｄ６は、さらに他の同じ鉄心２５に巻回したものである。
【００３８】
この実施の形態における特徴は、同一の鉄心２３に巻回した二つの電流制限素子Ｌｄ１，Ｌｄ２と、他の同一の鉄心２４に巻回した二つの電流制限素子Ｌｄ３，Ｌｄ４と、さらに他の同一の鉄心２５に巻回した二つの電流制限素子Ｌｄ５，Ｌｄ６とを用いていることにある。すなわち、分圧コンデンサＣｄ１，Ｃｄ２にそれぞれ並列に接続した負荷Ｒ１，Ｒ２の抵抗値が等しくないとき、電流制限素子Ｌｄ１〜Ｌｄ６に流れる電流には直流成分が含まれているために、それぞれ鉄心のあるインダクタを用いると、その鉄心が偏磁を起こしてインダクタとしての性質を失ってしまう。これを防ぐためには，相当量の鉄心を用意するか、あるいは鉄心に十分なギヤツプを設ける必要がある。いずれにしてもインダクタの重量が大きくなってしまうので、電圧分圧回路５を設計する場合には実用上それぞれ空心のリアクトルを採用することになる。しかし、空心のリアクトルで必要なインダクタを得るには、コイルの直径を大きくしたり、その巻数を増やさねばならず、巻線の損失が増加するばかりか周囲に電磁ノイズをまき散らしてしまう。
【００３９】
しかしながら、図１３で示した電圧分圧回路５のように鉄心２３を共通にした二つの電流制限素子Ｌｄ１，Ｌｄ２と、鉄心２４を共通にした二つの電流制限素子Ｌｄ３，Ｌｄ４と、鉄心２５を共通にした二つの電流制限素子Ｌｄ５，Ｌｄ６とを用いて構成すると、それぞれ鉄心２３，２４，２５におけるインダクタの直列体に供給される電圧は正負対称の波形となり偏磁を起こすことはない。従って、上述したように巻線の損失や周囲へ電磁ノイズをまき散らす心配がないので、より高出力の電圧分圧回路５を容易に実現できる。
【００４０】
これらの各実施の形態の説明からも分かるように、図４に示した電圧分圧回路５の基本的な構成を様々に組み合わせたり、電圧分圧回路５における逆並列接続した半導体スイッチおよびダイオードの直列段数を増減したり、電圧分圧回路５における逆並列接続した半導体スイッチおよびダイオードの並列段数を増減したりすることによって、電圧分圧回路５を構成することができる。
【００４１】
このように核磁気共鳴イメージング装置用電源装置として、電流増幅器６Ａ〜６Ｃにマルチレベルインバータ８を用い、交流直流変換器４であるマルチレベルコンバータ７と、電流増幅器６Ａ〜６Ｃであるマルチレベルインバータ８の間に、マルチレベルコンバータ７からの入力に対してマルチレベルインバータへの出力のレベル数を増す電圧分圧回路５を用いて分割した直流電圧源を生成するようにしたため、高電圧、大電流出力を低ノイズ、低リップルで実現することができると共に、高電圧出力、高い電圧精度および電流を止める際の電力の回生可能という直流電圧源への要求を満たすことができる。しかも、従来のようにリニアアンプを用いないためリニアアンプでの損失や発熱に対して考慮する必要がなく、また装置の大型化を避けることができる。
【００４２】
上述した各実施の形態における核磁気共鳴イメージング装置用電源装置は、図１に示した電流増幅器６Ａ〜６Ｃとしてのマルチレベルインバータ８を５レベルのものとして、また直流変換器４としてのマルチレベルコンバータ７を３レベルのものとして説明したが、これに限定するものではない。電流増幅器６Ａ〜６Ｃとしてのマルチレベルインバータ８は３レベル以上であれば良く、レベル数が多いほど高電圧出力および低ノイズが可能となるが、半導体素子数が増加し大型化する傾向になる。また半導体スイッチＳｄにＭＯＳＦＥＴを用いたが、バイポーラトランジスタ、ＩＧＢＴ、ＧＴＯ、サイリスタなどを用いても良い。さらに交流直流変換器４としては、マルチレベルのものを用いたものを使用するのが望ましいがそうでなくても良い。また上述した実施の形態では、マルチレベルコンバータ７を三相交流電源２に接続したものを説明したが、単相交流電源でも同様である。
【００４３】
図１４は、本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
前述したように最近のデジタル回路では、動作周波数の高速化、発熱抑制、耐ノイズ性向上などの要求を同時に満たすため、一つの回路基板上や機器内に５Ｖで動作するＩＣと、３．３Ｖで動作するＩＣ、また２．８Ｖや２．６Ｖなど様々な直流電圧で動作するＩＣなどが搭載されている。このようなデジタル回路では、回路規模が大きく消費電流が大きい場合、三端子レギュレータを用いた場合には電圧を降下させるための損失が問題となるので、直流電源の電圧を複数に分割する電圧分圧回路が望まれている。そこで、図１４に示すように直流電圧Ｖ０を上述してきた様々な構成の電圧分圧回路５を用いて、５Ｖ、３．３Ｖなど複数に分割し、５Ｖの出力端子間にＩＣ回路２３，２４，２５を接続すると共に、３．３Ｖの出力端子間にＩＣ回路２６，２７を接続している。
【００４４】
このようなデジタル回路によれば、入力レベル数に対して出力レベル数を増加して直流電圧を分圧することができ、しかも三端子レギュレータなどの電圧降下型電圧調整手段に比べて殆ど損出を発生しないので、比較的簡単な構成で高精度に分割した直流電圧を出力することができる。従って、上述した核磁気共鳴イメージング装置用電源装置に限らず、大規模計算機や通信機器などのように高速動作が必要な大規模デジタル機器に採用することができる。
【００４５】
【発明の効果】
以上説明したように本発明の電圧分圧回路によれば、入力側のレベル数に対して出力側のレベル数を増加し、また、比較的簡単な構成で損失を抑えて高精度に分割した直流電圧を出力することができるようになり、従来のように絶縁された直流電圧源を複数使用することによる装置の大型化を避けることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による電圧分圧回路を採用した核磁気共鳴イメージング装置用電源装置のブロック構成図である。
【図２】図１に示した核磁気共鳴イメージング装置用電源装置のマルチレベルコンバータを示す回路図である。
【図３】図１に示した核磁気共鳴イメージング装置用電源装置のマルチレベルインバータを示す回路図である。
【図４】図１に示した電圧分圧回路を示す回路図である。
【図５】図４に示した電圧分圧回路の動作波形図である。
【図６】図４に示した電圧分圧回路の他の条件による動作波形図である。
【図７】本発明の他の実施の形態による電圧分圧回路を示す回路図である。
【図８】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【図９】図８に示した電圧分圧回路の動作波形図である。
【図１０】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【図１１】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【図１２】図１１に示した電圧分圧回路の動作波形図である。
【図１３】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【図１４】本発明のさらに他の実施の形態による電圧分圧回路を示す回路図である。
【符号の説明】
２ 三相交流電源
４ 交流直流変換器
５ 電圧分圧回路
６Ａ〜６Ｃ 電流増幅器
７ マルチレベルコンバータ
８ マルチレベルインバータ
２３〜２５ 鉄心
Ｃｄ１〜Ｃｄ３ 分圧コンデンサ
Ｄ１〜Ｄ８ ダイオード
Ｌｄ１〜Ｌｄ６ 電流制限素子
Ｓｄ１〜Ｓｄ８ 半導体スイッチ
Claims (2)
- 入力側を直流電源に接続し、その入力側の電圧レベル数より多いレベル数の直流電圧を出力する電圧分圧回路において、上記直流電源の端子間に、逆並列接続したダイオードを有して直列接続した複数の半導体スイッチと、直列接続した複数の分圧コンデンサとを接続し、上記複数の半導体スイッチの中点と上記複数の分圧コンデンサの中点との間に電流制限素子を接続したことを特徴とする電圧分圧回路。
- 請求項１記載のものにおいて、逆並列接続した上記ダイオードを有して直列接続した複数の上記半導体スイッチを、上記直流電源の端子間に少なくとも２組並列に接続し、それぞれの組の上記複数の半導体スイッチの中点と上記複数の分圧コンデンサの中点との間に上記電流制限素子を接続し、これら２つの電流制限素子を共通の鉄心に巻回したインダクタで構成したことを特徴とする電圧分圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147753A JP4343584B2 (ja) | 2003-05-26 | 2003-05-26 | 電圧分圧回路、及び傾斜磁場電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147753A JP4343584B2 (ja) | 2003-05-26 | 2003-05-26 | 電圧分圧回路、及び傾斜磁場電源装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004350471A true JP2004350471A (ja) | 2004-12-09 |
| JP2004350471A5 JP2004350471A5 (ja) | 2006-07-06 |
| JP4343584B2 JP4343584B2 (ja) | 2009-10-14 |
Family
ID=33534198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003147753A Expired - Fee Related JP4343584B2 (ja) | 2003-05-26 | 2003-05-26 | 電圧分圧回路、及び傾斜磁場電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4343584B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006230035A (ja) * | 2005-02-15 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 電力変換装置とその駆動方法 |
| WO2007004565A1 (ja) * | 2005-07-01 | 2007-01-11 | Hitachi Medical Corporation | 電源装置及びこれを用いた磁気共鳴イメージング装置 |
| WO2010013322A1 (ja) * | 2008-07-30 | 2010-02-04 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| KR101005687B1 (ko) | 2007-08-04 | 2011-01-05 | 에스엠에이 솔라 테크놀로지 아게 | 접지형 직류전원인 태양광 발전기용 인버터 |
| FR2954018A1 (fr) * | 2009-12-16 | 2011-06-17 | St Microelectronics Tours Sas | Alimentation a decoupage multiniveaux |
| WO2012017753A1 (ja) * | 2010-08-05 | 2012-02-09 | 三菱電機株式会社 | 電力変換装置および車載電源装置 |
| JP2012186970A (ja) * | 2011-03-08 | 2012-09-27 | Mitsubishi Electric Corp | 電力変換装置およびそれを備えた車載電源装置 |
| US8543845B2 (en) | 2007-09-19 | 2013-09-24 | Fujitsu Limited | Method for suppressing a voltage fluctuation applying to a load by a second power section with the same or opposite voltage polarity |
| WO2015020463A1 (ko) * | 2013-08-07 | 2015-02-12 | 엘지이노텍 주식회사 | 전원 장치 |
| CN113285603A (zh) * | 2020-02-19 | 2021-08-20 | 株式会社东芝 | 电力变换装置 |
-
2003
- 2003-05-26 JP JP2003147753A patent/JP4343584B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006230035A (ja) * | 2005-02-15 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 電力変換装置とその駆動方法 |
| JP4661256B2 (ja) * | 2005-02-15 | 2011-03-30 | 富士電機ホールディングス株式会社 | 電力変換装置 |
| WO2007004565A1 (ja) * | 2005-07-01 | 2007-01-11 | Hitachi Medical Corporation | 電源装置及びこれを用いた磁気共鳴イメージング装置 |
| US7928600B2 (en) | 2005-07-01 | 2011-04-19 | Hitachi Medical Corporation | Power source device and magnetic resonance imaging apparatus using the same |
| JP5020077B2 (ja) * | 2005-07-01 | 2012-09-05 | 株式会社日立メディコ | 電源装置及びこれを用いた磁気共鳴イメージング装置 |
| KR101005687B1 (ko) | 2007-08-04 | 2011-01-05 | 에스엠에이 솔라 테크놀로지 아게 | 접지형 직류전원인 태양광 발전기용 인버터 |
| US8543845B2 (en) | 2007-09-19 | 2013-09-24 | Fujitsu Limited | Method for suppressing a voltage fluctuation applying to a load by a second power section with the same or opposite voltage polarity |
| US20110127837A1 (en) * | 2008-07-30 | 2011-06-02 | Toshiba Mitsubishi-Electric Indus. Sys. Corp. | Power conversion apparatus |
| US8994216B2 (en) | 2008-07-30 | 2015-03-31 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Power conversion apparatus |
| JP5248611B2 (ja) * | 2008-07-30 | 2013-07-31 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| WO2010013322A1 (ja) * | 2008-07-30 | 2010-02-04 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| EP2337205A1 (fr) | 2009-12-16 | 2011-06-22 | STMicroelectronics (Tours) SAS | Alimentation à découpage multiniveaux |
| CN102130583A (zh) * | 2009-12-16 | 2011-07-20 | 意法半导体(图尔)公司 | 多电平开关电源 |
| FR2954018A1 (fr) * | 2009-12-16 | 2011-06-17 | St Microelectronics Tours Sas | Alimentation a decoupage multiniveaux |
| US8854020B2 (en) | 2009-12-16 | 2014-10-07 | Stmicroelectronics (Tours) Sas | Multiple-level switched-mode power supply |
| WO2012017753A1 (ja) * | 2010-08-05 | 2012-02-09 | 三菱電機株式会社 | 電力変換装置および車載電源装置 |
| JP5420080B2 (ja) * | 2010-08-05 | 2014-02-19 | 三菱電機株式会社 | 電力変換装置 |
| JP2012186970A (ja) * | 2011-03-08 | 2012-09-27 | Mitsubishi Electric Corp | 電力変換装置およびそれを備えた車載電源装置 |
| WO2015020463A1 (ko) * | 2013-08-07 | 2015-02-12 | 엘지이노텍 주식회사 | 전원 장치 |
| US9899935B2 (en) | 2013-08-07 | 2018-02-20 | Lg Innotek Co., Ltd. | Power factor correction device with first and second output parts |
| CN113285603A (zh) * | 2020-02-19 | 2021-08-20 | 株式会社东芝 | 电力变换装置 |
| JP2021132468A (ja) * | 2020-02-19 | 2021-09-09 | 株式会社東芝 | 電力変換装置及び電源装置 |
| JP7431611B2 (ja) | 2020-02-19 | 2024-02-15 | 株式会社東芝 | 電力変換装置及び電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4343584B2 (ja) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Prasad et al. | Comparison of different topologies of cascaded H-Bridge multilevel inverter | |
| CA2565707C (en) | Low harmonics, polyphase converter circuit | |
| CN105658467B (zh) | 电力变换装置和电力变换方法 | |
| US20210359595A1 (en) | Electrical power converter | |
| US9270198B2 (en) | Control of parallel-connected current source rectifiers | |
| US7433216B2 (en) | Voltage control and harmonic minimization of multi-level converter | |
| CN115833633A (zh) | 多电平逆变器以及利用其提供多电平输出电压的方法 | |
| JP6771693B1 (ja) | 電力変換装置 | |
| WO2017157271A1 (en) | Multilevel inverters | |
| JP2004266884A (ja) | スイッチング電源式電源装置およびそれを用いた核磁気共鳴イメージング装置 | |
| US20140347898A1 (en) | Modular multi-level power conversion system with dc fault current limiting capability | |
| JP4343584B2 (ja) | 電圧分圧回路、及び傾斜磁場電源装置 | |
| US8064232B2 (en) | Power conversion device and power conversion system | |
| Hosseini Montazer et al. | A generalized diode containing bidirectional topology for multilevel inverter with reduced switches and power loss | |
| US10770962B2 (en) | Converter cell comprising an energy converter in parallel to a clamp inductor | |
| US20150214830A1 (en) | System and method of power conversion | |
| CN110692186B (zh) | 电力变换装置 | |
| JP3685514B2 (ja) | 電源装置及びそれを用いた磁気共鳴イメージング装置 | |
| US9843272B2 (en) | Power converter capable of outputting a plurality of different levels of voltages | |
| KR101224589B1 (ko) | 멀티레벨 인버터 | |
| JP3557009B2 (ja) | 電源装置及びそれを用いた磁気共鳴イメージング装置 | |
| JPH02131370A (ja) | インバータ回路 | |
| US20240136946A1 (en) | Multidimensional space vector modulation (mdsvm) circuit and method thereof | |
| US20240235420A9 (en) | Multidimensional space vector modulation (mdsvm) circuit and method thereof | |
| Kangarlu et al. | Variable DC voltage as a solution to improve output voltage quality in multilevel converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |