JP2004347397A

JP2004347397A - 電圧検出器

Info

Publication number: JP2004347397A
Application number: JP2003143169A
Authority: JP
Inventors: Shigeto Fujita; 重人藤田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-05-21
Filing date: 2003-05-21
Publication date: 2004-12-09

Abstract

【課題】断路器操作時にサージが移行した場合の電圧検出器の出力端子に発生する異常電圧の抑制を可能にする電圧検出器を得る。
【解決手段】ＧＩＳタンクの中に設けられた主導体２の電圧を検出するための電圧検出器であって、ＧＩＳタンクと主導体２との間に中間電極３が設けられているとともに、サージによる異常電圧発生抑制のためのサージ抑制用のコンデンサー８が中間電極３に接続されており、中間電極３とＧＩＳタンクとの間の浮遊静電容量の値と、中間電極３とサージ抑制用のコンデンサー８をつなぐ結線のインダクタンスの値とを設定するときに、中間電極３とＧＩＳタンクとの間の浮遊静電容量と、中間電極３とサージ抑制用のコンデンサー８とをつなぐ結線のインダクタンスとによる、共振の周波数が１００ＭＨｚ以上になるように、前記２つの値を小さく設定する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は電圧検出器に関し、特に、ＧＩＳ（ＧａｓＩｎｓｕｌａｔｅｄＳｗｉｔｃｈｇｅａｒ）の主回路電圧を検出するコンデンサー・抵抗型の電圧検出器に関するものである。
【０００２】
【従来の技術】
従来の容量−容量分圧型の電圧検出器は、ＧＩＳタンク内の主導体と、当該主導体を同軸形状に囲む中間電極、外付けされた二次抵抗およびサージ抑制用のコンデンサーから構成される（例えば、非特許文献１参照。）。
【０００３】
【非特許文献１】
谷口裕章、外２名、「新型ＣＴ／ＰＤ」、三菱電機技報、三菱電機株式会社、２００１年、Ｖｏｌ．７５、Ｎｏ．８、ｐ．５３３−５３８
【０００４】
この種の電圧検出器において、ＧＩＳ主回路の電圧は、主導体と中間電極の間の浮遊静電容量と、対地静電容量と二次抵抗によって分圧されるが、対地静電容量を十分に小さく設定するこことにより、電圧検出器の出力信号Ｅ_２は（１）式で表される。
【０００５】
Ｅ_２＝Ｃ_１Ｒ_２（ｄＥ_１／ｄｔ）（１）
【０００６】
ここで、Ｅ_１は主導体の電圧、Ｃ_１は主導体と中間電極の間の静電容量、Ｒ_２は二次抵抗の抵抗値である。（１）式から明らかなように、この電圧検出器の出力端子からの出力波形は、主導体電圧波形の微分波形となるため、この電圧検出器には、積分回路が接続される。また、上位ネットワークと接続するために出力信号をアナログ信号からデジタル信号へ変換するＡ／Ｄ変換器また通信回路等の電子機器がつながる。
【０００７】
また、この電圧検出器にはサージによる異常電圧発生抑制のためのサージ保護用のコンデンサーを設けている。これは１ＭＨｚ程度の周波数成分をもつサージに対しては有効である。
【０００８】
【発明が解決しようとする課題】
ＧＩＳ中の断路器等の開閉機器の操作時には、断路器サージが発生する。このサージは最大で１００ＭＨｚ程度の周波数成分をもつ急峻波サージで、ＶＦＴ（ＶｅｒｙＦａｓｔＴｒａｎｓｉｅｎｔｓ）と呼ばれる。このサージが移行することにより電圧検出器の出力端子に異常電圧を発生する。この異常電圧により先に述べた積分回路や通信回路等の電子回路が誤動作や損傷を受ける場合があるという問題点があった。
【０００９】
この発明は、かかる問題点を解決するためになされたものであり、断路器操作時にサージが移行した場合の電圧検出器の出力端子に発生する異常電圧の抑制を可能にする電圧検出器を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明は、タンクの中に設けられた主導体の電圧を検出するための電圧検出器であって、前記タンクと前記主導体との間に中間電極が設けられているとともに、サージによる異常電圧発生抑制のためのサージ抑制用のコンデンサーが前記中間電極に接続されており、前記中間電極と前記タンクとの間の浮遊静電容量の値と、前記中間電極と前記サージ抑制用のコンデンサーをつなぐ結線のインダクタンスの値とを設定するときに、前記中間電極と前記タンクとの間の浮遊静電容量と、前記中間電極と前記サージ抑制用のコンデンサーとをつなぐ結線のインダクタンスとによる、共振の周波数が１００ＭＨｚ以上になるように、前記中間電極と前記タンクとの間の浮遊静電容量の値と前記中間電極と前記サージ抑制用のコンデンサーを接続する結線のインダクタンスの値とを設定する電圧検出器である。
【００１１】
【発明の実施の形態】
実施の形態１．
本実施の形態においては、本発明の電圧検出器の原理を説明する。本実施の形態においても、タンクの中に設けられた主導体の電圧を検出するための電圧検出器であるが、電圧検出器の出力端子からの出力波形は、主導体電圧波形の時間微分波形となる。そのため、主導体に発生する一次電圧の時間微分に比例した電圧信号を出力端子から得て、それを積分処理することによって一次電圧に比例した電圧信号を得て、当該電圧信号をアナログ−ディジタル変換することによって、一次電圧に比例したディジタルデータを得ている。本実施の形態における電圧検出器の等価回路は高周波数での適用を考慮したものとなっている。電圧検出器の等価回路は、高周波領域では、結線のインダクタンスや浮遊静電容量が無視できなくなってくる。そのため、等価回路は図１のようになる。図１において、２はＧＩＳタンク内に設けられた主導体、３は主導体２とＧＩＳタンクとの間に設けられた中間電極、４は積分回路（または、上位ネットワークと接続するために出力信号をアナログ信号からデジタル信号へ変換するＡ／Ｄ変換器また通信回路等の電子機器）、５は主導体２と中間電極３の間の静電容量、６は二次抵抗、７は出力端子、８はサージによる異常電圧発生抑制のためのサージ抑制用コンデンサー、９，１０はそれぞれ中間電極３からの引き出し線のインダクタンスと抵抗、１１は中間電極３とＧＩＳタンクとの間の浮遊静電容量、１２は中間電極と各素子をつなぐ結線とアースとの間の浮遊の静電容量をまとめたもの、１３，１４はそれぞれサージ抑制用のコンデンサーをつなぐ結線のインダクタンスと抵抗、１５は二次抵抗をつなぐ結線のインダクタンスである。なお、ＧＩＳタンク等については、上記非特許文献１を参照することとする。本実施の形態による電圧検出器も、ＧＩＳタンク内に設けられた棒状の主導体（一次導体）と、当該主導体を同軸形状に囲む中間電極と、外付けされた二次抵抗と、サージ抑制用のコンデンサーとから構成される。
【００１２】
ここで、二次抵抗６をつなぐ結線の抵抗の値は、二次抵抗６の値と比較して十分に小さいため無視している。ここで、
主導体２と中間電極３の間の静電容量５＝１０ｐＦ
中間電極３とＧＩＳタンクとの間の浮遊静電容量＝１５０ｐＦ
中間電極３からの引き出し線のインダクタンス＝０．１μＨ
中間電極３からの引き出し線の抵抗＝０．１Ω
中間電極と各素子をつなぐ結線とアースとの間の浮遊の静電容量をまとめたもの＝２０ｐＦ
サージ抑制用のコンデンサーをつなぐ結線のインダクタンス＝７５ｎＨ
サージ抑制用のコンデンサーをつなぐ結線の抵抗＝０．１Ω
サージ抑制用のコンデンサーの静電容量＝５ｐＦ
二次抵抗の値＝３ｋΩ
二次抵抗をつなぐ結線のインダクタンス＝０．１μＨ
という値をもちいて、主導体２に白色ノイズを印加した場合に電圧検出器の出力端子に発生する電圧の周波数特性の解析結果を図２に示す。電圧検出器は３１ＭＨｚ共振を起こす、すなわち、主導体を伝搬するＶＦＴ中の３１ＭＨｚの成分により、電圧検出器には異常電圧が発生する。
【００１３】
この共振は、中間電極３とＧＩＳタンクとの間の浮遊静電容量と中間電極３からの引き出し線のインダクタンスとサージ抑制用のコンデンサー８をつなぐ結線のインダクタンス（中間電極３とサージ抑制用のコンデンサー８をつなぐ結線のインダクタンス）によるものである。サージ抑制用のコンデンサー８の静電容量は、この周波数の共振には寄与しない。実際、中間電極３とＧＩＳタンクとの間の浮遊静電容量と中間電極３とサージ抑制用のコンデンサー８をつなぐ結線のインダクタンスによる共振周波数ｆは、中間電極とＧＩＳタンクの間の静電容量をＣ、中間電極からの引き出し線のインダクタンスをＬ_１、サージ抑制用のコンデンサーをつなぐ結線のインダクタンスをＬ_２とすると
【００１４】
【数１】

【００１５】
より、共振周波数は３１ＭＨｚとなる。
【００１６】
このように、電圧検出器は共振により断路器サージ中の特定の周波数成分が出力端子へ大きく移行する。この共振は、中間電極３とＧＩＳタンクとの間の浮遊静電容量と中間電極３とサージ抑制用のコンデンサー８とをつなぐ結線のインダクタンスによるものである。一方、断路器サージの周波数は最大で１００ＭＨｚ程度である。更に一般的には周波数で分解した振幅は高周波になるほど小さくなる。そのため、この共振周波数を高周波側にシフトする、すなわち、中間電極３とＧＩＳタンクとの間の浮遊静電容量と中間電極３とサージ抑制用のコンデンサー８をつなぐ結線のインダクタンスの少なくともひとつを小さくすれば良い。中間電極３とＧＩＳタンクとの間の浮遊静電容量を小さくするためには中間電極とタンクの間の間隔を広げなければならない。そのためには、ＧＩＳタンクの内径を広げるか中間電極の内径を小さくする必要がある。しかし、ＧＩＳタンクの内径を広げるとＧＩＳが大きくなるという問題がある。また、中間電極の内径を小さくすると中間電極と主導体との距離が近くなり絶縁上の問題が生じる。一方、中間電極３とサージ抑制用のコンデンサー８をつなぐ結線のインダクタンスを小さくすることにより共振周波数を高周波側にシフトさせることができる。更に、中間電極３とサージ抑制用のコンデンサー８をつなぐ結線のインダクタンスを０にすれば共振はなくなる。
【００１７】
二次抵抗やＡ／Ｄ変換器等の電子機器の接続のインダクタンス等はこの共振に対して何ら影響をしない。そのため、中間電極３とサージ抑制用のコンデンサー８をつなぐ結線のインダクタンスを小さくしさえすれば、二次抵抗やＡ／Ｄ変換器等の電子機器の接続の仕方（結線の長さ等）は特に制限されない。
【００１８】
実施の形態２．
図３は、この発明の中間電極とサージ抑制用コンデンサーをつなぐ結線のインダクタンスを低減する方法の一例を示したものである。図３において、３は中間電極、６は二次抵抗、８はサージ抑制用コンデンサーである。図３においては、図１における中間電極３、二次抵抗６およびサージ抑制用コンデンサー８の部分の構成のみを示しているが、実際には、図１の等価回路を構成するように、この発明の電圧検出装置には、図１に示した全ての構成要素が含まれているものとする。また、図の省略化のために中間電極３についても模擬的に点で記載しているが、実際には、中間電極３は、上述したように、主導体に対して同軸形状となっている（例えば、円管型など）。なお、図３において、（ａ）は斜視図、（ｂ）は底面図、（ｃ）は上面図、（ｄ）は断面図である。
【００１９】
本実施の形態においては、サージ抑制用コンデンサー８として、金属製の円盤１６に、複数の円柱型のコンデンサー１７（図３の例では、８個）を同軸状に配置する。すなわち、図３（ｄ）に示されるように、円盤１６の円周の内側に、当該円周に沿って、同心円上に、等間隔でコンデンサー１７が配置されている。複数のコンデンサー１７によって構成される“輪”は、中間電極３とサージ抑制用のコンデンサー８との結線に対して、同軸になっている。サージ抑制用コンデンサー８は分圧器の近傍に配置されている。金属製の円盤１６は、直接、中間電極３と接続させるか、あるいは、できるだけ短い結線、または、出来るだけ短い金属盤で中間電極３と接続し、この部分のインダクタンスを小さくする。サージ抑制用コンデンサー８のアース側は中心が同軸状にくりぬかれたドーナツ型の金属製の円盤１８が取り付けられていて、この円盤１８はＧＩＳタンクと直接接続させるか、あるいは、できるだけ短い結線、または、出来るだけ短い金属盤でＧＩＳタンクと接続し、この部分のインダクタンスを小さくする。この方法によると、理想的には中間電極３とサージ抑制用コンデンサー８をつなぐ結線のインダクタンスを０にできる。
【００２０】
以上のように、本実施の形態においては、サージ抑制用コンデンサー８として、中間電極３とサージ抑制用コンデンサー８とをつなぐ結線に対して同軸上に配置した複数のコンデンサー１７を用いるようにしたので、この同軸構成をとることにより中間電極３とサージ抑制用コンデンサー８とをつなぐ結線のインダクタンスを略々０（ゼロ）とすることができる。これにより、上述した当該インダクタンスにより発生する共振の共振周波数を高周波側にシフトさせることができるので、共振の発生を抑え、断路器操作の際に電圧検出器の出力端子に発生する異常電圧を抑制することができる。
【００２１】
なお、本実施の形態においては、コンデンサー１７を同心円上に並べる例を示したが、中間電極３とサージ抑制用コンデンサー８とをつなぐ結線に対して同軸となるドーナツ型のコンデンサーやドーナツ型のコンデンサーをいくつかに分割したものを用いても良い。
【００２２】
実施の形態３．
図４は、本実施の形態による、中間電極３とサージ抑制用コンデンサー８とをできるだけ短い金属板１９で接続することにより、中間電極３とサージ抑制用コンデンサー８をつなぐ結線のインダクタンスを低減する方法の一例を示したものである。この方法では、この場合、中間電極３とサージ抑制用コンデンサー８をつなぐ結線のインダクタンスを０にすることはできないが、従来の電線と比較して金属板１９はインダクタンスが小さいので、共振周波数を高周波側にシフトさせることができる。断路器サージの周波数成分は、高周波になるほど振幅が小さくなるため、共振周波数を高周波側にシフトするほど電圧検出器の出力端子に発生する異常電圧を低減することができる。
【００２３】
以上のように、本実施の形態においては、中間電極３とサージ抑制用コンデンサー８とを接続する配線を金属板１９としたことにより、中間電極３とサージ抑制用コンデンサー８とをつなぐ結線のインダクタンスを低減することができる。これにより、上述した当該インダクタンスにより発生する共振の共振周波数を高周波側にシフトさせることができるので、共振の発生を抑え、断路器操作の際に電圧検出器の出力端子に発生する異常電圧を抑制することができる。
【００２４】
実施の形態４．
中間電極３とＧＩＳタンクの間の浮遊静電容量はおよそ１５０ｐＦであると考えられる。そのため、中間電極３とサージ抑制用のコンデンサー８をつなぐ結線のインダクタンスを０．０１５μＨ以下とすると、この回路の共振周波数ｆは、式（３）のようになり、１００ＭＨｚ以上になる。
【００２５】
【数２】

【００２６】
一方、断路器サージには１００ＭＨｚ以上の周波数成分がほとんどないため、電圧検出器の共振回路が励起されず出力端子に異常電圧が発生しない。
【００２７】
なお、上述したように、本実施の形態においては、中間電極３とＧＩＳタンクの間の静電容量がおよそ１５０ｐＦであるとしたが、その理由について説明する。図５は、商用周波数（６０Ｈｚ）に対する容量−抵抗分圧器の等価回路を示した図である。ここで、ｆ＝６０Ｈｚ、ω＝２πｆ、Ｒ＝３ｋΩ、とする。図５において、
Ｃ：中間電極とＧＩＳタンク間の静電容量
Ｒ：２次抵抗
である。この回路で、中間電極とＧＩＳタンク間の静電容量Ｃは、ＧＩＳの雰囲気温度により、ＧＩＳタンクや中間電極が熱膨張（または熱収縮）することにより値が変わるので、その変化の程度を０．０２％以下とするには（Ｒは温度の影響を受けないため）、中間電極とＧＩＳタンク間の静電容量Ｃと２次抵抗Ｒのインピーダンスの比が５×１０^３以下となるようにすればよい。よって、
１／（ＲＣω）＜５×１０^３Ｃ＞１７７×１０^−１２Ｆ＝約１５０ｐＦ
となる。これにより、中間電極とＧＩＳタンクとの間の静電容量Ｃは、およそ１５０ｐＦ程度となる。これにより、共振周波数を１００ＭＨｚ以上にするためには、インダクタンスを０．０１５μＨ以下としなければならない。
【００２８】
以上のように、本実施の形態においては、中間電極３とサージ抑制用コンデンサー８とを接続する結線のインダクタンスを０．０１５μＨ以下に設定することにより、当該インダクタンスにより発生する共振の共振周波数が１００ＭＨｚ以上になり、高周波側にシフトさせることができるので、共振の発生を抑え、断路器操作の際に電圧検出器の出力端子に発生する異常電圧を抑制することができる。
【００２９】
上述の実施の形態１〜４においては、容量―抵抗分圧型の電圧検出器に対するこの発明の適用について述べてきたが、この発明は、その場合に限らず、容量―容量分圧型の電圧検出器（主導体と中間電極の間の静電容量と中間電極とＧＩＳタンクの間の静電容量とで分圧する。）にも適用が可能である。
【００３０】
【発明の効果】
この発明は、タンクの中に設けられた主導体の電圧を検出するための電圧検出器であって、前記タンクと前記主導体との間に中間電極が設けられているとともに、サージによる異常電圧発生抑制のためのサージ抑制用のコンデンサーが前記中間電極に接続されており、前記中間電極と前記タンクとの間の浮遊静電容量の値と、前記中間電極と前記サージ抑制用のコンデンサーをつなぐ結線のインダクタンスの値とを設定するときに、前記中間電極と前記タンクとの間の浮遊静電容量と、前記中間電極と前記サージ抑制用のコンデンサーとをつなぐ結線のインダクタンスとによる、共振の周波数が１００ＭＨｚ以上になるように、前記中間電極と前記タンクとの間の浮遊静電容量の値と前記中間電極と前記サージ抑制用のコンデンサーを接続する結線のインダクタンスの値とを設定する電圧検出器であるので、前記中間電極と前記タンクとの間の浮遊静電容量と、前記中間電極と前記サージ抑制用のコンデンサーとをつなぐ結線のインダクタンスとによる、共振の周波数を高周波側にシフトさせることにより、断路器操作時にサージが移行した場合の電圧検出器の出力端子に発生する異常電圧の抑制を可能にすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における、抵抗―容量型分圧器の高周波数で適用される等価回路を示した回路図である。
【図２】この発明の実施の形態１における、抵抗―容量型分圧器の主導体から出力端子への移行の周波数特性を示した説明図である。
【図３】この発明の実施の形態２における、サージ抑制用コンデンサーを同軸状に配置した構成を示した説明図であり、（ａ）はサージ抑制用コンデンサーの斜視図、（ｂ）は底面図、（ｃ）は上面図、（ｄ）は断面図である。
【図４】この発明の実施の形態３における、中間電極とサージ抑制用のコンデンサーを金属板で接合した構成を示した説明図である。
【図５】商用周波数（６０Ｈｚ）に対する容量−抵抗分圧器の等価回路を示した説明図である。
【符号の説明】
２主導体、３中間電極、４積分回路、または、通信回路等の電子機器、５主導体と中間電極の間の静電容量、６二次抵抗、７出力端子、８サージ抑制用コンデンサー、９中間電極からの出力線のインダクタンス、１０中間電極からの出力線の抵抗、１１中間電極とＧＩＳタンクの間の静電容量、１２中間電極と各素子をつなぐ結線とアースとの間の浮遊の静電容量をまとめたもの、１３サージ抑制用のコンデンサーを接続する結線のインダクタンス、１４サージ抑制用のコンデンサーを接続する結線の抵抗、１５二次抵抗を接続する結線のインダクタンス、１６金属製の円盤、１７コンデンサー、１８中心をくりぬいた金属盤、１９金属板。

Claims

タンクの中に設けられた主導体の電圧を検出するための電圧検出器であって、
前記タンクと前記主導体との間に中間電極が設けられているとともに、サージによる異常電圧発生抑制のためのサージ抑制用のコンデンサーが前記中間電極に接続されており、
前記中間電極と前記タンクとの間の浮遊静電容量の値と、前記中間電極と前記サージ抑制用のコンデンサーを接続する結線のインダクタンスの値とを設定するときに、前記中間電極と前記タンクとの間の浮遊静電容量と、前記中間電極と前記サージ抑制用のコンデンサーとをつなぐ結線のインダクタンスとによる、共振の周波数が１００ＭＨｚ以上になるように、前記中間電極と前記タンクとの間の浮遊静電容量の値と前記中間電極と前記サージ抑制用のコンデンサーを接続する結線のインダクタンスの値とを設定する
ことを特徴とする電圧検出器。
前記中間電極と前記サージ抑制用のコンデンサーとの結線のインダクタンスを０．０１５μＨ以下としたことを特徴とする請求項１に記載の電圧検出器。
前記サージ抑制用のコンデンサーの配置を前記中間電極と前記サージ抑制用のコンデンサーとの結線に対して同軸としたことを特徴とする請求項１または２に記載の電圧検出器。
前記中間電極と前記サージ抑制用のコンデンサーとを接続する接続部材を金属板から構成することを特徴とする請求項１ないし３のいずれか１項に記載の電圧検出器。