【０００１】
【発明の属する技術分野】
本発明は、半導体基板の製造方法、より詳細には、ＳｉＧｅ層を有する半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年、シリコン基板上に、ＳｉＧｅ層を介してＳｉをエピタキシャル成長させた歪Ｓｉ層をチャネル領域に用いた高速デバイスが提案されている。
この歪Ｓｉ層は、Ｓｉに比べて格子定数が大きいＳｉＧｅに引っ張られて歪を生じており、これにより、Ｓｉのバンド構造が変化し、縮退が解けて、キャリア移動度が増大する。
よって、この歪Ｓｉ層をチャネル領域に用いることにより、バルクＳｉを用いた場合の１．５倍以上のキャリア移動の高速化が可能となる。
【０００３】
上記のような歪Ｓｉ層を、転位が生じることなく得るためには、シリコン基板上に転位密度が低いＳｉＧｅ層をエピタキシャル成長させる必要がある。
しかしながら、ＳｉとＳｉＧｅは格子定数が異なることから、格子不整合により転位が発生し、その影響が歪Ｓｉ層にまで及び、その結果、デバイス活性層である歪Ｓｉ層において、転位が生じるという問題があった。
【０００４】
これに対しては、従来は、エピタキシャル成長の過程において、ＳｉＧｅ層中のＧｅ濃度を段階的に増加させる組成傾斜層を形成することにより、転位の発生を防止する方法が採用されていた（例えば、特許文献１参照）。
【０００５】
しかしながら、この方法でも、トランジスタの動作不良を防止するほどの転位の低減化を図ることは困難であった。
また、Ｇｅ濃度を段階的に増加させるため、ＳｉＧｅ層の厚さが約３μｍと非常に厚いものとなり、このような厚いＳｉＧｅ層のエピタキシャル成長には時間を要し、生産効率、コストの面においても劣っていた。
【０００６】
上記課題に対しては、さらに、シリコン基板表面にＶ字状の溝を形成した後、ＳｉＧｅ層をエピタキシャル成長させることにより、ＳｉＧｅ層中の転位密度を低減させるという提案がなされている（特許文献２参照）。
【０００７】
【特許文献１】
特開平６−２５２０４６号公報
【特許文献２】
特開２００２−３５９１８９号公報
【０００８】
【発明が解決しようとする課題】
上記のシリコン基板表面に溝を形成する方法は、ＳｉＧｅ層成膜中に発生した転位が、前記溝側面で抜けて消滅するため、ＳｉＧｅ層中の転位密度を低減させることができるというものである。
【０００９】
しかしながら、上記方法においては、エピタキシャル成長により形成されるＳｉＧｅ層も、薄層であるほど、ＳｉＣ基板表面に形成されたＶ字状の溝と同様に、溝を有する状態で形成されやすかった。このため、デバイス領域は溝が形成された以外の部分に制限され、パターン設計上も制約され、デバイス形成時に無駄が生じやすいものであった。
【００１０】
したがって、基板が溝により分断されることなく、全体を有効に活用することができることが望ましく、すなわち、ＳｉＧｅ層における転位の発生を抑制し、かつ、自由なパターン設計が可能となるように、ＳｉＧｅ層表面全体が平坦に形成されることが求められていた。
【００１１】
本発明は、上記技術的課題を解決するためになされたものであり、ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化、かつ、転位密度の低減化を図ることができ、しかも、ＳｉＧｅ層表面が平坦化された半導体基板の製造方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
本発明に係る半導体基板の製造方法は、濃度２０％以上のＨＣｌを用いて、１０００℃以上１２００℃以下でパージ処理したシリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させることを特徴とする。
これにより、格子不整合により発生する転位を、ＨＣｌガスパージにより形成した表面粗さによって、捕捉または終端させることができ、ＳｉＧｅ層の薄層化およびＳｉＧｅ層表面における転位密度の低減化を図ることができる。
【００１３】
前記ＨＣｌガスパージ処理を施したシリコン基板の表面粗さＲｍｓは、０．１８ｎｍ以上であることが好ましい。
シリコン基板の表面粗さが上記範囲である場合、特に、シリコン基板表面に形成された凹凸形状によりる前記転位収束の効果が高く、ＳｉＧｅ層の表面にまで貫通する転位を抑制効果が顕著となるため好ましい。
【００１４】
また、本発明に係る半導体基板の製造方法は、前記ＳｉＧｅ層上に、さらに、Ｓｉ層を形成することを特徴とする。
このようにして形成された半導体基板におけるＳｉ層は、転位密度の低い歪Ｓｉ層として得ることができ、キャリア移動度の高速化を図ることができる。
【００１５】
【発明の実施の形態】
以下、本発明をより詳細に説明する。
本発明に係る半導体基板の製造方法は、シリコン基板表面に、濃度２０％以上のＨＣｌガスをパージして処理を施した後、該シリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させるものである。
上記製造方法によれば、ＳｉとＳｉＧｅとの格子不整合により発生する転位を、ＨＣｌガスパージにより形成した表面粗さによって、捕捉または終端させることができ、ＳｉＧｅ層表面にまで及ぶような貫通転位の密度の低減化を図ることができる。
したがって、ＳｉＧｅ層上に、さらに、歪Ｓｉ層を形成させる場合においても、貫通転位を抑制するために、従来は、組成傾斜層等によりμｍオーダーの厚さを要していたＳｉＧｅ層を、ｎｍオーダーにまで薄層化させることができる。
【００１６】
本発明に係る製造方法においては、濃度２０％以上のＨＣｌガスを用いて、シリコン基板表面をパージ処理する。
基板上へのエピタキシャル成長処理前には、ＨＣｌガスパージ処理が施される場合がある。このＨＣｌガスパージ処理は、基板表面の自然酸化膜除去および清浄化を目的としていることから、通常、この際のＨＣｌの濃度は１０％未満で行われる。
一方、本発明においては、シリコン基板表面に凹凸を形成することを目的としているため、通常のパージ処理に用いられるＨＣｌ濃度よりも高い２０％以上の濃度のＨＣｌガスが用いられる。これにより、シリコン基板表面に所定の表面粗さが付与されるだけでなく、上記のような通常のＨＣｌガスパージの場合と同様に、シリコン基板表面の自然酸化膜除去および清浄化を図ることもできる。
【００１７】
前記ＨＣｌガスのパージ処理は、１０００℃以上１２００℃以下で行われることが好ましい。
ＳｉとＳｉＧｅとの格子不整合により発生する転位がシリコン基板表面近傍において捕捉または終端されるために適当な表面粗さを、シリコン基板表面に付与するためには、上記温度範囲内であることが好ましい。
なお、前記ＨＣｌガスによるパージ時間は、通常、数分間〜数十分間程度であるが、これは、シリコン基板表面の所望の表面粗さに応じて、適宜調整される。
【００１８】
図１に、ＨＣｌガスパージ処理後のシリコン基板表面にＳｉＧｅ層をエピタキシャル成長させた場合の転位収束の様子を模式的に示す。
図１に示すように、シリコン基板表面には、濃度２０％以上のＨＣｌガスを用いたパージ処理により、凹凸が形成される。
ＳｉとＳｉＧｅとの格子不整合により発生する転位は、シリコン基板表面近傍で発生し、ＳｉＧｅ層の表面にまで到達する。図１の左側に示すように、シリコン基板の表面粗さが小さい場合には、シリコン基板表面に形成された凹凸によって、前記転位を捕捉または終端させることは困難である。
一方、図１の右側に示すように、シリコン基板の表面粗さが大きくなり、所定の粗さ以上になると、シリコン基板表面に形成された凹凸形状により、前記転位を収束させることが可能となり、ＳｉＧｅ層の表面にまで貫通する転位を抑制することができる。
このように、本発明に係る製造方法によれば、シリコン基板とＳｉＧｅ層との界面に転位が収束することから、ＳｉＧｅ層の薄膜化およびＳｉＧｅ組成の多様化を図ることができる。
【００１９】
具体的には、前記シリコン基板の表面粗さＲｍｓは０．１８ｎｍ以上であることが好ましい。
前記表面粗さＲｍｓが０．１８ｎｍ以上である場合、特に、前記転位収束の効果が高く、ＳｉＧｅ層の表面にまで貫通する転位を抑制する効果が顕著となるため好ましい。
なお、ＨＣｌガスパージ後のシリコン基板の表面粗さＲｍｓが０．１８ｎｍ以上である場合にも、該シリコン基板上にエピタキシャル成長されるＳｉＧｅ層およびＳｉ層の表面粗さに影響を及ぼすことはない（実施例参照）。
すなわち、シリコン基板上にＳｉＧｅ層およびＳｉ層をエピタキシャル成長させた後のＳｉ層（歪Ｓｉ層）は、通常においても、表面粗さＲｍｓが０．５ｎｍ程度とシリコン基板表面よりも粗い表面を有していることから、本発明においてＨＣｌガスパージにより形成された表面粗さが、ＳｉＧｅ層表面、さらに、歪Ｓｉ層表面に反映されることはない。
【００２０】
上記のようにして形成されたＳｉＧｅ層上には、Ｓｉ層を積層させることにより、転位密度の低い歪Ｓｉ層を形成することができる。
上述したように、転位密度の低い歪Ｓｉ層を形成した基板においては、該歪Ｓｉ層は、キャリア移動の高速化が図られ、高速デバイスを形成する上で好適な基板として用いることができる。
【００２１】
【実施例】
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
［実施例１］
濃度２０％のＨＣｌガスを用いて、１１００℃で５分間パージ処理したシリコン基板表面の表面粗さＲｍｓを原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）で評価した。
前記シリコン基板上に、ＳｉＧｅ層（Ｓｉ：７０％、Ｇｅ：３０％；厚さ２００ｎｍ）をエピタキシャル成長させて、さらに、歪Ｓｉ層（厚さ２０ｎｍ）をエピタキシャル成長させた。
前記歪Ｓｉ層についても、表面粗さＲｍｓをＡＦＭで評価した。
上記により得られた基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のエッチピット密度（ＥＰＤ：Ｅｔｃｈ Ｐｉｔ Ｄｅｎｓｉｔｙ）を微分干渉型顕微鏡により評価した。
これらの評価結果を図１にグラフにして示す。
【００２２】
［実施例２および３］
ＨＣｌガス濃度を２５％（実施例２）および３５％（実施例３）として、それ以外については、実施例１と同様にしてＨＣｌガスパージ処理したシリコン基板表面の表面粗さＲｍｓをＡＦＭで評価した。
前記シリコン基板上に、実施例１と同様にして、ＳｉＧｅ層および歪Ｓｉ層をエピタキシャル成長させた。
前記歪Ｓｉ層についても、表面粗さＲｍｓをＡＦＭで評価した。
上記により得られた基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のＥＰＤを微分干渉型顕微鏡により評価した。
これらの評価結果を図２にグラフにして示す。
【００２３】
［比較例１〜３］
ＨＣｌガス濃度を５％（比較例１）、１０％（比較例２）、１５％（比較例３）として、それ以外については、実施例１と同様にしてＨＣｌガスパージ処理したシリコン基板表面の表面粗さＲｍｓをＡＦＭで評価した。
前記シリコン基板上に、実施例１と同様にして、ＳｉＧｅ層および歪Ｓｉ層をエピタキシャル成長させた。
前記歪Ｓｉ層についても、表面粗さＲｍｓをＡＦＭで評価した。
上記により得られた基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のＥＰＤを微分干渉型顕微鏡により評価した。
これらの評価結果を図１にグラフにして示す。
【００２４】
図１のグラフにおいて、横軸はＨＣｌガス濃度（％）、縦軸は表面粗さＲｍｓ（ｎｍ）およびＥＰＤ（／ｃｍ２）を示している。
図１のグラフからも分かるように、ＨＣｌガスの濃度の増加に伴って、ＨＣｌガスパージ後のシリコン基板の表面粗さＲｍｓは増加しているが、該シリコン基板上にＳｉＧｅ層および歪Ｓｉ層をエピタキシャル成長させた後の歪Ｓｉ層の表面Ｒｍｓには、前記シリコン基板の表面粗さＲｍｓの影響は認められなかった。
また、ＨＣｌガスの濃度は、２０％以上の場合、ＨＣｌガスパージ後のシリコン基板の表面粗さＲｍｓは０．１８ｎｍ以上であり、前記歪Ｓｉ層表面におけるＥＰＤが顕著に減少する、すなわち、歪Ｓｉ層の転位が抑制されることが認められた。
【００２５】
【発明の効果】
本発明に係る製造方法によれば、ＳｉＧｅ層の薄層化、かつ、転位密度の低減化を図ることができ、しかも、ＳｉＧｅ層表面が平坦化された半導体基板が得られる。これにより、ＳｉＧｅ層を有する半導体基板の生産コストの削減、生産効率の向上を図ることも可能となる。
また、本発明に係る製造方法により得られたＳｉ層を有する半導体基板を用いれば、転位密度の低い高品質の歪Ｓｉ層が形成されているため、これをチャネル領域として用いることにより、キャリア移動度の高速化が図られることとなり、半導体素子のより一層の微細化、高性能化等に寄与することができる。
【図面の簡単な説明】
【図１】シリコン基板の表面粗さによる転位収束の様子を模式的に示した断面図である。
【図２】実施例および比較例におけるＨＣｌガス濃度の変化による表面粗さおよびＥＰＤの評価結果を示したグラフである。
【符号の説明】
１ シリコン基板
２ ＳｉＧｅ層
３ 転位[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor substrate, and more particularly, to a method for manufacturing a semiconductor substrate having a SiGe layer.
[0002]
[Prior art]
In recent years, a high-speed device using a strained Si layer obtained by epitaxially growing Si on a silicon substrate via a SiGe layer as a channel region has been proposed.
This strained Si layer is strained by being pulled by SiGe having a larger lattice constant than Si, whereby the band structure of Si is changed, degeneracy is released, and carrier mobility is increased.
Therefore, by using this strained Si layer for the channel region, the speed of carrier movement can be 1.5 times or more as high as that when bulk Si is used.
[0003]
In order to obtain such a strained Si layer without dislocations, it is necessary to epitaxially grow a SiGe layer having a low dislocation density on a silicon substrate.
However, since Si and SiGe have different lattice constants, dislocations are generated due to lattice mismatch, which affects the strained Si layer, and as a result, dislocations occur in the strained Si layer which is a device active layer. was there.
[0004]
On the other hand, conventionally, a method of preventing the occurrence of dislocation by forming a composition gradient layer that gradually increases the Ge concentration in the SiGe layer in the process of epitaxial growth has been adopted (for example, Patent Document 1).
[0005]
However, even with this method, it has been difficult to reduce the number of dislocations so as to prevent a malfunction of the transistor.
In addition, since the Ge concentration is increased stepwise, the thickness of the SiGe layer becomes very thick, about 3 μm, and it takes time for the epitaxial growth of such a thick SiGe layer, and also in terms of production efficiency and cost. Was inferior.
[0006]
In order to solve the above problem, it has been proposed to reduce the dislocation density in the SiGe layer by forming a V-shaped groove on the surface of the silicon substrate and then epitaxially growing the SiGe layer (Patent Document 2). reference).
[0007]
[Patent Document 1]
JP-A-6-252046 [Patent Document 2]
JP-A-2002-359189
[Problems to be solved by the invention]
The above-described method of forming a groove on the surface of a silicon substrate is capable of reducing the dislocation density in the SiGe layer because the dislocation generated during the film formation of the SiGe layer escapes on the side surface of the groove and disappears. .
[0009]
However, in the above method, as the SiGe layer formed by epitaxial growth is thinner, it is more likely to be formed with a groove, like the V-shaped groove formed on the surface of the SiC substrate. For this reason, the device region is limited to a portion other than the portion where the groove is formed, and the pattern design is also restricted.
[0010]
Therefore, it is desirable that the substrate can be effectively utilized without being divided by the groove. That is, the SiGe layer is formed so as to suppress the occurrence of dislocations in the SiGe layer and to enable a free pattern design. It has been required that the entire layer surface be formed flat.
[0011]
The present invention has been made to solve the above technical problem, and in a method for manufacturing a semiconductor substrate having a SiGe layer, a SiGe layer can be made thinner and a dislocation density can be reduced, Moreover, it is another object of the present invention to provide a method of manufacturing a semiconductor substrate having a planarized SiGe layer surface.
[0012]
[Means for Solving the Problems]
A method of manufacturing a semiconductor substrate according to the present invention is characterized in that a SiGe layer is epitaxially grown on a silicon substrate purged at 1000 ° C. to 1200 ° C. using HCl having a concentration of 20% or more.
As a result, dislocations generated due to lattice mismatch can be captured or terminated by the surface roughness formed by the HCl gas purge, and the thickness of the SiGe layer can be reduced and the dislocation density on the surface of the SiGe layer can be reduced. it can.
[0013]
The surface roughness R ms of the silicon substrate subjected to the HCl gas purge treatment is preferably 0.18 nm or more.
When the surface roughness of the silicon substrate is within the above range, the effect of dislocation convergence due to the unevenness formed on the surface of the silicon substrate is particularly high, and the effect of suppressing dislocations penetrating to the surface of the SiGe layer becomes remarkable. Therefore, it is preferable.
[0014]
Further, the method of manufacturing a semiconductor substrate according to the present invention is characterized in that a Si layer is further formed on the SiGe layer.
The Si layer in the semiconductor substrate formed in this manner can be obtained as a strained Si layer having a low dislocation density, and the carrier mobility can be increased.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in more detail.
In the method of manufacturing a semiconductor substrate according to the present invention, after a surface of a silicon substrate is purged with HCl gas having a concentration of 20% or more, a SiGe layer is epitaxially grown on the silicon substrate.
According to the above manufacturing method, dislocations generated due to lattice mismatch between Si and SiGe can be trapped or terminated by the surface roughness formed by the HCl gas purge, and threading dislocations extending to the surface of the SiGe layer can be captured. The density can be reduced.
Therefore, even when a strained Si layer is further formed on the SiGe layer, in order to suppress threading dislocations, the SiGe layer, which conventionally required a thickness of μm order by a composition gradient layer or the like, is changed to nm. It can be thinned to the order.
[0016]
In the manufacturing method according to the present invention, the surface of the silicon substrate is purged using HCl gas having a concentration of 20% or more.
Before the epitaxial growth process on the substrate, an HCl gas purge process may be performed. Since the HCl gas purging is intended to remove and clean the natural oxide film on the substrate surface, the HCl concentration at this time is usually performed at less than 10%.
On the other hand, in the present invention, since the purpose is to form irregularities on the surface of the silicon substrate, HCl gas having a concentration of 20% or more, which is higher than the HCl concentration used for ordinary purging, is used. This not only provides a predetermined surface roughness to the silicon substrate surface, but also allows removal and cleaning of the natural oxide film on the silicon substrate surface as in the case of the normal HCl gas purge as described above. .
[0017]
Preferably, the HCl gas purge process is performed at 1000 ° C. or more and 1200 ° C. or less.
In order to impart appropriate surface roughness to the silicon substrate surface so that dislocations generated by lattice mismatch between Si and SiGe are trapped or terminated near the silicon substrate surface, the temperature must be within the above temperature range. preferable.
The purge time with the HCl gas is usually about several minutes to several tens of minutes, but this is appropriately adjusted according to the desired surface roughness of the silicon substrate surface.
[0018]
FIG. 1 schematically shows how dislocations converge when an SiGe layer is epitaxially grown on a silicon substrate surface after an HCl gas purge process.
As shown in FIG. 1, irregularities are formed on the surface of a silicon substrate by a purge process using HCl gas having a concentration of 20% or more.
Dislocations generated due to lattice mismatch between Si and SiGe occur near the surface of the silicon substrate and reach the surface of the SiGe layer. As shown on the left side of FIG. 1, when the surface roughness of the silicon substrate is small, it is difficult to capture or terminate the dislocation due to the unevenness formed on the surface of the silicon substrate.
On the other hand, as shown on the right side of FIG. 1, when the surface roughness of the silicon substrate is increased and becomes equal to or greater than a predetermined roughness, the dislocations can be converged due to the unevenness formed on the silicon substrate surface, Dislocations penetrating to the surface of the SiGe layer can be suppressed.
As described above, according to the manufacturing method of the present invention, since dislocations converge at the interface between the silicon substrate and the SiGe layer, it is possible to reduce the thickness of the SiGe layer and to diversify the SiGe composition.
[0019]
Specifically, the surface roughness R ms of the silicon substrate is preferably 0.18 nm or more.
When the surface roughness R ms is 0.18 nm or more, the effect of dislocation convergence is particularly high, and the effect of suppressing dislocations penetrating to the surface of the SiGe layer is remarkable.
Even when the surface roughness R ms of the silicon substrate after the HCl gas purge is 0.18 nm or more, it does not affect the surface roughness of the SiGe layer and the Si layer epitaxially grown on the silicon substrate ( See Examples).
That is, the Si layer (strained Si layer) after the SiGe layer and the Si layer are epitaxially grown on the silicon substrate usually has a surface roughness R ms of about 0.5 nm, which is rougher than the surface of the silicon substrate. Therefore, the surface roughness formed by the HCl gas purge in the present invention is not reflected on the surface of the SiGe layer and further on the surface of the strained Si layer.
[0020]
By stacking a Si layer on the SiGe layer formed as described above, a strained Si layer having a low dislocation density can be formed.
As described above, in a substrate on which a strained Si layer having a low dislocation density is formed, the strained Si layer achieves high-speed carrier movement, and can be used as a substrate suitable for forming a high-speed device.
[0021]
【Example】
Hereinafter, the present invention will be described more specifically based on examples, but the present invention is not limited to the following examples.
[Example 1]
The surface roughness R ms of the silicon substrate surface that had been purged at 1100 ° C. for 5 minutes using a HCl gas having a concentration of 20% was evaluated by an atomic force microscope (AFM: Atomic Force Microscope).
On the silicon substrate, a SiGe layer (Si: 70%, Ge: 30%; thickness: 200 nm) was epitaxially grown, and further, a strained Si layer (thickness: 20 nm) was epitaxially grown.
The surface roughness R ms of the strained Si layer was also evaluated by AFM.
The substrate obtained as described above was subjected to Secco etching, and the etch pit density (EPD: Etch Pit Density) on the surface of the strained Si layer was evaluated using a differential interference microscope.
These evaluation results are shown in a graph in FIG.
[0022]
[Examples 2 and 3]
Except that the HCl gas concentration was 25% (Example 2) and 35% (Example 3), the surface roughness R ms of the silicon substrate surface subjected to the HCl gas purge treatment in the same manner as in Example 1 was evaluated by AFM. did.
An SiGe layer and a strained Si layer were epitaxially grown on the silicon substrate in the same manner as in Example 1.
The surface roughness R ms of the strained Si layer was also evaluated by AFM.
The substrate obtained as described above was subjected to Secco etching, and the EPD on the surface of the strained Si layer was evaluated using a differential interference microscope.
These evaluation results are shown in a graph in FIG.
[0023]
[Comparative Examples 1 to 3]
HCl gas concentration was set to 5% (Comparative Example 1), 10% (Comparative Example 2), and 15% (Comparative Example 3). The roughness R ms was evaluated by AFM.
An SiGe layer and a strained Si layer were epitaxially grown on the silicon substrate in the same manner as in Example 1.
The surface roughness R ms of the strained Si layer was also evaluated by AFM.
The substrate obtained as described above was subjected to Secco etching, and the EPD on the surface of the strained Si layer was evaluated using a differential interference microscope.
These evaluation results are shown in a graph in FIG.
[0024]
In the graph of FIG. 1, the horizontal axis represents HCl gas concentration (%), and the vertical axis represents surface roughness R ms (nm) and EPD (/ cm 2 ).
As can be seen from the graph of FIG. 1, as the concentration of HCl gas increases, the surface roughness R ms of the silicon substrate after the HCl gas purge increases, but the SiGe layer and the strained Si layer The surface roughness Rms of the strained Si layer after epitaxially growing was not affected by the surface roughness Rms of the silicon substrate.
When the concentration of the HCl gas is 20% or more, the surface roughness R ms of the silicon substrate after the HCl gas purge is 0.18 nm or more, and EPD on the surface of the strained Si layer is significantly reduced, that is, the strain is low. It was recognized that dislocation of the Si layer was suppressed.
[0025]
【The invention's effect】
According to the manufacturing method of the present invention, the thickness of the SiGe layer can be reduced and the dislocation density can be reduced, and a semiconductor substrate having a planarized SiGe layer surface can be obtained. This makes it possible to reduce the production cost and improve the production efficiency of the semiconductor substrate having the SiGe layer.
When a semiconductor substrate having a Si layer obtained by the manufacturing method according to the present invention is used, a high-quality strained Si layer having a low dislocation density is formed. As a result, it is possible to contribute to further miniaturization and higher performance of the semiconductor element.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a state of dislocation convergence due to a surface roughness of a silicon substrate.
FIG. 2 is a graph showing evaluation results of surface roughness and EPD according to changes in HCl gas concentration in Examples and Comparative Examples.
[Explanation of symbols]
1 silicon substrate 2 SiGe layer 3 dislocation
