JP2004341414A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004341414A JP2004341414A JP2003140381A JP2003140381A JP2004341414A JP 2004341414 A JP2004341414 A JP 2004341414A JP 2003140381 A JP2003140381 A JP 2003140381A JP 2003140381 A JP2003140381 A JP 2003140381A JP 2004341414 A JP2004341414 A JP 2004341414A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- drive circuit
- display panel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】特別の回路の追加を必要とせず、消費電力の増加を防止するとともに、液晶の充電時間を減らすことなく、フリッカーの発生を抑制する液晶表示装置を提供する。
【解決手段】液晶表示パネルの対向する両辺の辺端部近傍に、走査信号を出力して上記走査信号線を駆動し得る第1駆動回路と第2駆動回路とが上記液晶表示パネルを挟むように設けられており、上記第1駆動回路および第2駆動回路は、同じnライン目の上記走査信号線を駆動するための走査信号を1フレーム毎に交互に出力することにより、1フレーム毎に交互に上記薄膜トランジスタ素子を駆動するアクティブマトリクス型液晶表示装置によれば、フリッカーを低減させることができ、表示品位の向上を図ることができる。
【選択図】 図1
【解決手段】液晶表示パネルの対向する両辺の辺端部近傍に、走査信号を出力して上記走査信号線を駆動し得る第1駆動回路と第2駆動回路とが上記液晶表示パネルを挟むように設けられており、上記第1駆動回路および第2駆動回路は、同じnライン目の上記走査信号線を駆動するための走査信号を1フレーム毎に交互に出力することにより、1フレーム毎に交互に上記薄膜トランジスタ素子を駆動するアクティブマトリクス型液晶表示装置によれば、フリッカーを低減させることができ、表示品位の向上を図ることができる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、マトリクス型液晶表示装置等の液晶表示装置に関し、特に、液晶と組み合わせて画像を提供する、透明な絶縁性基板上に多数のTFT素子がマトリクス状に配されたアクティブマトリクス型液晶表示装置に関するものである。
【0002】
【従来の技術】
近年、液晶表示装置は、薄型、軽量、低消費電力等の特徴を有し、多く利用されるようになってきている。その中でも、特に表示画素毎(各絵素毎)に薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等のスイッチング素子が設けられた液晶表示装置(いわゆるアクティブマトリクス型液晶表装置)は、上記特徴に加え、表示画素数が増大しても隣接表示画素間でのクロストークのない優れた表示画像を得ることができ、高品位の映像を提供できることから、OA、AV用の表示装置として注目されている。
【0003】
このようなアクティブマトリクス型液晶表示装置の一般的な構成の概略を以下に説明する。アクティブマトリクス型液晶表示装置は、図6に示すように、液晶表示パネル1および駆動回路部からその主要部が構成されており、液晶表示パネル1は一対の電極基板間に液晶組成物が保持され、各電極基板の外表面にはそれぞれ偏光板が貼り付けられている。
【0004】
また、一方の電極基板であるTFTアレイ基板は、ガラスなどの透明な絶縁性基板100上に複数本の映像信号線(以下、ソースバスライン)S(1)、S(2)、…S(i)、…S(N)、及び走査信号線(以下、ゲートバスライン)G(1)、G(2)…G(j)、…G(M)、がマトリクス状に形成されている。そして、これらソースバスラインとゲートバスラインとの交差部ごとに、画素電極103に接続されたTFTからなるスイッチング素子102が形成されており、これらの上をほぼ全面にわたって覆うように配向膜が設置されて、TFTアレイ基板が形成されている。
【0005】
一方、他の電極基板である対向基板は、TFTアレイ基板と同様にガラスなどの透明な絶縁性基板上に、全面にわたって対向電極101、配向膜が順次積層されて成っている。そして、このようにして構成される液晶表示パネル1の各走査信号線に接続されるゲート電極駆動回路(ゲートドライバ)300、各信号線に接続されるソース電極駆動回路200、および対向電極に接続される対向電極駆動回路COMによって上記駆動回路部は構成されている。
【0006】
すなわち、液晶表示パネル1はガラス等の透光性の絶縁材料からなる2枚の基板100で挟持された液晶層と、表示面の裏側に光を照射する手段として、少なくとも液晶層に均一に光が照射されるように、光源と光を液晶層の全体に行き渡らせ、かつその光量が一定になるように制御された導光板とからなっており、一方の基板にはゲートバスラインGおよびソースバスラインSが互いに直交し、マトリクス状に互いに電気的に絶縁を持った形で高密度に配線され、各交点近傍には、TFT素子102、画素電極(以下、絵素電極)103からなる画素が各々マトリクス内に設けられ、それぞれのTFT素子102には、ゲートバスラインG、ソースバスラインS、絵素電極103が電気的に接続されているともいえる。
【0007】
また、他方の基板には、上記透明絵素電極に相対して設けられた対向電極101が、全面ベタパターンに設けられており、2枚の基板は周辺部を封止剤で接着し、その間に液晶層を挟持している。
【0008】
上記のようなアクティブマトリックス型液晶表示装置は、まず、パソコン等の信号発生装置から出力される任意の表示データ、およびその表示データに同期した形で出力される同期信号を受取り、内部にて当該液晶表示装置に適した信号に変換を行ない、次段のゲート電極駆動回路300、ソース電極駆動回路200、および、対向電極駆動回路COMに所定の信号が供給されることになる。
【0009】
ここで、上記ゲート電極駆動回路300は、それぞれのゲートバスラインGに順次に電圧を印加していくものである。上記従来のアクティブマトリックス型液晶表示装置において、液晶表示パネル内部の特定の位置の絵素電極にかかるゲート電極駆動回路300(ゲートドライバ)の出力波形の変化を図4(a)〜(c)に示す。すなわち、図4(a)〜(c)はある特定のゲートバスラインの出力波形が液晶パネル内部で遅延していく様子を示す図である。なお、図4(a)は、ゲート電極駆動回路(ゲートドライバ)300出力側のゲート出力波形を示す図である。図4(b)は、パネル中間でのゲート遅延波形を示す図である。図4(c)は、ゲート電極駆動回路(ゲートドライバ)300出力反対側のゲート遅延波形を示す図である。
【0010】
まず、図4(a)に示すように、ゲートバスラインに接続されているゲート電極駆動回路300出力側のゲートON出力27は、液晶表示パネル1内部での配線抵抗および寄生容量の影響をほとんど受けず、波形に遅延は生じていない。しかし、図4(b)に示すように、液晶表示パネル1の中間地点でのゲートON出力波形28、および図4(c)に示すゲート電極駆動回路300出力と反対側となる地点でのゲートON出力波形29は、液晶表示パネル1内部の配線抵抗および寄生容量の影響を受け、徐々に波形が変化し遅延している。
【0011】
また、図5に一般的なアクティブマトリックス型液晶表示装置におけるTFT素子周りの等価回路ブロック図を示す。同図において、あるnライン目のゲートバスラインとあるmライン目のソースバスラインのTFT素子および対向電極に印加される電圧の状態を見ていくと、nライン目のゲートバスライン43とmライン目ソースバスラインの交差する部分に電気的に接続されたTFT素子102が配されている。
【0012】
当該TFT素子102がnライン目のゲートバスラインからTFT ON信号を受け取ると、電極G49は、TFT素子102を介して、電極S50と電極D51間を導通状態にする。
【0013】
その際、mライン目のソースバスライン42から送られる任意の電位が、電極S50を介して電極Dに伝わり、液晶46間および補助容量47間に印加される。
【0014】
所定の電圧が、液晶46および補助容量47間に印加された後、nライン目のゲートバスライン43は、再びOFF信号状態に戻り、OFF信号を受け取った電極G49は直ちに、TFT素子102を介して、電極S50と電極D51間を不通状態とし、液晶46および補助容量47には、所定の電位が保持される。
【0015】
しかしながら、TFT素子102には、寄生容量が存在しており、電極D51に関わる容量成分をαとすると、一般的に次式(1)で示される。
【0016】
【数1】
【0017】
ここで、Cgd45は、TFT素子102における電極G49と電極D51との間に発生する寄生容量であり、Ccsは補助容量47の容量成分、Clcは液晶46の容量成分である。
【0018】
これが、ゲートバスライン信号がON状態からOFF状態に変化する際に、その電位差をΔVgとすると、電極D 51の電位に影響を与え、その電位差をΔVとすると、一般的に次式(2)で示される。
【0019】
【数2】
【0020】
また、上記図4において示したように、かかる従来のアクティブマトリックス型液晶表示装置では、液晶表示パネル1内部の配線抵抗及び寄生容量の影響を受けるため、ゲート電極駆動回路300出力側から離れる場合、ゲートON出力波形は、徐々に波形が遅延する。
【0021】
図4(a)〜(c)に示されたそれぞれの位置における遅延波形について説明する。まず、ゲート電極駆動回路300の接続されている側の直前の地点での、ゲートバスライン信号がON信号レベルVGHからOFF信号レベルVGLに変化する際の電位差はΔVgと規定される。
【0022】
しかしながら、液晶表示パネル1中間地点およびゲート電極駆動回路300出力側と反対側となる地点での、ゲートバスライン信号がON信号レベルVGHからOFF信号レベルVGLに変化する際の電位差ΔVgは、それぞれ図4(b)に示す信号28、図4(c)に示す信号29のように、波形が遅延している。
【0023】
また、TFT素子102が完全にOFF状態となるレベルをレベル39とした場合、液晶表示パネル1中間地点およびゲート電極駆動回路300出力側と反対側となる地点において、ON信号レベルVGHからTFT素子102がOFF状態になるレベル39までの電位差を、それぞれΔVg1’、ΔVg2’とし、TFT素子102がOFF状態になるレベル39から、ゲートバスラインからのOFF信号VGLまでの電位差を、それぞれΔVg1、ΔVg2とする。この場合、液晶表示パネル1中間地点におけるΔVgは(ΔVg1’+ΔVg1)と表され、また、ゲート電極駆動回路300出力側と反対側となる地点におけるΔVgは(ΔVg2’+ΔVg2)で表される。
【0024】
その際、液晶表示パネル1中間地点およびゲート電極駆動回路300出力側と反対側となる地点において、ゲートバスライン信号がON信号VGHから、TFT素子102がOFF状態になるレベル39に至るまでの時間をそれぞれΔt1、Δt2とする。この時間Δt1、Δt2での、ゲート電圧の電位の変化ΔVg1’、ΔVg2’が電極D 51に与える変動量は、それぞれ下記の数式(3)、(4)で表される。
【0025】
【数3】
【0026】
【数4】
【0027】
このΔt1、Δt2の期間では、TFT素子102は、半ONの状態であり、上述の電位の変動ΔV1’およびΔV2’の影響は殆ど無くなってしまう。したがって、引続き電極D 51には、ソースバスラインからの電圧が印加されることになる。すなわち、この期間Δt1、Δt2では、TFT素子102が、半ON状態であり、ソースバスラインからの信号が引続き印加され、絵素電極の電位が保持されているといえる。このため、実際に電極D 51の電位に影響を及ぼすのは、下記の数式(5)、(6)で示すゲート電圧の電位の変化ΔVg1、ΔVg2が電極D 51に与える変動量となる。
【0028】
【数5】
【0029】
【数6】
【0030】
この従来の一般的な駆動方式のアクティブマトリックス型液晶表示装置における液晶表示パネル1内部の電位の影響を図3に示す。同図に示すように、液晶表示パネル1面内において、このΔVは一様ではない。図中、左側が画面左側16を示し、画面左側16がゲート電極駆動回路300出力側となる。また、図中、右側は画面右側17を示す。また、階調電圧センター値14を太字点線で、対向電圧センター値15を太字実線で示す。
【0031】
ここで、例えば、任意の偶数フレームにおいて、nライン目のゲートバスライン上の電極D 51の電位に影響を与えている状態を図に表すと、画面左側、中央、画面右側における引き込み量は、それぞれ実線矢印で示した引き込み量18、21、22となる。ここで、引き込み量18は、大であり、引き込み量21、22は、ともに小である。一方、任意の奇数フレームにおいて、同様に電極D 51の電位に与えている状態を図に表すと、画面左側、中央、画面右側における引き込み量は、それぞれ点線矢印で表した引き込み量19、20、23となり、上記の前フレーム時と同じ引き込み量が現れる。ここで、引き込み量19は、大であり、引き込み量20、23は、ともに小である。
【0032】
すなわち、各フレーム毎に出力を切り替えた場合、画面左側、中央、画面右側における各ポイント(各地点)に表れる引き込み量は、時間軸上で平均化されたものとなり、対向電圧のセンター値15に対して、それぞれズレ量σ4、σ5、σ6となり、ゲート電極駆動回路300出力側からの距離が近い場合は、ズレ量は大きく、ゲート電極駆動回路300出力側からの距離が離れる場合、その差は大きく異なっている。これは、常にゲート電極駆動回路300出力側の引き込み量が大きく、ゲート電極駆動回路300出力側の反対側の引き込み量が小さくなるため、液晶表示パネル左右において、対向電圧センター値からのちらつき(以下、フリッカーと称する)のズレ量が大きくなることを意味する。
【0033】
したがって、液晶表示パネル1面内でのΔVの変動量が一様でなく、偏りが生じ、それがフリッカーを発生させ、表示品位の低下を発生させるという問題がある。また、交流駆動にオフセットが発生することから、液晶にDC成分が印加され、液晶分子の信頼性の低下、焼付き残像などの不具合を発生させている。
【0034】
かかるフリッカーを低減させる表示装置および表示方法として、特許文献1に、予めゲート信号のOFF波形をパネルの寄生容量に合わせた遅延波形を作り出し、ゲートバスラインに印加することで左右の引き込み量ΔVを一定にしフリッカーを低減する手段が開示されている。
【0035】
【特許文献1】
特開平11−281957号公報(公開日:1999年10月15日)
【0036】
【発明が解決しようとする課題】
しかしながら、上記特許文献1に記載の技術では、遅延波形の状態を作り出すために特別な回路の追加が必要である。また、ゲート電圧を故意に操作するための消費電流の増加、並びに液晶の充電時間の一部を使って遅延波形を生成するため、高精細なモデルなどでは、必要な充電時間の確保をすることが難しく実用的ではないという問題点がある。
【0037】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、特別の回路の追加を必要とせず、消費電力の増加を防止するとともに、液晶の充電時間を減らすことなく、フリッカーの発生を抑制する液晶表示装置を提供することにある。
【0038】
【課題を解決するための手段】
以下に説明するフリッカーを解決するための、本発明にかかる液晶表示装置は、例えば、液晶表示パネル上に直接、駆動回路(ゲートドライバ)を作りこむことが可能なCGシリコン液晶等のプロセスを用いれば、左右にドライバを作り込んだとしてもコストの増加を伴わずに実現可能であり、消費電流の増加も発生しない。また従来の技術では、高精細モデルには、液晶に充電する時間が不足し実用的ではなかったが、本発明にかかる液晶表示装置においては、液晶の充電時間を減らすことなく、同様の効果が期待できる。
【0039】
すなわち、本発明にかかる液晶表示装置は、上記の課題を解決するために、一対の基板間に液晶が封入され、複数の画素電極と、該画素電極にデータ信号を供給する映像信号線と、該映像信号線に交差して設けられた複数の走査信号線とを備え、上記走査信号線、上記映像信号線、及び上記画素電極がゲート、ソース、およびドレインにそれぞれ接続された薄膜トランジスタ素子を上記交差部に形成された液晶表示パネルを備えるアクティブマトリクス型液晶表示装置において、上記液晶表示パネルの対向する両辺の辺端部近傍に、走査信号を出力して上記走査信号線を駆動し得る第1駆動回路と第2駆動回路とが上記液晶表示パネルを挟むように設けられており、上記第1駆動回路および第2駆動回路は、同じnライン目の上記走査信号線を駆動するための走査信号を1フレーム毎に交互に出力することにより、1フレーム毎に交互に上記薄膜トランジスタ素子を駆動することを特徴としている。
【0040】
上記の構成によれば、あるnライン目の走査信号線(ゲートバスライン)上の駆動において、液晶表示パネルの両側に配された第1駆動回路および第2駆動回路から各フレーム(走査期間)毎に出力を切り替えた場合、各ポイントに表れる引き込み量は、任意のフレームにおいて第1駆動回路の出力により及ぼされるΔVの液晶表示パネル内の分布と、次のフレーム時において第2駆動回路の出力による及ぼされるΔVの液晶表示パネル内の分布と時間軸上で平均化されたものとなり、対向電圧のセンター値に対して、そのnライン間のズレ量σの差を小さくさせることができる。
【0041】
すなわち、駆動回路(ゲートドライバ)出力直前のゲートバスライン信号がON状態からOFF状態に変化する際に、画素電極(絵素電極)が受ける電位の影響を抑え、液晶表示パネル面内のフリッカーを低減させることができ、表示品位の向上が達成される。さらに、消費電力を抑えることもできるだけでなく、液晶の充電時間を減らすこともない。
【0042】
したがって、上記の液晶表示装置によれば、特別の回路の追加を必要とせず、消費電力の増加を防止するとともに、液晶の充電時間を減らすことなく、フリッカーを低減させることができ、表示品位の向上を図ることができる。
【0043】
なお、「液晶表示パネルの両辺の辺端部近傍」とは、第1駆動回路および第2駆動回路が走査信号線を駆動するための走査信号を出力できる、液晶表示パネルにおける辺端部の近傍領域であればよく、特に限定されるものではない。また、「液晶表示パネルの対向する両辺」とは、液晶表示パネルに存在する辺端部のうち、互いに向かい合う2辺をいう。
【0044】
また、本発明にかかる液晶表示装置は、上記第1駆動回路および第2駆動回路が設けられている液晶表示パネルの対向する両辺とは、上記液晶表示パネルにおける走査信号線の延長方向に対して垂直な両辺であることが好ましい。
【0045】
上記の構成によれば、走査信号線の端部と第1駆動回路および第2駆動回路とが近接することになるため、第1駆動回路および第2駆動回路と走査信号線とを容易に接続させることができる。
【0046】
また、本発明にかかる液晶表示装置は、上記第1駆動回路および第2駆動回路は、上記薄膜トランジスタ素子がON状態、OFF状態、および電気的に切り離される状態の3出力の状態のうちいずれか1つの状態を取り得るように、走査信号の出力を制御することを特徴としている。
【0047】
上記の構成によれば、駆動回路を適切に制御することで、TFT素子の状態を切り替えることができる。これによって、より一層、液晶表示パネルの位置におけるゲートバスライン間のズレ量σの差を小さくすることができ、フリッカーを低減させることが可能となる。
【0048】
なお、上記薄膜トランジスタ素子がON状態、OFF状態、および電気的に切り離される状態の3出力の状態のうちいずれか1つの状態を取りうるように、走査信号の出力を制御する手段としては、例えば、従来公知の選択スイッチによって、上記第1駆動回路または第2駆動回路と走査信号線(ゲートバスライン)との接続状態を変更する手段を挙げることができ、これにより、容易にTFT素子の出力状態を制御することができる。
【0049】
また、本発明にかかる液晶表示装置は、上記第1駆動回路および第2駆動回路は、どちらか一方の駆動回路が上記走査信号線と電気的に接続されて走査信号を出力する場合、他方の駆動回路は上記走査信号線と電気的に切り離されることを特徴としている。
【0050】
上記の構成によれば、任意のフレームにおいて、一方の駆動回路が駆動信号を出力する場合、他方の出力装置は電気的にOFF状態、すなわち、高インピーダンス状態となる。このため、第1駆動回路と第2駆動回路との切り替えをスムーズに行うことができ、より一層、液晶表示パネルの位置におけるゲートバスライン間のズレ量σの差を小さくすることができ、フリッカーを低減させることが可能となる。
【0051】
【発明の実施の形態】
本発明の液晶表示装置に関する実施の一形態について図1〜図5に基づいて説明すれば以下のとおりである。本発明にかかる液晶表示装置の基本的な構成は、従来の液晶表示装置と同様であるため、ここでは説明を省略し、本発明にかかる液晶表示装置の特徴的な構成について、図面に従い、以下に詳細に説明する。なお、本発明は、本実施の形態に限定されるものではない。
【0052】
本実施の形態にかかる液晶表示装置の特徴的な構成を図1に示す。図1は、にTFT素子を駆動するゲートバスラインが、両側に同数に並行して分割・配置されている構成を示す図である。すなわち、図1は、第1ゲート電極駆動回路(以下、単に第1駆動回路と称する)52と第2ゲート電極駆動回路(以下、単に第2駆動回路と称する)53とが、液晶表示パネル(不図示)を挟むように、液晶表示パネルの対向する両辺の近傍領域に同数に並行して分割・配置されており、ゲートバスラインGn 54、ゲートバスラインGn+1 55、ゲートバスラインGn+2 56、・・・と接続されている構成を示している。なお、本実施の形態では便宜上、図中左側を液晶表示パネル画面左側、図中右側を液晶表示パネル画面右側とし、第1駆動回路52は液晶表示パネル左側に配置されており、第2駆動回路53は液晶表示パネル右側に配置されていることとするが、これに限定されるものではない。また、上記第1駆動回路および第2駆動回路(ゲートドライバ)は、CGシリコン液晶等のプロセスを用いることにより、液晶表示パネル上に直接作りこむことが好ましい。
【0053】
ある任意のフレームにおいて、第1駆動回路52がアクティブの状態の場合を考える。例えば、図1に示すように、第1駆動回路52内部の選択スイッチ61において、ゲートバスラインGn 54は、VGH 57と電気的に接続しており、ゲートバスラインGn 54には、TFT素子をON状態にするのに十分なTFT ON信号(ゲートオン電圧)が入力されている。また、第1駆動回路52内部の選択スイッチ62において、ゲートバスラインGn+1 55は、VGL 58と電気的に接続しており、ゲートバスラインGn+1 55には、TFT素子をOFF状態にするのに十分なTFT OFF信号(ゲートオフ電圧)が入力されている。また、第1駆動回路52内部の選択スイッチ63において、ゲートバスラインGn+2 56は、VGL 58と電気的に接続しており、ゲートバスラインGn+2 56には、TFT素子をOFF状態にするのに十分なTFT OFF信号(ゲートオフ電圧)が入力されている。
【0054】
かかる場合、液晶表示パネルを介して第1駆動回路52の反対側に配置された第2駆動回路53の全出力状態は、第2駆動回路53内部の選択スイッチ64、65、66において、各ゲートバスラインGn 54、ゲートバスラインGn+1 55、ゲートバスラインGn+2 56、・・・と電気的に切り離された高インピーダンス状態となっている。
【0055】
ここで、従来技術の説明に用いた図5を参考にして、本実施の形態にかかる液晶表示装置において、nライン目のゲートバスラインとmライン目のソースバスラインのTFT素子及び対向電極に印加される電圧の状態を見ていく。図5に示すように、nライン目のゲートバスライン43とmライン目のソースバスラインとが交差する部分に電気的に接続されたTFT素子102が配置されている。
【0056】
当該TFT素子102が、nライン目のゲートバスライン43からTFT ON信号を受け取ると、電極G 49は、TFT素子102を介して、電極S 50と電極D 51との間を導通状態にする。
【0057】
その際、mライン目のソースバスライン42から送られる任意の電位が、電極S 50を介して電極Dに伝わり、液晶46間および補助容量47間に印加される。
【0058】
所定の電圧が、液晶46および補助容量47間に印加された後、nライン目のゲートバスライン43は、再びOFF信号状態に戻り、TFT OFF信号を受け取った電極G49は直ちに、TFT素子102を介して、電極S 50と電極D 51との間を不通状態とし、液晶46および補助容量47には、所定の電位が保持される。
【0059】
しかしながら、TFT素子102には、寄生容量Cgd 45が存在しており、上述のように、ゲートバスライン信号がON状態からOFF状態に変化する際に、その電位差をΔVgとすると、電極D 51の電位に影響を与えることになる。このため、本実施の形態にかかる液晶表示装置の液晶表示パネル面内において、上記数式(2)で示されるΔVは一様ではなくなる。
【0060】
ここで、図2に本実施の形態にかかる液晶表示装置における液晶表示パネル内部の電位の影響を示す。図中、階調電圧センター値1は太字点線で、対向電圧センター値2は、太字実線で示す。また、図中、左側は液晶表示パネル画面左側3を表し、右側は液晶表示パネル画面右側4を表している。また、液晶表示パネル画面左側3からゲート出力した場合、すなわち、第1駆動回路52からゲート出力した場合の電圧の引き込み量の分布を実線で表し、第2駆動回路53からゲート出力した場合の電圧の引き込み量の分布を点線で表す。
【0061】
ここで、第1駆動回路からゲート出力された場合、図5に示す回路図における、nライン目のゲートバスライン43上の電極D 51の電位に影響を与えている状態を図2中に表すと、液晶表示パネル画面の左側3、中央、右側4の順に、図中実線矢印で表す引き込み量6、8、9となる。この引き込み量6の値は、大であり、引き込み量8、9の値は、ともに小である。これは、画面左側3に近い場合、すなわちゲート出力している第1駆動回路からの距離が近い場合は、引き込み量が大きくなるが、一方、画面左側3から離れ画面右側4に近づく場合、すなわち、ゲート出力している第1駆動回路からの距離が長くなる場合、引き込み量が小さくなることを示す。
【0062】
続いて、本実施の形態にかかる液晶表示装置において、同様に次のフレームでは、第1駆動回路52の全出力状態が、ゲートバスラインと電気的に切り離された高インピーダンス状態となり、他方の第2駆動回路53がアクティブな状態になる。
【0063】
すなわち、図示しないが、例えば、図1において、第2駆動回路53内部の選択スイッチ64において、ゲートバスラインGn 54は、VGH 60と電気的に接続しており、ゲートバスラインGn 54には、TFT素子をON状態にするのに十分なTFT ON信号(ゲートオン電圧)が入力されている。また、第2駆動回路53内部の選択スイッチ65において、ゲートバスラインGn+1 55は、VGL 59と電気的に接続しており、ゲートバスラインGn+1 55には、TFT素子をOFF状態にするのに十分なTFT OFF信号(ゲートオフ電圧)が入力されている。また、第2駆動回路53内部の選択スイッチ66において、ゲートバスラインGn+2 56は、VGL 59と電気的に接続しており、ゲートバスラインGn+2 56には、TFT素子をOFF状態にするのに十分なTFT OFF信号(ゲートオフ電圧)が入力されている。
【0064】
かかる場合、液晶表示パネルを介して第2駆動回路53の反対側に配置された第1駆動回路52の全出力状態は、第1駆動回路52内部の選択スイッチ61、62、63において、各ゲートバスラインGn 54、ゲートバスラインGn+1 55、ゲートバスラインGn+2 56、・・・と電気的に切り離された高インピーダンス状態となっている。
【0065】
このとき、本実施の形態にかかる液晶表示装置の液晶表示パネル面内において、上記数式(2)で示されるΔVは一様ではなくなる。また、この第2駆動回路からゲート出力された場合の、図5に示す回路図における、nライン目のゲートバスライン43上の電極D 51の電位に影響を与えている状態を図2に表すと、液晶表示パネル画面の右側4、中央、左側3の順に、図2中点線矢印で表した引き込み量10、7、5となる。この引き込み量10の値は、大であり、引き込み量7、5の値は、ともに小である。これは、画面右側4に近い場合、すなわちゲート出力している第2駆動回路53からの距離が近い場合は、引き込み量が大きくなるが、一方、画面右側4から離れ画面左側3に近づく場合、すなわち、ゲート出力している第2駆動回路52からの距離が長くなる場合、引き込み量が小さくなることを示す。
【0066】
したがって、本実施の形態にかかる液晶表示装置において、各フレーム毎に、第1駆動回路52からゲートバスラインGnへの出力と、第2駆動回路53からゲートバスラインGnへの出力とを切り替える場合、液晶表示パネルにおける各地点に表れる引き込み量は、時間軸上で平均化されたものとなり、対向電圧のセンター値2に対して、そのズレ量σ1、σ2、σ3の差は小さくなっている。
【0067】
すなわち、本実施の形態にかかる液晶表示装置によれば、各フレーム毎に、液晶表示パネルの左側に設置した第1駆動回路52からゲートバスラインGnへの出力と、液晶表示パネルの右側に設置した第2駆動回路53からゲートバスラインGnへの出力とを切り替えることにより、第1駆動回路52からゲートバスラインGnへ出力した場合の引き込み量と、第2駆動回路53からゲートバスラインGnへ出力した場合の引き込み量とが、液晶表示パネル画面の左右で時間的にバランスされる。このため、液晶表示パネル左右において、対向電圧センター値からのフリッカーのズレ量の差が低減することになる。
【0068】
以上のことから、本実施の形態にかかる液晶表示装置によれば、液晶表示装置におけるデート電極駆動回路からの距離の違いによって、液晶表示パネル上に生じるフリッカーを低減させることができるため、表示品位を著しく向上させることができる。
【0069】
また、本発明にかかる液晶表示装置は、ガラス等の透光性の絶縁材料からなる2枚の基板で挟持された液晶層と、表示面の裏側に光を照射する手段として、少なくとも液晶層に均一に光が照射されるように、光源と光を液晶層の全体に行き渡らせ、かつその光量が一定になるように制御された導光板からなり、一方の基板にはゲートバスライン及びソースバスラインが互いに直交し、マトリクス状に互いに電気的に絶縁を持った形で高密度に配線され、各交点近傍には、TFT素子、絵素電極からなる画素が各々マトリクス内に設けられ、それぞれのTFT素子には、ゲートバスライン、ソースバスライン、絵素電極が電気的に接続されている事を具備し、2枚のパネルは、周辺部を封止材で接着し、その間に液晶層を挟持されたアクティブマトリクス型液晶表示装置において、上記TFT素子を駆動するゲートバスラインが、両側に同数に並行して分割・配置され、そのそれぞれのゲートバスライン信号は、同じnライン目のゲート信号を1フレーム毎に交互に切り替えて当該TFT素子を駆動することを特徴とする液晶表示装置と換言できる。
【0070】
また、本発明にかかる液晶表示装置は、上記の構成に加え、前記に示されるアクティブマトリクス型液晶表示装置において、ゲートドライバの出力状態が、TFT素子をON状態、OFF状態さらに、電気的に切り離す状態、すなわち3出力の状態を取りうることが好ましいと換言できる。
【0071】
また、本発明にかかる液晶表示装置は、上記の構成に加え、液晶パネルと該液晶パネルを駆動するドライバ回路を備えた液晶表示装置において、あるフレームでは片側のゲートドライバが駆動信号を出力し、他方のゲートドライバの出力側では、OFF状態(高インピーダンス)となり、ゲートバスラインと電気的に切り離すことが好ましいと換言できる。
【0072】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【0073】
【発明の効果】
本発明の液晶表示装置は、以上のように、アクティブマトリクス型液晶表示装置において、液晶表示パネルの対向する両辺の辺端部近傍に、走査信号を出力して走査信号線を駆動し得る第1駆動回路と第2駆動回路とが上記液晶表示パネルを挟むように設けられており、上記第1駆動回路および第2駆動回路は、同じnライン目の上記走査信号線を駆動するための走査信号を1フレーム毎に交互に出力することにより、1フレーム毎に交互に上記薄膜トランジスタ素子を駆動するという構成である。
【0074】
それゆえ、あるnライン目のゲートバスライン上の駆動において、両側に配されたゲートドライバから各フレーム毎に出力を切り替えた時、各ポイントに表れる引き込み量は、あるフレームにおいて片側のゲートドライバ出力により及ぼされるΔVのパネル内の分布と、次のフレーム時には他方のゲートドライバ出力による及ぼされるΔVのパネル内の分と時間軸上で平均化されたものとなり、対向電圧のセンター値に対して、そのnライン間のズレ量σの差を小さくさせることができるという効果を奏する。
【0075】
したがって、本発明の液晶表示装置によれば、特別の回路の追加を必要とせず、消費電力の増加を防止するとともに、液晶の充電時間を減らすことなく、フリッカーを低減させることができ、表示品位の向上が図られるという効果を奏する。
【図面の簡単な説明】
【図1】本実施の形態にかかる液晶表示装置におけるTFT素子を駆動するゲートバスラインが、両側に同数に並行して分割・配置されている構成を示す図である。
【図2】本実施の形態にかかる液晶表示装置における液晶表示パネル内部の電位の影響を模式的に示す図である。
【図3】従来の一般的な駆動方式の液晶表示装置における液晶表示パネル内部の電位の影響を模式的に示す図である。
【図4】(a)〜(c)は、従来のアクティブマトリックス型液晶表示装置において、液晶表示パネル内部の特定の位置の絵素電極にかかるゲート電極駆動回路(ゲートドライバ)の出力波形の変化を模式的に示す図である。
【図5】一般的なアクティブマトリックス型液晶表示装置におけるTFT素子周りの等価回路ブロック図である。
【図6】一般的なアクティブマトリックス型の液晶表示装置の構成を模式的に示す図である。
【符号の説明】
1 階調電圧センター値
2 対向電圧センター値
3 図中の画面左側
4 図中の画面右側
42 mライン目のソースバスライン
43 nライン目のゲートバスライン
44 n+1ライン目のゲートバスライン
45 寄生容量Cgd
46 液晶
47 補助容量Ccs
49 電極G
50 電極S
51 電極D
52 第1駆動回路
53 第2駆動回路
54 nライン目のゲートバスラインGn
55 n+1ライン目のゲートバスラインGn+1
56 n+2ライン目のゲートバスラインGn+2
57 第1駆動回路のVGH
58 第1駆動回路のVGL
59 第2駆動回路のVGL
60 第2駆動回路のVGH
102 TFT素子
【発明の属する技術分野】
本発明は、マトリクス型液晶表示装置等の液晶表示装置に関し、特に、液晶と組み合わせて画像を提供する、透明な絶縁性基板上に多数のTFT素子がマトリクス状に配されたアクティブマトリクス型液晶表示装置に関するものである。
【0002】
【従来の技術】
近年、液晶表示装置は、薄型、軽量、低消費電力等の特徴を有し、多く利用されるようになってきている。その中でも、特に表示画素毎(各絵素毎)に薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等のスイッチング素子が設けられた液晶表示装置(いわゆるアクティブマトリクス型液晶表装置)は、上記特徴に加え、表示画素数が増大しても隣接表示画素間でのクロストークのない優れた表示画像を得ることができ、高品位の映像を提供できることから、OA、AV用の表示装置として注目されている。
【0003】
このようなアクティブマトリクス型液晶表示装置の一般的な構成の概略を以下に説明する。アクティブマトリクス型液晶表示装置は、図6に示すように、液晶表示パネル1および駆動回路部からその主要部が構成されており、液晶表示パネル1は一対の電極基板間に液晶組成物が保持され、各電極基板の外表面にはそれぞれ偏光板が貼り付けられている。
【0004】
また、一方の電極基板であるTFTアレイ基板は、ガラスなどの透明な絶縁性基板100上に複数本の映像信号線(以下、ソースバスライン)S(1)、S(2)、…S(i)、…S(N)、及び走査信号線(以下、ゲートバスライン)G(1)、G(2)…G(j)、…G(M)、がマトリクス状に形成されている。そして、これらソースバスラインとゲートバスラインとの交差部ごとに、画素電極103に接続されたTFTからなるスイッチング素子102が形成されており、これらの上をほぼ全面にわたって覆うように配向膜が設置されて、TFTアレイ基板が形成されている。
【0005】
一方、他の電極基板である対向基板は、TFTアレイ基板と同様にガラスなどの透明な絶縁性基板上に、全面にわたって対向電極101、配向膜が順次積層されて成っている。そして、このようにして構成される液晶表示パネル1の各走査信号線に接続されるゲート電極駆動回路(ゲートドライバ)300、各信号線に接続されるソース電極駆動回路200、および対向電極に接続される対向電極駆動回路COMによって上記駆動回路部は構成されている。
【0006】
すなわち、液晶表示パネル1はガラス等の透光性の絶縁材料からなる2枚の基板100で挟持された液晶層と、表示面の裏側に光を照射する手段として、少なくとも液晶層に均一に光が照射されるように、光源と光を液晶層の全体に行き渡らせ、かつその光量が一定になるように制御された導光板とからなっており、一方の基板にはゲートバスラインGおよびソースバスラインSが互いに直交し、マトリクス状に互いに電気的に絶縁を持った形で高密度に配線され、各交点近傍には、TFT素子102、画素電極(以下、絵素電極)103からなる画素が各々マトリクス内に設けられ、それぞれのTFT素子102には、ゲートバスラインG、ソースバスラインS、絵素電極103が電気的に接続されているともいえる。
【0007】
また、他方の基板には、上記透明絵素電極に相対して設けられた対向電極101が、全面ベタパターンに設けられており、2枚の基板は周辺部を封止剤で接着し、その間に液晶層を挟持している。
【0008】
上記のようなアクティブマトリックス型液晶表示装置は、まず、パソコン等の信号発生装置から出力される任意の表示データ、およびその表示データに同期した形で出力される同期信号を受取り、内部にて当該液晶表示装置に適した信号に変換を行ない、次段のゲート電極駆動回路300、ソース電極駆動回路200、および、対向電極駆動回路COMに所定の信号が供給されることになる。
【0009】
ここで、上記ゲート電極駆動回路300は、それぞれのゲートバスラインGに順次に電圧を印加していくものである。上記従来のアクティブマトリックス型液晶表示装置において、液晶表示パネル内部の特定の位置の絵素電極にかかるゲート電極駆動回路300(ゲートドライバ)の出力波形の変化を図4(a)〜(c)に示す。すなわち、図4(a)〜(c)はある特定のゲートバスラインの出力波形が液晶パネル内部で遅延していく様子を示す図である。なお、図4(a)は、ゲート電極駆動回路(ゲートドライバ)300出力側のゲート出力波形を示す図である。図4(b)は、パネル中間でのゲート遅延波形を示す図である。図4(c)は、ゲート電極駆動回路(ゲートドライバ)300出力反対側のゲート遅延波形を示す図である。
【0010】
まず、図4(a)に示すように、ゲートバスラインに接続されているゲート電極駆動回路300出力側のゲートON出力27は、液晶表示パネル1内部での配線抵抗および寄生容量の影響をほとんど受けず、波形に遅延は生じていない。しかし、図4(b)に示すように、液晶表示パネル1の中間地点でのゲートON出力波形28、および図4(c)に示すゲート電極駆動回路300出力と反対側となる地点でのゲートON出力波形29は、液晶表示パネル1内部の配線抵抗および寄生容量の影響を受け、徐々に波形が変化し遅延している。
【0011】
また、図5に一般的なアクティブマトリックス型液晶表示装置におけるTFT素子周りの等価回路ブロック図を示す。同図において、あるnライン目のゲートバスラインとあるmライン目のソースバスラインのTFT素子および対向電極に印加される電圧の状態を見ていくと、nライン目のゲートバスライン43とmライン目ソースバスラインの交差する部分に電気的に接続されたTFT素子102が配されている。
【0012】
当該TFT素子102がnライン目のゲートバスラインからTFT ON信号を受け取ると、電極G49は、TFT素子102を介して、電極S50と電極D51間を導通状態にする。
【0013】
その際、mライン目のソースバスライン42から送られる任意の電位が、電極S50を介して電極Dに伝わり、液晶46間および補助容量47間に印加される。
【0014】
所定の電圧が、液晶46および補助容量47間に印加された後、nライン目のゲートバスライン43は、再びOFF信号状態に戻り、OFF信号を受け取った電極G49は直ちに、TFT素子102を介して、電極S50と電極D51間を不通状態とし、液晶46および補助容量47には、所定の電位が保持される。
【0015】
しかしながら、TFT素子102には、寄生容量が存在しており、電極D51に関わる容量成分をαとすると、一般的に次式(1)で示される。
【0016】
【数1】
【0017】
ここで、Cgd45は、TFT素子102における電極G49と電極D51との間に発生する寄生容量であり、Ccsは補助容量47の容量成分、Clcは液晶46の容量成分である。
【0018】
これが、ゲートバスライン信号がON状態からOFF状態に変化する際に、その電位差をΔVgとすると、電極D 51の電位に影響を与え、その電位差をΔVとすると、一般的に次式(2)で示される。
【0019】
【数2】
【0020】
また、上記図4において示したように、かかる従来のアクティブマトリックス型液晶表示装置では、液晶表示パネル1内部の配線抵抗及び寄生容量の影響を受けるため、ゲート電極駆動回路300出力側から離れる場合、ゲートON出力波形は、徐々に波形が遅延する。
【0021】
図4(a)〜(c)に示されたそれぞれの位置における遅延波形について説明する。まず、ゲート電極駆動回路300の接続されている側の直前の地点での、ゲートバスライン信号がON信号レベルVGHからOFF信号レベルVGLに変化する際の電位差はΔVgと規定される。
【0022】
しかしながら、液晶表示パネル1中間地点およびゲート電極駆動回路300出力側と反対側となる地点での、ゲートバスライン信号がON信号レベルVGHからOFF信号レベルVGLに変化する際の電位差ΔVgは、それぞれ図4(b)に示す信号28、図4(c)に示す信号29のように、波形が遅延している。
【0023】
また、TFT素子102が完全にOFF状態となるレベルをレベル39とした場合、液晶表示パネル1中間地点およびゲート電極駆動回路300出力側と反対側となる地点において、ON信号レベルVGHからTFT素子102がOFF状態になるレベル39までの電位差を、それぞれΔVg1’、ΔVg2’とし、TFT素子102がOFF状態になるレベル39から、ゲートバスラインからのOFF信号VGLまでの電位差を、それぞれΔVg1、ΔVg2とする。この場合、液晶表示パネル1中間地点におけるΔVgは(ΔVg1’+ΔVg1)と表され、また、ゲート電極駆動回路300出力側と反対側となる地点におけるΔVgは(ΔVg2’+ΔVg2)で表される。
【0024】
その際、液晶表示パネル1中間地点およびゲート電極駆動回路300出力側と反対側となる地点において、ゲートバスライン信号がON信号VGHから、TFT素子102がOFF状態になるレベル39に至るまでの時間をそれぞれΔt1、Δt2とする。この時間Δt1、Δt2での、ゲート電圧の電位の変化ΔVg1’、ΔVg2’が電極D 51に与える変動量は、それぞれ下記の数式(3)、(4)で表される。
【0025】
【数3】
【0026】
【数4】
【0027】
このΔt1、Δt2の期間では、TFT素子102は、半ONの状態であり、上述の電位の変動ΔV1’およびΔV2’の影響は殆ど無くなってしまう。したがって、引続き電極D 51には、ソースバスラインからの電圧が印加されることになる。すなわち、この期間Δt1、Δt2では、TFT素子102が、半ON状態であり、ソースバスラインからの信号が引続き印加され、絵素電極の電位が保持されているといえる。このため、実際に電極D 51の電位に影響を及ぼすのは、下記の数式(5)、(6)で示すゲート電圧の電位の変化ΔVg1、ΔVg2が電極D 51に与える変動量となる。
【0028】
【数5】
【0029】
【数6】
【0030】
この従来の一般的な駆動方式のアクティブマトリックス型液晶表示装置における液晶表示パネル1内部の電位の影響を図3に示す。同図に示すように、液晶表示パネル1面内において、このΔVは一様ではない。図中、左側が画面左側16を示し、画面左側16がゲート電極駆動回路300出力側となる。また、図中、右側は画面右側17を示す。また、階調電圧センター値14を太字点線で、対向電圧センター値15を太字実線で示す。
【0031】
ここで、例えば、任意の偶数フレームにおいて、nライン目のゲートバスライン上の電極D 51の電位に影響を与えている状態を図に表すと、画面左側、中央、画面右側における引き込み量は、それぞれ実線矢印で示した引き込み量18、21、22となる。ここで、引き込み量18は、大であり、引き込み量21、22は、ともに小である。一方、任意の奇数フレームにおいて、同様に電極D 51の電位に与えている状態を図に表すと、画面左側、中央、画面右側における引き込み量は、それぞれ点線矢印で表した引き込み量19、20、23となり、上記の前フレーム時と同じ引き込み量が現れる。ここで、引き込み量19は、大であり、引き込み量20、23は、ともに小である。
【0032】
すなわち、各フレーム毎に出力を切り替えた場合、画面左側、中央、画面右側における各ポイント(各地点)に表れる引き込み量は、時間軸上で平均化されたものとなり、対向電圧のセンター値15に対して、それぞれズレ量σ4、σ5、σ6となり、ゲート電極駆動回路300出力側からの距離が近い場合は、ズレ量は大きく、ゲート電極駆動回路300出力側からの距離が離れる場合、その差は大きく異なっている。これは、常にゲート電極駆動回路300出力側の引き込み量が大きく、ゲート電極駆動回路300出力側の反対側の引き込み量が小さくなるため、液晶表示パネル左右において、対向電圧センター値からのちらつき(以下、フリッカーと称する)のズレ量が大きくなることを意味する。
【0033】
したがって、液晶表示パネル1面内でのΔVの変動量が一様でなく、偏りが生じ、それがフリッカーを発生させ、表示品位の低下を発生させるという問題がある。また、交流駆動にオフセットが発生することから、液晶にDC成分が印加され、液晶分子の信頼性の低下、焼付き残像などの不具合を発生させている。
【0034】
かかるフリッカーを低減させる表示装置および表示方法として、特許文献1に、予めゲート信号のOFF波形をパネルの寄生容量に合わせた遅延波形を作り出し、ゲートバスラインに印加することで左右の引き込み量ΔVを一定にしフリッカーを低減する手段が開示されている。
【0035】
【特許文献1】
特開平11−281957号公報(公開日:1999年10月15日)
【0036】
【発明が解決しようとする課題】
しかしながら、上記特許文献1に記載の技術では、遅延波形の状態を作り出すために特別な回路の追加が必要である。また、ゲート電圧を故意に操作するための消費電流の増加、並びに液晶の充電時間の一部を使って遅延波形を生成するため、高精細なモデルなどでは、必要な充電時間の確保をすることが難しく実用的ではないという問題点がある。
【0037】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、特別の回路の追加を必要とせず、消費電力の増加を防止するとともに、液晶の充電時間を減らすことなく、フリッカーの発生を抑制する液晶表示装置を提供することにある。
【0038】
【課題を解決するための手段】
以下に説明するフリッカーを解決するための、本発明にかかる液晶表示装置は、例えば、液晶表示パネル上に直接、駆動回路(ゲートドライバ)を作りこむことが可能なCGシリコン液晶等のプロセスを用いれば、左右にドライバを作り込んだとしてもコストの増加を伴わずに実現可能であり、消費電流の増加も発生しない。また従来の技術では、高精細モデルには、液晶に充電する時間が不足し実用的ではなかったが、本発明にかかる液晶表示装置においては、液晶の充電時間を減らすことなく、同様の効果が期待できる。
【0039】
すなわち、本発明にかかる液晶表示装置は、上記の課題を解決するために、一対の基板間に液晶が封入され、複数の画素電極と、該画素電極にデータ信号を供給する映像信号線と、該映像信号線に交差して設けられた複数の走査信号線とを備え、上記走査信号線、上記映像信号線、及び上記画素電極がゲート、ソース、およびドレインにそれぞれ接続された薄膜トランジスタ素子を上記交差部に形成された液晶表示パネルを備えるアクティブマトリクス型液晶表示装置において、上記液晶表示パネルの対向する両辺の辺端部近傍に、走査信号を出力して上記走査信号線を駆動し得る第1駆動回路と第2駆動回路とが上記液晶表示パネルを挟むように設けられており、上記第1駆動回路および第2駆動回路は、同じnライン目の上記走査信号線を駆動するための走査信号を1フレーム毎に交互に出力することにより、1フレーム毎に交互に上記薄膜トランジスタ素子を駆動することを特徴としている。
【0040】
上記の構成によれば、あるnライン目の走査信号線(ゲートバスライン)上の駆動において、液晶表示パネルの両側に配された第1駆動回路および第2駆動回路から各フレーム(走査期間)毎に出力を切り替えた場合、各ポイントに表れる引き込み量は、任意のフレームにおいて第1駆動回路の出力により及ぼされるΔVの液晶表示パネル内の分布と、次のフレーム時において第2駆動回路の出力による及ぼされるΔVの液晶表示パネル内の分布と時間軸上で平均化されたものとなり、対向電圧のセンター値に対して、そのnライン間のズレ量σの差を小さくさせることができる。
【0041】
すなわち、駆動回路(ゲートドライバ)出力直前のゲートバスライン信号がON状態からOFF状態に変化する際に、画素電極(絵素電極)が受ける電位の影響を抑え、液晶表示パネル面内のフリッカーを低減させることができ、表示品位の向上が達成される。さらに、消費電力を抑えることもできるだけでなく、液晶の充電時間を減らすこともない。
【0042】
したがって、上記の液晶表示装置によれば、特別の回路の追加を必要とせず、消費電力の増加を防止するとともに、液晶の充電時間を減らすことなく、フリッカーを低減させることができ、表示品位の向上を図ることができる。
【0043】
なお、「液晶表示パネルの両辺の辺端部近傍」とは、第1駆動回路および第2駆動回路が走査信号線を駆動するための走査信号を出力できる、液晶表示パネルにおける辺端部の近傍領域であればよく、特に限定されるものではない。また、「液晶表示パネルの対向する両辺」とは、液晶表示パネルに存在する辺端部のうち、互いに向かい合う2辺をいう。
【0044】
また、本発明にかかる液晶表示装置は、上記第1駆動回路および第2駆動回路が設けられている液晶表示パネルの対向する両辺とは、上記液晶表示パネルにおける走査信号線の延長方向に対して垂直な両辺であることが好ましい。
【0045】
上記の構成によれば、走査信号線の端部と第1駆動回路および第2駆動回路とが近接することになるため、第1駆動回路および第2駆動回路と走査信号線とを容易に接続させることができる。
【0046】
また、本発明にかかる液晶表示装置は、上記第1駆動回路および第2駆動回路は、上記薄膜トランジスタ素子がON状態、OFF状態、および電気的に切り離される状態の3出力の状態のうちいずれか1つの状態を取り得るように、走査信号の出力を制御することを特徴としている。
【0047】
上記の構成によれば、駆動回路を適切に制御することで、TFT素子の状態を切り替えることができる。これによって、より一層、液晶表示パネルの位置におけるゲートバスライン間のズレ量σの差を小さくすることができ、フリッカーを低減させることが可能となる。
【0048】
なお、上記薄膜トランジスタ素子がON状態、OFF状態、および電気的に切り離される状態の3出力の状態のうちいずれか1つの状態を取りうるように、走査信号の出力を制御する手段としては、例えば、従来公知の選択スイッチによって、上記第1駆動回路または第2駆動回路と走査信号線(ゲートバスライン)との接続状態を変更する手段を挙げることができ、これにより、容易にTFT素子の出力状態を制御することができる。
【0049】
また、本発明にかかる液晶表示装置は、上記第1駆動回路および第2駆動回路は、どちらか一方の駆動回路が上記走査信号線と電気的に接続されて走査信号を出力する場合、他方の駆動回路は上記走査信号線と電気的に切り離されることを特徴としている。
【0050】
上記の構成によれば、任意のフレームにおいて、一方の駆動回路が駆動信号を出力する場合、他方の出力装置は電気的にOFF状態、すなわち、高インピーダンス状態となる。このため、第1駆動回路と第2駆動回路との切り替えをスムーズに行うことができ、より一層、液晶表示パネルの位置におけるゲートバスライン間のズレ量σの差を小さくすることができ、フリッカーを低減させることが可能となる。
【0051】
【発明の実施の形態】
本発明の液晶表示装置に関する実施の一形態について図1〜図5に基づいて説明すれば以下のとおりである。本発明にかかる液晶表示装置の基本的な構成は、従来の液晶表示装置と同様であるため、ここでは説明を省略し、本発明にかかる液晶表示装置の特徴的な構成について、図面に従い、以下に詳細に説明する。なお、本発明は、本実施の形態に限定されるものではない。
【0052】
本実施の形態にかかる液晶表示装置の特徴的な構成を図1に示す。図1は、にTFT素子を駆動するゲートバスラインが、両側に同数に並行して分割・配置されている構成を示す図である。すなわち、図1は、第1ゲート電極駆動回路(以下、単に第1駆動回路と称する)52と第2ゲート電極駆動回路(以下、単に第2駆動回路と称する)53とが、液晶表示パネル(不図示)を挟むように、液晶表示パネルの対向する両辺の近傍領域に同数に並行して分割・配置されており、ゲートバスラインGn 54、ゲートバスラインGn+1 55、ゲートバスラインGn+2 56、・・・と接続されている構成を示している。なお、本実施の形態では便宜上、図中左側を液晶表示パネル画面左側、図中右側を液晶表示パネル画面右側とし、第1駆動回路52は液晶表示パネル左側に配置されており、第2駆動回路53は液晶表示パネル右側に配置されていることとするが、これに限定されるものではない。また、上記第1駆動回路および第2駆動回路(ゲートドライバ)は、CGシリコン液晶等のプロセスを用いることにより、液晶表示パネル上に直接作りこむことが好ましい。
【0053】
ある任意のフレームにおいて、第1駆動回路52がアクティブの状態の場合を考える。例えば、図1に示すように、第1駆動回路52内部の選択スイッチ61において、ゲートバスラインGn 54は、VGH 57と電気的に接続しており、ゲートバスラインGn 54には、TFT素子をON状態にするのに十分なTFT ON信号(ゲートオン電圧)が入力されている。また、第1駆動回路52内部の選択スイッチ62において、ゲートバスラインGn+1 55は、VGL 58と電気的に接続しており、ゲートバスラインGn+1 55には、TFT素子をOFF状態にするのに十分なTFT OFF信号(ゲートオフ電圧)が入力されている。また、第1駆動回路52内部の選択スイッチ63において、ゲートバスラインGn+2 56は、VGL 58と電気的に接続しており、ゲートバスラインGn+2 56には、TFT素子をOFF状態にするのに十分なTFT OFF信号(ゲートオフ電圧)が入力されている。
【0054】
かかる場合、液晶表示パネルを介して第1駆動回路52の反対側に配置された第2駆動回路53の全出力状態は、第2駆動回路53内部の選択スイッチ64、65、66において、各ゲートバスラインGn 54、ゲートバスラインGn+1 55、ゲートバスラインGn+2 56、・・・と電気的に切り離された高インピーダンス状態となっている。
【0055】
ここで、従来技術の説明に用いた図5を参考にして、本実施の形態にかかる液晶表示装置において、nライン目のゲートバスラインとmライン目のソースバスラインのTFT素子及び対向電極に印加される電圧の状態を見ていく。図5に示すように、nライン目のゲートバスライン43とmライン目のソースバスラインとが交差する部分に電気的に接続されたTFT素子102が配置されている。
【0056】
当該TFT素子102が、nライン目のゲートバスライン43からTFT ON信号を受け取ると、電極G 49は、TFT素子102を介して、電極S 50と電極D 51との間を導通状態にする。
【0057】
その際、mライン目のソースバスライン42から送られる任意の電位が、電極S 50を介して電極Dに伝わり、液晶46間および補助容量47間に印加される。
【0058】
所定の電圧が、液晶46および補助容量47間に印加された後、nライン目のゲートバスライン43は、再びOFF信号状態に戻り、TFT OFF信号を受け取った電極G49は直ちに、TFT素子102を介して、電極S 50と電極D 51との間を不通状態とし、液晶46および補助容量47には、所定の電位が保持される。
【0059】
しかしながら、TFT素子102には、寄生容量Cgd 45が存在しており、上述のように、ゲートバスライン信号がON状態からOFF状態に変化する際に、その電位差をΔVgとすると、電極D 51の電位に影響を与えることになる。このため、本実施の形態にかかる液晶表示装置の液晶表示パネル面内において、上記数式(2)で示されるΔVは一様ではなくなる。
【0060】
ここで、図2に本実施の形態にかかる液晶表示装置における液晶表示パネル内部の電位の影響を示す。図中、階調電圧センター値1は太字点線で、対向電圧センター値2は、太字実線で示す。また、図中、左側は液晶表示パネル画面左側3を表し、右側は液晶表示パネル画面右側4を表している。また、液晶表示パネル画面左側3からゲート出力した場合、すなわち、第1駆動回路52からゲート出力した場合の電圧の引き込み量の分布を実線で表し、第2駆動回路53からゲート出力した場合の電圧の引き込み量の分布を点線で表す。
【0061】
ここで、第1駆動回路からゲート出力された場合、図5に示す回路図における、nライン目のゲートバスライン43上の電極D 51の電位に影響を与えている状態を図2中に表すと、液晶表示パネル画面の左側3、中央、右側4の順に、図中実線矢印で表す引き込み量6、8、9となる。この引き込み量6の値は、大であり、引き込み量8、9の値は、ともに小である。これは、画面左側3に近い場合、すなわちゲート出力している第1駆動回路からの距離が近い場合は、引き込み量が大きくなるが、一方、画面左側3から離れ画面右側4に近づく場合、すなわち、ゲート出力している第1駆動回路からの距離が長くなる場合、引き込み量が小さくなることを示す。
【0062】
続いて、本実施の形態にかかる液晶表示装置において、同様に次のフレームでは、第1駆動回路52の全出力状態が、ゲートバスラインと電気的に切り離された高インピーダンス状態となり、他方の第2駆動回路53がアクティブな状態になる。
【0063】
すなわち、図示しないが、例えば、図1において、第2駆動回路53内部の選択スイッチ64において、ゲートバスラインGn 54は、VGH 60と電気的に接続しており、ゲートバスラインGn 54には、TFT素子をON状態にするのに十分なTFT ON信号(ゲートオン電圧)が入力されている。また、第2駆動回路53内部の選択スイッチ65において、ゲートバスラインGn+1 55は、VGL 59と電気的に接続しており、ゲートバスラインGn+1 55には、TFT素子をOFF状態にするのに十分なTFT OFF信号(ゲートオフ電圧)が入力されている。また、第2駆動回路53内部の選択スイッチ66において、ゲートバスラインGn+2 56は、VGL 59と電気的に接続しており、ゲートバスラインGn+2 56には、TFT素子をOFF状態にするのに十分なTFT OFF信号(ゲートオフ電圧)が入力されている。
【0064】
かかる場合、液晶表示パネルを介して第2駆動回路53の反対側に配置された第1駆動回路52の全出力状態は、第1駆動回路52内部の選択スイッチ61、62、63において、各ゲートバスラインGn 54、ゲートバスラインGn+1 55、ゲートバスラインGn+2 56、・・・と電気的に切り離された高インピーダンス状態となっている。
【0065】
このとき、本実施の形態にかかる液晶表示装置の液晶表示パネル面内において、上記数式(2)で示されるΔVは一様ではなくなる。また、この第2駆動回路からゲート出力された場合の、図5に示す回路図における、nライン目のゲートバスライン43上の電極D 51の電位に影響を与えている状態を図2に表すと、液晶表示パネル画面の右側4、中央、左側3の順に、図2中点線矢印で表した引き込み量10、7、5となる。この引き込み量10の値は、大であり、引き込み量7、5の値は、ともに小である。これは、画面右側4に近い場合、すなわちゲート出力している第2駆動回路53からの距離が近い場合は、引き込み量が大きくなるが、一方、画面右側4から離れ画面左側3に近づく場合、すなわち、ゲート出力している第2駆動回路52からの距離が長くなる場合、引き込み量が小さくなることを示す。
【0066】
したがって、本実施の形態にかかる液晶表示装置において、各フレーム毎に、第1駆動回路52からゲートバスラインGnへの出力と、第2駆動回路53からゲートバスラインGnへの出力とを切り替える場合、液晶表示パネルにおける各地点に表れる引き込み量は、時間軸上で平均化されたものとなり、対向電圧のセンター値2に対して、そのズレ量σ1、σ2、σ3の差は小さくなっている。
【0067】
すなわち、本実施の形態にかかる液晶表示装置によれば、各フレーム毎に、液晶表示パネルの左側に設置した第1駆動回路52からゲートバスラインGnへの出力と、液晶表示パネルの右側に設置した第2駆動回路53からゲートバスラインGnへの出力とを切り替えることにより、第1駆動回路52からゲートバスラインGnへ出力した場合の引き込み量と、第2駆動回路53からゲートバスラインGnへ出力した場合の引き込み量とが、液晶表示パネル画面の左右で時間的にバランスされる。このため、液晶表示パネル左右において、対向電圧センター値からのフリッカーのズレ量の差が低減することになる。
【0068】
以上のことから、本実施の形態にかかる液晶表示装置によれば、液晶表示装置におけるデート電極駆動回路からの距離の違いによって、液晶表示パネル上に生じるフリッカーを低減させることができるため、表示品位を著しく向上させることができる。
【0069】
また、本発明にかかる液晶表示装置は、ガラス等の透光性の絶縁材料からなる2枚の基板で挟持された液晶層と、表示面の裏側に光を照射する手段として、少なくとも液晶層に均一に光が照射されるように、光源と光を液晶層の全体に行き渡らせ、かつその光量が一定になるように制御された導光板からなり、一方の基板にはゲートバスライン及びソースバスラインが互いに直交し、マトリクス状に互いに電気的に絶縁を持った形で高密度に配線され、各交点近傍には、TFT素子、絵素電極からなる画素が各々マトリクス内に設けられ、それぞれのTFT素子には、ゲートバスライン、ソースバスライン、絵素電極が電気的に接続されている事を具備し、2枚のパネルは、周辺部を封止材で接着し、その間に液晶層を挟持されたアクティブマトリクス型液晶表示装置において、上記TFT素子を駆動するゲートバスラインが、両側に同数に並行して分割・配置され、そのそれぞれのゲートバスライン信号は、同じnライン目のゲート信号を1フレーム毎に交互に切り替えて当該TFT素子を駆動することを特徴とする液晶表示装置と換言できる。
【0070】
また、本発明にかかる液晶表示装置は、上記の構成に加え、前記に示されるアクティブマトリクス型液晶表示装置において、ゲートドライバの出力状態が、TFT素子をON状態、OFF状態さらに、電気的に切り離す状態、すなわち3出力の状態を取りうることが好ましいと換言できる。
【0071】
また、本発明にかかる液晶表示装置は、上記の構成に加え、液晶パネルと該液晶パネルを駆動するドライバ回路を備えた液晶表示装置において、あるフレームでは片側のゲートドライバが駆動信号を出力し、他方のゲートドライバの出力側では、OFF状態(高インピーダンス)となり、ゲートバスラインと電気的に切り離すことが好ましいと換言できる。
【0072】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【0073】
【発明の効果】
本発明の液晶表示装置は、以上のように、アクティブマトリクス型液晶表示装置において、液晶表示パネルの対向する両辺の辺端部近傍に、走査信号を出力して走査信号線を駆動し得る第1駆動回路と第2駆動回路とが上記液晶表示パネルを挟むように設けられており、上記第1駆動回路および第2駆動回路は、同じnライン目の上記走査信号線を駆動するための走査信号を1フレーム毎に交互に出力することにより、1フレーム毎に交互に上記薄膜トランジスタ素子を駆動するという構成である。
【0074】
それゆえ、あるnライン目のゲートバスライン上の駆動において、両側に配されたゲートドライバから各フレーム毎に出力を切り替えた時、各ポイントに表れる引き込み量は、あるフレームにおいて片側のゲートドライバ出力により及ぼされるΔVのパネル内の分布と、次のフレーム時には他方のゲートドライバ出力による及ぼされるΔVのパネル内の分と時間軸上で平均化されたものとなり、対向電圧のセンター値に対して、そのnライン間のズレ量σの差を小さくさせることができるという効果を奏する。
【0075】
したがって、本発明の液晶表示装置によれば、特別の回路の追加を必要とせず、消費電力の増加を防止するとともに、液晶の充電時間を減らすことなく、フリッカーを低減させることができ、表示品位の向上が図られるという効果を奏する。
【図面の簡単な説明】
【図1】本実施の形態にかかる液晶表示装置におけるTFT素子を駆動するゲートバスラインが、両側に同数に並行して分割・配置されている構成を示す図である。
【図2】本実施の形態にかかる液晶表示装置における液晶表示パネル内部の電位の影響を模式的に示す図である。
【図3】従来の一般的な駆動方式の液晶表示装置における液晶表示パネル内部の電位の影響を模式的に示す図である。
【図4】(a)〜(c)は、従来のアクティブマトリックス型液晶表示装置において、液晶表示パネル内部の特定の位置の絵素電極にかかるゲート電極駆動回路(ゲートドライバ)の出力波形の変化を模式的に示す図である。
【図5】一般的なアクティブマトリックス型液晶表示装置におけるTFT素子周りの等価回路ブロック図である。
【図6】一般的なアクティブマトリックス型の液晶表示装置の構成を模式的に示す図である。
【符号の説明】
1 階調電圧センター値
2 対向電圧センター値
3 図中の画面左側
4 図中の画面右側
42 mライン目のソースバスライン
43 nライン目のゲートバスライン
44 n+1ライン目のゲートバスライン
45 寄生容量Cgd
46 液晶
47 補助容量Ccs
49 電極G
50 電極S
51 電極D
52 第1駆動回路
53 第2駆動回路
54 nライン目のゲートバスラインGn
55 n+1ライン目のゲートバスラインGn+1
56 n+2ライン目のゲートバスラインGn+2
57 第1駆動回路のVGH
58 第1駆動回路のVGL
59 第2駆動回路のVGL
60 第2駆動回路のVGH
102 TFT素子
Claims (4)
- 一対の基板間に液晶が封入され、複数の画素電極と、該画素電極にデータ信号を供給する映像信号線と、該映像信号線に交差して設けられた複数の走査信号線とを備え、上記走査信号線、上記映像信号線、及び上記画素電極がゲート、ソース、およびドレインにそれぞれ接続された薄膜トランジスタ素子を上記交差部に形成された液晶表示パネルを備えるアクティブマトリクス型液晶表示装置において、
上記液晶表示パネルの対向する両辺の辺端部近傍に、走査信号を出力して上記走査信号線を駆動し得る第1駆動回路と第2駆動回路とが上記液晶表示パネルを挟むように設けられており、
上記第1駆動回路および第2駆動回路は、同じnライン目の上記走査信号線を駆動するための走査信号を1フレーム毎に交互に出力することにより、1フレーム毎に交互に上記薄膜トランジスタ素子を駆動することを特徴とする液晶表示装置。 - 上記第1駆動回路および第2駆動回路が設けられている液晶表示パネルの対向する両辺とは、上記液晶表示パネルにおける走査信号線の延長方向に対して垂直な両辺であることを特徴とする請求項1に記載の液晶表示装置。
- 上記第1駆動回路および第2駆動回路は、上記薄膜トランジスタ素子がON状態、OFF状態、および電気的に切り離される状態の3出力の状態のうちいずれか1つの状態を取り得るように、走査信号の出力を制御することを特徴とする請求項1または2記載の液晶表示装置。
- 上記第1駆動回路および第2駆動回路は、どちらか一方の駆動回路が上記走査信号線と電気的に接続されて走査信号を出力する場合、他方の駆動回路は上記走査信号線と電気的に切り離されることを特徴とする請求項1〜3のいずれか1項に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003140381A JP2004341414A (ja) | 2003-05-19 | 2003-05-19 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003140381A JP2004341414A (ja) | 2003-05-19 | 2003-05-19 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004341414A true JP2004341414A (ja) | 2004-12-02 |
Family
ID=33529121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003140381A Withdrawn JP2004341414A (ja) | 2003-05-19 | 2003-05-19 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004341414A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006011024A (ja) * | 2004-06-25 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 半導体表示装置及び電子機器 |
WO2017183081A1 (ja) * | 2016-04-18 | 2017-10-26 | 堺ディスプレイプロダクト株式会社 | 液晶表示装置及び液晶表示装置の駆動方法 |
WO2018150875A1 (ja) * | 2017-02-17 | 2018-08-23 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
-
2003
- 2003-05-19 JP JP2003140381A patent/JP2004341414A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006011024A (ja) * | 2004-06-25 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 半導体表示装置及び電子機器 |
JP4656870B2 (ja) * | 2004-06-25 | 2011-03-23 | 株式会社半導体エネルギー研究所 | 半導体表示装置及び電子機器 |
WO2017183081A1 (ja) * | 2016-04-18 | 2017-10-26 | 堺ディスプレイプロダクト株式会社 | 液晶表示装置及び液晶表示装置の駆動方法 |
CN109313877A (zh) * | 2016-04-18 | 2019-02-05 | 堺显示器制品株式会社 | 液晶显示装置及液晶显示装置的驱动方法 |
US10665188B2 (en) | 2016-04-18 | 2020-05-26 | Sakai Display Products Corporation | Liquid crystal display device, and drive method for liquid crystal display device with discharge capacitor connected to signal line |
CN109313877B (zh) * | 2016-04-18 | 2021-07-27 | 堺显示器制品株式会社 | 液晶显示装置及液晶显示装置的驱动方法 |
WO2018150875A1 (ja) * | 2017-02-17 | 2018-08-23 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9483991B2 (en) | Liquid crystal display device and driving method thereof | |
US5926161A (en) | Liquid crystal panel and liquid crystal display device | |
US8416231B2 (en) | Liquid crystal display | |
JP3747768B2 (ja) | 液晶表示装置 | |
JP3465886B2 (ja) | 液晶表示装置およびその駆動回路 | |
US20040080480A1 (en) | Liquid crystal display device | |
KR101285054B1 (ko) | 액정표시장치 | |
KR101026802B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
US8299998B2 (en) | Liquid crystal display device with first and second image signals about a middle voltage | |
JP2001108965A (ja) | 液晶表示装置 | |
US9007359B2 (en) | Display device having increased aperture ratio | |
JP2007025644A (ja) | 液晶ディスプレイパネルの駆動方法及び該駆動方法を用いた液晶ディスプレイパネル並びに該液晶ディスプレイパネルの駆動に用いる駆動モジュール | |
JP2003344823A (ja) | 液晶表示装置および液晶表示駆動方法 | |
TW200417974A (en) | Liquid crystal display | |
JPH07270754A (ja) | 液晶表示装置 | |
JP3147104B2 (ja) | アクティブマトリクス型液晶表示装置とその駆動方法 | |
JP3914639B2 (ja) | 液晶表示装置 | |
US20120176354A1 (en) | Substrate for liquid crystal display device, liquid crystal display device, and method for driving liquid crystal display device | |
JP3967577B2 (ja) | 液晶パネルの駆動方法および液晶表示装置 | |
JP2001133808A (ja) | 液晶表示装置およびその駆動方法 | |
US20110001743A1 (en) | Drive circuit, drive method, liquid crystal display panel, liquid crystal module, and liquid cystal display device | |
JP3193462B2 (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
JP2004341414A (ja) | 液晶表示装置 | |
KR101662839B1 (ko) | 액정표시장치 | |
JPH1184417A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |