JP2004340692A - 変位検出装置 - Google Patents
変位検出装置 Download PDFInfo
- Publication number
- JP2004340692A JP2004340692A JP2003136520A JP2003136520A JP2004340692A JP 2004340692 A JP2004340692 A JP 2004340692A JP 2003136520 A JP2003136520 A JP 2003136520A JP 2003136520 A JP2003136520 A JP 2003136520A JP 2004340692 A JP2004340692 A JP 2004340692A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- element substrate
- magnetoresistive element
- circuit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006073 displacement reaction Methods 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 170
- 238000001514 detection method Methods 0.000 claims description 92
- 230000008859 change Effects 0.000 claims description 21
- 230000000737 periodic effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 12
- 230000002411 adverse Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910017709 Ni Co Inorganic materials 0.000 description 2
- 229910003267 Ni-Co Inorganic materials 0.000 description 2
- 229910003271 Ni-Fe Inorganic materials 0.000 description 2
- 229910003262 Ni‐Co Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
【課題】半導体等の回路素子が正常動作する使用上限温度以上の温度環境の下において使用される変位検出装置であって、熱的な悪影響を回避すべく回路素子基板を熱源から離した場合であっても、高コストの定電流源を用いることなく、定電流源を用いた変位検出装置並みの効果、すなわち、電気ノイズ耐性を充分に備え、スイッチングノイズなどの同相ノイズを除去でき、しかも、MR素子基板の面積を半分にすることでコストダウンに貢献し得る変位検出装置を提供する。
【解決手段】磁気抵抗素子基板12と回路素子基板14を別基板上に備えた変位検出装置において、磁気抵抗素子基板12上に配置された2つの抵抗体及び回路素子基板上14に配置された2つの抵抗体、の4つの抵抗体によってブリッジ回路を構成し、磁気抵抗素子基板12上に配置された抵抗体と回路素子基板14上に配置された抵抗体の2つの接続点から出力電圧が取り出されることを特徴とする。
【選択図】 図1
【解決手段】磁気抵抗素子基板12と回路素子基板14を別基板上に備えた変位検出装置において、磁気抵抗素子基板12上に配置された2つの抵抗体及び回路素子基板上14に配置された2つの抵抗体、の4つの抵抗体によってブリッジ回路を構成し、磁気抵抗素子基板12上に配置された抵抗体と回路素子基板14上に配置された抵抗体の2つの接続点から出力電圧が取り出されることを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、被検出体の変位を磁気抵抗素子を用いて検出する変位検出装置に関するものであって、特に、半導体等の回路素子のジャンクション温度に制約されることなく変位検出装置の回路を構成することができるとともに、電気ノイズ耐性を充分備え、正常に機能し得る変位検出装置に関するものである。
【0002】
【従来の技術】
従来から、産業ロボットやNC工作機械等に使用されるモータ等の回転機器に付設され、回転機器の回転体の回転数や回転方向を正確に検出する装置として、回転体の外周面(スケール)に多極着磁された回転位置検出用マグネット(着磁磁石)を設け、この着磁磁石に近接対向して磁気抵抗素子(MR素子)を配置し、このMR素子の抵抗値が、着磁磁石によって回転体のスケールに形成された着磁パターンから受ける周期的な磁界変化に応じて変化することを利用して変位検出を行うものがある(例えば、特許文献1及び特許文献2)。図7は、特許文献1に開示されたエンコーダ用磁気センサーに内蔵されたMR素子基板の回路図である。また、図8は、特許文献2に開示された磁気検出装置の回路図である。
【0003】
図7において、MR素子基板上には、ブリッジ回路構成となるように4つの抵抗体R21〜R24が配置されており、抵抗体R22と抵抗体R24の接続点と、抵抗体R21と抵抗体R23の接続点と、の間にバイアス電圧VCが印加されることによって、抵抗体R21と抵抗体R22の接続点及び抵抗体R23と抵抗体R24の接続点のそれぞれから出力電圧VOが取り出されるようになっている。ここで、抵抗体R21,R22は磁界の影響を受けて抵抗値が変化するMR素子であり、抵抗体R23,R24は磁界の影響に拘わりなくそれらの抵抗値の和が常に一定となるように設定されており、磁界からシールドされている。そして、これらの抵抗体R21〜R24は、ブリッジ回路の平衡条件をくずさずに同一温度となるように、同一基板上に設けられている。
【0004】
また、図8においては、互いにλ/2の間隔で配置し、かつ、直列に接続した2本の磁気抵抗ストライプ(21と22、23と24、25と26、27と28)を単位セグメントとして、この単位セグメントを4組有するMR素子基板を形成すると共に、単位セグメントを個別に定電流源により駆動し、各単位セグメントと各定電流源との各接続点から出力端子を導出し、差動増幅器を用いて差動出力を得ることのできる磁気検出装置を示す。この磁気検出装置は、図7のエンコーダ用磁気センサーのようにMR素子基板中の4つの抵抗体でブリッジ回路を構成するのではなく、ブリッジ回路の構成要素のうち2つの要素を回路素子基板中の2つの電流源で代替して、MR素子基板中の2つの抵抗体及び回路素子基板中の2つの電流源の4つの要素でブリッジ回路を構成していることから、結果的にMR素子基板の面積を半分にすることができ、モータのスイッチングノイズ等の同相ノイズを効果的にキャンセルでき、安定した出力信号を得ることができるものである。
【0005】
ここで、一般的な回路素子が正常に動作し得る上限温度は、半導体等の回路素子のジャンクション温度の制約等により125〜150℃程度であることが知られている。従って、モータや車のエンジン等の熱源近傍など、125℃を超えるような高温環境下においては、半導体を含む回路素子基板とMR素子基板とを別個独立の別基板上に配置するなどして、回路素子基板を熱源(及びMR素子基板)から相対的に離して、周辺温度に起因した悪影響から回路素子基板を護る必要性があった。
【0006】
【特許文献1】
特公平7−117424号公報(第1図)
【特許文献2】
特許2669631号公報(第1図(a))
【0007】
【発明が解決しようとする課題】
しかしながら、回路素子基板とMR素子基板との相対的位置を離して設置した場合、上記特許文献1記載のエンコーダ用磁気センサーでは信頼性の面で問題が生じる。
【0008】
すなわち、図7における出力電圧VOは、被検出体の変位を検出する回路素子基板上の反転増幅器や差動増幅器等の半導体からなる回路素子に入力されることになるが、一般に、この回路素子基板の入力インピーダンスは極めて高いものである。従って、MR素子基板と回路素子基板を接続する線路にはほとんど電流が流れないこととなり、両者を離して配置すると耐ノイズ性能が悪化し、電気ノイズに弱く信頼性に欠けるといった問題点がある。
【0009】
また、この問題を解消する手段として、上述した特許文献2に開示されているように、MR素子基板と回路素子基板とを離して配置するとともに、回路素子基板中に定電流源を組み込み、MR素子基板から回路素子基板までの線路に常時一定の電流を流すように構成することによって、耐ノイズ性能の悪化を防ぐことも考えられるが、回路素子基板中に組み込まれた定電流源を構成する回路素子点数は非常に多いことから、回路を複雑化させ、製造コストを引き上げるといった問題点がある。
【0010】
さらに、特許文献2に開示された磁気検出装置は、MR素子基板の面積を半分にしてコストダウンに寄与する、同相ノイズを効果的に除去して安定した出力信号を出力する、という極めて優れた効果を奏するものであり、製造コスト削減の観点から高コストの定電流源を組み込まないにしろ、付加価値として、これらの効果を奏する変位検出装置の出現が期待される。
【0011】
この点、特許文献1に開示された発明に変形を加えることによって、同相ノイズを効果的に除去して安定した出力信号を得ることは可能である。すなわち、図1では、抵抗体R21と抵抗体R22はMR素子、抵抗体R23と抵抗体R24は固定抵抗となっているが、抵抗体R23と抵抗体R24も感磁部(MR素子)とすることにより(ブリッジ回路の全ての辺をMR素子で構成することにより)、MR素子基板からの位相差180°の2つの差動信号を出力させ、上述の同相ノイズを効果的に除去して安定した出力信号を得ることは可能である。しかしながら、かかる回路構成を採用した場合であっても、以下の問題が依然として残る。すなわち、回路素子基板の入力インピーダンスが極めて高いことに変わりはないことから、回路素子基板とMR素子基板とをつなぐ差動線路にはほとんど電流が流れず、上述した本発明の解決課題である高温環境下での耐ノイズ性能の向上を図ることができない。また、MR素子基板上でブリッジ回路を構成することに変わりはないことから、MR素子基板のチップ面積を小さくすることができない。さらに、MR素子を製造する際のバラツキに起因したブリッジ回路の2出力間のずれが、MR素子の抵抗変化率に比べて無視できないほど大きくなる場合があり、かかる場合には、ブリッジ回路を平衡状態にするためのオフセット調整回路とは別に、何らかのオフセット調整回路を設ける必要があり、組み立てコストを引き上げる要因となる。
【0012】
そこで、本発明者は、変位検出装置を半導体等の回路素子が正常動作する使用上限温度以上の温度環境下で使用すること、及び、高コストの定電流源を用いないこと、を前提に、回路素子基板とMR素子基板とを相対的に離した場合であっても、電気ノイズに強く、同相ノイズを除去でき、しかもMR素子基板の面積を従来の半分にすることが可能であるという、低コストかつ高性能な変位検出装置を着想するに至った。
【0013】
本発明は、このような点に鑑みてなされたものであり、その目的は、半導体等の回路素子が正常動作する使用上限温度以上の温度環境の下において使用される変位検出装置であって、熱的な悪影響を回避すべく回路素子基板を熱源から離した場合であっても、高コストの定電流源を用いることなく、定電流源を用いた変位検出装置並みの効果、すなわち、電気ノイズ耐性を充分に備え、スイッチングノイズなどの同相ノイズを除去でき、しかも、MR素子基板の面積を半分にすることでコストダウンに貢献し得る変位検出装置を提供することにある。
【0014】
【課題を解決するための手段】
以上のような課題を解決するために、本発明は、磁気抵抗素子基板と回路素子基板を別基板上に備えた変位検出装置において、磁気抵抗素子基板上に配置された2つの抵抗体及び回路素子基板上に配置された2つの抵抗体、の4つの抵抗体によってブリッジ回路を構成し、磁気抵抗素子基板上に配置された抵抗体と回路素子基板上に配置された抵抗体の2つの接続点から出力電圧が取り出されることを特徴とする。
【0015】
より具体的には、本発明は、以下のものを提供する。
【0016】
(1) 被検出体からの周期的な磁界変化を検出する磁気抵抗素子基板と、前記磁気抵抗素子基板からの出力を処理して被検出体の変位を検出する回路素子基板と、が別基板で構成された変位検出装置において、前記磁気抵抗素子基板に第1の抵抗体と第3の抵抗体が設けられるとともに、前記回路素子基板に第2の抵抗体と第4の抵抗体が設けられ、前記磁気抵抗素子基板の前記第1の抵抗体と前記回路素子基板の前記第2の抵抗体、前記磁気抵抗素子基板の前記第3の抵抗体と前記回路素子基板の前記第4の抵抗体、が直列に接続され、前記磁気抵抗素子基板の前記第1の抵抗体と前記第3の抵抗体の接続点と、前記回路素子基板の前記第2の抵抗体と前記第4の抵抗体の接続点と、の間にバイアス電圧が印加されることによって、前記第1の抵抗体と前記第2の抵抗体の接続点及び前記第3の抵抗体と前記第4の抵抗体の接続点のそれぞれから出力電圧が取り出されることを特徴とする変位検出装置。
【0017】
本発明によれば、例えばモータ等の回転体のスケールに形成された着磁パターンから受ける周期的な磁界変化を検出する抵抗体を含む磁気抵抗素子基板と、この磁気抵抗素子基板からの出力たる変位検出信号を処理して被検出体の変位を検出する回路素子基板と、を相対的に離して別基板で構成された変位検出装置において、磁気抵抗素子基板に第1・第3の抵抗体が設けられるとともに、回路素子基板に第2・第4の抵抗体が設けられ、磁気抵抗素子基板の第1の抵抗体と回路素子基板の第2の抵抗体、磁気抵抗素子基板の第3の抵抗体と回路素子基板の第4の抵抗体、が直列に接続され、磁気抵抗素子基板の第1・第3の抵抗体の接続点と、回路素子基板の第2・第4の抵抗体の接続点と、の間に直流電源等からのバイアス電圧が印加されることによって、第1・第2の抵抗体の接続点及び第3・第4の抵抗体の接続点、のそれぞれから出力電圧が取り出される、という構成にしたから、出力電圧が取り出されて、この出力電圧を処理して被検出体の変位を検出する回路素子基板を、磁気抵抗素子基板から物理的・相対的に離すとともに、磁気抵抗素子基板から相対的に離した場合であっても、両基板をつなぐ線路上である程度大きな電流を流すことができる。
【0018】
従って、例えば車のエンジン等の熱源近傍という高温環境下において、半導体を含む回路素子基板を、熱的悪影響から護るため熱源(及びこれに対向配置される磁気抵抗素子基板)から離しても、回路素子基板と磁気抵抗素子基板とをつなぐ線路上には、従来のものよりも大きい電流が流れることとなるので、磁気抵抗素子基板から出力された変位検出信号を電気ノイズから護ることができる。つまり、たとえこの変位検出信号に電気ノイズが印加されたとしても、磁気抵抗素子基板からの変位検出信号の劣化を防ぐことができる。その結果、半導体等の回路素子の使用上限温度以上の高温環境下においても、磁気抵抗素子が正常に動作する温度範囲であれば使用することができ、かつ、変位検出信号の劣化を回避し得る信頼性の高い変位検出装置を提供することができる。
【0019】
また、磁気抵抗素子基板上に4つの抵抗体からなるブリッジ回路を組んでいないことから、定電流源を組み込んだ磁気検出装置同様、磁気抵抗素子基板のチップ面積を従来の半分程度とすることができ、ひいては、昨今の技術動向に追従して装置の小型化に大きく貢献することができる。
【0020】
また、磁気抵抗素子基板に設けられた第1・第3の抵抗体は周期的な磁界変化によってその抵抗値が変化するが、回路素子基板に設けられた第2・第4の抵抗体の抵抗値は磁界変化の影響を殆ど受けないため、第2・第4の抵抗体の存在によって、変位検出信号を処理する比較器や差動増幅器等に定電流を流すことが可能となる。よって、製造コスト引き上げの要因となる定電流源を使用することがないので、変位検出装置の回路全体を複雑化することもなく、製造が容易で、かつ安価な変位検出装置を実現することができる。
【0021】
なお、磁気抵抗素子基板と回路素子基板とが別基板で構成される態様としては、磁気抵抗素子基板と回路素子基板とを物理的に完全に切り離して、それぞれ別個独立の基板上に配置する場合のみならず、例えば、断熱材の境界線を組み込む等して一定のスペース内で断熱効果を奏する基板があって、このスペース内に回路素子基板を配置し、このスペース外に磁気抵抗素子基板を配置する、といったように、熱的悪影響の発生を排除して同一基板内にこれら2つの基板を配置する場合を含む。
【0022】
(2) 前記第1の抵抗体と前記第2の抵抗体の接続点から取り出される第1の出力電圧と、前記第3の抵抗体と前記第4の抵抗体の接続点から取り出される第2の出力電圧と、は略180°の位相差を持った出力電圧であり、前記第1の出力電圧と前記第2の出力電圧とに基づいて、被検出体の変位を検出することを特徴とする(1)記載の変位検出装置。
【0023】
本発明によれば、第1の出力電圧と第2の出力電圧とは、およそ180°の位相差を持った出力電圧であり、これら第1の出力電圧と第2の出力電圧とに基づいて、被検出体の変位を検出する、という構成にしたから、磁気抵抗素子基板からは、180°の位相差を有する差動信号が出力されることとなるので、磁気抵抗素子基板と回路素子基板とをつなぐ差動線路において、モータのスイッチングノイズ等の同相ノイズが印加された場合であっても、回路素子基板内の差動増幅器等を用いることによってその同相ノイズをキャンセルすることができ、ひいては、安定した出力信号を得ることができる。また、磁気抵抗素子基板から出力される本来の変位検出信号の振幅は、回路素子基板内の差動増幅器等によって増幅されることとなるため、結果としてS/N比を向上することができ、ひいては、信頼性の高い変位検出装置を提供することができる。
【0024】
(3) 前記第1〜第4の抵抗体の各々を一辺とするブリッジ回路を平衡状態にするオフセット調整手段を備えたことを特徴とする(1)又は(2)記載の変位検出装置。
【0025】
本発明によれば、第1の抵抗体〜第4の抵抗体のそれぞれを一辺とするブリッジ回路は、平衡状態を維持するためのオフセット調整手段を備えた、という構成にしたから、第1の抵抗体〜第4の抵抗体によって構成されるブリッジ回路の平衡条件を確実に満足するようになるので、電子ボリューム等の電子回路で構成されたオフセット調整手段が設けられた回路素子基板上においては、被検出体からの磁界の影響を受けてその抵抗値が変化する第1の抵抗体と第2の抵抗体の抵抗値に拘わらず、ブリッジ回路には一定の電流が流れることとなり、抵抗体の温度変化に起因して印加磁界対抵抗特性曲線がシフトするのを防ぐことができ、ひいては、出力電圧の変動を防ぐことも可能となる。
【0026】
(4) 前記第1の抵抗体及び前記第3の抵抗体は磁気抵抗素子であるとともに、前記第2の抵抗体及び前記第4の抵抗体は固定抵抗素子であり、前記磁気抵抗素子の25℃における抵抗値をRmr[Ω]、前記固定抵抗素子の抵抗値をR[Ω]、前記磁気抵抗素子の抵抗値Rmrの温度係数の下限をα1[1/℃]、その上限をα2[1/℃]、前記磁気抵抗素子の最高使用温度をTmax[℃]、としたときに、前記固定抵抗素子の抵抗値Rは、以下の条件式を満足することを特徴とする(1)から(3)のいずれか記載の変位検出装置。
Rmr(1+α1(Tmax−25))<R<Rmr(1+α2(Tmax−25))
【0027】
本発明によれば、第1・第3の抵抗体は磁気抵抗素子であるとともに、第2・第4の抵抗体は固定抵抗素子であり、固定抵抗素子の抵抗値Rが上記の条件式を満足する、という構成にしたから、磁気抵抗素子が使用される環境の上限温度を考慮に入れた上で、本発明に係る変位検出装置に対し最も適当な固定抵抗素子の抵抗値を設計することができる。特に、高温領域(Tmax>>25)になる程、前記所定の条件式の範囲内でR>Rmrとすることで、固定抵抗素子の抵抗値Rに対して磁界変化による磁気抵抗素子の抵抗値Rmrの影響が少なく、磁気抵抗素子基板より出力される変位検出信号の温度による増減を抑えることができる。従って、Ni−CoやNi−Fe等の磁性膜を用いた磁気抵抗素子の出力振幅は、キャリア移動度の温度特性に依存して温度が高くなるにつれて小さくなるが、上記の条件式を満足する抵抗値Rを選択することで、高温時の振幅のばらつき(加えて全温度範囲での振幅最低値のばらつき)をある程度抑えることが可能となる。
【0028】
なお、「磁気抵抗素子」には、Ni−CoやNi−Fe等の高透磁率材料や半導体磁気抵抗素子、またはホール素子等のMR素子のみならず、例えば、巨大磁気抵抗効果を奏するGMR素子が含まれる。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて説明する。
【0030】
[変位検出装置の外観構成]
図1は、本発明の実施の形態に係る変位検出装置の外観構成を示す図である。
【0031】
図1において、回転体である被検出体11のスケールには、N極とS極がピッチλで交互に配列された着磁磁石が設けられており、このスケールに対して近接対向するように、所定のギャップをもって磁気抵抗素子基板12が配置されている。また、磁気抵抗素子基板12から出力される変位検出信号は、+a相信号,−a相信号,+b相信号,−b相信号、の4つの検出信号であり、4本の差動線路13を介して回路素子基板14に設けられた所定の回路素子(図2参照)に伝送される。また、磁気抵抗素子基板12及び回路素子基板14に設けられた4つの抵抗体(図2参照)によって構成されるブリッジ回路にバイアス電圧源Vccを供給すべく、差動線路13以外に、磁気抵抗素子基板と回路素子基板との間に1本の電源ライン15が設けられている。
【0032】
なお、差動線路13は、フレキシブルケーブルや電線などの基板以外の配線手段であって、電気伝導性を有する材料であれば如何なるものであっても構わないが、2つの線路をツイストペアとして構成することが好ましい。これにより、一対の差動線路13によって伝送される正相信号及び逆相信号にノイズが印加された場合に、双方の信号に対するノイズの印加状態が確実に同じものになるので、同相ノイズを効果的に除去することができる。
【0033】
また、回路素子基板14には、磁気抵抗素子基板12からの出力を適正に処理して被検出体の変位を検出するため、例えば、反転増幅器、差動増幅器、A/D変換器、中央演算処理装置(CPU)などの情報処理機器が設けられている。
【0034】
[変位検出装置の回路構成]
図2は、本発明の実施の形態に係る変位検出装置の回路図である。なお、この回路図においては、図1に示すA相信号を出力する回路とB相信号を出力する回路は同等の機能を有するものであるため、一方の回路のみを対象とした単相の場合について説明する。
【0035】
図2において、本発明の実施の形態に係る変位検出装置は、磁気抵抗素子基板12と、回路素子基板14と、が別基板で構成されている。
【0036】
磁気抵抗素子基板12には磁気抵抗R1,R3が設けられており、最大約150℃(磁気抵抗素子の上限)まで用いることができるものである一方、回路素子基板14には固定抵抗R2,R4を含むオフセット調整手段31や差動増幅器30が設けられおり、半導体等の回路素子のジャンクション温度の制約によって最大約85℃まで用いることができる。なお、回路素子基板14は、磁界からシールドされている。
【0037】
図2において、磁気抵抗素子基板12に設けられた磁気抵抗R1,R3のそれぞれの一方の端子はバイアス電圧源Vccに接続されており、それぞれの他方の端子は、回路素子基板14上の差動増幅器30の反転入力端子(−端子),非反転入力端子(+端子)に接続されている。そして、回路素子基板14に設けられた固定抵抗R2,R4の一方の端子は、磁気抵抗R1と差動増幅器30の反転入力端子との接続点1及び磁気抵抗R3と差動増幅器30の非反転入力端子との接続点2、のそれぞれに接続され、他方の端子は、共にオフセット調整手段31を介してアースに接続されている。さらに、磁気抵抗R1から得られた変位検出信号と、磁気抵抗R3から得られた変位検出信号と、が差動入力される差動増幅器30は、帰還抵抗Raを用いて出力電圧を正帰還するとともに、差動入力に対する適切な変位検出信号(矩形波)を出力する。
【0038】
このように磁気抵抗R1,R3、固定抵抗R2,R4を用いてブリッジ回路を構成し、しかも、固定抵抗の抵抗値の方が磁気抵抗の抵抗値よりも若干大きくなるように設定してブリッジ回路を構成することによって、変位検出装置が使用される環境の温度を十分考慮に入れた上で、差動増幅器30に安定した出力電圧を供給することができる。また、このブリッジ回路を平衡状態にするオフセット調整手段31は、ブリッジ回路の平衡条件を満足させることができる。固定抵抗R2,R4の抵抗値に適切な値を選択すれば、抵抗体の温度変化に起因して印加磁界対抵抗特性曲線がシフトしても、出力電圧の変動を小さくすることが可能となる。
【0039】
[磁気抵抗素子基板と被検出体のスケールとの対向配置関係]
図3は、図1に示すA相とB相の2相出力を用いる変位検出装置における、磁気抵抗素子基板12と被検出体11のスケールとの対向配置関係を示す図であり、以下に、磁気抵抗素子基板12から出力される変位検出信号の波形位相を決定づける、磁気抵抗素子基板12と被検出体11のスケールとの対向配置関係について説明する。
【0040】
図3において、被検出体11のスケールには、上述のとおり、N極とS極がピッチλで交互に配列された着磁磁石が設けられている。すなわち、N極からN極までのピッチ及びS極からS極までのピッチは共にλとなっている。これに対し、磁気抵抗素子基板12には、4つの磁気抵抗R1,R5,R3,R7が、この順で、隣の磁気抵抗とのピッチがλ/4,λ/4,λ/4の間隔となるように、互いに並列に配置されている。
【0041】
そして、磁気抵抗R1,R5,R3,R7のそれぞれの一方の端子には、電源ライン15を介してバイアス電圧源Vccが接続されている。一方で、磁気抵抗R1,R5,R3,R7のそれぞれの他方の端子からは、各変位検出信号が出力されることとなる。すなわち、磁気抵抗R1からは+a相信号、磁気抵抗R5からは+b相信号、磁気抵抗R3からは−a相信号、磁気抵抗R7からは−b相信号、の変位検出信号が取り出されることとなる。なお、磁気抵抗素子基板12には、バイアス磁界が加えられている。
【0042】
従って、磁気抵抗素子基板12と被検出体11のスケールとは上述のような対向配置関係にあることから、磁気抵抗素子基板12から出力される変位検出信号の波形位相は次のように決定付けられることとなる。すなわち、磁気抵抗R1と磁気抵抗R3のピッチはλ/2であることから、被検出体11のスケールから受ける磁界によって、両者の抵抗値は180°の位相差をもって変化する。従って、磁気抵抗R1から取り出される+a相信号の信号波形と、磁気抵抗R3から取り出される−a相信号の信号波形とは、位相が180°ずれたものとなる。また、磁気抵抗R5と磁気抵抗R7のピッチもλ/2であることから、上記同様、磁気抵抗R5から取り出される+b相信号の信号波形と、磁気抵抗R7から取り出される−b相信号の信号波形とは、位相が180°ずれたものとなる。
【0043】
また、磁気抵抗R1と磁気抵抗R5のピッチはλ/4であることから、被検出体11のスケールから受ける磁界によって、両者の抵抗値は90°の位相差をもって変化する。従って、磁気抵抗R1から取り出される+a相信号の信号波形と、磁気抵抗R5から取り出される+b相信号の信号波形とは、位相が90°ずれたものとなる。また、磁気抵抗R3と磁気抵抗R7のピッチもλ/4であることから、上記同様、磁気抵抗R3から取り出される−a相信号の信号波形と、磁気抵抗R7から取り出される−b相信号の信号波形とは、位相が90°ずれたものとなる。
【0044】
なお、上述の4つの磁気抵抗R1,R5,R3,R7は、いずれも磁気抵抗素子基板12に対する被検出体11の相対変位方向とは直交する方向の両端を端子とする細長い形状をしており、一般的には、保護膜で全体が覆われたスパッタ等による薄膜素子によって形成される。
【0045】
図4は、図1に示すA相とB相の2相出力を用いる変位検出装置の回路図である。
【0046】
図4において、本発明の実施の形態に係る変位検出装置は、磁気抵抗素子基板12と、回路素子基板14a及び14bで構成されており、それぞれが別基板として構成されている。また、磁気抵抗素子12に設けられた磁気抵抗と被検出体11とは、図3に示す対向配置関係をなしている。
【0047】
図4において、まず、磁気抵抗素子基板12に設けられた磁気抵抗R1,R3,R5,R7のそれぞれの一方の端子にはバイアス電圧源Vccが接続されており、また、磁気抵抗R1の他端には差動増幅器30aの非反転入力端子(+端子)が、磁気抵抗R3の他端には差動増幅器30aの反転入力端子(−端子)が、磁気抵抗R5の他端には差動増幅器30bの非反転入力端子(+端子)が、磁気抵抗R7の他端には差動増幅器30bの反転入力端子(−端子)が、それぞれ接続されている。なお、図3においては、便宜上、磁気抵抗素子基板12の各磁気抵抗と回路素子基板14a,14bの差動増幅器の各端子をつなぐ差動線路をツイストペアとして構成していないが、同相ノイズを効果的に除去すべくツイストペアにすることが好ましい。
【0048】
次に、固定抵抗R2の一方の端子は、磁気抵抗R1と差動増幅器30aの非反転入力端子との接続点に接続されており、他方の端子は、オフセット調整手段31aを介してアースに接続されている。また、固定抵抗R4の一方の端子は、磁気抵抗R3と差動増幅器30aの反転入力端子との接続点に接続されており、他方の端子は、オフセット調整手段31aを介してアースに接続されている。
【0049】
同様に、固定抵抗R6の一方の端子は、磁気抵抗R5と差動増幅器30bの非反転入力端子との接続点に接続されており、他方の端子は、オフセット調整手段31bを介してアースに接続されている。また、固定抵抗R8の一方の端子は、磁気抵抗R7と差動増幅器30bの反転入力端子との接続点に接続されており、他方の端子は、オフセット調整手段31bを介してアースに接続されている。
【0050】
最後に、+a相信号と−a相信号が差動入力される差動増幅器30aは、帰還抵抗Raを用いて出力電圧を正帰還するとともに、差動入力に対する適切なA相信号(矩形波)を出力する。また、+b相信号,−b相信号が差動入力される差動増幅器30bは、帰還抵抗Rbを用いて出力電圧を正帰還するとともに、差動入力に対する適切なB相信号(矩形波)を出力する。
【0051】
以上説明したように、本発明の実施の形態に係る変位検出装置は、磁気抵抗R1,R3,R5,R7が設けられた磁気抵抗素子基板12と、固定抵抗R2,R4,R6,R8を含む差動増幅器30a,30bが設けられた回路素子基板14aと14bと、が別基板で構成されており、磁気抵抗素子基板12上の磁気抵抗R1,R3、回路素子基板14a上の固定抵抗R2,R4、の4つの抵抗体によってA相信号を出力するためのブリッジ回路が構成され、磁気抵抗素子基板12上の磁気抵抗R5,R7、回路素子基板14b上の固定抵抗R6,R8、の4つの抵抗体によってB相信号を出力するためのブリッジ回路が構成されていることから、被検出体11の変位検出信号が伝送される差動線路13にある程度大きな電流を流すことができ、差動線路13に電気ノイズが印加されたとしても、被検出体11の変位検出信号の劣化を防ぐことが可能となる。また、別基板で構成したことより、半導体等の回路素子の使用上限温度以上の高温環境下においても、磁気抵抗R1,R5,R3,R7が正常に動作する温度範囲であれば使用することができ、かつ、出力信号の劣化を回避できる信頼性の高いものとなる。
【0052】
また、磁気抵抗R1,R3と固定抵抗R2,R4とからなるブリッジ回路には、オフセット調整手段31aが設けられ、磁気抵抗R5,R7と固定抵抗R6,R8とからなるブリッジ回路には、オフセット調整手段31bが設けられていることから、ブリッジ回路の平衡条件を満足するように双方のオフセット調整手段31a,31bを調整することによって、双方のブリッジ回路に一定の電流を流すことができる。そうすると、抵抗体の温度変化に起因して印加磁界対抵抗特性曲線がシフトするのを防ぐことができ、ひいては、出力電圧の変動を防ぐことも可能となる。
【0053】
なお、図4における変位検出装置は、便宜上、回路素子基板として14aと14bの2つに分けるようにして説明したが、14aと14bを一つの基板として回路素子基板を構成すると装置の小型化を図ることができる。
【0054】
[タイミングチャート]
図5は、本発明の実施の形態に係る変位検出装置のタイミングチャートを示す図であり、図4の中の6箇所における電圧信号波形を示しており、図5(a)は+a相信号波形、図5(b)は−a相信号波形、図5(c)は+a相信号波形から−a相信号波形を減算した信号波形、図5(d)は差動増幅器31の出力信号であるA相信号の波形、図5(e)は+b相信号波形、図5(f)は−b相信号波形、図5(g)は+b相信号波形から−b相信号波形を減算した信号波形、図5(h)は差動増幅器32の出力信号であるB相信号の波形である。
【0055】
まず、被検出体11のスケールが変位することによって、磁気抵抗R1と磁気抵抗R3は、位相差が180°の磁界変化を受ける。これより、磁気抵抗R1,R3の磁気抵抗効果に基づき、これらの抵抗値が180°の位相差をもって正弦波状に変化することから、差動増幅器31の非反転端子に入力される+a相信号波形と、差動増幅器31の反転入力端子に入力される−a相信号波形とは、それぞれ図5(a)、図5(b)に示すように180°の位相差を持った正弦波状の波形となる。
【0056】
ここで、+a相信号波形と−a相信号波形の双方に、モータからのスイッチングノイズ等の同相ノイズが印加され、波形の一部にパルス状の歪みが生じているものとする(図5(a),(b)参照)
【0057】
次に、+a相信号と−a相信号が差動増幅器30aに入力されると、差動増幅器30a内で等価的に減算処理が施され、+a相信号波形から−a相信号波形を減算した信号波形が等価的に生成される(図5(c)参照)。
【0058】
ここで、図5(c)に示すように、上述の等価的な減算処理によって同相ノイズが効果的にキャンセルされる。そうすると同時に、被検出体11の変位検出信号の振幅も、上述の減算処理によって増幅されており、結果としてS/Nが向上し、電気ノイズ耐性を備えた信頼性の高い変位検出装置を実現できる。
【0059】
次に、差動増幅器30aは、上述の減算処理によって等価的に生成された信号波形(図5(c))に基づき、一定の基準値と比較することによって矩形波状のa相信号を出力する(図5(d))。すなわち、図5(c)の信号波形が一定基準値よりも大きい場合にはHレベルの信号を出力し、図5(c)の信号波形が一定基準値よりも小さい場合にはLレベルの信号を出力する。
【0060】
一方で、被検出体11のスケールが変位することによって、磁気抵抗R5と磁気抵抗R7は、位相差が180°の磁界変化を受ける。これより、磁気抵抗R5,R7の磁気抵抗効果に基づき、これらの抵抗値が180°の位相差をもって正弦波状に変化することから、差動増幅器30bの非反転端子に入力される+b相信号波形と、差動増幅器30bの反転入力端子に入力される−b相信号波形とは、それぞれ図5(e)、図5(f)に示すように180°の位相差を持った正弦波状の波形となる。
【0061】
次に、+b相信号と−b相信号が差動増幅器30bに入力されると、差動増幅器30b内で等価的に減算処理が施され、+b相信号波形から−b相信号波形を減算した信号波形が等価的に生成される(図5(g)参照)。なお、差動増幅器30bによって実現される、同相ノイズのキャンセル機能及び変位検出信号の振幅増大機能については、差動増幅器30aの場合と同様であるため省略する。
【0062】
次に、差動増幅器30bは、上述の減算処理によって等価的に生成された信号波形(図5(g))に基づき、一定の基準値と比較することによって矩形波状のB相信号を出力する(図5(h))。すなわち、図5(g)の信号波形が一定基準値よりも大きい場合にはHレベルの信号を出力し、図5(g)の信号波形が一定基準値よりも小さい場合にはLレベルの信号を出力する。
【0063】
ここで、磁気抵抗素子基板12と被検出体11のスケールとの対向配置関係において説明したとおり、磁気抵抗R1から取り出される+a相信号の信号波形と、磁気抵抗R5から取り出される+b相信号の信号波形とは、位相が90°ずれたものとなり、また、磁気抵抗R3から取り出される−a相信号の信号波形と、磁気抵抗R7から取り出される−b相信号の信号波形とは、位相が90°ずれたものとなることから、a相信号とb相信号も位相が90°ずれた信号波形となる。その結果、各々の信号の立ち上がりのタイミングを検出することによって、被検出体11の回転数のみならず、被検出体11の回転方向をも検出することができようになる。
【0064】
[変形例]
図6は、図2に示す回路図の変形例であり、磁気抵抗R9,R11が設けられた磁気抵抗素子基板12において、磁気抵抗R9,R11の一端をアースに接続する一方、固定抵抗R10,R12が設けられた回路素子基板14において、固定抵抗R10,R12の一端をオフセット調整手段53を介してバイアス電圧源Vccに接続する。
【0065】
このような回路構成においては、例えば、回路素子基板内の変位検出を担う回路(例えば差動増幅器51及び帰還抵抗RC)の入力電圧の許容範囲によっては、変形例の方が適当であることも考えられる。
【0066】
[抵抗値Rの最適値]
25℃における磁気抵抗素子の抵抗値をRmr[Ω]、この磁気抵抗素子の抵抗値の温度係数をα[1/℃]とすると、温度T[℃]における磁気抵抗素子の抵抗値Rmr(T)は、
Rmr(T)=Rmr(1+α(T−25))
で表すことができる。
ここで、図2における磁気抵抗素子R1の抵抗値の温度係数をα1[1/℃]、磁気抵抗素子R3の抵抗値の温度係数をα2[1/℃]としたときの、最高使用温度(T=Tmax)におけるそれぞれの抵抗値Rmr1,Rmr3は、
Rmr1=Rmr(1+α1(Tmax−25))、
Rmr3=Rmr(1+α2(Tmax−25))、
と表せる。
【0067】
すると、α1<α2であるときの出力電圧の振幅のバラツキを抑えるための固定抵抗素子R2,R4の抵抗値Rは、
Rmr(1+α1(Tmax−25))<R<Rmr(1+α2(Tmax−25))
とすることができる。
【0068】
なお、抵抗値Rの最適値は、
R≒Rmr(1+α(Tmax−25))、α=(α1+α2)/2
とすることができる。このような抵抗値Rをもつ固定抵抗を用いることによって、出力電圧温度特性の振幅バラツキを最小限に抑えることができる。
【0069】
【発明の効果】
以上説明したように、本発明によれば、半導体の動作許容温度範囲を超える高温環境下であっても磁気抵抗素子の動作許容温度範囲であれば使用可能な変位検出装置であって、定電流源を組み込んでいないにも拘らず、これを用いた変位検出装置並みの電気ノイズ耐性、出力振幅、磁気抵抗素子基板面積、同相ノイズ除去、を期待することができる、信頼性が高く、安価で小型な変位検出装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る変位検出装置の外観構成を示す図である。
【図2】本発明の実施の形態に係る変位検出装置の回路図である。
【図3】磁気抵抗素子基板と被検出体のスケールとの対向配置関係を示す図である。
【図4】本発明の実施の形態に係る変位検出装置の回路図である。
【図5】本発明の実施の形態に係る変位検出装置のタイミングチャートを示す図である。
【図6】本発明の実施の形態に係る変位検出装置の変形例を示す回路図である。
【図7】従来のエンコーダ用磁気センサーに内蔵されたMR素子基板の回路図である。
【図8】従来の磁気検出装置の回路図である。
【符号の説明】
11 被検出体
12 磁気抵抗素子基板
13 差動線路
14 回路素子基板
15 電源ライン
31 オフセット調整手段
【発明の属する技術分野】
本発明は、被検出体の変位を磁気抵抗素子を用いて検出する変位検出装置に関するものであって、特に、半導体等の回路素子のジャンクション温度に制約されることなく変位検出装置の回路を構成することができるとともに、電気ノイズ耐性を充分備え、正常に機能し得る変位検出装置に関するものである。
【0002】
【従来の技術】
従来から、産業ロボットやNC工作機械等に使用されるモータ等の回転機器に付設され、回転機器の回転体の回転数や回転方向を正確に検出する装置として、回転体の外周面(スケール)に多極着磁された回転位置検出用マグネット(着磁磁石)を設け、この着磁磁石に近接対向して磁気抵抗素子(MR素子)を配置し、このMR素子の抵抗値が、着磁磁石によって回転体のスケールに形成された着磁パターンから受ける周期的な磁界変化に応じて変化することを利用して変位検出を行うものがある(例えば、特許文献1及び特許文献2)。図7は、特許文献1に開示されたエンコーダ用磁気センサーに内蔵されたMR素子基板の回路図である。また、図8は、特許文献2に開示された磁気検出装置の回路図である。
【0003】
図7において、MR素子基板上には、ブリッジ回路構成となるように4つの抵抗体R21〜R24が配置されており、抵抗体R22と抵抗体R24の接続点と、抵抗体R21と抵抗体R23の接続点と、の間にバイアス電圧VCが印加されることによって、抵抗体R21と抵抗体R22の接続点及び抵抗体R23と抵抗体R24の接続点のそれぞれから出力電圧VOが取り出されるようになっている。ここで、抵抗体R21,R22は磁界の影響を受けて抵抗値が変化するMR素子であり、抵抗体R23,R24は磁界の影響に拘わりなくそれらの抵抗値の和が常に一定となるように設定されており、磁界からシールドされている。そして、これらの抵抗体R21〜R24は、ブリッジ回路の平衡条件をくずさずに同一温度となるように、同一基板上に設けられている。
【0004】
また、図8においては、互いにλ/2の間隔で配置し、かつ、直列に接続した2本の磁気抵抗ストライプ(21と22、23と24、25と26、27と28)を単位セグメントとして、この単位セグメントを4組有するMR素子基板を形成すると共に、単位セグメントを個別に定電流源により駆動し、各単位セグメントと各定電流源との各接続点から出力端子を導出し、差動増幅器を用いて差動出力を得ることのできる磁気検出装置を示す。この磁気検出装置は、図7のエンコーダ用磁気センサーのようにMR素子基板中の4つの抵抗体でブリッジ回路を構成するのではなく、ブリッジ回路の構成要素のうち2つの要素を回路素子基板中の2つの電流源で代替して、MR素子基板中の2つの抵抗体及び回路素子基板中の2つの電流源の4つの要素でブリッジ回路を構成していることから、結果的にMR素子基板の面積を半分にすることができ、モータのスイッチングノイズ等の同相ノイズを効果的にキャンセルでき、安定した出力信号を得ることができるものである。
【0005】
ここで、一般的な回路素子が正常に動作し得る上限温度は、半導体等の回路素子のジャンクション温度の制約等により125〜150℃程度であることが知られている。従って、モータや車のエンジン等の熱源近傍など、125℃を超えるような高温環境下においては、半導体を含む回路素子基板とMR素子基板とを別個独立の別基板上に配置するなどして、回路素子基板を熱源(及びMR素子基板)から相対的に離して、周辺温度に起因した悪影響から回路素子基板を護る必要性があった。
【0006】
【特許文献1】
特公平7−117424号公報(第1図)
【特許文献2】
特許2669631号公報(第1図(a))
【0007】
【発明が解決しようとする課題】
しかしながら、回路素子基板とMR素子基板との相対的位置を離して設置した場合、上記特許文献1記載のエンコーダ用磁気センサーでは信頼性の面で問題が生じる。
【0008】
すなわち、図7における出力電圧VOは、被検出体の変位を検出する回路素子基板上の反転増幅器や差動増幅器等の半導体からなる回路素子に入力されることになるが、一般に、この回路素子基板の入力インピーダンスは極めて高いものである。従って、MR素子基板と回路素子基板を接続する線路にはほとんど電流が流れないこととなり、両者を離して配置すると耐ノイズ性能が悪化し、電気ノイズに弱く信頼性に欠けるといった問題点がある。
【0009】
また、この問題を解消する手段として、上述した特許文献2に開示されているように、MR素子基板と回路素子基板とを離して配置するとともに、回路素子基板中に定電流源を組み込み、MR素子基板から回路素子基板までの線路に常時一定の電流を流すように構成することによって、耐ノイズ性能の悪化を防ぐことも考えられるが、回路素子基板中に組み込まれた定電流源を構成する回路素子点数は非常に多いことから、回路を複雑化させ、製造コストを引き上げるといった問題点がある。
【0010】
さらに、特許文献2に開示された磁気検出装置は、MR素子基板の面積を半分にしてコストダウンに寄与する、同相ノイズを効果的に除去して安定した出力信号を出力する、という極めて優れた効果を奏するものであり、製造コスト削減の観点から高コストの定電流源を組み込まないにしろ、付加価値として、これらの効果を奏する変位検出装置の出現が期待される。
【0011】
この点、特許文献1に開示された発明に変形を加えることによって、同相ノイズを効果的に除去して安定した出力信号を得ることは可能である。すなわち、図1では、抵抗体R21と抵抗体R22はMR素子、抵抗体R23と抵抗体R24は固定抵抗となっているが、抵抗体R23と抵抗体R24も感磁部(MR素子)とすることにより(ブリッジ回路の全ての辺をMR素子で構成することにより)、MR素子基板からの位相差180°の2つの差動信号を出力させ、上述の同相ノイズを効果的に除去して安定した出力信号を得ることは可能である。しかしながら、かかる回路構成を採用した場合であっても、以下の問題が依然として残る。すなわち、回路素子基板の入力インピーダンスが極めて高いことに変わりはないことから、回路素子基板とMR素子基板とをつなぐ差動線路にはほとんど電流が流れず、上述した本発明の解決課題である高温環境下での耐ノイズ性能の向上を図ることができない。また、MR素子基板上でブリッジ回路を構成することに変わりはないことから、MR素子基板のチップ面積を小さくすることができない。さらに、MR素子を製造する際のバラツキに起因したブリッジ回路の2出力間のずれが、MR素子の抵抗変化率に比べて無視できないほど大きくなる場合があり、かかる場合には、ブリッジ回路を平衡状態にするためのオフセット調整回路とは別に、何らかのオフセット調整回路を設ける必要があり、組み立てコストを引き上げる要因となる。
【0012】
そこで、本発明者は、変位検出装置を半導体等の回路素子が正常動作する使用上限温度以上の温度環境下で使用すること、及び、高コストの定電流源を用いないこと、を前提に、回路素子基板とMR素子基板とを相対的に離した場合であっても、電気ノイズに強く、同相ノイズを除去でき、しかもMR素子基板の面積を従来の半分にすることが可能であるという、低コストかつ高性能な変位検出装置を着想するに至った。
【0013】
本発明は、このような点に鑑みてなされたものであり、その目的は、半導体等の回路素子が正常動作する使用上限温度以上の温度環境の下において使用される変位検出装置であって、熱的な悪影響を回避すべく回路素子基板を熱源から離した場合であっても、高コストの定電流源を用いることなく、定電流源を用いた変位検出装置並みの効果、すなわち、電気ノイズ耐性を充分に備え、スイッチングノイズなどの同相ノイズを除去でき、しかも、MR素子基板の面積を半分にすることでコストダウンに貢献し得る変位検出装置を提供することにある。
【0014】
【課題を解決するための手段】
以上のような課題を解決するために、本発明は、磁気抵抗素子基板と回路素子基板を別基板上に備えた変位検出装置において、磁気抵抗素子基板上に配置された2つの抵抗体及び回路素子基板上に配置された2つの抵抗体、の4つの抵抗体によってブリッジ回路を構成し、磁気抵抗素子基板上に配置された抵抗体と回路素子基板上に配置された抵抗体の2つの接続点から出力電圧が取り出されることを特徴とする。
【0015】
より具体的には、本発明は、以下のものを提供する。
【0016】
(1) 被検出体からの周期的な磁界変化を検出する磁気抵抗素子基板と、前記磁気抵抗素子基板からの出力を処理して被検出体の変位を検出する回路素子基板と、が別基板で構成された変位検出装置において、前記磁気抵抗素子基板に第1の抵抗体と第3の抵抗体が設けられるとともに、前記回路素子基板に第2の抵抗体と第4の抵抗体が設けられ、前記磁気抵抗素子基板の前記第1の抵抗体と前記回路素子基板の前記第2の抵抗体、前記磁気抵抗素子基板の前記第3の抵抗体と前記回路素子基板の前記第4の抵抗体、が直列に接続され、前記磁気抵抗素子基板の前記第1の抵抗体と前記第3の抵抗体の接続点と、前記回路素子基板の前記第2の抵抗体と前記第4の抵抗体の接続点と、の間にバイアス電圧が印加されることによって、前記第1の抵抗体と前記第2の抵抗体の接続点及び前記第3の抵抗体と前記第4の抵抗体の接続点のそれぞれから出力電圧が取り出されることを特徴とする変位検出装置。
【0017】
本発明によれば、例えばモータ等の回転体のスケールに形成された着磁パターンから受ける周期的な磁界変化を検出する抵抗体を含む磁気抵抗素子基板と、この磁気抵抗素子基板からの出力たる変位検出信号を処理して被検出体の変位を検出する回路素子基板と、を相対的に離して別基板で構成された変位検出装置において、磁気抵抗素子基板に第1・第3の抵抗体が設けられるとともに、回路素子基板に第2・第4の抵抗体が設けられ、磁気抵抗素子基板の第1の抵抗体と回路素子基板の第2の抵抗体、磁気抵抗素子基板の第3の抵抗体と回路素子基板の第4の抵抗体、が直列に接続され、磁気抵抗素子基板の第1・第3の抵抗体の接続点と、回路素子基板の第2・第4の抵抗体の接続点と、の間に直流電源等からのバイアス電圧が印加されることによって、第1・第2の抵抗体の接続点及び第3・第4の抵抗体の接続点、のそれぞれから出力電圧が取り出される、という構成にしたから、出力電圧が取り出されて、この出力電圧を処理して被検出体の変位を検出する回路素子基板を、磁気抵抗素子基板から物理的・相対的に離すとともに、磁気抵抗素子基板から相対的に離した場合であっても、両基板をつなぐ線路上である程度大きな電流を流すことができる。
【0018】
従って、例えば車のエンジン等の熱源近傍という高温環境下において、半導体を含む回路素子基板を、熱的悪影響から護るため熱源(及びこれに対向配置される磁気抵抗素子基板)から離しても、回路素子基板と磁気抵抗素子基板とをつなぐ線路上には、従来のものよりも大きい電流が流れることとなるので、磁気抵抗素子基板から出力された変位検出信号を電気ノイズから護ることができる。つまり、たとえこの変位検出信号に電気ノイズが印加されたとしても、磁気抵抗素子基板からの変位検出信号の劣化を防ぐことができる。その結果、半導体等の回路素子の使用上限温度以上の高温環境下においても、磁気抵抗素子が正常に動作する温度範囲であれば使用することができ、かつ、変位検出信号の劣化を回避し得る信頼性の高い変位検出装置を提供することができる。
【0019】
また、磁気抵抗素子基板上に4つの抵抗体からなるブリッジ回路を組んでいないことから、定電流源を組み込んだ磁気検出装置同様、磁気抵抗素子基板のチップ面積を従来の半分程度とすることができ、ひいては、昨今の技術動向に追従して装置の小型化に大きく貢献することができる。
【0020】
また、磁気抵抗素子基板に設けられた第1・第3の抵抗体は周期的な磁界変化によってその抵抗値が変化するが、回路素子基板に設けられた第2・第4の抵抗体の抵抗値は磁界変化の影響を殆ど受けないため、第2・第4の抵抗体の存在によって、変位検出信号を処理する比較器や差動増幅器等に定電流を流すことが可能となる。よって、製造コスト引き上げの要因となる定電流源を使用することがないので、変位検出装置の回路全体を複雑化することもなく、製造が容易で、かつ安価な変位検出装置を実現することができる。
【0021】
なお、磁気抵抗素子基板と回路素子基板とが別基板で構成される態様としては、磁気抵抗素子基板と回路素子基板とを物理的に完全に切り離して、それぞれ別個独立の基板上に配置する場合のみならず、例えば、断熱材の境界線を組み込む等して一定のスペース内で断熱効果を奏する基板があって、このスペース内に回路素子基板を配置し、このスペース外に磁気抵抗素子基板を配置する、といったように、熱的悪影響の発生を排除して同一基板内にこれら2つの基板を配置する場合を含む。
【0022】
(2) 前記第1の抵抗体と前記第2の抵抗体の接続点から取り出される第1の出力電圧と、前記第3の抵抗体と前記第4の抵抗体の接続点から取り出される第2の出力電圧と、は略180°の位相差を持った出力電圧であり、前記第1の出力電圧と前記第2の出力電圧とに基づいて、被検出体の変位を検出することを特徴とする(1)記載の変位検出装置。
【0023】
本発明によれば、第1の出力電圧と第2の出力電圧とは、およそ180°の位相差を持った出力電圧であり、これら第1の出力電圧と第2の出力電圧とに基づいて、被検出体の変位を検出する、という構成にしたから、磁気抵抗素子基板からは、180°の位相差を有する差動信号が出力されることとなるので、磁気抵抗素子基板と回路素子基板とをつなぐ差動線路において、モータのスイッチングノイズ等の同相ノイズが印加された場合であっても、回路素子基板内の差動増幅器等を用いることによってその同相ノイズをキャンセルすることができ、ひいては、安定した出力信号を得ることができる。また、磁気抵抗素子基板から出力される本来の変位検出信号の振幅は、回路素子基板内の差動増幅器等によって増幅されることとなるため、結果としてS/N比を向上することができ、ひいては、信頼性の高い変位検出装置を提供することができる。
【0024】
(3) 前記第1〜第4の抵抗体の各々を一辺とするブリッジ回路を平衡状態にするオフセット調整手段を備えたことを特徴とする(1)又は(2)記載の変位検出装置。
【0025】
本発明によれば、第1の抵抗体〜第4の抵抗体のそれぞれを一辺とするブリッジ回路は、平衡状態を維持するためのオフセット調整手段を備えた、という構成にしたから、第1の抵抗体〜第4の抵抗体によって構成されるブリッジ回路の平衡条件を確実に満足するようになるので、電子ボリューム等の電子回路で構成されたオフセット調整手段が設けられた回路素子基板上においては、被検出体からの磁界の影響を受けてその抵抗値が変化する第1の抵抗体と第2の抵抗体の抵抗値に拘わらず、ブリッジ回路には一定の電流が流れることとなり、抵抗体の温度変化に起因して印加磁界対抵抗特性曲線がシフトするのを防ぐことができ、ひいては、出力電圧の変動を防ぐことも可能となる。
【0026】
(4) 前記第1の抵抗体及び前記第3の抵抗体は磁気抵抗素子であるとともに、前記第2の抵抗体及び前記第4の抵抗体は固定抵抗素子であり、前記磁気抵抗素子の25℃における抵抗値をRmr[Ω]、前記固定抵抗素子の抵抗値をR[Ω]、前記磁気抵抗素子の抵抗値Rmrの温度係数の下限をα1[1/℃]、その上限をα2[1/℃]、前記磁気抵抗素子の最高使用温度をTmax[℃]、としたときに、前記固定抵抗素子の抵抗値Rは、以下の条件式を満足することを特徴とする(1)から(3)のいずれか記載の変位検出装置。
Rmr(1+α1(Tmax−25))<R<Rmr(1+α2(Tmax−25))
【0027】
本発明によれば、第1・第3の抵抗体は磁気抵抗素子であるとともに、第2・第4の抵抗体は固定抵抗素子であり、固定抵抗素子の抵抗値Rが上記の条件式を満足する、という構成にしたから、磁気抵抗素子が使用される環境の上限温度を考慮に入れた上で、本発明に係る変位検出装置に対し最も適当な固定抵抗素子の抵抗値を設計することができる。特に、高温領域(Tmax>>25)になる程、前記所定の条件式の範囲内でR>Rmrとすることで、固定抵抗素子の抵抗値Rに対して磁界変化による磁気抵抗素子の抵抗値Rmrの影響が少なく、磁気抵抗素子基板より出力される変位検出信号の温度による増減を抑えることができる。従って、Ni−CoやNi−Fe等の磁性膜を用いた磁気抵抗素子の出力振幅は、キャリア移動度の温度特性に依存して温度が高くなるにつれて小さくなるが、上記の条件式を満足する抵抗値Rを選択することで、高温時の振幅のばらつき(加えて全温度範囲での振幅最低値のばらつき)をある程度抑えることが可能となる。
【0028】
なお、「磁気抵抗素子」には、Ni−CoやNi−Fe等の高透磁率材料や半導体磁気抵抗素子、またはホール素子等のMR素子のみならず、例えば、巨大磁気抵抗効果を奏するGMR素子が含まれる。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて説明する。
【0030】
[変位検出装置の外観構成]
図1は、本発明の実施の形態に係る変位検出装置の外観構成を示す図である。
【0031】
図1において、回転体である被検出体11のスケールには、N極とS極がピッチλで交互に配列された着磁磁石が設けられており、このスケールに対して近接対向するように、所定のギャップをもって磁気抵抗素子基板12が配置されている。また、磁気抵抗素子基板12から出力される変位検出信号は、+a相信号,−a相信号,+b相信号,−b相信号、の4つの検出信号であり、4本の差動線路13を介して回路素子基板14に設けられた所定の回路素子(図2参照)に伝送される。また、磁気抵抗素子基板12及び回路素子基板14に設けられた4つの抵抗体(図2参照)によって構成されるブリッジ回路にバイアス電圧源Vccを供給すべく、差動線路13以外に、磁気抵抗素子基板と回路素子基板との間に1本の電源ライン15が設けられている。
【0032】
なお、差動線路13は、フレキシブルケーブルや電線などの基板以外の配線手段であって、電気伝導性を有する材料であれば如何なるものであっても構わないが、2つの線路をツイストペアとして構成することが好ましい。これにより、一対の差動線路13によって伝送される正相信号及び逆相信号にノイズが印加された場合に、双方の信号に対するノイズの印加状態が確実に同じものになるので、同相ノイズを効果的に除去することができる。
【0033】
また、回路素子基板14には、磁気抵抗素子基板12からの出力を適正に処理して被検出体の変位を検出するため、例えば、反転増幅器、差動増幅器、A/D変換器、中央演算処理装置(CPU)などの情報処理機器が設けられている。
【0034】
[変位検出装置の回路構成]
図2は、本発明の実施の形態に係る変位検出装置の回路図である。なお、この回路図においては、図1に示すA相信号を出力する回路とB相信号を出力する回路は同等の機能を有するものであるため、一方の回路のみを対象とした単相の場合について説明する。
【0035】
図2において、本発明の実施の形態に係る変位検出装置は、磁気抵抗素子基板12と、回路素子基板14と、が別基板で構成されている。
【0036】
磁気抵抗素子基板12には磁気抵抗R1,R3が設けられており、最大約150℃(磁気抵抗素子の上限)まで用いることができるものである一方、回路素子基板14には固定抵抗R2,R4を含むオフセット調整手段31や差動増幅器30が設けられおり、半導体等の回路素子のジャンクション温度の制約によって最大約85℃まで用いることができる。なお、回路素子基板14は、磁界からシールドされている。
【0037】
図2において、磁気抵抗素子基板12に設けられた磁気抵抗R1,R3のそれぞれの一方の端子はバイアス電圧源Vccに接続されており、それぞれの他方の端子は、回路素子基板14上の差動増幅器30の反転入力端子(−端子),非反転入力端子(+端子)に接続されている。そして、回路素子基板14に設けられた固定抵抗R2,R4の一方の端子は、磁気抵抗R1と差動増幅器30の反転入力端子との接続点1及び磁気抵抗R3と差動増幅器30の非反転入力端子との接続点2、のそれぞれに接続され、他方の端子は、共にオフセット調整手段31を介してアースに接続されている。さらに、磁気抵抗R1から得られた変位検出信号と、磁気抵抗R3から得られた変位検出信号と、が差動入力される差動増幅器30は、帰還抵抗Raを用いて出力電圧を正帰還するとともに、差動入力に対する適切な変位検出信号(矩形波)を出力する。
【0038】
このように磁気抵抗R1,R3、固定抵抗R2,R4を用いてブリッジ回路を構成し、しかも、固定抵抗の抵抗値の方が磁気抵抗の抵抗値よりも若干大きくなるように設定してブリッジ回路を構成することによって、変位検出装置が使用される環境の温度を十分考慮に入れた上で、差動増幅器30に安定した出力電圧を供給することができる。また、このブリッジ回路を平衡状態にするオフセット調整手段31は、ブリッジ回路の平衡条件を満足させることができる。固定抵抗R2,R4の抵抗値に適切な値を選択すれば、抵抗体の温度変化に起因して印加磁界対抵抗特性曲線がシフトしても、出力電圧の変動を小さくすることが可能となる。
【0039】
[磁気抵抗素子基板と被検出体のスケールとの対向配置関係]
図3は、図1に示すA相とB相の2相出力を用いる変位検出装置における、磁気抵抗素子基板12と被検出体11のスケールとの対向配置関係を示す図であり、以下に、磁気抵抗素子基板12から出力される変位検出信号の波形位相を決定づける、磁気抵抗素子基板12と被検出体11のスケールとの対向配置関係について説明する。
【0040】
図3において、被検出体11のスケールには、上述のとおり、N極とS極がピッチλで交互に配列された着磁磁石が設けられている。すなわち、N極からN極までのピッチ及びS極からS極までのピッチは共にλとなっている。これに対し、磁気抵抗素子基板12には、4つの磁気抵抗R1,R5,R3,R7が、この順で、隣の磁気抵抗とのピッチがλ/4,λ/4,λ/4の間隔となるように、互いに並列に配置されている。
【0041】
そして、磁気抵抗R1,R5,R3,R7のそれぞれの一方の端子には、電源ライン15を介してバイアス電圧源Vccが接続されている。一方で、磁気抵抗R1,R5,R3,R7のそれぞれの他方の端子からは、各変位検出信号が出力されることとなる。すなわち、磁気抵抗R1からは+a相信号、磁気抵抗R5からは+b相信号、磁気抵抗R3からは−a相信号、磁気抵抗R7からは−b相信号、の変位検出信号が取り出されることとなる。なお、磁気抵抗素子基板12には、バイアス磁界が加えられている。
【0042】
従って、磁気抵抗素子基板12と被検出体11のスケールとは上述のような対向配置関係にあることから、磁気抵抗素子基板12から出力される変位検出信号の波形位相は次のように決定付けられることとなる。すなわち、磁気抵抗R1と磁気抵抗R3のピッチはλ/2であることから、被検出体11のスケールから受ける磁界によって、両者の抵抗値は180°の位相差をもって変化する。従って、磁気抵抗R1から取り出される+a相信号の信号波形と、磁気抵抗R3から取り出される−a相信号の信号波形とは、位相が180°ずれたものとなる。また、磁気抵抗R5と磁気抵抗R7のピッチもλ/2であることから、上記同様、磁気抵抗R5から取り出される+b相信号の信号波形と、磁気抵抗R7から取り出される−b相信号の信号波形とは、位相が180°ずれたものとなる。
【0043】
また、磁気抵抗R1と磁気抵抗R5のピッチはλ/4であることから、被検出体11のスケールから受ける磁界によって、両者の抵抗値は90°の位相差をもって変化する。従って、磁気抵抗R1から取り出される+a相信号の信号波形と、磁気抵抗R5から取り出される+b相信号の信号波形とは、位相が90°ずれたものとなる。また、磁気抵抗R3と磁気抵抗R7のピッチもλ/4であることから、上記同様、磁気抵抗R3から取り出される−a相信号の信号波形と、磁気抵抗R7から取り出される−b相信号の信号波形とは、位相が90°ずれたものとなる。
【0044】
なお、上述の4つの磁気抵抗R1,R5,R3,R7は、いずれも磁気抵抗素子基板12に対する被検出体11の相対変位方向とは直交する方向の両端を端子とする細長い形状をしており、一般的には、保護膜で全体が覆われたスパッタ等による薄膜素子によって形成される。
【0045】
図4は、図1に示すA相とB相の2相出力を用いる変位検出装置の回路図である。
【0046】
図4において、本発明の実施の形態に係る変位検出装置は、磁気抵抗素子基板12と、回路素子基板14a及び14bで構成されており、それぞれが別基板として構成されている。また、磁気抵抗素子12に設けられた磁気抵抗と被検出体11とは、図3に示す対向配置関係をなしている。
【0047】
図4において、まず、磁気抵抗素子基板12に設けられた磁気抵抗R1,R3,R5,R7のそれぞれの一方の端子にはバイアス電圧源Vccが接続されており、また、磁気抵抗R1の他端には差動増幅器30aの非反転入力端子(+端子)が、磁気抵抗R3の他端には差動増幅器30aの反転入力端子(−端子)が、磁気抵抗R5の他端には差動増幅器30bの非反転入力端子(+端子)が、磁気抵抗R7の他端には差動増幅器30bの反転入力端子(−端子)が、それぞれ接続されている。なお、図3においては、便宜上、磁気抵抗素子基板12の各磁気抵抗と回路素子基板14a,14bの差動増幅器の各端子をつなぐ差動線路をツイストペアとして構成していないが、同相ノイズを効果的に除去すべくツイストペアにすることが好ましい。
【0048】
次に、固定抵抗R2の一方の端子は、磁気抵抗R1と差動増幅器30aの非反転入力端子との接続点に接続されており、他方の端子は、オフセット調整手段31aを介してアースに接続されている。また、固定抵抗R4の一方の端子は、磁気抵抗R3と差動増幅器30aの反転入力端子との接続点に接続されており、他方の端子は、オフセット調整手段31aを介してアースに接続されている。
【0049】
同様に、固定抵抗R6の一方の端子は、磁気抵抗R5と差動増幅器30bの非反転入力端子との接続点に接続されており、他方の端子は、オフセット調整手段31bを介してアースに接続されている。また、固定抵抗R8の一方の端子は、磁気抵抗R7と差動増幅器30bの反転入力端子との接続点に接続されており、他方の端子は、オフセット調整手段31bを介してアースに接続されている。
【0050】
最後に、+a相信号と−a相信号が差動入力される差動増幅器30aは、帰還抵抗Raを用いて出力電圧を正帰還するとともに、差動入力に対する適切なA相信号(矩形波)を出力する。また、+b相信号,−b相信号が差動入力される差動増幅器30bは、帰還抵抗Rbを用いて出力電圧を正帰還するとともに、差動入力に対する適切なB相信号(矩形波)を出力する。
【0051】
以上説明したように、本発明の実施の形態に係る変位検出装置は、磁気抵抗R1,R3,R5,R7が設けられた磁気抵抗素子基板12と、固定抵抗R2,R4,R6,R8を含む差動増幅器30a,30bが設けられた回路素子基板14aと14bと、が別基板で構成されており、磁気抵抗素子基板12上の磁気抵抗R1,R3、回路素子基板14a上の固定抵抗R2,R4、の4つの抵抗体によってA相信号を出力するためのブリッジ回路が構成され、磁気抵抗素子基板12上の磁気抵抗R5,R7、回路素子基板14b上の固定抵抗R6,R8、の4つの抵抗体によってB相信号を出力するためのブリッジ回路が構成されていることから、被検出体11の変位検出信号が伝送される差動線路13にある程度大きな電流を流すことができ、差動線路13に電気ノイズが印加されたとしても、被検出体11の変位検出信号の劣化を防ぐことが可能となる。また、別基板で構成したことより、半導体等の回路素子の使用上限温度以上の高温環境下においても、磁気抵抗R1,R5,R3,R7が正常に動作する温度範囲であれば使用することができ、かつ、出力信号の劣化を回避できる信頼性の高いものとなる。
【0052】
また、磁気抵抗R1,R3と固定抵抗R2,R4とからなるブリッジ回路には、オフセット調整手段31aが設けられ、磁気抵抗R5,R7と固定抵抗R6,R8とからなるブリッジ回路には、オフセット調整手段31bが設けられていることから、ブリッジ回路の平衡条件を満足するように双方のオフセット調整手段31a,31bを調整することによって、双方のブリッジ回路に一定の電流を流すことができる。そうすると、抵抗体の温度変化に起因して印加磁界対抵抗特性曲線がシフトするのを防ぐことができ、ひいては、出力電圧の変動を防ぐことも可能となる。
【0053】
なお、図4における変位検出装置は、便宜上、回路素子基板として14aと14bの2つに分けるようにして説明したが、14aと14bを一つの基板として回路素子基板を構成すると装置の小型化を図ることができる。
【0054】
[タイミングチャート]
図5は、本発明の実施の形態に係る変位検出装置のタイミングチャートを示す図であり、図4の中の6箇所における電圧信号波形を示しており、図5(a)は+a相信号波形、図5(b)は−a相信号波形、図5(c)は+a相信号波形から−a相信号波形を減算した信号波形、図5(d)は差動増幅器31の出力信号であるA相信号の波形、図5(e)は+b相信号波形、図5(f)は−b相信号波形、図5(g)は+b相信号波形から−b相信号波形を減算した信号波形、図5(h)は差動増幅器32の出力信号であるB相信号の波形である。
【0055】
まず、被検出体11のスケールが変位することによって、磁気抵抗R1と磁気抵抗R3は、位相差が180°の磁界変化を受ける。これより、磁気抵抗R1,R3の磁気抵抗効果に基づき、これらの抵抗値が180°の位相差をもって正弦波状に変化することから、差動増幅器31の非反転端子に入力される+a相信号波形と、差動増幅器31の反転入力端子に入力される−a相信号波形とは、それぞれ図5(a)、図5(b)に示すように180°の位相差を持った正弦波状の波形となる。
【0056】
ここで、+a相信号波形と−a相信号波形の双方に、モータからのスイッチングノイズ等の同相ノイズが印加され、波形の一部にパルス状の歪みが生じているものとする(図5(a),(b)参照)
【0057】
次に、+a相信号と−a相信号が差動増幅器30aに入力されると、差動増幅器30a内で等価的に減算処理が施され、+a相信号波形から−a相信号波形を減算した信号波形が等価的に生成される(図5(c)参照)。
【0058】
ここで、図5(c)に示すように、上述の等価的な減算処理によって同相ノイズが効果的にキャンセルされる。そうすると同時に、被検出体11の変位検出信号の振幅も、上述の減算処理によって増幅されており、結果としてS/Nが向上し、電気ノイズ耐性を備えた信頼性の高い変位検出装置を実現できる。
【0059】
次に、差動増幅器30aは、上述の減算処理によって等価的に生成された信号波形(図5(c))に基づき、一定の基準値と比較することによって矩形波状のa相信号を出力する(図5(d))。すなわち、図5(c)の信号波形が一定基準値よりも大きい場合にはHレベルの信号を出力し、図5(c)の信号波形が一定基準値よりも小さい場合にはLレベルの信号を出力する。
【0060】
一方で、被検出体11のスケールが変位することによって、磁気抵抗R5と磁気抵抗R7は、位相差が180°の磁界変化を受ける。これより、磁気抵抗R5,R7の磁気抵抗効果に基づき、これらの抵抗値が180°の位相差をもって正弦波状に変化することから、差動増幅器30bの非反転端子に入力される+b相信号波形と、差動増幅器30bの反転入力端子に入力される−b相信号波形とは、それぞれ図5(e)、図5(f)に示すように180°の位相差を持った正弦波状の波形となる。
【0061】
次に、+b相信号と−b相信号が差動増幅器30bに入力されると、差動増幅器30b内で等価的に減算処理が施され、+b相信号波形から−b相信号波形を減算した信号波形が等価的に生成される(図5(g)参照)。なお、差動増幅器30bによって実現される、同相ノイズのキャンセル機能及び変位検出信号の振幅増大機能については、差動増幅器30aの場合と同様であるため省略する。
【0062】
次に、差動増幅器30bは、上述の減算処理によって等価的に生成された信号波形(図5(g))に基づき、一定の基準値と比較することによって矩形波状のB相信号を出力する(図5(h))。すなわち、図5(g)の信号波形が一定基準値よりも大きい場合にはHレベルの信号を出力し、図5(g)の信号波形が一定基準値よりも小さい場合にはLレベルの信号を出力する。
【0063】
ここで、磁気抵抗素子基板12と被検出体11のスケールとの対向配置関係において説明したとおり、磁気抵抗R1から取り出される+a相信号の信号波形と、磁気抵抗R5から取り出される+b相信号の信号波形とは、位相が90°ずれたものとなり、また、磁気抵抗R3から取り出される−a相信号の信号波形と、磁気抵抗R7から取り出される−b相信号の信号波形とは、位相が90°ずれたものとなることから、a相信号とb相信号も位相が90°ずれた信号波形となる。その結果、各々の信号の立ち上がりのタイミングを検出することによって、被検出体11の回転数のみならず、被検出体11の回転方向をも検出することができようになる。
【0064】
[変形例]
図6は、図2に示す回路図の変形例であり、磁気抵抗R9,R11が設けられた磁気抵抗素子基板12において、磁気抵抗R9,R11の一端をアースに接続する一方、固定抵抗R10,R12が設けられた回路素子基板14において、固定抵抗R10,R12の一端をオフセット調整手段53を介してバイアス電圧源Vccに接続する。
【0065】
このような回路構成においては、例えば、回路素子基板内の変位検出を担う回路(例えば差動増幅器51及び帰還抵抗RC)の入力電圧の許容範囲によっては、変形例の方が適当であることも考えられる。
【0066】
[抵抗値Rの最適値]
25℃における磁気抵抗素子の抵抗値をRmr[Ω]、この磁気抵抗素子の抵抗値の温度係数をα[1/℃]とすると、温度T[℃]における磁気抵抗素子の抵抗値Rmr(T)は、
Rmr(T)=Rmr(1+α(T−25))
で表すことができる。
ここで、図2における磁気抵抗素子R1の抵抗値の温度係数をα1[1/℃]、磁気抵抗素子R3の抵抗値の温度係数をα2[1/℃]としたときの、最高使用温度(T=Tmax)におけるそれぞれの抵抗値Rmr1,Rmr3は、
Rmr1=Rmr(1+α1(Tmax−25))、
Rmr3=Rmr(1+α2(Tmax−25))、
と表せる。
【0067】
すると、α1<α2であるときの出力電圧の振幅のバラツキを抑えるための固定抵抗素子R2,R4の抵抗値Rは、
Rmr(1+α1(Tmax−25))<R<Rmr(1+α2(Tmax−25))
とすることができる。
【0068】
なお、抵抗値Rの最適値は、
R≒Rmr(1+α(Tmax−25))、α=(α1+α2)/2
とすることができる。このような抵抗値Rをもつ固定抵抗を用いることによって、出力電圧温度特性の振幅バラツキを最小限に抑えることができる。
【0069】
【発明の効果】
以上説明したように、本発明によれば、半導体の動作許容温度範囲を超える高温環境下であっても磁気抵抗素子の動作許容温度範囲であれば使用可能な変位検出装置であって、定電流源を組み込んでいないにも拘らず、これを用いた変位検出装置並みの電気ノイズ耐性、出力振幅、磁気抵抗素子基板面積、同相ノイズ除去、を期待することができる、信頼性が高く、安価で小型な変位検出装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る変位検出装置の外観構成を示す図である。
【図2】本発明の実施の形態に係る変位検出装置の回路図である。
【図3】磁気抵抗素子基板と被検出体のスケールとの対向配置関係を示す図である。
【図4】本発明の実施の形態に係る変位検出装置の回路図である。
【図5】本発明の実施の形態に係る変位検出装置のタイミングチャートを示す図である。
【図6】本発明の実施の形態に係る変位検出装置の変形例を示す回路図である。
【図7】従来のエンコーダ用磁気センサーに内蔵されたMR素子基板の回路図である。
【図8】従来の磁気検出装置の回路図である。
【符号の説明】
11 被検出体
12 磁気抵抗素子基板
13 差動線路
14 回路素子基板
15 電源ライン
31 オフセット調整手段
Claims (4)
- 被検出体からの周期的な磁界変化を検出する磁気抵抗素子基板と、前記磁気抵抗素子基板からの出力を処理して被検出体の変位を検出する回路素子基板と、が別基板で構成された変位検出装置において、
前記磁気抵抗素子基板に第1の抵抗体と第3の抵抗体が設けられるとともに、前記回路素子基板に第2の抵抗体と第4の抵抗体が設けられ、
前記磁気抵抗素子基板の前記第1の抵抗体と前記回路素子基板の前記第2の抵抗体、前記磁気抵抗素子基板の前記第3の抵抗体と前記回路素子基板の前記第4の抵抗体、が直列に接続され、
前記磁気抵抗素子基板の前記第1の抵抗体と前記第3の抵抗体の接続点と、前記回路素子基板の前記第2の抵抗体と前記第4の抵抗体の接続点と、の間にバイアス電圧が印加されることによって、前記第1の抵抗体と前記第2の抵抗体の接続点及び前記第3の抵抗体と前記第4の抵抗体の接続点のそれぞれから出力電圧が取り出されることを特徴とする変位検出装置。 - 前記第1の抵抗体と前記第2の抵抗体の接続点から取り出される第1の出力電圧と、前記第3の抵抗体と前記第4の抵抗体の接続点から取り出される第2の出力電圧と、は略180°の位相差を持った出力電圧であり、前記第1の出力電圧と前記第2の出力電圧とに基づいて、被検出体の変位を検出することを特徴とする請求項1記載の変位検出装置。
- 前記第1〜第4の抵抗体の各々を一辺とするブリッジ回路を平衡状態にするオフセット調整手段を備えたことを特徴とする請求項1又は2記載の変位検出装置。
- 前記第1の抵抗体及び前記第3の抵抗体は磁気抵抗素子であるとともに、前記第2の抵抗体及び前記第4の抵抗体は固定抵抗素子であり、
前記磁気抵抗素子の25℃における抵抗値をRmr[Ω]、前記固定抵抗素子の抵抗値をR[Ω]、前記磁気抵抗素子の抵抗値Rmrの温度係数の下限をα1[1/℃]、その上限をα2[1/℃]、前記磁気抵抗素子の最高使用温度をTmax[℃]、としたときに、前記固定抵抗素子の抵抗値Rは、以下の条件式を満足することを特徴とする請求項1から3のいずれか記載の変位検出装置。
Rmr(1+α1(Tmax−25))<R<Rmr(1+α2(Tmax−25))
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003136520A JP2004340692A (ja) | 2003-05-14 | 2003-05-14 | 変位検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003136520A JP2004340692A (ja) | 2003-05-14 | 2003-05-14 | 変位検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004340692A true JP2004340692A (ja) | 2004-12-02 |
Family
ID=33526460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003136520A Withdrawn JP2004340692A (ja) | 2003-05-14 | 2003-05-14 | 変位検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004340692A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007193662A (ja) * | 2006-01-20 | 2007-08-02 | Nsk Ltd | 軸受装置監視システム |
JP2012501444A (ja) * | 2008-08-29 | 2012-01-19 | ゼネラル・エレクトリック・カンパニイ | 受動渦電流センサ用高温エレクトロニクス |
JP2014134520A (ja) * | 2013-01-11 | 2014-07-24 | Dmg Mori Seiki Co Ltd | 位置検出装置 |
-
2003
- 2003-05-14 JP JP2003136520A patent/JP2004340692A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007193662A (ja) * | 2006-01-20 | 2007-08-02 | Nsk Ltd | 軸受装置監視システム |
JP2012501444A (ja) * | 2008-08-29 | 2012-01-19 | ゼネラル・エレクトリック・カンパニイ | 受動渦電流センサ用高温エレクトロニクス |
JP2014134520A (ja) * | 2013-01-11 | 2014-07-24 | Dmg Mori Seiki Co Ltd | 位置検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2954341B1 (en) | Magnetic field sensor comprising angle correction module | |
JP4807535B2 (ja) | 磁気センサ | |
US9091565B2 (en) | Magnetic position detection apparatus | |
JP2796391B2 (ja) | 物理量検出方法および物理量検出装置あるいはこれらの方法あるいは装置を利用したサーボモータおよびこのサーボモータを使用したパワーステアリング装置 | |
WO2009055151A1 (en) | Matching of gmr sensors in a bridge | |
CN113203885B (zh) | 电流传感器、磁传感器和电路 | |
WO2013057863A1 (ja) | 磁気センサ | |
JP2013242299A (ja) | 磁気センサ | |
JP4582298B2 (ja) | 磁気式位置検出装置 | |
JPWO2014111976A1 (ja) | 磁気センサ及びその製造方法 | |
JP2004125635A (ja) | 回転角検出装置 | |
JP4999498B2 (ja) | 磁気式エンコーダ装置 | |
JP2008101954A (ja) | 磁気センサ素子 | |
KR101825313B1 (ko) | 자기 검출 장치 | |
WO2015087726A1 (ja) | 磁気センサ装置、磁気式エンコーダ装置、および磁気センサ | |
JP5762567B2 (ja) | 回転角度検出装置 | |
JP2010060340A (ja) | 磁気センサ装置 | |
JP2014194360A (ja) | 磁気センサ装置およびロータリエンコーダ | |
JP7156249B2 (ja) | 位置検出装置 | |
JP2004340692A (ja) | 変位検出装置 | |
JP2003106866A (ja) | 磁気センサ | |
JP6132620B2 (ja) | 磁気センサ装置 | |
JP2019219294A (ja) | 磁気センサ | |
JP5184380B2 (ja) | 磁気検出装置 | |
US11408945B2 (en) | Magnetic field sensor with stacked transducers and capacitive summing amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |