JP2004336511A - 負性インピーダンス変換器 - Google Patents
負性インピーダンス変換器 Download PDFInfo
- Publication number
- JP2004336511A JP2004336511A JP2003131188A JP2003131188A JP2004336511A JP 2004336511 A JP2004336511 A JP 2004336511A JP 2003131188 A JP2003131188 A JP 2003131188A JP 2003131188 A JP2003131188 A JP 2003131188A JP 2004336511 A JP2004336511 A JP 2004336511A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- negative
- input
- elements
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
- H03H11/44—Negative impedance converters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
【課題】一般化インピーダンス変換器の利用範囲を拡大し、負性インピーダンス変換の機能を有する負性インピーダンス変換器を提供することである。
【解決手段】２つのオペアンプ回路Ｑ１，Ｑ２と４つの直列接続されたインピーダンス素子Ｚ１〜Ｚ４からなる一般化インピーダンス変換器内の上記４つのインピーダンス素子を全て同一抵抗Ｒ１とし、直列接続の中点Ｂと接地間にインピーダンスＺ６を接続する。そしてＺ６の大きさを、負荷インピーダンスＺ５の大きさより小さく設定する。これにより、入力インピーダンスＺ１１’は負性となり、そのインピーダンスの種類はＺ５とＺ６のインピーダンスの種類によって決まる。
【選択図】 図２
【解決手段】２つのオペアンプ回路Ｑ１，Ｑ２と４つの直列接続されたインピーダンス素子Ｚ１〜Ｚ４からなる一般化インピーダンス変換器内の上記４つのインピーダンス素子を全て同一抵抗Ｒ１とし、直列接続の中点Ｂと接地間にインピーダンスＺ６を接続する。そしてＺ６の大きさを、負荷インピーダンスＺ５の大きさより小さく設定する。これにより、入力インピーダンスＺ１１’は負性となり、そのインピーダンスの種類はＺ５とＺ６のインピーダンスの種類によって決まる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、一般化インピーダンス変換器の利用範囲を拡大して所望の種類の負性インピーダンス変換を可能とした負性インピーダンス変換器に関する。
【０００２】
【従来の技術】
インピーダンス変換器は同種のインピーダンス間での変換だけでなく、異種のインピーダンス間での変換も行うものであるが、従来のインピーダンス変換器として一般化インピーダンス変換器（例えば、Ａ．Ａｎｔｏｎｉｏｕ，”Ｒｅａｌｉｚａｔｉｏｎ ｏｆ Ｇｙｒａｔｏｒｓ Ｕｓｉｎｇ Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉｆｉｅｒｓ，ａｎｄ Ｔｈｅｉｒ Ｕｓｅ ｉｎ ＲＣ Ａｃｔｉｖｅ Ｎｅｔｗｏｒｋ Ｓｙｎｔｈｅｓｉｓ”，Ｐｒｏｃ．ＩＥＥ，ｖｏｌ．１１６，ｐｐ．１８３８−１８５０，１９６９．参照）がある。この一般化インピーダンス変換器は図６の点線枠に示すように２つのオペアンプＱ１，Ｑ２と４つのインピーダンス素子Ｚ１〜Ｚ４を組み合わせた回路ＺＩＣで、その入力インピーダンスＺ１１’は式（１）で表わされるように、負荷インピーダンスＺ５を変換する。
【０００３】
【数１】
即ち、上記一般化インピーダンス変換器ＺＩＣは４つのインピーダンス素子Ｚ１〜Ｚ４に種々のインピーダンス素子を用いることにより、負荷インピーダンスＺ５の大きさに比例する各種のインピーダンスを作ることができる。例えば、Ｚ４をキャパシタとすると、そのインピーダンスは１／ｓＣ４で、Ｚ１〜Ｚ３を夫々同一抵抗Ｒ１とし、Ｚ５をＲ２とすれば、入力インピーダンスＺ１１’は
【０００４】
【数２】
となって、等価的にインダクタを得ることができる。
【０００５】
更に、Ｚ１とＺ５をキャパシタＣ１，Ｃ５とすれば、そのインピーダンスは１／ｓＣ１，１／ｓＣ５で、この時の入力インピーダンスＺ１１’は
【０００６】
【数３】
となる。これはｓ＝ｊω（ω＝２πｆ）とすると、
【０００７】
【数４】
となって、入力インピーダンスＺ１１’の極性は負で、ω２即ち周波数ｆに反比例する性質を有する周波数依存負性抵抗（ＦＤＮＲ）と呼ばれる負性抵抗が得られ、新しい形式のはしご形フィルタに活用されている。
【０００８】
【発明が解決しようとする課題】
このように従来の一般化インピーダンス変換器は、キャパシタとインダクタ間のような異種のインピーダンス間の相互変換や、ω２に反比例する負性抵抗を作ったりすることができる。
しかし、負性キャパシタや負性インダクタを作ることはできない。
【０００９】
そこで、本発明の課題は、一般化インピーダンス変換器の回路を利用して更にその利用範囲を拡大することにより、負性抵抗だけでなく、負性キャパシタや、負性インダクタを容易に得ることができる負性インピーダンス変換器を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を達成するため、本発明の負性インピーダンス変換器は、４つの直列接続された第１乃至第４のインピーダンス素子と、上記第１乃至第４のインピーダンス素子に対し負帰還ループを形成するように入出力を接続した２つのオペアンプ回路と、を備え、上記第１乃至第４のインピーダンス素子と２つのオペアンプ回路との中央接続点と接地間に第６のインピーダンス素子を接続し、該第６のインピーダンス素子の値を、上記第１乃至第４のインピーダンス素子の終端に接続される負荷となる第５のインピーダンス素子の値より小さく設定することにより、入力インピーダンスが負性となるように構成したことを要旨とする。
【００１１】
本発明の負性インピーダンス変換器において、更に下記の構成とすることが可能である。
（１）前記第１乃至第６のインピーダンス素子が全て抵抗で、第１乃至第４の抵抗の値を同一に設定することにより、前記入力インピーダンスが負性抵抗となるように構成する。
（２）前記第１乃至第４のインピーダンス素子が全て抵抗で、かつ同一抵抗値を有し、前記第５及び第６のインピーダンス素子をインダクタとすることにより、前記入力インピーダンスが負性インダクタンスとなるように構成する。
（３）前記第１乃至第４のインピーダンス素子が全て抵抗で、かつ同一抵抗値を有し、前記第５及び第６のインピーダンス素子をキャパシタとすることにより、前記入力インピーダンスが負性キャパシタンスとなるように構成する。
【００１２】
【発明の実施の形態】
図１に本発明の負性インピーダンス変換器の基本的構成を示す。同図において、Ｚ１〜Ｚ４は夫々第１乃至第４のインピーダンス素子、Ｚ５は負荷となる第５のインピーダンス素子、Ｑ１，Ｑ２はオペアンプ回路で、４つの第１乃至第４のインピーダンス素子Ｚ１〜Ｚ４は直列接続され、これらインピーダンス素子Ｚ１〜Ｚ４に対し２つのオペアンプ回路Ｑ１，Ｑ２は負帰還ループｎ１，ｎ２を形成するように接続されている。Ｚ６は第６のインピーダンス素子で、Ｂ点と接地間に接続されている。
【００１３】
第１乃至第４のインピーダンス素子Ｚ１〜Ｚ４に対し２つのオペアンプ回路Ｑ１，Ｑ２の夫々の入力端子が接続された３点をＡ，Ｂ，Ｃとすると、上述のように２つのオペアンプ回路Ｑ１，Ｑ２とも負帰還ループｎ１，ｎ２が形成されているため、この３点の電位はほぼ同一になるように動作する。従ってこの３点は仮想的に接続されていると見なすことができる。そこで、図１に示すようにＢ点と接地間に第６のインピーダンス素子Ｚ６を接続し、その値をＺ５＞Ｚ６のように設定すると、Ｚ６を通じて流れる電流は、Ｚ５を通して供給されるだけでなく、入力側１，１’に接続される外部回路（図示せず）からも吸い込まれることになるから、入力インピーダンスＺ１１’は負性を呈することになる。
【００１４】
以下この点について図２を用いて詳細に説明する。但し図２では、図１のインピーダンス素子Ｚ１〜Ｚ４を全て同一抵抗Ｒ１としてある。
【００１５】
図２の回路において、以下の４式（５）〜（８）が成り立つ。
【００１６】
【数５】
【００１７】
【数６】
【００１８】
【数７】
【００１９】
【数８】
上記４式より入力インピーダンスＺ１１’、即ち、ｆ１／Ｉ１を求めることができ、Ｚ１１’は
【００２０】
【数９】
となり、入力インピーダンスＺ１１’はＺ５とＺ６だけで決まることになる。
【００２１】
従って、これから次のことが言える。即ち、
【００２２】
【数１０】
【００２３】
【実施例】
図３乃至図５に本発明の各実施例を示す。
図３は入力インピーダンスＺ１１’として負性抵抗を得る回路であって、前述のようにＲ５＞Ｒ６に設定することにより入力インピーダンス（入力抵抗）Ｚ１１’＝−Ｒ５Ｒ６／（Ｒ５−Ｒ６）の負性抵抗を得る。
【００２４】
図４は入力インダクタンスとして負性インダクタンスを得る回路であって、Ｌ５＞Ｌ６に設定することにより入力インピーダンスＺ１１’＝ｓ２Ｌ５Ｌ６／（Ｌ６−Ｌ５）であるから、入力インダクタンスとして−Ｌ５Ｌ６／（Ｌ５−Ｌ５）の負性インダクタンスを得る。
【００２５】
図５は入力キャパシタとして負性キャパシタンスを得る回路であって、Ｃ６＞Ｃ５に設定することにより、入力インピーダンスＺ１１’＝１／ｓ（Ｃ５−Ｃ６）であるから、入力キャパシタとして−（Ｃ６−Ｃ５）の負性キャパシタンスを得る。
【００２６】
以上詳細に説明したように、一般化インピーダンス変換器を利用して、正の抵抗、インダクタ、キャパシタを夫々負性の抵抗、インダクタ、キャパシタに変換することができる。
なお、本発明の基本として利用した図６の一般化インピーダンス変換器は、４つの直列に接続されたインピーダンス素子Ｚ１〜Ｚ４の最両端（図１のＡ点とＣ点）から夫々のオペアンプＱ１，Ｑ２の（＋）入力端子へ接続し、更にインピーダンス素子Ｚ１〜Ｚ４の中央接続点（図１のＢ点）から２つのオペアンプＱ１，Ｑ２の（−）入力端子へ接続するという構成である。
【００２７】
本発明はこの構成の回路を利用することを前提としている。しかし、オペアンプＱ１，Ｑ２の２つの入力端子（＋），（−）の何れが前記最両端に接続され、何れが前記中央接続点に接続されるべきかは、本発明の限定条件ではない。それは、オペアンプＱ１，Ｑ２のオープンループゲインがある程度大きく、式（６）がほぼ成立しさえすれば、前記入力端子の接続極性が何れであっても、前記の結論は変わらないからである。
【００２８】
【発明の効果】
以上詳細に説明したように、本発明によれば、一般化インピーダンス変換器では今までできなかった正抵抗から負性抵抗へ、正インダクタから負性インダクタへ、正キャパシタから負キャパシタへ変換することが可能となり、一般化インピーダンス変換器の利用範囲を大幅に拡大することができる。
【図面の簡単な説明】
【図１】本発明の基本的回路構成図である。
【図２】本発明の動作原理を説明するための回路構成図である。
【図３】本発明の一実施例を示す回路構成図である。
【図４】本発明の他の実施例を示す回路構成図である。
【図５】本発明の更に他の実施例を示す回路構成図である。
【図６】従来の一般化インピーダンス変換器の回路構成図である。
【符号の説明】
ＺＩＣ 一般化インピーダンス変換器
Ｑ１，Ｑ２ オペアンプ回路
Ｚ１〜Ｚ６ 第１〜第６のインピーダンス素子
Ｚ１１’ 入力インピーダンス
Ｒ１〜Ｒ６ 抵抗
Ｌ５，Ｌ６ インダクタ
Ｃ５，Ｃ６ キャパシタ
【発明の属する技術分野】
本発明は、一般化インピーダンス変換器の利用範囲を拡大して所望の種類の負性インピーダンス変換を可能とした負性インピーダンス変換器に関する。
【０００２】
【従来の技術】
インピーダンス変換器は同種のインピーダンス間での変換だけでなく、異種のインピーダンス間での変換も行うものであるが、従来のインピーダンス変換器として一般化インピーダンス変換器（例えば、Ａ．Ａｎｔｏｎｉｏｕ，”Ｒｅａｌｉｚａｔｉｏｎ ｏｆ Ｇｙｒａｔｏｒｓ Ｕｓｉｎｇ Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉｆｉｅｒｓ，ａｎｄ Ｔｈｅｉｒ Ｕｓｅ ｉｎ ＲＣ Ａｃｔｉｖｅ Ｎｅｔｗｏｒｋ Ｓｙｎｔｈｅｓｉｓ”，Ｐｒｏｃ．ＩＥＥ，ｖｏｌ．１１６，ｐｐ．１８３８−１８５０，１９６９．参照）がある。この一般化インピーダンス変換器は図６の点線枠に示すように２つのオペアンプＱ１，Ｑ２と４つのインピーダンス素子Ｚ１〜Ｚ４を組み合わせた回路ＺＩＣで、その入力インピーダンスＺ１１’は式（１）で表わされるように、負荷インピーダンスＺ５を変換する。
【０００３】
【数１】
【０００４】
【数２】
【０００５】
更に、Ｚ１とＺ５をキャパシタＣ１，Ｃ５とすれば、そのインピーダンスは１／ｓＣ１，１／ｓＣ５で、この時の入力インピーダンスＺ１１’は
【０００６】
【数３】
【０００７】
【数４】
【０００８】
【発明が解決しようとする課題】
このように従来の一般化インピーダンス変換器は、キャパシタとインダクタ間のような異種のインピーダンス間の相互変換や、ω２に反比例する負性抵抗を作ったりすることができる。
しかし、負性キャパシタや負性インダクタを作ることはできない。
【０００９】
そこで、本発明の課題は、一般化インピーダンス変換器の回路を利用して更にその利用範囲を拡大することにより、負性抵抗だけでなく、負性キャパシタや、負性インダクタを容易に得ることができる負性インピーダンス変換器を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を達成するため、本発明の負性インピーダンス変換器は、４つの直列接続された第１乃至第４のインピーダンス素子と、上記第１乃至第４のインピーダンス素子に対し負帰還ループを形成するように入出力を接続した２つのオペアンプ回路と、を備え、上記第１乃至第４のインピーダンス素子と２つのオペアンプ回路との中央接続点と接地間に第６のインピーダンス素子を接続し、該第６のインピーダンス素子の値を、上記第１乃至第４のインピーダンス素子の終端に接続される負荷となる第５のインピーダンス素子の値より小さく設定することにより、入力インピーダンスが負性となるように構成したことを要旨とする。
【００１１】
本発明の負性インピーダンス変換器において、更に下記の構成とすることが可能である。
（１）前記第１乃至第６のインピーダンス素子が全て抵抗で、第１乃至第４の抵抗の値を同一に設定することにより、前記入力インピーダンスが負性抵抗となるように構成する。
（２）前記第１乃至第４のインピーダンス素子が全て抵抗で、かつ同一抵抗値を有し、前記第５及び第６のインピーダンス素子をインダクタとすることにより、前記入力インピーダンスが負性インダクタンスとなるように構成する。
（３）前記第１乃至第４のインピーダンス素子が全て抵抗で、かつ同一抵抗値を有し、前記第５及び第６のインピーダンス素子をキャパシタとすることにより、前記入力インピーダンスが負性キャパシタンスとなるように構成する。
【００１２】
【発明の実施の形態】
図１に本発明の負性インピーダンス変換器の基本的構成を示す。同図において、Ｚ１〜Ｚ４は夫々第１乃至第４のインピーダンス素子、Ｚ５は負荷となる第５のインピーダンス素子、Ｑ１，Ｑ２はオペアンプ回路で、４つの第１乃至第４のインピーダンス素子Ｚ１〜Ｚ４は直列接続され、これらインピーダンス素子Ｚ１〜Ｚ４に対し２つのオペアンプ回路Ｑ１，Ｑ２は負帰還ループｎ１，ｎ２を形成するように接続されている。Ｚ６は第６のインピーダンス素子で、Ｂ点と接地間に接続されている。
【００１３】
第１乃至第４のインピーダンス素子Ｚ１〜Ｚ４に対し２つのオペアンプ回路Ｑ１，Ｑ２の夫々の入力端子が接続された３点をＡ，Ｂ，Ｃとすると、上述のように２つのオペアンプ回路Ｑ１，Ｑ２とも負帰還ループｎ１，ｎ２が形成されているため、この３点の電位はほぼ同一になるように動作する。従ってこの３点は仮想的に接続されていると見なすことができる。そこで、図１に示すようにＢ点と接地間に第６のインピーダンス素子Ｚ６を接続し、その値をＺ５＞Ｚ６のように設定すると、Ｚ６を通じて流れる電流は、Ｚ５を通して供給されるだけでなく、入力側１，１’に接続される外部回路（図示せず）からも吸い込まれることになるから、入力インピーダンスＺ１１’は負性を呈することになる。
【００１４】
以下この点について図２を用いて詳細に説明する。但し図２では、図１のインピーダンス素子Ｚ１〜Ｚ４を全て同一抵抗Ｒ１としてある。
【００１５】
図２の回路において、以下の４式（５）〜（８）が成り立つ。
【００１６】
【数５】
【数６】
【数７】
【数８】
【００２０】
【数９】
【００２１】
従って、これから次のことが言える。即ち、
【００２２】
【数１０】
【実施例】
図３乃至図５に本発明の各実施例を示す。
図３は入力インピーダンスＺ１１’として負性抵抗を得る回路であって、前述のようにＲ５＞Ｒ６に設定することにより入力インピーダンス（入力抵抗）Ｚ１１’＝−Ｒ５Ｒ６／（Ｒ５−Ｒ６）の負性抵抗を得る。
【００２４】
図４は入力インダクタンスとして負性インダクタンスを得る回路であって、Ｌ５＞Ｌ６に設定することにより入力インピーダンスＺ１１’＝ｓ２Ｌ５Ｌ６／（Ｌ６−Ｌ５）であるから、入力インダクタンスとして−Ｌ５Ｌ６／（Ｌ５−Ｌ５）の負性インダクタンスを得る。
【００２５】
図５は入力キャパシタとして負性キャパシタンスを得る回路であって、Ｃ６＞Ｃ５に設定することにより、入力インピーダンスＺ１１’＝１／ｓ（Ｃ５−Ｃ６）であるから、入力キャパシタとして−（Ｃ６−Ｃ５）の負性キャパシタンスを得る。
【００２６】
以上詳細に説明したように、一般化インピーダンス変換器を利用して、正の抵抗、インダクタ、キャパシタを夫々負性の抵抗、インダクタ、キャパシタに変換することができる。
なお、本発明の基本として利用した図６の一般化インピーダンス変換器は、４つの直列に接続されたインピーダンス素子Ｚ１〜Ｚ４の最両端（図１のＡ点とＣ点）から夫々のオペアンプＱ１，Ｑ２の（＋）入力端子へ接続し、更にインピーダンス素子Ｚ１〜Ｚ４の中央接続点（図１のＢ点）から２つのオペアンプＱ１，Ｑ２の（−）入力端子へ接続するという構成である。
【００２７】
本発明はこの構成の回路を利用することを前提としている。しかし、オペアンプＱ１，Ｑ２の２つの入力端子（＋），（−）の何れが前記最両端に接続され、何れが前記中央接続点に接続されるべきかは、本発明の限定条件ではない。それは、オペアンプＱ１，Ｑ２のオープンループゲインがある程度大きく、式（６）がほぼ成立しさえすれば、前記入力端子の接続極性が何れであっても、前記の結論は変わらないからである。
【００２８】
【発明の効果】
以上詳細に説明したように、本発明によれば、一般化インピーダンス変換器では今までできなかった正抵抗から負性抵抗へ、正インダクタから負性インダクタへ、正キャパシタから負キャパシタへ変換することが可能となり、一般化インピーダンス変換器の利用範囲を大幅に拡大することができる。
【図面の簡単な説明】
【図１】本発明の基本的回路構成図である。
【図２】本発明の動作原理を説明するための回路構成図である。
【図３】本発明の一実施例を示す回路構成図である。
【図４】本発明の他の実施例を示す回路構成図である。
【図５】本発明の更に他の実施例を示す回路構成図である。
【図６】従来の一般化インピーダンス変換器の回路構成図である。
【符号の説明】
ＺＩＣ 一般化インピーダンス変換器
Ｑ１，Ｑ２ オペアンプ回路
Ｚ１〜Ｚ６ 第１〜第６のインピーダンス素子
Ｚ１１’ 入力インピーダンス
Ｒ１〜Ｒ６ 抵抗
Ｌ５，Ｌ６ インダクタ
Ｃ５，Ｃ６ キャパシタ
Claims (4)
- ４つの直列接続された第１乃至第４のインピーダンス素子と、
上記第１乃至第４のインピーダンス素子に対し負帰還ループを形成するように入出力を接続した２つのオペアンプ回路と、を備え、
上記第１乃至第４のインピーダンス素子と２つのオペアンプ回路との中央接続点と接地間に第６のインピーダンス素子を接続し、該第６のインピーダンス素子の値を、上記第１乃至第４のインピーダンス素子の終端に接続される負荷となる第５のインピーダンス素子の値より小さく設定することにより、入力インピーダンスが負性となるように構成したことを特徴とする負性インピーダンス変換器。 - 前記第１乃至第６のインピーダンス素子が全て抵抗で、第１乃至第４の抵抗の値を同一に設定することにより、前記入力インピーダンスが負性抵抗となるように構成したことを特徴とする請求項１記載の負性インピーダンス変換器。
- 前記第１乃至第４のインピーダンス素子が全て抵抗で、かつ同一抵抗値を有し、前記第５及び第６のインピーダンス素子をインダクタとすることにより、前記入力インピーダンスが負性インダクタンスとなるように構成したことを特徴とする請求項１記載の負性インピーダンス変換器。
- 前記第１乃至第４のインピーダンス素子が全て抵抗で、かつ同一抵抗値を有し、前記第５及び第６のインピーダンス素子をキャパシタとすることにより、前記入力インピーダンスが負性キャパシタンスとなるように構成したことを特徴とする請求項１記載の負性インピーダンス変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131188A JP2004336511A (ja) | 2003-05-09 | 2003-05-09 | 負性インピーダンス変換器 |
| US10/842,020 US7005950B2 (en) | 2003-05-09 | 2004-05-07 | Negative impedance converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131188A JP2004336511A (ja) | 2003-05-09 | 2003-05-09 | 負性インピーダンス変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004336511A true JP2004336511A (ja) | 2004-11-25 |
Family
ID=33410574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003131188A Pending JP2004336511A (ja) | 2003-05-09 | 2003-05-09 | 負性インピーダンス変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7005950B2 (ja) |
| JP (1) | JP2004336511A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2321786B1 (es) * | 2006-11-15 | 2010-04-07 | Universitat De Valencia, Estudi Genera | Circuito electronico para obtener una impedancia capacitiva variable. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4350964A (en) * | 1979-06-04 | 1982-09-21 | Tellabs, Inc. | Impedance generator circuit |
-
2003
- 2003-05-09 JP JP2003131188A patent/JP2004336511A/ja active Pending
-
2004
- 2004-05-07 US US10/842,020 patent/US7005950B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20040222871A1 (en) | 2004-11-11 |
| US7005950B2 (en) | 2006-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964149B2 (ja) | フィルタ回路 | |
| Bruton | Nonideal performance of two-amplifier positive-impedance converters | |
| Xu et al. | Current Differencing Cascaded Transconductance Amplifier (CDCTA) and Its Applications on Current-Mode n th-Order Filters | |
| US4147997A (en) | Active filters utilizing networks of resistors and negative impedance converters | |
| JPH01305612A (ja) | 減衰器 | |
| CN100527616C (zh) | 阻抗转换电路和包括其的集成电路 | |
| TWI607632B (zh) | 訊號偵測器 | |
| RU2404452C2 (ru) | Токовый умножитель, основанный на корневой вольт-амперной характеристике моп транзистора | |
| JP2008503964A (ja) | 簡易化サレンキーローパスフィルタ回路 | |
| JP2004336511A (ja) | 負性インピーダンス変換器 | |
| TWI722346B (zh) | 濾波器網絡 | |
| Koton et al. | The VDDDA in multifunction filterwith mutually independent Q and ω 0 control feature | |
| JP2005073016A (ja) | 可変インピーダンス変換器 | |
| JP2666860B2 (ja) | 負性インピーダンス回路 | |
| RU2469467C1 (ru) | Многокаскадный усилитель переменного тока | |
| Senani | CFOA-based state-variable biquad and its high-frequency compensation | |
| US3521181A (en) | Negative impedance converter | |
| Chen | Versatile current-mode universal biquadratic filter using plus-type dual-output ICCIIs | |
| JP2007006302A (ja) | インピーダンス変換回路と、これを用いたハイパスフィルタ回路および周波数変換回路 | |
| TW202037071A (zh) | 差分至單端轉換器 | |
| JP4761851B2 (ja) | 帰還形信号処理回路 | |
| SU1149385A1 (ru) | Имитатор взаимоиндуктивности | |
| US20040232977A1 (en) | Filter circuit | |
| US20040232981A1 (en) | Amplifier circuit | |
| Senani et al. | Synthesis of analog circuits using only voltage and current followers as active elements |