JP2004328738A - 感光装置 - Google Patents

Abstract

【課題】 本発明は、チップ上のスイッチング素子のスペースを小さくし、モアレ効果を低減した、感光装置を提供する。
【解決手段】 第一の光センサ１０Ａと、線形領域で動作するＭＯＳ素子を含み、第一の光センサ１０Ａからの信号を受け取るための、第一のスイッチング素子ＰＤＡと、第一のスイッチング素子ＰＤＡの下流にあり、サブスレッショルド領域内で動作する少なくとも一つのＭＯＳ素子Ｔ１を含む伝達素子２０と、を備える感光装置。
【選択図】 図１

Description

本発明は、デジタル複写機及び他の事務機器のような、ラスタ入力スキャナで使用される、ＣＭＯＳベースの画像センサアレイ、に関する。

ＣＭＯＳベースの画像センサアレイは、一般的には、画像を有するドキュメントをラスタ走査し、各（ｐｈｏｔｏｓｉｔｅ）によって捉えられた微視的な画像領域を画像信号電荷に変換する、フォトサイトのリニアアレイを備える。統合時間の後、画像信号電荷は増幅され、連続的に起動された多重化トランジスタを通じて、共通の出力線又はバスに伝達される。走査工程では、バイアス電荷とリセット電荷とが、各走査周期の間に、あらかじめ定められた時系列で、与えられる。アレイが、フォトサイトからの画像信号電荷を伝達するために、二段階の伝達回路を用いる場合には、バイアス電荷は、二段階の伝達回路内の電荷注入トランジスタと第一のトランジスタを通じて、各フォトサイトに与えられる。リセット電荷は、二段階の伝達回路のリセット電荷注入トランジスタと第二のトランジスタを通じて、与えられる。

特許文献１では、集積回路上にｎ個のセンサ部品のｍ群を有する、リニアセンサアレイを開示している。各群は、一度に一センサが、同時に、読み出される。各光センサ上の画像に関連した電荷が読み出されるのを待っている間に、光センサ上の電荷は、光センサの光ダイオードに関連付けられた、平行なコンデンサ上に蓄積される。読出し時に、電荷は、シフトレジスタによって動作されたトランジスタスイッチの動作によって、コンデンサから共用の増幅器に、直接読み出される。

特許文献２では、アレイ内の異なるフォトサイト間の性能のバラツキが、画像信号電荷を光ダイオードから増幅器に伝達するための、第一段階と第二段階の伝達トランジスタ間の中間ノードを介した「ファットゼロ（ｆａｔ ｚｅｒｏ）」バイアスの注入によって、相殺される、センサアレイを開示している。このファットゼロ電圧は、光ダイオード上に、一定で既知のバイアス電荷を、設定する。この二段階の工程によって、バイアスされた電荷を最初にフォトサイト上に置くために用いられた同じトランジスタを通じて、光ダイオード上の電荷を増幅器に伝達することが、可能になる。そして、その結果、アレイ内のトランジスタの閾値のバラツキが相殺される。光ダイオードノードの上に最初に置かれたファットゼロバイアス電圧の主目的は、光ダイオード上に集められた電荷の伝達効率を保証し、それによって、光ダイオードによって検出された光のすべてのレベルに対して線形応答する、ことである。

特許文献３では、画像センサアレイ用の信号多重化システムを開示している。ここでは、各センサは一つの原色に感光性があるようにされているが、三つのセンサの内一つが、単一の伝達回路と増幅器に接続されている。伝達回路内のノードへの信号によって、増幅器を通じて原色信号を読み出すことができる。

米国特許４，８９６，２１６号 米国特許５，１０５，２７７号 米国特許５，５４３，８３８号

本発明は、チップ上のスイッチング素子のスペースを小さくし、モアレ効果を低減した、感光装置を提供する。

本発明の一つの態様によると、感光装置であって、第一の光センサと、線形領域で動作するＭＯＳ素子を含み、第一の光センサからの信号を受け取るための第一のスイッチング素子と、第一のスイッチング素子の下流にあり、サブスレッショルドの領域内で動作する少なくとも一つのＭＯＳ素子を含む伝達素子と、を備える感光装置が提供される。

次の記述及び添付図面には、次の取り決めがある。それは、図中に示される回路部品は、ＰＤＸのような参照符号を持ち、タイミング図では、当該回路部品へのパルスはφ_PDXと呼ばれ、ＦＺのような部品と関連した電圧（又はこのような電圧を供給する外部電源）はＶ_FZである、等である。ＰＤのようなノード又は素子と関連した静電容量は、意図されたか又は寄生であるかを問わず、たとえば、Ｃ_PDとして示される。

図１は、光ダイオードの形態の光センサのセットと、関連した回路との概略図である。各光ダイオード１０Ａ〜１０Ｃは、周知の状況で、シリコンチップの表面に形成され、デジタル複写機又はファックスのような事務機器内にハードコピー画像を記録するための入力スキャナで見出されるような光センサチップでは、一つ以上のリニアアレイ内に、一般に、数百個又は数千個のこのような光ダイオードが存在する。そこでは、信号は、種々の光センサにおいて、チップからの連続出力のための比較的少数のビデオ出力線に伝達される時間内で、発生する。三つの光ダイオードの出力が、走査されている原画像上の小さい領域に関連したフルカラー（ＲＧＢのような）の信号を発生させるために接続されることが可能であるように、普通の配置では、三つの光ダイオード１０Ａ〜１０Ｃが、各々、原色の半透明のフィルタ（図示せず）によって、遮蔽される。各光センサは、実際の実施の形態において、「ブルーミング（ｂｌｏｏｍｉｎｇ）」を防止するオーバフロー素子ＰＤＯＶＲを備えている。

図１に示すように、１０Ａ〜１０Ｃのような一つ以上の光ダイオードが、一般に２０として示されている伝達回路と関連付けられている。光ダイオード１０Ａ〜１０Ｃは、寄生容量Ｃ_PDを有する共通ノードＰＤを共用する。伝達回路２０は、ここでは、ファットゼロ注入が可能な、二段階の（又は二素子の）伝達回路の形で示されている。このような伝達回路とその動作は、上記の参照された特許文献２中で、詳細に記載されている。そこには、Ｔ１とＴ２で示された二つのＭＯＳ素子があり、一つ以上の光ダイオード１０から下流に直列に接続されている。素子Ｔ１とＴ２との間には、「ファットゼロ」ノードＦＺがあり、ファットゼロ電荷を、外部電源Ｖ_FZを介して、ファットゼロノードの上に、供給することができる。Ｔ２の下流には、電圧信号をビデオ出力線に読み出す増幅器（ＡＭＰ）３０の前に、外部リセット信号Ｖ_Rを受け取るリセットノードがある。ファットゼロ注入の基本的な目的は、伝達回路２０を通じて、電荷伝達の「ポンプに迎え水を差す（ｐｒｉｍｅ ｔｈｅ ｐｕｍｐ）」ことであり、その結果、光ダイオード１０が、その上に当たっている光に関連した応答の線形範囲内で、信号電荷を出力する。同時に、Ｔ１とＴ２は、「フィルアンドスピル（ｆｉｌｌ ａｎｄ ｓｐｉｌｌ）」すなわち「バケツリレー（ｂｕｃｋｅｔ ｂｒｉｇａｔｅ）」の方式で動作し、慎重に保持された電荷を二つのステップを通じて伝達し、その結果、増幅器３０から生じた電圧出力は、一定の統合時間の間に光センサ１０Ａ〜１０Ｃに当たっている光に関連した、正確な信号である。

本実施の形態では、特許文献２で記載されているように、「バケツリレー」すなわち「フィルアンドスピル」伝達を可能にするために、Ｔ１又はＴ２のような素子が、拡散電流動作のために、サブスレッショルド領域内で動作する。

この実施の形態における各光ダイオード１０と関連しているのが、ここではスイッチ素子ＰＤＡ、ＰＤＢ、ＰＤＣ、すなわち、一般にＰＤＸと呼ばれている素子である。図示したように、複数の光ダイオード１０Ａ〜１０Ｃが単一の伝達回路２０と関連する場合には、各光ダイオードは単一のスイッチ素子と関連している。この実施の形態中のスイッチ素子ＰＤＸはＭＯＳ素子であるが、上述した素子Ｔ１又はＴ２と対照的に、ドリフト電流動作のために線形領域内で動作し、光ダイオード１０上の電圧レベルが素子ＰＤＸによって決定又は制限されることはないように、実際には、デジタルスイッチとしてのみ動作する。ＰＤＸ素子は、ドレインコンダクタンスとゲート長が重要となる「バケツリレー」伝達素子ではないため、ＰＤＸ素子を非常に小さくすることができ、スペース、熱雑音、及び寄生容量の観点からは有利である。

対照のために、図５は、上述の特許文献３中で示されたような、フルカラーの光センサアレイ、たとえば、そのアレイ内で原色フィルタ処理された光ダイオードのセット内に存在する光ダイオード１０Ａ〜１０Ｃのセット、ここでは２１として示された共通の伝達回路に接続されている、の概略図である。「フィルアンドスピル」素子は、伝達回路２１自身の形成部分を備えている先行技術の構成では、セレクタとして用いていなければならない。見てわかるように、図１で示された「フィルアンドスピル」素子Ｔ１とＴ２は、図示したように、たとえ光ダイオードが共通の増幅器を共用するとしても、各光ダイオード１０Ａ〜１０Ｃに対して与えられなければならない。さらに、各光ダイオードは、増幅器に信号を通すために個別に制御されなければならない第二の素子のペアＴ３Ａ、Ｔ４Ａ、Ｔ３Ｂ、Ｔ４Ｂ、Ｔ３Ｃ、Ｔ４Ｃと結びついていなければならない。さらに、次に詳細に述べるように、図５の装置については、各光ダイオードとそれに関連した素子との間の寄生容量に注意を払わなければならない。

図２は、一つの実施の形態による、図１の回路と関連付けられた動作を示す、タイミング図である。図中のタイミングは、共通の伝達回路２０を共用する複数の光ダイオード１０Ａ〜１０Ｃの各々について、異なるφ_PDXが反復されたタイミングでパルス化される。図中に示したように、種々の素子に異なる信号を与えると、実行されるべき異なる照射と読出しの段階を引き起こす。図示するように、ステップ２００では、素子Ｔ１とＴ２との間の中間のノードは、満たされ、あふれさせられる。ステップ２０２では、リセットノードＲが、信号読出しのために、クリアされる。ステップ２０４は、光ダイオードの統合期間の終了を示しており、そこで、光ダイオードに当る光が測定可能な電荷信号に変換される。ステップ２０６は、あらかじめ定められた「ファットゼロ」電荷を与えることを示している。「ファットゼロ」電荷は、システムが広範囲で線形応答を示すように、伝達回路２０の「ポンプに迎え水を差す」役目を再び果たす。ステップ２０８では、ファットゼロ電荷はノードＦＺからあふれさせられ、光ダイオードの統合期間が開始する。ＰＩＸＥＬ信号とＳＴＢＹ信号が、伝達回路２０からの電荷信号を出力電圧信号として読み出すための周知の方法における、増幅器３０の動作に用いられる。

図２の実施の形態では、一つのアナログクロックφ_T1しかない。さらに、デジタルクロックｎφ_PDXがある（ＶＤＤハイレベル、又は、パルスがＶＤＤ未満であるがφ_T1よりも大きいことが望まれる場合にはアナログ）。図２で示したように、Ｔ２への伝達中や「フィルアンドスピル」の場合には、クロックφ_PDXの高い期間がクロックφ_T1と重複するべきである。この重複によって、伝達回路２０内でのＴ１素子とＴ２素子との間の「バケツリレー」伝達がスイッチング雑音による影響を受けることがないことを保証する。また、最大の統合化時間がすべての列について用いられているのではない場合には、Ｃ_PDノードがその前の光ダイオードの読出しからリセットされることを確実にするために、φ_T1クロックは、図２で示されたように、中間のノードの「フィルアンドスピル」の間に、さらにもう一度、パルス化されなければならない。さらに、本実施の形態では、素子ＰＤＸは、動作中にＰＤＸのゲートに与えられたバイアスφ_PDXがＴ１のゲートに与えられたパルスφ_T1のバイアスよりも高い場合には、パス（ｐａｓｓ）素子又はスイッチ素子として動作する。

他の実施の形態では、スイッチング素子は「バケツリレー」スピルモードで動作し、それゆえ、クロックφ_PDXは、φ_T1のパルスレベルよりも低いアナログパルスレベルを有する。このような設計では、すべてのパルスφ_T1は、図２の実施の形態のレベルと同じレベルである。しかし、パルスφ_PDXのレベルは、Ｖ_FZ注入を可能にするために、選択される。この場合には、クロックφ_PDXは、大きいスイッチング電荷が関連していないゆえに、クロックφ_T1と重複する必要はない。しかしながら、スイッチング素子ＰＤＸが「バケツリレー」スピルモードで動作する場合には、ＰＤＸ素子は、光ダイオードから電荷への閾値フリッカ雑音の影響を最小限に抑えるために、Ｔ１素子のサイズに比べて、もっと大きくすべきである。この実施の形態は、図２の実施の形態の長所を有し、ほとんど同じ雑音を持つ。不利な点は、実際には三段階の「バケツリレー」技術にある、クロックφ_PDXのもっと低いレベルに対する要求事項に起因する、ある信号範囲の喪失である。

図３は、たとえば、共通の伝達回路２０に接続されている、フルカラー光センサアレイ内の原色フィルタ処理された光ダイオード１０のセット内に存在するであろう、光ダイオード１０のセットの平面図である。図３に示すように、寄生容量Ｃ_PDX（これは、図中には示されていないが、光ダイオードと平列又は隣接している）を最小限に抑えるために、ＰＤＸスイッチング素子が光ダイオードにできるだけ近接して配置されることが望ましい。そして、同時に、注意深く配置することによって、Ｃ_PDに加える追加の容量は、できるだけ少なくすることが望ましい。Ｃ_PDXとＣ_PDの両方を最小限に抑えることによって、ランダム熱雑音の合計を最小限に抑えられる。

図５の先行技術の配置に相当する図４では、各光ダイオード１０を共通の伝達回路２１に接続している線又は導電性の図形は、同等の寄生容量を生じるために、ほぼ同等の表面積を有するように設計しなければならない。その結果、「フィルアンドスピル」特性は、各光ダイオードについて一貫する。このように、図１から３の実施の形態では、光ダイオードと伝達回路との間の線の中の容量は均一化する必要がなく、また、スイッチング素子として比較的小さな素子を用いることが可能になるので、先行技術に比べてチップ上のスペースをかなり小さくすることできることがわかる。それゆえ、画素の開口部、すなわち感光性範囲を、同じピッチサイズのセンサに対して、もっと大きくできる。このことは、信号対雑音比がもっと高くなり、望ましくないモアレが少なくなることを意味している。

本実施の形態のＰＤＸ素子と計時技術が、単に行列アドレス指定（ｍａｔｒｉｘ ａｄｄｒｅｓｓｉｎｇ）と同じではないことに注意すべきである。素子はデジタルアドレス線を選択素子に単に接続しているだけではない。すなわち、素子は光ダイオードを電流感知回路に接続しているだけではない。本技術によって、光発生電荷を、高効率で、時差効果（ｌａｇ ｅｆｆｅｃｔｓ）なしに、蓄積ノードへ通過させることができる。他の先行技術の行列アドレス指定では、スイッチは、線形領域でも動作し、それゆえ、光ダイオードの上にはファットゼロがない。それゆえ、電荷伝達はあまり効果的ではなく、走査線対走査線の時差効果がある。二段階の「バケツリレー」伝達と選択スイッチには、これらの欠点がない。さらに、雑音を最小限に抑えてセンサの感度を最大にするために、選択スイッチのサイズ、位置、及び計時は、前述したように、慎重に選択される。さらに、開示された実施の形態では、通常のデジタルＣＭＯＳレベル（ＶＤＤ及びＧＮＤ）ではなく、ＶＤＤより低く、φ_T1レベルによって決定されるスイッチングレベルを用いている。第二の実施の形態では、「スイッチング」トランジスタは、線形領域内では動作しないが、バケツリレーモードでは動作する。

光ダイオードの形状の光センサのセットと、関連した回路の概略図である。 図１中の種々の部品への信号の相当するタイミング図であり、一つの実施の形態による動作方法を示す。 光センサチップの主要な面に具現化された、図１のような、光センサのいくつかのセットの平面図である。 先行技術の配置による、光センサチップの主要な面に具現化された、光センサのいくつかのセットの平面図である。 先行技術の配置による、光ダイオードの形状をした光センサのセットと、関連した回路の概略図である。

符号の説明

１０Ａ：光ダイオード（第一の光センサ）
１０Ｂ：光ダイオード（第二の光センサ）
２０：共通の伝達回路（伝達素子）
３０：増幅器
ＰＤＡ：スイッチ素子（第一のスイッチング素子）
ＰＤＢ：スイッチ素子（第二のスイッチング素子）
Ｔ１：ＭＯＳ素子
ＰＤ：共通ノード
φ_T：伝達回路（伝達素子）のゲートへのパルス
φ_PDX：スイッチ素子（スイッチング素子）のゲートへのパルス

Claims (8)

1. 第一の光センサと、
   該第一の光センサからの信号を受け取るための第一のスイッチング素子であって、該第一のスイッチング素子は、線形領域で動作するＭＯＳ素子を含む、スイッチング素子と、
   前記第一のスイッチング素子の下流にあり、サブスレッショルドの領域内で動作する少なくとも一つのＭＯＳ素子を含む伝達素子と、
   を備える感光装置。
2. 第二の光センサと、
   該第二の光センサからの信号を受け取るための、第二のスイッチング素子と
   前記伝達素子の上流にあり、前記第一のスイッチング素子と前記第二のスイッチング素子とによって共用されている共通ノードと、
   をさらに備える、請求項１に記載の感光装置。
3. 前記第一の光センサが第一の波長範囲の光を受光するのに適しており、前記第二の
   光センサが第二の波長範囲の光を受光するのに適している、請求項２に記載の感光装置。
4. 前記伝達素子の下流にある増幅器をさらに備える、請求項１に記載の感光装置。
5. 前記増幅器の下流にあるビデオ出力線をさらに備える、請求項４に記載の感光装置。
6. 前記スイッチング素子のゲートと前記伝達素子のゲートとにタイミングパルスを与えるための手段をさらに備え、前記スイッチング素子のゲートへのパルスが前記伝達素子へのパルスよりも高いレベルを有する、請求項１に記載の感光装置。
7. 請求項６に記載の感光装置であって、前記スイッチング素子からの信号の伝達動作中に、該スイッチング素子のゲートへのパルスが、前記伝達素子へのパルスと時間的に重複する、感光装置。
8. 前記伝達素子が、ファットゼロを信号に与えるための手段を含む、請求項１に記載の感光装置。

Images