JP2004328583A

JP2004328583A - デジタル放送受信装置

Info

Publication number: JP2004328583A
Application number: JP2003123437A
Authority: JP
Inventors: Hiroyuki Nakayama; 裕之中山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-04-28
Filing date: 2003-04-28
Publication date: 2004-11-18
Anticipated expiration: 2023-04-28
Also published as: JP4342208B2

Abstract

【課題】遅延時間の長いマルチパスが存在する環境下であっても高い受信性能を持つデジタル放送受信装置を提供する。
【解決手段】デジタル放送受信装置は、受信信号の特性を補正する可変係数フィルタ３と、受信信号に含まれる遅延波を検出する遅延波検出回路４とを有する。遅延波検出回路４は、検出遅延波において受信信号自身を参照信号として相関計算を行い、この相関計算によって得られた相関値に基づいて遅延波情報を求める。可変係数フィルタ３は、得られた遅延波情報に基づいてフィルタ係数を決定する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ＯＦＤＭ（直交周波数分割多重）方式で伝送されるデジタル放送信号を受信するデジタル放送受信装置に関するものである。
【０００２】
【従来の技術】
社団法人電波産業会（ＡＲＩＢ）は、地上波デジタルテレビジョン放送及び地上波デジタル音声放送等の標準規格（例えば、規格番号ＡＲＩＢＳＴＤ−Ｂ３１及びＡＲＩＢＳＴＤ−Ｂ２９）を定めている。図１４は、この規格に従うＯＦＤＭ方式のデジタル放送受信装置の構成を概略的に示すブロック図である。図１４に示されるデジタル放送受信装置においては、ベースバンドに変換されたＯＦＤＭ信号は入力端子１を通してＡ／Ｄ変換器２に入力され、デジタル信号に変換される。デジタル信号に変換されたＯＦＤＭ信号は、ガードインターバル除去（ＧＩ除去）回路５においてガードインターバル（ＧＩ）部を除去される（例えば、非特許文献１参照）。ＧＩ部を除去された信号は、高速フーリエ変換（ＦＦＴ）回路６によって周波数領域に変換される。パイロット補正回路７は、変換された信号からパイロット信号を抽出し、この情報に応じて補正を行い、伝送路歪の影響を除去したデータを生成する。誤り訂正回路８は、パイロット補正されたデータに含まれる誤りを訂正する。誤りを訂正されたデータは、出力端子９から出力される。
【０００３】
図１５は、ＯＦＤＭ変調を実施する送信側の構成を概略的に示す図であり（例えば、非特許文献１参照）、図１６は、ＯＦＤＭシンボルの波形図である。図１５に示される送信側の構成においては、デジタル情報が入力端子１５を通して直列／並列変換器１６に入力され、逆高速フーリエ変換（ＩＦＦＴ）回路１７によるＩＦＦＴを受ける。この処理により、多数のキャリアがデータで変調された信号が形成される。ＩＦＦＴ後の信号は、時間領域で一定の長さ（図１６に示される１変調シンボル）を有する。ＯＦＤＭ方式では、図１６に示されるように、変調シンボルの最後部をコピーして変調シンボルの前方にＧＩ部として付加する。ＧＩ部が付加されたＯＦＤＭシンボルは、マルチパスが生じた場合であっても、遅延時間がＧＩ長より短ければ、遅延波の電力が非常に大きい場合を除き、受信後に補正が可能である。
【０００４】
【非特許文献１】
堀智他、「ＯＦＤＭにおけるガード区間を利用したアダプティブアレー」（電子情報通信学会論文誌Ｂ、Ｖｏｌ．Ｊ８５−Ｂ、Ｎｏ．９、ｐｐ．１６０８−１６１５、２００２年９月）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記した従来のデジタル放送受信装置によって受信されるＯＦＤＭシンボルにＧＩ長を超える遅延波が存在する場合には、シンボル間干渉が発生し、急激に受信性能が劣化するという問題がある。また、シンボル間干渉は伝送路歪の一つであるが、原理上ＦＦＴ後のパイロット補正によって補正することが困難である。
【０００６】
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、遅延時間の長いマルチパスが存在する環境下であっても高い受信性能を持つデジタル放送受信装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明に係るデジタル放送受信装置は、ＯＦＤＭ方式で伝送される信号を受信する装置であって、受信信号の特性を補正する可変係数フィルタと、前記受信信号に含まれる遅延波を検出する遅延波検出手段とを有し、前記遅延波検出手段が、検出遅延波において受信信号自身を参照信号として相関計算を行い、この相関計算によって得られた相関値に基づいて遅延波情報を求め、前記可変係数フィルタが、前期遅延波情報に基づいて前記受信信号の特性を補正する際に用いるフィルタ係数を決定する係数設定回路を有するものである。
【０００８】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１のデジタル放送受信装置の構成を概略的に示すブロック図である。図１に示されるように、実施の形態１のデジタル放送受信装置は、入力端子１と、Ａ／Ｄ変換器２と、デジタル信号に変換されたＯＦＤＭ（直交周波数分割多重）信号の特性を補正するフィルタ３と、フィルタ３の処理内容を制御する遅延波検出回路４とを有する。また、実施の形態１のデジタル放送受信装置は、ガードインターバル（ＧＩ）部を除去するガードインターバル除去（ＧＩ除去）回路５と、高速フーリエ変換（ＦＦＴ）回路６と、パイロット補正回路７と、誤り訂正回路８と、出力端子９とを有する。
【０００９】
実施の形態１のデジタル放送受信装置においては、受信部（図示せず）によって受信され、低域に変換されたＯＦＤＭ信号が、入力端子１に入力される。入力されたＯＦＤＭ信号は、Ａ／Ｄ変換器２によりデジタル信号に変換される。デジタル信号に変換されたＯＦＤＭ信号は、フィルタ３により特性を補正される。フィルタ３は、可変特性のフィルタであり、遅延波検出回路４によりその特性を制御される。フィルタ３により補正されたＯＦＤＭ信号は、ＧＩ除去回路５においてＧＩ部を除去される。ＧＩ部を除去されたＯＦＤＭ信号は、ＦＦＴ回路６によって周波数領域に変換される。変換された信号には送信側でパイロット信号が挿入されており、これを抽出することにより伝送路の状態を知ることができる。パイロット補正回路７は、パイロット信号を抽出し、この情報（即ち、伝送路の状態）に応じて受信データの補正を行うことによって、伝送路歪の影響を除去したデータを生成する。誤り訂正回路８は、パイロット補正されたデータに含まれる誤りを訂正する。地上波デジタル放送用としてＡＲＩＢが定める標準規格（例えば、規格番号ＡＲＩＢＳＴＤ−Ｂ３１及びＡＲＩＢＳＴＤ−Ｂ２９）では、誤り訂正符号として畳み込み符号とＲＳ（リードソロモン）符号の連接符号を用いており、これに対応した復号回路を用いることにより誤り訂正を行う。誤り訂正回路８によって誤りを訂正されたデータは、出力端子９から出力される。
【００１０】
次に、フィルタ３及び遅延波検出回路４によるシンボル間干渉の抑圧について説明する。フィルタ３は、ＦＦＴ後のパイロット補正回路７によるパイロット補正で実施することが困難なシンボル間干渉を補正する。一般的に、特性補正を適応的に行うフィルタとしては、図３に示すような構成の判定帰還型等化器が知られている。図３に示される判定帰還型等化器は、複数の遅延素子５１ａを含む遅延線５１と、遅延線５１の各遅延位置に接続された複数の乗算器５２と、加算器５３と、判定部５４と、誤差計算部５５と、タップ係数を決定する係数更新部５６と、複数の遅延素子５７ａを含む遅延線５７と、遅延線５７の各遅延位置に接続された複数の乗算器５８とを有する。図３に示される判定帰還型等化器は、受信信号を予測し、予測値と受信信号の誤差を最小とするように制御されるものであり、単一搬送波の伝送方式では一般的に用いられている方式である。しかし、ＯＦＤＭ方式では受信信号は擬似雑音のような形態（図１６を参照）をしており、受信信号を予測することは困難であるため、図３に示される判定帰還型等化器を用いることはできない。
【００１１】
仮に遅延波の遅延時間・大きさ・位相が既知であるとすると、受信信号Ｒ（ω）は次式（１）のように表わされる。
【数１】

ここで、Ｒ（ω）は受信信号の周波数表現、Ｘ（ω）は送信信号の周波数表現、τ_ｉは遅延時間、ｃ_ｉは複素定数である。
【００１２】
よって、次式（２）に示されるように、受信信号Ｒ（ω）に対し、逆特性となる関数を乗算することにより補正が可能となる。
【数２】

【００１３】
このような関数の演算を実現する回路は、例えば、図４に示されるようなものになる。図４に示される回路は、複数の遅延素子５１ａを含む遅延線５１と、遅延線５１の各遅延位置に接続された複数の乗算器５２と、加算器５３と、タップ係数を決定する係数設定回路２０と、複数の遅延素子５７ａを含む遅延線５７と、遅延線５７の各遅延位置に接続された乗算器５８とを有する。図４において、係数設定回路２０は、遅延波情報から、遅延線５７の該当する遅延位置のタップ係数（乗算器５８の乗算係数）を−ｃ_ｉ（ｉは、０以上ｎ以下の整数である）に設定し、その他のタップ係数を０とする。図４に示される構成を有するフィルタは、設定されたタップ係数を用いて式（２）の演算を実行し、受信信号を補正する。以上の説明では、遅延波の遅延時間・大きさ・位相が既知であると仮定したが、一般には、これらは未知であるため、デジタル放送受信装置においては何らかの検出・推定を行う必要がある。別言すれば、遅延波の遅延時間・大きさ・位相を検出・推定できれば、上記式（２）を用いてシンボル間干渉を抑圧することが可能になる。
【００１４】
次に、遅延波検出回路４による遅延波検出について説明する。図２は、図１の遅延波検出回路４の構成を概略的に示すブロック図である。遅延波検出回路４の入力端子１０には、デジタル信号に変換されたＯＦＤＭ信号が入力される。入力されたＯＦＤＭ信号の一部は、参照値メモリ１２にコピーされる。コピーする長さは任意であるが、ここでは、ｋサンプルがコピーされる場合を説明する。一方、ＯＦＤＭ信号は相関値計算回路１１に入力されて相関値を計算される。相関値は複数個計算される。ｉ番目の相関値Ｍ_ｉは次式（３）により計算される。
【数３】

ここで、ｒ（ｉ＋ｊ）は受信ＯＦＤＭ信号の中のｉ＋ｊ番目のサンプル値、ａ（ｊ）は参照値メモリ１２中のｊ番目のサンプル値、上付き添字「＊」は複素共役を表わす。また、説明を簡単にするため、参照値メモリ１２には受信ＯＦＤＭ信号の最後端のＧＩ部と同じデータ部分のサンプルがコピーされているものとする。また、ｋは、ＧＩ長に等しい。また、ａ（ｊ）＝ｒ（ｊ＋Ｔ）である。ここで、ＴはＧＩ部を除いたＯＦＤＭシンボル長である。以上から相関値Ｍ_ｉは、距離Ｔ−ｉの自己相関であることが分る。
【００１５】
上記式（３）を用いて相関値Ｍ_ｉを計算すると、例えば、Ｍ_０はＧＩ部と最後部の相関演算となるため、本来高い相関値が得られる（図５の原点位置を参照）。また、受信信号に遅延波が加算されている場合、遅延波の遅延時間に相当する位置で相関値が高くなるため、得られた相関値から遅延波の遅延時間を知ることができる。また、ＯＦＤＭ信号の性質から、非常に鋭いピークを持った相関値の検出結果を得ることができる（図５の遅延波位置を参照）。相関値Ｍ_ｉを常に距離Ｔの自己相関として計算する方法によれば、ピークの広がりが大きくなり、遅延時間を正確に求めることが困難である。しかし、図２に示された遅延時間・係数検出回路１３においては、相関値Ｍ_ｉのピーク位置（図５の遅延波位置）から遅延波の遅延時間を算出することができる。
【００１６】
シンボル間干渉を抑圧するためには、遅延波の遅延時間だけでなく、その大きさ・位相も併せて知る必要がある。デジタル化された受信信号ｒ（ｉ）を改めて書き直すと、次式（４）のようになる。
【数４】

ここで、ｄ_ｍは式（１）の遅延時間τ_ｍに等価な遅延を示し、ｘ（ｉ）は送信ＯＦＤＭシンボルの中のｉ番目のサンプル値を示す。
【００１７】
上記式（３）及び式（４）から、相関値Ｍ_ｉは次式（５）のように表わすことができる。
【数５】

【００１８】
上記式（５）を展開すると、次式（６）のようになる。
【数６】

【００１９】
ＯＦＤＭ信号の自己相関特性は非常に急峻な特性を示すこと、及び、参照値の取り方から、ｘ（ｊ）＝ｘ（ｊ＋Ｔ）となることを考慮すると、式（６）の各項のうち第２項と第４項は小さな値となり、第１項と第３項が支配的となることが分る。また、式（６）の第１項は、ｉ＝０の場合のみ、大きな値を持つ。また、式（６）の第３項も、特別な条件、即ち、ｉがある遅延波の遅延時間ｄ_ｍ０に等しいときにのみ大きな値を持つことがわかる。今、ｉ＝ｄ_ｍ０とすると、ｘ（ｊ）＝ｘ（ｊ＋Ｔ）から、次式（７）が得られる。
【数７】

ここで、ｐはサンプルあたりの平均電力である。
【００２０】
サンプル数ｋの値をある程度大きくとると、平均電力はｉによらず一定とみなすことができるので、Ｍ_０とＭ_ｄｍ０の比からｃ_ｍ０を求めることができる。以上のことから、図２に示される遅延時間・係数検出回路１３では、相関値Ｍ_ｉの計算値から、遅延波の遅延時間・大きさ・位相の情報を得ることができることがわかる。
【００２１】
以上説明したように、実施の形態１のデジタル放送受信装置においては、受信信号の一部を参照信号として用いて相関演算を行うように構成することにより、遅延波の遅延情報を検出することが可能となり、また、遅延波情報によりフィルタ３の係数を決定するように構成することにより効率的にシンボル間干渉を抑圧できる。また、フィルタ３及び遅延波検出回路４により、シンボル間干渉だけでなく、通常の伝送路歪の補正を行うこともできる。このため、実施の形態１のデジタル放送受信装置によれば、ＯＦＤＭ方式で伝送されるデジタル放送信号の受信性能を向上させることができる。
【００２２】
実施の形態２．
図６は、本発明の実施の形態２のデジタル放送受信装置の構成を概略的に示すブロック図である。図６において、図１（実施の形態１）の構成と論理的に同一の動作をするものには、同じ符号を付す。図６に示されるように、実施の形態２のデジタル放送受信装置は、図１のフィルタ３に代えて可変遅延線フィルタ３ａを備えた点が、実施の形態１のデジタル放送受信装置と相違する。
【００２３】
図７は、図６の可変遅延線フィルタ３ａの構成を概略的に示すブロック図である。図７に示されるように、可変遅延線フィルタ３ａは、入力端子２１と、加算器２２と、複数の可変遅延線２３ａ（これらが遅延部２３を構成する）と、可変遅延線２３ａのそれぞれに接続された複数の乗算器２４ａ（これらが乗算部２４を構成する）と、出力端子２５と、係数設定回路２０とを有する。
【００２４】
図７に示されるように、可変遅延線フィルタ３ａの入力端子２１に入力されたＯＦＤＭ信号は、加算器２２で遅延信号と加算される。加算された信号は、各可変遅延線２３ａにより適宜遅延される。即ち、可変遅延線２３ａの数をｎ個として各可変遅延線２３ａの遅延時間を遅延波検出で得られた遅延波の遅延時間ｄ_ｍ（ｍ＝０，１，…，ｎ−１である）に設定する。適宜遅延された信号のそれぞれには、乗算器２４ａで遅延波検出で得られた大きさと位相を表わす係数ｃ_ｍ（ｍ＝０，１，…，ｎ−１である）が乗算される。加算器２２は、ＯＦＤＭ信号に、乗算によって得られた値を加算する。加算後の信号は、出力端子２５から出力される。
【００２５】
図７に示される可変遅延線フィルタ３ａの伝達関数Ｈ（Ｚ）をＺ変換を用いて表現すると、次式（８）のようになる。
【数８】

【００２６】
一方、入力信号Ｒ（Ｚ）は、上記式（４）をＺ変換を用いて表現することにより、次式（９）のようになる。
【数９】

【００２７】
式（８）及び式（９）から、Ｒ（Ｚ）＊Ｈ（Ｚ）＝Ｘ（Ｚ）となる。Ｘ（Ｚ）はＺ変換で表現する送信信号であるから、この式を用いて伝送路歪を抑圧できる。このことは、シンボル間干渉を抑圧できることを意味する。また、図４（実施の形態１）に示される構成のフィルタ３においては、遅延波の数にかかわらず、最大遅延に対応した数の遅延素子及び乗算器を備えておく必要があるが、図７（実施の形態２）においては可変遅延線フィルタ３ａを採用しているので、遅延波の数だけ可変遅延線２３ａ及び乗算器２４ａを備えればよく、ハードウェア規模を小さくすることができる。このように、実施の形態２のデジタル放送受信装置においては、遅延波検出回路４により予め遅延波情報を得ることができるため、可変遅延線を用いたフィルタ構成が可能となっている。
【００２８】
以上説明したように、実施の形態２のデジタル放送受信装置においては、可変遅延線フィルタ３ａ及び遅延波検出回路４を備えるように構成したため、シンボル間干渉や伝送路歪を抑圧して受信性能を向上しながらハードウェア規模の増大を抑えることができる。
【００２９】
図８は、図６の可変遅延線フィルタの他の例の構成を概略的に示すブロック図である。図８において、図７の構成と同一又は対応する構成には、同じ符号を付す。図８に示される可変遅延線フィルタは、前ゴーストに対応するための複数の可変遅延線４１ａ（これらが遅延部４１を構成する）と、複数の乗算器４２ａ（これらが乗算部４２を構成する）とを有する点のみが、図７に示される可変遅延線フィルタと相違する。可変遅延線フィルタを、図８に示されるように構成することにより、受信信号に前ゴーストが加わるような環境下における受信性能を向上させることができる。
【００３０】
なお、実施の形態２において、上記以外の点は、上記実施の形態１の場合と同じである。
【００３１】
実施の形態３．
図９は、本発明の実施の形態３のデジタル放送受信装置の構成を概略的に示すブロック図である。図９において、図６（実施の形態２）の構成と論理的に同一の動作をするものには、同じ符号を付す。図９に示されるように、実施の形態３のデジタル放送受信装置は、図６の可変遅延線フィルタ３ａに代えて拡張可変遅延線フィルタ３ｂを備えた点が、実施の形態２のデジタル放送受信装置と相違する。
【００３２】
図１０は、図９の拡張可変遅延線フィルタ３ｂの構成を概略的に示すブロック図である。図１０において、図７（実施の形態２）の構成と論理的に同一の動作をするものには、同じ符号を付す。図１０に示されるように、実施の形態３における拡張可変遅延線フィルタ３ｂは、図７の可変遅延線フィルタ３ａの複数の乗算器２４ａに代えて複数のサブフィルタ２６ａ（これらがサブフィルタ部２６を構成する）備えた点が、実施の形態２の可変遅延線フィルタ３ａと相違する。サブフィルタ２６ａは、遅延波検出回路４による遅延波検出で得られた情報から導出される特性を乗算する。
【００３３】
実施の形態３のデジタル放送受信装置の基本的な動作は、実施の形態２のデジタル放送受信装置の動作と同様である。図１０に示されるように、入力端子２１に入力されたＯＦＤＭ信号は、加算器２２で遅延信号と加算される。加算された信号は、可変遅延線２３ａにより適宜遅延される。即ち、可変遅延線２３ａの数をｎ個として各可変遅延線２３ａの遅延時間を遅延波検出で得られた遅延波の遅延時間ｄ_ｍ（ｍ＝０，１，…，ｎ−１である）に相当する時間に設定する。実施の形態３においては、サブフィルタ２６ａが存在するため、実際の遅延値としてはサブフィルタ２６ａの遅延も見込む必要があるため、設定される遅延値はｄ_ｍそのものではないが、原理的には同一とみなして議論してよい。適宜遅延された信号は、サブフィルタ２６ａで遅延波検出で得られた情報から導出される特性をかけられた後、加算器２２で加算される。加算後の信号は出力端子２５から出力される。
【００３４】
次に、サブフィルタ２６ａの役割について説明する。上記式（１）と式（４）を比較すると、式（４）は厳密ではない。式（４）においては、遅延時間ｄ_ｍはデジタル化されたときのサンプリング周期の整数倍を仮定している。サンプリング周期が充分に短い場合には、式（１）と式（４）との差は無視できるが、そうでない場合には、受信性能が低下する。これは、実施の形態２の構成において可変遅延線フィルタ３ａの遅延時間をサンプリング周期の整数倍単位で設定することに起因する。ひとつの解決方法として、サンプリング周期を短くとることが考えられるが、一般的に回路規模及び消費電力の増大を招くので好ましくない。そこで、図１０に示されるように、サブフィルタ２６ａを設けることによって、各遅延信号に対し内挿処理を施すことと等価な処理が可能となり、サンプリング周期の整数倍でない遅延時間に対しても対応でき、その結果、受信性能の低下を抑制できる。
【００３５】
以上説明したように、実施の形態３のデジタル放送受信装置においては、拡張可変遅延線フィルタ３ｂ及び遅延波検出回路４を備え、拡張可変遅延線フィルタ３ｂの中にサブフィルタ２６ａを設けるように構成したため、シンボル間干渉や伝送路歪を抑圧し受信性能を向上しながらハードウェア規模の増大を抑えることができる。また、遅延波の遅延時間がサンプリング周期の整数倍から大きく異なる場合であっても、受信性能の低下を抑制することができる。
【００３６】
なお、実施の形態３のデジタル放送受信装置において、図８（実施の形態２）に示されるように、前ゴーストに対応するための構成を追加することも可能であり、この場合には、受信性能を更に向上させることができる。
【００３７】
また、実施の形態３において、上記以外の点は、上記実施の形態１又は２の場合と同じである。
【００３８】
実施の形態４．
図１１は、本発明の実施の形態４のデジタル放送受信装置の構成を概略的に示すブロック図である。図１１において、図１（実施の形態１）の構成と論理的に同一の動作をするものには、同じ符号を付す。図１１に示されるように、実施の形態４のデジタル放送受信装置は、誤差検出・係数更新回路２７を備えた点が、実施の形態１のデジタル放送受信装置と相違する。
【００３９】
図１２は、図１１の誤差検出・係数更新回路２７の構成を概略的に示すブロック図である。図１２に示されるように、誤差検出・係数更新回路２７は、ＯＦＤＭ信号を入力する入力端子２８と、遅延回路２９と、入力信号と遅延信号との差分を計算する差分計算回路３０と、差分データとＯＦＤＭ信号よりフィルタ係数を算出する係数更新計算回路３１と、出力端子３２とを有する。
【００４０】
実施の形態４のデジタル放送受信装置の基本的な動作は、実施の形態１のデジタル放送受信装置の動作と同様である。実施の形態１において説明したように、遅延波検出回路４は、上記式（７）に基づき遅延波情報を得る。しかし、上記式（７）により得られる相関値Ｍ_ｄｍ０（即ち、ｉが、ある遅延波の遅延時間ｄ_ｍ０に等しいときの相関値）の値は近似値であるため、様々な要因により誤差を生じる。デジタル放送受信装置の受信性能を向上させるためには、上記式（７）により得られる相関値Ｍ_ｄｍ０の値の誤差をできるだけ小さくすることが望ましい。通常の判定帰還型等化器が用いられる場合には、最急降下法等のアルゴリズムを用いてフィルタ係数を繰り返し更新し、誤差を最小に近づける方法がとられる。しかし、前述したようにＯＦＤＭ信号では理想値の推定が困難であるため、この手法を直接用いることができない。そこで、実施の形態４においては、誤差検出・係数更新回路２７によって相関値の誤差をできるだけ小さくする。
【００４１】
次に、誤差検出・係数更新回路２７について説明する。図１２において、遅延回路２９の遅延量を変調シンボル長に設定することにより差分計算回路３０ではＯＦＤＭシンボル後端部分と、本来そのコピーであるＧＩ部との差分を計算する。図１３に差分計算の様子を示す。差分計算は、ＧＩ期間と同じ長さにわたって計算を行う。送信信号では、ＯＦＤＭシンボル後端部分とＧＩ部は同じ物であるから、伝送路における歪がなければ差分は０となる。実際の伝送路においては雑音等が付加されるので、差分は０にならない。この差分の電力が最小となるように制御することにより、伝送路歪の影響を最小とすることができる。この方法は、ある種のＭＭＳＥ（ＭｉｎｉｍｕｍＭｅａｎＳｑｕａｒｅＥｒｒｏｒ：最小平均自乗誤差）基準で制御する方法である。上記非特許文献１は、同様のＭＭＳＥ基準を用いてアレイアンテナを制御する方法について記述しているが、実施の形態４の構成では、予め得られた遅延波情報を基に、更にこのＭＭＳＥ基準を用いてフィルタ制御により誤差最小化を図るっている。
【００４２】
以上説明したように、実施の形態４のデジタル放送受信装置によれば、誤差検出・係数更新回路７を備えているので、遅延波情報の検出誤差が無視できない場合であっても、高精度でシンボル間干渉の抑圧が可能になる。
【００４３】
なお、図１１におけるフィルタ３を、実施の形態２の可変遅延線フィルタ３ａ、又は、実施の形態３の拡張可変遅延線フィルタ３ｂに置き換えることもできる。
【００４４】
また、実施の形態４において、上記以外の点は、上記実施の形態１から３までの場合と同じである。
【００４５】
【発明の効果】
以上説明したように、本発明に係るデジタル放送受信装置によれば、地上波デジタルテレビジョン信号や地上波デジタル音声信号等のようなＯＦＤＭ方式で伝送される信号の受信性能を向上させることができるという効果がある。
【００４６】
また、本発明に係るデジタル放送受信装置が可変遅延フィルタを備えた場合には、ハードウェア規模の増大を抑えることができるという効果がある。
【００４７】
また、本発明に係るデジタル放送受信装置が拡張可変遅延フィルタを備えた場合には、サンプリング周波数を不必要に高くすることなく性能向上することができ、消費電力を低く抑えかつハードウェア規模を小さくすることができるという効果がある。
【００４８】
また、本発明に係るデジタル放送受信装置が誤差検出・係数更新回路を備えた場合には、遅延波情報の検出誤差が無視できない場合でも、高精度でシンボル間干渉の抑圧が可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１のデジタル放送受信装置の構成を概略的に示すブロック図である。
【図２】図１の遅延波検出回路の構成を概略的に示すブロック図である。
【図３】一般的な判定帰還型等化器の構成を概略的に示すブロック図である。
【図４】図１のフィルタの構成を概略的に示すブロック図である。
【図５】実施の形態１における遅延波検出動作の説明図である。
【図６】本発明の実施の形態２のデジタル放送受信装置の構成を概略的に示すブロック図である。
【図７】図６の可変遅延線フィルタの構成を概略的に示すブロック図である。
【図８】図６の可変遅延線フィルタの他の例の構成を概略的に示すブロック図である。
【図９】本発明の実施の形態３のデジタル放送受信装置の構成を概略的に示すブロック図である。
【図１０】図９の拡張可変遅延線フィルタの構成を概略的に示すブロック図である。
【図１１】本発明の実施の形態４のデジタル放送受信装置の構成を概略的に示すブロック図である。
【図１２】図１１の誤差検出・係数更新回路の構成を概略的に示すブロック図である。
【図１３】実施の形態４における誤差検出処理の説明図である。
【図１４】従来のデジタル放送受信装置の構成を概略的に示すブロック図である。
【図１５】ＯＦＤＭ変調を実施する送信側の構成を示す図である。
【図１６】ＯＦＤＭシンボルの波形図である。
【符号の説明】
１入力端子、２Ａ／Ｄ変換器、３フィルタ、３ａ可変遅延線フィルタ、３ｂ拡張可変遅延線フィルタ、４遅延波検出回路、５ガードインターバル除去（ＧＩ除去）回路、６高速フーリエ変換（ＦＦＴ）回路、７パイロット補正回路、８誤り訂正回路、９出力端子、１０遅延波検出回路の入力端子、１１相関値計算回路、１２参照値メモリ、１３遅延時間・係数検出回路、１４遅延波検出回路の出力端子、１５送信側の構成の入力端子、１６直列／並列変換回路、１７逆高速フーリエ変換（ＩＦＦＴ）回路、１８ガードインターバル付加（ＧＩ付加）回路、１９送信側の構成の出力端子、２０係数設定回路、２１可変遅延線フィルタの入力端子、２２加算器、２３遅延部、２３ａ可変遅延線、２４乗算部、２４ａ乗算器、２５可変遅延線フィルタの出力端子、２６サブフィルタ部、２６ａサブフィルタ、２７誤差検出・係数更新回路、２８誤差検出・係数更新回路の入力端子、２９遅延回路、３０差分計算回路、３１係数更新計算回路、３２誤差検出・係数更新回路の出力端子、４１遅延部、４１ａ可変遅延線、４２乗算部、４２ａ乗算器、５１遅延線、５１ａ遅延素子、５２乗算器、５３加算器、５７遅延線、５７ａ遅延素子、５８乗算器。

Claims

ＯＦＤＭ方式で伝送される信号を受信するデジタル放送受信装置において、
受信信号の特性を補正する可変係数フィルタと、
前記受信信号に含まれる遅延波を検出する遅延波検出手段と
を有し、
前記遅延波検出手段が、検出遅延波において受信信号自身を参照信号として相関計算を行い、この相関計算によって得られた相関値に基づいて遅延波情報を求め、
前記可変係数フィルタが、前期遅延波情報に基づいて前記受信信号の特性を補正する際に用いるフィルタ係数を決定する係数設定回路を有する
ことを特徴とするデジタル放送受信装置。
前記遅延波情報が、遅延波の遅延時間、大きさ、及び位相を含むことを特徴とする請求項１に記載のデジタル放送受信装置。
前記可変係数フィルタが、
前記受信信号が入力される第１の遅延線と、
前記第１の遅延線の各遅延位置に接続された複数の第１の乗算器と、
加算器と、
前記加算器の出力が入力される第２の遅延線と、
前記第２の遅延線の各遅延位置に接続された複数の第２の乗算器と、
を有し、
前記加算器が、前記複数の第１の乗算器の出力信号と前記複数の第２の乗算器の出力信号とを加算して出力し、
前記係数設定回路が決定するフィルタ係数が、前記複数の第２の乗算器のそれぞれの乗算係数を含む
ことを特徴とする請求項１又は２のいずれかに記載のデジタル放送受信装置。
前記可変係数フィルタが、
加算器と、
前記加算器の出力が入力され、それぞれの遅延時間が可変の複数の遅延線と、
前記複数の遅延線のそれぞれに接続された複数の乗算器と
を有し、
前記加算器が、前記受信信号と前記複数の乗算器の出力信号とを加算して出力し、
前記係数設定回路が決定するフィルタ係数が、前記複数の遅延線のそれぞれの遅延時間と、前記複数の乗算器のぞれぞれの乗算係数とを含む
ことを特徴とする請求項２に記載のデジタル放送受信装置。
前記可変係数フィルタが、
加算器と、
前記加算器の出力が入力され、それぞれの遅延時間が可変の複数の遅延線と、
前記複数の遅延線のそれぞれに接続され、乗算係数を整数値よりも小さい値に設定できる複数のサブフィルタと
を有し、
前記加算器が、前記受信信号と前記複数のサブフィルタの出力信号とを加算して出力し、
前記係数設定回路が決定するフィルタ係数が、前記複数の遅延線のそれぞれの遅延時間と、前記複数のサブフィルタの乗算係数とを含む
ことを特徴とする請求項２に記載のデジタル放送受信装置。
前記可変係数フィルタが、前記受信信号の前ゴーストを除去する回路を有することを特徴とする請求項４又は５のいずれかに記載のデジタル放送受信装置。
前記受信信号のガードインターバル期間とＯＦＤＭ後端部との誤差を計算し、この誤差が最小となるように前記フィルタ係数を計算することを特徴とする請求項１から６までのいずれかに記載のデジタル放送受信装置。