JP2004327890A

JP2004327890A - Semiconductor device

Info

Publication number: JP2004327890A
Application number: JP2003123332A
Authority: JP
Inventors: Tetsuya Hayashi; 哲也林; Hideaki Tanaka; 秀明田中; Masakatsu Hoshi; 正勝星; Saichiro Kaneko; 佐一郎金子
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2003-04-28
Filing date: 2003-04-28
Publication date: 2004-11-18
Anticipated expiration: 2023-04-28
Also published as: JP3879697B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having a high breakdown voltage in which a leak current can be reduced when a reverse voltage is applied while sustaining the on resistance without requiring ion implantation and high temperature heat treatment incident thereto. <P>SOLUTION: In the semiconductor device having a cathode region 2 of semiconductor substrate, an anode electrode 4 of such a metal material as forming a specified Schottky barrier for making Schottky connection with the cathode region 2, and a cathode electrode 5 touching the cathode region 2 but not touching the anode electrode 4, an anode region 3 touches the cathode region 2 on the periphery of Schottky junction plane of the cathode region 2 and the anode electrode 4, and the anode region 3 comprises a hetero semiconductor having a band gap different from that of the cathode region 2 and forming a hetero barrier lower than the Schottky barrier together with the cathode region 2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関する。
【０００２】
【従来の技術】
【特許文献】特開平５−１３６０１５号公報。
【０００３】
本発明の背景となる従来技術として、一般に知られている炭化珪素を材料としたショットキーダイオード、例えば前記特許文献がある。
前記特許文献においては、Ｎ⁻型カソード領域とアノード電極とのショットキー接合界面の周囲に、Ｐ^＋型の電界緩和領域を形成し、カソード領域と電界緩和領域とによるＰＮ接合を設け、逆方向電圧印加時にショットキー接合界面に、ＰＮ接合部から空乏層を伸ばすことで、ショットキー接合界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減するような構造になっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記従来構造においては、逆方向電圧印加時のショットキー接合界面からの漏れ電流を効果的に低減させるため、電界緩和領域をショットキー接合界面よりも深い位置に形成するには、電界緩和領域をイオン注入によって形成する必要が生じるが、イオン注入を用いるとカソード領域の特にＰＮ接合部の周辺に格子欠陥が発生するため、このままでは逆方向電圧印加時にＰＮ接合界面から漏れ電流が発生してしまう。この格子欠陥を減少させるためには１５００℃程度の高温での熱処理が有効であるものの、この熱処理をすることによってカソード領域の表面が荒れてしまう（凹凸が発生する）ため、今度は良好なショットキー接合が形成できない。このため、逆方向電圧印加時にショットキー接合界面から漏れ電流が発生してしまう。
このように従来構造においては、電界緩和領域をショットキー接合界面よりも深い位置に形成するためにはイオン注入が必要となり、どの手立てを用いても結果として逆方向電圧印加時の漏れ電流を低減するのに限界が生じていた。
本発明は、上記の問題に鑑みたものであり、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ逆方向電圧印加時の漏れ電流を低減することが可能な高耐圧半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明は、半導体基体からなるカソード領域とショットキー接続し所定のショットキー障壁を形成する金属材料からなるアノード電極と、前記カソード領域と接し前記アノード電極とは接しないカソード電極を有する半導体装置において、前記カソード領域と前記アノード電極とのショットキー接合面の周辺で、前記カソード領域と接するアノード領域を有し、前記アノード領域が、前記カソード領域とはバンドギャップが異なり、前記ショットキー障壁より障壁高さが低いヘテロ障壁を前記カソード領域と形成するようなヘテロ半導体からなるという構成になっている。
【０００６】
【発明の効果】
本発明によれば、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ逆方向電圧印加時の漏れ電流を低減することが可能な高耐圧半導体装置を提供することができる。
【０００７】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明による半導体装置の第１の実施の形態を示している。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
例えば炭化珪素のポリタイプが４ＨタイプのＮ^＋型炭化珪素基板領域１上にＮ⁻型炭化珪素のカソード領域２が形成され、カソード領域２の炭化珪素基板領域１との接合面に対向する主面には、例えばＮ^＋型の多結晶シリコンからなるアノード領域３が形成されている。すなわち、カソード領域２とアノード領域３の接合部には、バンドギャップが異なる半導体材料同士によるヘテロ接合が形成されており、そのヘテロ接合界面には所定のエネルギー障壁が存在している。
また、カソード領域２とアノード領域３との接合部の近傍には、カソード領域２に接するように、例えばチタンからなるアノード電極４が形成されている。すなわち、カソード領域２とアノード電極４の接合部は、仕事関数が異なる半導体材料と金属材料とによるショットキー接合が形成されており、そのショットキー接合界面には、少なくともカソード領域２とアノード領域３の接合部におけるヘテロ接合よりも高いエネルギー障壁が存在している。
ここで、上記の構成におけるエネルギー障壁の大きさの一例を挙げてみると、例えばカソード領域２の炭化珪素の不純物濃度が約１×１０^１６ｃｍ^−３、例えばアノード領域３のシリコンの不純物濃度が約１×１０^２０ｃｍ^−３とした場合、ヘテロ接合界面並びにショットキー接合界面に界面準位が存在しない理想的な状態においては、炭化珪素とシリコンのヘテロ接合界面には約０．４ｅＶのエネルギー障壁が、炭化珪素とチタンとのショットキー接合界面には約０．８ｅＶのエネルギー障壁が形成される。
【０００８】
また、炭化珪素基板領域１とオーミック接続するようにカソード電極５が形成されている。図１では、一例として炭化珪素基板領域１とカソード電極５が接する場合を示しているが、カソード領域２とカソード電極５とが接しており、特に炭化珪素基板領域１がない構造でもかまわない。また、図１では、カソード電極５がアノード電極３と対面する所謂縦型の電極配置の場合を例として説明しているが、カソード電極５がアノード電極３と同一平面上に形成される所横型の電極配置をしていても同様の効果を有する。
また、図１では、一例として２つのアノード領域３とカソード領域２のヘテロ接合部の周囲をそれぞれアノード電極４とカソード領域２のショットキー接合部で取り囲むように配置しているが、アノード領域３とカソード領域２のヘテロ接合部は１つでも複数でも数は問わない。また、ヘテロ接合部をショットキー接合部で取り囲むことは必ずしも必須ではないが、本実施の形態においては、一例として取り囲んだ場合を示している。
また、図１では、アノード電極４がアノード領域３を覆うように形成された場合を例示しているが、アノード領域３の表面にはアノード電極４とは別の電極が形成されているもかまわないし、特に電極に覆われていなくてもかまわない。
また、図１ではアノード電極４の端部がカソード領域２上に接する構造を一例として示しているが、例えば図２のように、アノード電極４の端部が絶縁膜６上に乗り上げる形状をしていても特にかまわない。
【０００９】
次に動作を説明する。本実施の形態においては、例えばアノード電極４を接地し、カソード電極５に正電位を印加した場合、遮断状態を保持する。
すなわち、アノード領域３とカソード領域２とのヘテロ接合部およびアノード電極４とカソード領域２とのショットキー接合部は共に逆バイアス状態となる。つまり、それぞれの接合界面からは、エネルギー障壁の大きさに応じた空乏層が不純物濃度を薄くして高抵抗に作られたＮ⁻型のカソード領域２に広がる。
このとき、図１においては、比較的エネルギー障壁の小さいヘテロ接合ではそれ自身から伸びる空乏層は小さいものの、エネルギー障壁の大きい近傍のショットキー接合から伸びた空乏層がヘテロ接合界面に及ぶため、ヘテロ接合界面における電界強度は緩和され、従来、ヘテロ接合界面を通じて発生していた漏れ電流は抑えられる。また、図１においては、ヘテロ接合部をショットキー接合部で取り囲んでいるので、四方からヘテロ接合界面における電界強度は緩和されるため、ヘテロ接合界面を通じて発生する漏れ電流は最小限に抑えられる。
【００１０】
次に、例えばカソード電極５を接地し、アノード電極４に正電位を印加した場合、導通状態へと転じる。すなわち、アノード領域３とカソード領域２とのヘテロ接合部およびアノード電極４とカソード領域２とのショットキー接合部は共に順バイアス状態となる。つまり、それぞれの接合界面からは、エネルギー障壁の大きさに応じた電圧降下を伴って電子電流が流れる。
このとき、本実施の形態においては、遮断状態における漏れ電流を低減しながらも、順方向特性に影響するアノード領域３とカソード領域２とのヘテロ接合部のエネルギー障壁を従来構造と同程度に設定することができるため、従来と同程度の電圧降下で電流が流れる。また、アノード領域３が半導体材料で形成されているため、金属材料からなる従来構造に比べて抵抗が大きくなる懸念が考えられるが、アノード領域３の不純物濃度を例えば約１×１０^２０ｃｍ^−３という高濃度に設定し、厚みを例えば０．１μｍという薄さに設定することでほとんど遜色ないレベルとなる。
このことから、本実施の形態によれば、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ、逆方向電圧印加時の漏れ電流を低減することができる。つまり、導通時は、アノード領域３とカソード領域２間のヘテロ接合が、従来と同等の電圧降下で電流が流れるように形成されているため、オン抵抗は従来と同等の性能を確保できる。さらに加えて、遮断時は、アノード電極４とカソード領域２間のショットキー接合が、アノード領域３とカソード領域２間のヘテロ接合よりもエネルギー障壁が高くなるように形成されているため、そのショットキー接合から伸びた空乏層により、近傍にあるアノード領域３とカソード領域２間のヘテロ接合における電界が緩和され、従来に比べて漏れ電流を低減することができる。
また、本実施の形態においては、アノード領域３を半導体材料で形成しているため、材料固有の仕事関数を持つ金属と異なり、不純物濃度を変えることによって任意のエネルギー障壁を得ることができるため、設計要件の自由度が高いという利点がある。また、順方向電流を流すアノード領域３を形成後も１３００℃以下の熱処理が容易にできるため、熱処理を実施しにくい金属材料によるショットキー接合に比べて、所定のプロセスを実施することによって所望の接合部の界面形状を得やすく、より良好なヘテロ特性を得ることができる。
【００１１】
以上のように本実施の形態では、半導体基体からなるカソード領域２と、カソード領域２とショットキー接続するべく所定のショットキー障壁を形成するような金属材料からなるアノード電極４と、カソード領域２と接しかつアノード電極４とは接しないカソード電極５を有する半導体装置において、カソード領域２とアノード電極４とのショットキー接合面の周辺で、カソード領域２と接するアノード領域３を有し、さらに、アノード領域３が、カソード領域２とはバンドギャップが異なり、かつ、前記ショットキー障壁より障壁高さが低いヘテロ障壁をカソード領域２と形成するようなヘテロ半導体からなっている。このような構成によれば、イオン注入並びにそれに伴う高温での熱処理を要することなく、オン抵抗を維持しつつ、逆方向電圧印加時の漏れ電流を低減することができる。つまり、導通時は、アノード領域３とカソード領域２間のヘテロ接合が、従来と同等の電圧降下で電流が流れるように形成されているため、オン抵抗は従来と同等の性能を確保できる。さらに加えて、遮断時は、アノード電極４とカソード領域２間のショットキー接合が、アノード領域３とカソード領域２間のヘテロ接合よりもエネルギー障壁が高くなるように形成されているため、そのショットキー接合から伸びた空乏層により、近傍にあるアノード領域３とカソード領域２間のヘテロ接合における電界が緩和され、従来に比べて漏れ電流を低減することができる。
また、カソード領域２とカソード電極５とはＮ^＋型炭化珪素半導体基板領域１を介して接している。この構成により、カソード電極５を炭化珪素基板領域１とオーミック接続させるのが容易となる。
また、アノード電極４とカソード領域２のショットキー接合面が、少なくとも１つ以上のアノード領域３とカソード領域２とのヘテロ接合面を取り囲むように形成されている。このようにショットキー接合面が、少なくとも１つ以上のヘテロ接合面を取り囲むように形成されているため、前記の効果に加えて、遮断時において、電界の集中しやすいヘテロ接合面の端部の電界を緩和することができるため、さらに漏れ電流を低減することができる。
また、前記半導体基体が例えば炭化珪素などのワイドギャップ半導体からなっている。このような構成により前記の効果に加え、ショットキー接合のエネルギー障壁差をシリコンに比べて確保しやすいため、容易に実現することができる。
さらに、前記ヘテロ半導体が単結晶シリコン、多結晶シリコンもしくはアモルファスシリコンからなる。このような構成により前記の効果に加えて、シリコンプロセスで製造できるため、製造が容易である。
【００１２】
（実施の形態２）
図３は本発明による半導体装置の第２の実施の形態を示している。図３は第１の実施の形態の図１に対応した断面図である。本実施の形態においては、図１と同様の動作をする部分の説明は省略し、異なる特長について詳しく説明する。
図３に示すように本実施の形態においては、第１の実施の形態に加えて、カソード領域２の表面に溝が掘り込まれており、さらに、カソード領域２とアノード電極４とのショットキー接合部の位置が、カソード領域２とアノード領域３とのヘテロ接合部の位置よりも低い位置、つまり溝の底部に形成されている点である。
なお、図３ではアノード電極４の端部がカソード領域２上に接する構造を一例として示しているが、例えば図４のように、アノード電極４の端部が絶縁膜６上に乗り上げる形状をしていても特にかまわない。
【００１３】
図３に示すように、例えばアノード電極４を接地し、カソード電極５に正電位を印加した場合の遮断状態において、ヘテロ接合界面における電界強度はさらに緩和され、第一の実施の形態よりもヘテロ接合界面を通じて発生していた漏れ電流はさらに抑えることが可能となる。すなわち、エネルギー障壁が比較的大きいカソード領域２とアノード電極４とのショットキー接合部が、カソード領域２とアノード領域３とのヘテロ接合部よりも、正電位を印加したカソード電極５に近い位置に形成され、ショットキー接合部から伸びた空乏層がより、ヘテロ接合界面に及びやすくなるためである。
また、本実施の形態においては、カソード領域２に形成する溝を、アノード領域３をパターン形成する際に同時に形成することができるため、単純な製造方法でかつ容易に形成することができる。
【００１４】
以上のように本実施の形態では、カソード領域２の一主面に溝を有し、アノード電極４とカソード領域２とのショットキー接合面が、少なくともアノード領域３とカソード領域２とのヘテロ接続面よりも、前記溝の底部に近い位置に形成されている。このようにショットキー接合面が、少なくともヘテロ接続面よりも溝の底部に近い位置に形成されているので、第１の実施の形態の効果に加えて、遮断時において、ヘテロ接合面にかかる電界をさらに緩和することができるため、さらに漏れ電流を低減することができる。
【００１５】
以上、第１の実施の形態及び第２の実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明したが、基板材料はシリコン、シリコンゲルマン、窒化ガリウム、ダイヤモンドなどその他の半導体材料でもかまわない。また、全ての実施の形態において、炭化珪素のポリタイプとして４Ｈタイプを用いて説明したが、６Ｈ、３Ｃ等その他のポリタイプでも構わない。また、カソード領域２の導電型をＮ型とし、多数キャリアが電子となる場合について説明したが、カソード領域２の導電型をＰ型として多数キャリアが正孔となる場合でもかまわない。さらに、アノード領域３に用いる半導体材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する材料であればどの材料でもかまわない。さらに、一例として、カソード領域２としてＮ型の炭化珪素を、アノード領域３としてＮ型の多結晶シリコンを用いて説明しているが、Ｎ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＰ型の多結晶シリコン、Ｐ型の炭化珪素とＮ型の多結晶シリコンの如何なる組み合わせでもよい。また、第１及び第２の実施の形態においては、金属材料として、チタンからなるアノード電極４とした半導体装置を一例として説明したが、ショットキー接合のエネルギー障壁を比較的高く形成できるタングステン、タンタル、ニッケル、金、プラチナなどその他の金属材料でもかまわない。さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の断面図
【図２】本発明の第１の別の実施の形態の断面図
【図３】本発明の第２の実施の形態の断面図
【図４】本発明の第２の別の実施の形態の断面図
【符号の説明】
１…炭化珪素基板領域
２…カソード領域
３…アノード領域
４…アノード電極
５…カソード電極
６…絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device.
[0002]
[Prior art]
[Patent Document] JP-A-5-136015.
[0003]
As a prior art as the background of the present invention, there is a Schottky diode made of silicon carbide, which is generally known, such as the above-mentioned patent document.
In the above-mentioned patent document, a P ⁺ -type electric field relaxation region is formed around the Schottky junction interface between the N ⁻ -type cathode region and the anode electrode, a PN junction is formed by the cathode region and the electric field relaxation region, and the reverse direction By extending a depletion layer from the PN junction to the Schottky junction interface when a voltage is applied, the electric field strength at the Schottky junction interface is relaxed, and the leakage current when applying a reverse voltage is reduced.
[0004]
[Problems to be solved by the invention]
However, in the conventional structure, in order to effectively reduce the leakage current from the Schottky junction interface when a reverse voltage is applied, the electric field relaxation is required to form the electric field relaxation region deeper than the Schottky junction interface. It is necessary to form the region by ion implantation. However, if ion implantation is used, lattice defects occur in the cathode region, especially around the PN junction. Therefore, leakage current is generated from the PN junction interface when reverse voltage is applied. End up. Although heat treatment at a high temperature of about 1500 ° C. is effective for reducing the lattice defects, the surface of the cathode region is roughened (unevenness occurs) by this heat treatment. A key joint cannot be formed. For this reason, a leakage current is generated from the Schottky junction interface when a reverse voltage is applied.
Thus, in the conventional structure, ion implantation is required to form the electric field relaxation region deeper than the Schottky junction interface, and as a result, any leakage current when applying reverse voltage is reduced. There was a limit to doing it.
The present invention has been made in view of the above problems, and is capable of reducing leakage current when applying a reverse voltage while maintaining on-resistance without requiring ion implantation and a high-temperature heat treatment associated therewith. An object is to provide a high voltage semiconductor device.
[0005]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides an anode electrode made of a metal material that forms a predetermined Schottky barrier by Schottky connection with a cathode region made of a semiconductor substrate, and is in contact with the cathode region but not with the anode electrode. A semiconductor device having a cathode electrode has an anode region in contact with the cathode region around a Schottky junction surface between the cathode region and the anode electrode, and the anode region has a band gap different from that of the cathode region. The hetero-barrier having a lower barrier height than the Schottky barrier is formed of a hetero semiconductor that forms the cathode region.
[0006]
【The invention's effect】
According to the present invention, it is possible to provide a high voltage semiconductor device capable of reducing a leakage current when a reverse voltage is applied while maintaining an on-resistance without requiring ion implantation and a high-temperature heat treatment associated therewith. it can.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings described below, components having the same function are denoted by the same reference numerals, and repeated description thereof is omitted.
(Embodiment 1)
FIG. 1 shows a first embodiment of a semiconductor device according to the present invention. In this embodiment, a semiconductor device using silicon carbide as a substrate material will be described as an example.
For example, an N ⁻ type silicon carbide cathode region 2 is formed on an N ⁺ type silicon carbide substrate region 1 having a silicon carbide polytype of 4H type, and the cathode region 2 faces the junction surface with silicon carbide substrate region 1. An anode region 3 made of, for example, N ⁺ type polycrystalline silicon is formed on the surface. That is, a heterojunction of semiconductor materials having different band gaps is formed at the junction between the cathode region 2 and the anode region 3, and a predetermined energy barrier exists at the heterojunction interface.
An anode electrode 4 made of, for example, titanium is formed in the vicinity of the junction between the cathode region 2 and the anode region 3 so as to be in contact with the cathode region 2. That is, the junction between the cathode region 2 and the anode electrode 4 is formed with a Schottky junction made of a semiconductor material and a metal material having different work functions, and at least the cathode region 2 and the anode region 3 are formed at the Schottky junction interface. There is a higher energy barrier than the heterojunction at the junction.
Here, as an example of the size of the energy barrier in the above configuration, for example, the impurity concentration of silicon carbide in the cathode region 2 is about 1 × 10 ¹⁶ cm ⁻³ , for example, the impurity concentration of silicon in the anode region 3 is In an ideal state where there is no interface state at the heterojunction interface and the Schottky junction interface when the energy is about 1 × 10 ²⁰ cm ⁻³ , the energy of about 0.4 eV is present at the heterojunction interface between silicon carbide and silicon. An energy barrier of about 0.8 eV is formed at the Schottky junction interface between silicon carbide and titanium.
[0008]
Cathode electrode 5 is formed so as to be in ohmic contact with silicon carbide substrate region 1. In FIG. 1, the silicon carbide substrate region 1 and the cathode electrode 5 are in contact with each other as an example. However, the cathode region 2 and the cathode electrode 5 are in contact with each other. FIG. 1 illustrates an example of a so-called vertical electrode arrangement in which the cathode electrode 5 faces the anode electrode 3, but a horizontal type in which the cathode electrode 5 is formed on the same plane as the anode electrode 3. Even if the electrodes are arranged as described above, the same effect is obtained.
In FIG. 1, as an example, the periphery of the heterojunction between the two anode regions 3 and the cathode region 2 is arranged so as to be surrounded by the Schottky junction between the anode electrode 4 and the cathode region 2, respectively. The number of heterojunctions in the cathode region 2 may be one or more. In addition, it is not always necessary to surround the heterojunction portion with the Schottky junction portion, but in the present embodiment, the case where the heterojunction portion is surrounded is shown as an example.
FIG. 1 illustrates the case where the anode electrode 4 is formed so as to cover the anode region 3, but an electrode different from the anode electrode 4 may be formed on the surface of the anode region 3. In particular, it may not be covered with the electrode.
FIG. 1 shows an example of a structure in which the end of the anode electrode 4 is in contact with the cathode region 2. For example, as shown in FIG. 2, the end of the anode electrode 4 runs on the insulating film 6. It does not matter even if it is.
[0009]
Next, the operation will be described. In the present embodiment, for example, when the anode electrode 4 is grounded and a positive potential is applied to the cathode electrode 5, the cut-off state is maintained.
That is, both the heterojunction between the anode region 3 and the cathode region 2 and the Schottky junction between the anode electrode 4 and the cathode region 2 are in a reverse bias state. In other words, from each junction interface, a depletion layer corresponding to the size of the energy barrier spreads to the N ⁻ -type cathode region 2 formed with a high resistance by reducing the impurity concentration.
At this time, in FIG. 1, although the depletion layer extending from itself is small in the heterojunction having a relatively small energy barrier, the depletion layer extending from the Schottky junction in the vicinity having the large energy barrier reaches the heterojunction interface. The electric field strength at the junction interface is relaxed, and the leakage current that has conventionally been generated through the heterojunction interface is suppressed. In FIG. 1, since the heterojunction portion is surrounded by the Schottky junction portion, the electric field strength at the heterojunction interface is relaxed from four directions, so that the leakage current generated through the heterojunction interface is minimized.
[0010]
Next, for example, when the cathode electrode 5 is grounded and a positive potential is applied to the anode electrode 4, the state changes to a conductive state. That is, both the heterojunction between the anode region 3 and the cathode region 2 and the Schottky junction between the anode electrode 4 and the cathode region 2 are in a forward bias state. That is, an electron current flows from each junction interface with a voltage drop corresponding to the size of the energy barrier.
At this time, in the present embodiment, the energy barrier at the heterojunction between the anode region 3 and the cathode region 2 that affects the forward characteristics is set to the same level as the conventional structure while reducing the leakage current in the cutoff state. Therefore, the current flows with the same voltage drop as the conventional one. Further, since the anode region 3 is formed of a semiconductor material, but concern that resistance increases as compared with the conventional structure made of a metallic material. However, the impurity concentration of the anode region 3, for example about 1 × 10 ²⁰ cm ^-3 When the thickness is set to a high level and the thickness is set to be as thin as 0.1 μm, for example, the level is almost inferior.
For this reason, according to the present embodiment, it is possible to reduce the leakage current when applying the reverse voltage while maintaining the on-resistance without requiring ion implantation and the accompanying high-temperature heat treatment. That is, when conducting, the heterojunction between the anode region 3 and the cathode region 2 is formed such that current flows with a voltage drop equivalent to that in the conventional case, so that the on-resistance can ensure the same performance as in the conventional case. In addition, since the Schottky junction between the anode electrode 4 and the cathode region 2 is formed so as to have a higher energy barrier than the heterojunction between the anode region 3 and the cathode region 2 at the time of interruption, the shot Due to the depletion layer extending from the key junction, the electric field at the heterojunction between the anode region 3 and the cathode region 2 in the vicinity is relaxed, and the leakage current can be reduced as compared with the conventional case.
In the present embodiment, since the anode region 3 is formed of a semiconductor material, an arbitrary energy barrier can be obtained by changing the impurity concentration, unlike a metal having a work function specific to the material. There is an advantage that the degree of freedom of design requirements is high. Further, since the heat treatment at 1300 ° C. or less can be easily performed after forming the anode region 3 through which a forward current flows, a desired process can be performed by performing a predetermined process as compared with a Schottky junction using a metal material that is difficult to perform the heat treatment. It is easy to obtain the interface shape of the joint, and better hetero characteristics can be obtained.
[0011]
As described above, in the present embodiment, the cathode region 2 made of a semiconductor substrate, the anode electrode 4 made of a metal material that forms a predetermined Schottky barrier to be connected to the cathode region 2, and the cathode region 2 In the semiconductor device having the cathode electrode 5 in contact with the anode electrode 4 and not in contact with the anode electrode 4, the anode region 3 is in contact with the cathode region 2 around the Schottky junction surface between the cathode region 2 and the anode electrode 4. The anode region 3 is made of a hetero semiconductor that has a band gap different from that of the cathode region 2 and forms a hetero barrier with the cathode region 2 having a lower barrier height than the Schottky barrier. According to such a configuration, it is possible to reduce a leakage current when a reverse voltage is applied while maintaining on-resistance without requiring ion implantation and a high-temperature heat treatment associated therewith. That is, when conducting, the heterojunction between the anode region 3 and the cathode region 2 is formed such that current flows with a voltage drop equivalent to that in the conventional case, so that the on-resistance can ensure the same performance as in the conventional case. In addition, since the Schottky junction between the anode electrode 4 and the cathode region 2 is formed so as to have a higher energy barrier than the heterojunction between the anode region 3 and the cathode region 2 at the time of interruption, the shot Due to the depletion layer extending from the key junction, the electric field at the heterojunction between the anode region 3 and the cathode region 2 in the vicinity is relaxed, and the leakage current can be reduced as compared with the conventional case.
Cathode region 2 and cathode electrode 5 are in contact with each other via N ⁺ type silicon carbide semiconductor substrate region 1. With this configuration, it becomes easy to make ohmic contact between cathode electrode 5 and silicon carbide substrate region 1.
Further, the Schottky junction surface between the anode electrode 4 and the cathode region 2 is formed so as to surround at least one hetero junction surface between the anode region 3 and the cathode region 2. Since the Schottky junction surface is formed so as to surround at least one heterojunction surface in this way, in addition to the above-described effect, at the end of the heterojunction surface where the electric field tends to concentrate at the time of interruption. Since the electric field can be relaxed, the leakage current can be further reduced.
The semiconductor substrate is made of a wide gap semiconductor such as silicon carbide. With such a configuration, in addition to the effects described above, the energy barrier difference of the Schottky junction can be easily ensured as compared with silicon, and thus can be easily realized.
Further, the hetero semiconductor is made of single crystal silicon, polycrystalline silicon or amorphous silicon. In addition to the above-described effects, such a configuration can be manufactured by a silicon process, so that manufacturing is easy.
[0012]
(Embodiment 2)
FIG. 3 shows a second embodiment of the semiconductor device according to the present invention. FIG. 3 is a cross-sectional view corresponding to FIG. 1 of the first embodiment. In the present embodiment, the description of the portion that performs the same operation as in FIG. 1 is omitted, and different features will be described in detail.
As shown in FIG. 3, in the present embodiment, a groove is dug in the surface of the cathode region 2 in addition to the first embodiment, and the Schottky between the cathode region 2 and the anode electrode 4 is further provided. The position of the junction is lower than the position of the heterojunction between the cathode region 2 and the anode region 3, that is, at the bottom of the groove.
3 shows an example of a structure in which the end of the anode electrode 4 is in contact with the cathode region 2. However, for example, as shown in FIG. 4, the end of the anode electrode 4 runs on the insulating film 6. It does not matter even if it is.
[0013]
As shown in FIG. 3, for example, in the cutoff state when the anode electrode 4 is grounded and a positive potential is applied to the cathode electrode 5, the electric field strength at the heterojunction interface is further relaxed, which is more heterogeneous than in the first embodiment. The leakage current that has occurred through the bonding interface can be further suppressed. That is, the Schottky junction between the cathode region 2 and the anode electrode 4 having a relatively large energy barrier is closer to the cathode electrode 5 to which a positive potential is applied than the heterojunction between the cathode region 2 and the anode region 3. This is because the depletion layer formed and extended from the Schottky junction more easily reaches the heterojunction interface.
Further, in the present embodiment, since the groove formed in the cathode region 2 can be formed simultaneously with the pattern formation of the anode region 3, it can be easily formed by a simple manufacturing method.
[0014]
As described above, in the present embodiment, a groove is formed on one main surface of the cathode region 2, and the Schottky junction surface between the anode electrode 4 and the cathode region 2 is at least a heterojunction between the anode region 3 and the cathode region 2. It is formed at a position closer to the bottom of the groove than the surface. Since the Schottky junction surface is thus formed at a position closer to the bottom of the groove than at least the heteroconnection surface, in addition to the effect of the first embodiment, the electric field applied to the heterojunction surface at the time of interruption Therefore, the leakage current can be further reduced.
[0015]
As described above, in the first embodiment and the second embodiment, the semiconductor device using silicon carbide as the substrate material has been described as an example. However, the substrate material may be other semiconductors such as silicon, silicon germane, gallium nitride, and diamond. Materials can be used. In all the embodiments, the 4H type is used as the polytype of silicon carbide, but other polytypes such as 6H and 3C may be used. Further, although the case where the conductivity type of the cathode region 2 is N-type and majority carriers are electrons has been described, the case where the cathode region 2 is P-type and the majority carriers are holes may be used. Furthermore, although the example using polycrystalline silicon as the semiconductor material used for the anode region 3 has been described, any material may be used as long as it forms a heterojunction with silicon carbide. Furthermore, as an example, N-type silicon carbide is used for the cathode region 2 and N-type polycrystalline silicon is used for the anode region 3, but N-type silicon carbide, P-type polycrystalline silicon, and P-type silicon are used. Any combination of silicon carbide and P-type polycrystalline silicon, or P-type silicon carbide and N-type polycrystalline silicon may be used. In the first and second embodiments, the semiconductor device using the anode electrode 4 made of titanium as the metal material has been described as an example. However, tungsten and tantalum that can form a relatively high energy barrier for the Schottky junction. Other metal materials such as nickel, gold and platinum are also acceptable. Further, it goes without saying that modifications are included within the scope not departing from the gist of the present invention.
[Brief description of the drawings]
FIG. 1 is a sectional view of a first embodiment of the present invention. FIG. 2 is a sectional view of a first embodiment of the present invention. FIG. 3 is a sectional view of a second embodiment of the present invention. FIG. 4 is a sectional view of a second alternative embodiment of the present invention.
DESCRIPTION OF SYMBOLS 1 ... Silicon carbide substrate area | region 2 ... Cathode area | region 3 ... Anode area | region 4 ... Anode electrode 5 ... Cathode electrode 6 ... Insulating film

Claims

A cathode region made of a semiconductor substrate; an anode electrode made of a metal material that forms a predetermined Schottky barrier for Schottky connection with the cathode region; and a cathode electrode in contact with the cathode region and not in contact with the anode electrode In a semiconductor device having
An anode region in contact with the cathode region around a Schottky junction surface between the cathode region and the anode electrode; and the anode region has a band gap different from that of the cathode region, and the Schottky A semiconductor device comprising a hetero semiconductor that forms a hetero barrier having a barrier height lower than that of the barrier with the cathode region.

2. The semiconductor device according to claim 1, wherein the cathode region and the cathode electrode are in contact with each other through a semiconductor substrate region.

The Schottky junction surface of the anode electrode and the cathode region is formed so as to surround at least one hetero junction surface of the anode region and the cathode region. The semiconductor device described.

A groove is formed on one main surface of the cathode region, and the Schottky junction surface between the anode electrode and the cathode region is at least the bottom of the groove than the heteroconnection surface between the anode region and the cathode region. 4. The semiconductor device according to claim 1, wherein the semiconductor device is formed at a position close to.

5. The semiconductor device according to claim 1, wherein the semiconductor substrate is made of a wide gap semiconductor.

6. The semiconductor device according to claim 5, wherein the wide gap semiconductor is silicon carbide.

7. The semiconductor device according to claim 5, wherein the hetero semiconductor is made of single crystal silicon, polycrystalline silicon, or amorphous silicon.