JP2004326739A - Soft start circuit - Google Patents
Soft start circuit Download PDFInfo
- Publication number
- JP2004326739A JP2004326739A JP2004074058A JP2004074058A JP2004326739A JP 2004326739 A JP2004326739 A JP 2004326739A JP 2004074058 A JP2004074058 A JP 2004074058A JP 2004074058 A JP2004074058 A JP 2004074058A JP 2004326739 A JP2004326739 A JP 2004326739A
- Authority
- JP
- Japan
- Prior art keywords
- mos field
- effect transistor
- transistor
- current mirror
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、ソフト・スタート回路に関し、特に、ソフト・スタート回路の等価容量値を増加して比較的小さい容量値のキャパシタで製作できるようにしたソフト・スタート回路に関する。 The present invention relates to a soft start circuit, and more particularly, to a soft start circuit in which an equivalent capacitance value of a soft start circuit is increased so that the soft start circuit can be manufactured with a capacitor having a relatively small capacitance value.
ソフト・スタート回路の原理は、抵抗容量(RC)の充電回路と制御回路とを使用してカップリングさせ、ロードが電源にオンした瞬間、抵抗容量充電回路を利用して、ロードを流れる電流が比較的緩慢な速度で増加されるように制御し、これによりロードを通過した電流が制御されることにより、緩慢電源でロードにオンした場合に生ずる大電流のロード及びその他カップリング回路に対する傷害を制御できるように図ることにある。 The principle of the soft start circuit is to couple by using a resistance capacitance (RC) charging circuit and a control circuit. At the moment when the load is turned on, the current flowing through the load is utilized by using the resistance capacitance charging circuit. It is controlled to increase at a relatively slow speed, thereby controlling the current passing through the load, thereby preventing a large current load and other damage to the coupling circuit caused when the load is turned on with a slow power supply. The goal is to be able to control it.
従来のソフト・スタート回路は、図1に示すように、固定的な電流源11及びキャパシタ12により組成され、電流源11とキャパシタ12との間の直列節点(Node)Aをソフト・スタート電圧の測量節点としている。
ここで、電流源11の電流をI、直列節点Aのソフト・スタート電圧をV、キャパシタ12の容量値をCとすれば、公式
V(ソフト・スタート)/T=I/C
から分かるように、電流Iが固定値であるので、もしソフト・スタート電圧Vの固定状況において比較的小さいV(ソフト・スタート)/T比を得たいならば、キャパシタ12の容量値を十分に大きな大きさにする必要がある。目前このタイプの回路に適用した常用容量値として、この大きさは常に1nF〜0.1uFの間に介しておるので、このような容量値が対応するキャパシタの体積が一般的な電気器具用品回路に置かれ,且つ、外接キャパシタの方式で活用すれば、勿論問題はないが、この技術を集積回路(Integrated Circuit;IC)に使用すると以下の両種の困難が出現する。
1.上記容量値を有するキャパシタの体積が大き過ぎるために集積回路の製造プロセスに整合できず、集積回路の体積が日増しに縮小された潮流に符合できない。
2.もし、集積回路の製造プロセス・サイズの要求に合うようにキャパシタを作製すると、当該容量値がソフト・スタート回路の保護機能を発揮するには十分でない問題が生ずる。
The conventional soft start circuit is composed of a fixed
Here, if the current of the
As can be seen from the figure, since the current I is a fixed value, if it is desired to obtain a relatively small V (soft start) / T ratio in a fixed state of the soft start voltage V, the capacitance of the
1. Since the volume of the capacitor having the above-mentioned capacitance value is too large, it cannot be matched with the manufacturing process of the integrated circuit, and the volume of the integrated circuit cannot correspond to the tide which is reduced every day.
2. If the capacitor is manufactured to meet the requirements of the manufacturing process size of the integrated circuit, there arises a problem that the capacitance value is not sufficient to exert the protection function of the soft start circuit.
上記問題にかんがみ、本出願人はこれを解決するために、鋭意試験と研究を重ねた結果、ついに本発明の「ソフト・スタート回路」を案出した。 In view of the above problems, the present applicant has conducted intensive tests and researches to solve this problem, and finally has devised the "soft start circuit" of the present invention.
本発明の主たる目的は、ソフト・スタート回路を設計するに当って、その回路の配置方式が該ソフト・スタートより発生したソフト・スタート電圧と時間とのレシオ値を低下することにより、該ソフト・スタート回路に含まれるキャパシタの有効値を増幅することで、ソフト・スタート回路時に比較的小さい容量値(すなわち、比較的小さい体積)のキャパシタで製作できることにある。 A main object of the present invention is to design a soft start circuit by reducing the ratio of the soft start voltage and time generated by the soft start to the soft start voltage. By amplifying the effective value of the capacitor included in the start circuit, a capacitor having a relatively small capacitance value (that is, a relatively small volume) can be manufactured at the time of the soft start circuit.
上記目的を達成するために本発明のソフト・スタート回路は、入力端が第1の電圧に接続された第1の電流源と、第1端が該第1の電流源の出力端に接続され、そして第2端が第2の電圧に接続されたトランジスタと、一端が該第1の電流源の出力端に接続され、他端が該トランジスタの入力端に接続されたキャパシタと、を備えてなるソフト・スタート回路であって、
該トランジスタと該キャパシタとがカップリングして、該ソフト・スタート回路より発生したソフト・スタート電圧と時間とのレシオ値を低下することにより、該キャパシタの等価容量値を増加することで、該ソフト・スタート回路が比較的小さい容量値のキャパシタで製作され得ることを特徴とする(請求項1に対応)。
To achieve the above object, a soft start circuit according to the present invention comprises a first current source having an input terminal connected to a first voltage, and a first terminal connected to an output terminal of the first current source. A transistor having a second end connected to the second voltage, a capacitor having one end connected to the output end of the first current source, and the other end connected to the input end of the transistor. Soft start circuit,
The transistor and the capacitor are coupled, and the ratio of the soft start voltage generated by the soft start circuit to time is reduced, thereby increasing the equivalent capacitance of the capacitor. -The start circuit can be manufactured with a capacitor having a relatively small capacitance value (corresponding to claim 1).
上記本発明に係るソフト・スタート回路において、
該第1の電流源は電流鏡であり、
この電流鏡は2個同一のP型モス電界効果トランジスタ(MOSFET)によりカップリングされてなり、
該電流鏡の入力端は第2の電流源の入力端に接続され、該電流鏡の出力端は該トランジスタの該第1端及び該キャパシタの一端に接続され、該電流鏡の共通ソース端は該第1の電圧に接続され、及び該第2の電流源の出力端は該第2の電圧に接続されてなる(請求項2に対応)。
In the above soft start circuit according to the present invention,
The first current source is a current mirror;
The current mirror is coupled by two identical P-type MOS field effect transistors (MOSFETs),
The input end of the current mirror is connected to the input end of a second current source, the output end of the current mirror is connected to the first end of the transistor and one end of the capacitor, and the common source end of the current mirror is The output terminal of the second current source is connected to the first voltage, and the output terminal of the second current source is connected to the second voltage.
また、上記本発明に係るソフト・スタート回路において、
該第1の電圧は第2の電圧よりも大きく設定され、
該トランジスタはnpn型双極ジャンクション・トランジスタ(BJT)であり、
該トランジスタの該第1端はコレクタ端、該トランジスタの該第2端はエミッタ端、該トランジスタの制御端はベース端であり、及び/又は
該トランジスタはダリントン・トランジスタであり、その中
該ダリントン・トランジスタは第1のnpn型双極ジャンクション・トランジスタ及び第2のnpn型双極ジャンクション・トランジスタをカップリングしてなるものであり、そして該第1のnpn型双極ジャンクション・トランジスタのベース端は該トランジスタの入力端であり、該第1のnpn型双極ジャンクション・トランジスタのエミッタ端は該第2のnpn型双極ジャンクション・トランジスタのベース端に接続され、該第1のnpn型双極ジャンクション・トランジスタのコレクタ端は該第2のnpn型双極ジャンクション・トランジスタのコレクタ端に接続して該トランジスタの第1端が構成され、該第2のnpn型双極ジャンクション・トランジスタのエミッタ端は該トランジスタの第2端である(請求項3に対応)。
In the soft start circuit according to the present invention,
The first voltage is set higher than the second voltage,
The transistor is an npn-type bipolar junction transistor (BJT),
The first end of the transistor is a collector end, the second end of the transistor is an emitter end, the control end of the transistor is a base end, and / or the transistor is a Darlington transistor, wherein the Darlington transistor is The transistor is a coupling of a first npn-type bipolar junction transistor and a second npn-type bipolar junction transistor, and the base end of the first npn-type bipolar junction transistor is connected to the input terminal of the transistor. The emitter end of the first npn-type bipolar junction transistor is connected to the base end of the second npn-type bipolar junction transistor, and the collector end of the first npn-type bipolar junction transistor is connected to the Second npn-type bipolar junction And connected to the collector terminal of the transistor is configured first end of the transistor, the emitter terminal of the npn bipolar junction transistor of the second is the second end of the transistor (corresponding to claim 3).
さらに上記目的を達成するために、本発明に係る他の発明のソフト・スタート回路は、
出力端が第1の電圧に接続されている電流源と、
入力端が該電流源の入力端に接続され、そして共通ソース端が第2の電圧に接続されている第1の電流鏡と、
ソース端が該第2の電圧に接続され、ゲート端が該第1の電流鏡の共通ゲート端に接続されている第1のモス電界効果トランジスタ(MOSFET)と、
ドレーン端が該第1の電流鏡の出力端に接続され、そしてソース端が該第1の電圧に接続されている第2のモス電界効果トランジスタと、
一端が該第1の電流鏡の出力端及び該第2のモス電界効果トランジスタのドレーン端に接続され、そしてその他端が該第2のモス電界効果トランジスタのゲート端に接続されているキャパシタと、
入力端が該第1のモス電界効果トランジスタのドレーン端に接続され、その共通ソース端は該第1の電圧に接続され、その出力端は該キャパシタの他端及び該第2のトランジスタのゲート端に接続されている第2の電流鏡とを備え、その中
該第1の電流鏡、該第1のモス電界効果トランジスタ、該第2の電流鏡及び該第2のモス電界効果トランジスタと該キャパシタとのカップリングにより該ソフト・スター回路より生じたソフト・スタート電圧と時間とのレシオ値が低下することで、該キャパシタの等価容量値を増加させ、これにより該ソフト・スタート回路が比較的小さい容量値のキャパシタで製作され得ることを特徴とする(請求項4に対応)。
To further achieve the above object, a soft start circuit according to another aspect of the present invention includes:
A current source having an output connected to the first voltage;
A first current mirror having an input connected to the input of the current source and a common source connected to a second voltage;
A first MOS field-effect transistor (MOSFET) having a source connected to the second voltage and a gate connected to a common gate of the first current mirror;
A second MOS field effect transistor having a drain end connected to the output end of the first current mirror and a source end connected to the first voltage;
A capacitor having one end connected to the output end of the first current mirror and the drain end of the second MOS field effect transistor, and the other end connected to the gate end of the second MOS field effect transistor;
An input terminal is connected to a drain terminal of the first MOS field effect transistor, a common source terminal is connected to the first voltage, and an output terminal is the other terminal of the capacitor and a gate terminal of the second transistor. A second current mirror connected to the first current mirror, the first MOS field effect transistor, the second current mirror, the second MOS field effect transistor, and the capacitor. The ratio between the soft start voltage and time generated by the soft star circuit is reduced by the coupling with the soft start circuit, thereby increasing the equivalent capacitance value of the capacitor, thereby making the soft start circuit relatively small. It can be manufactured with a capacitor having a capacitance value (corresponding to claim 4).
上記本発明の他の発明のソフト・スタート回路において、
該第1の電圧は前記第2の電圧よりも小さいものであり、
該第1の電流鏡は2個同一の第1のP型モス電界効果トランジスタによりカップリングされてなるものであり、
該第1のモス電界効果トランジスタはP型モス電界効果トランジスタであり、そしてそのチャネルのアスペクト・レシオは第1のP型モス電界トランジスタのチャネルのアスペクト・レシオよりも小さいものとする(請求項5に対応)。
In the soft start circuit according to another embodiment of the present invention,
The first voltage is lower than the second voltage;
The first current mirror is coupled by two identical first P-type MOS field effect transistors;
The first MOS field effect transistor is a P-type MOS field effect transistor, and the aspect ratio of its channel is smaller than the channel aspect ratio of the first P-type MOS field transistor. Corresponding to).
また上記本発明の他の発明のソフト・スタート回路において、
該第2のモス電界効果トランジスタはN型モス電界効果トランジスタであり、
該第2の電流鏡は第1のN型モス電界効果トランジスタ及び第2のN型モス電界効果トランジスタによりカップリングされてなるものであり、
該第1のN型モス電界効果トランジスタのドレーンは第2の電流鏡の入力端であり、そして該第2のN型モス電界効果トランジスタのドレーンは該第2の電流鏡の出力端であり、
該第1のN型モス電界効果トランジスタのチャネルのアスペクト・レシオは該第2のN型モス電界効果トランジスタのチャネルのアスペクト・レシオよりも大きいものとする(請求項6に対応)。
Further, in the soft start circuit of the other invention of the present invention,
The second Moss field effect transistor is an N-type Moss field effect transistor;
The second current mirror is coupled by a first N-type MOS field-effect transistor and a second N-type MOS field-effect transistor;
The drain of the first N-type MOS field effect transistor is the input of a second current mirror, and the drain of the second N-type MOS field effect transistor is the output of the second current mirror;
The aspect ratio of the channel of the first N-type MOS field-effect transistor is larger than the aspect ratio of the channel of the second N-type MOS field-effect transistor (corresponding to claim 6).
さらにまた上記目的を達成するために本発明にかかる他の発明のソフト・スタート回路は、
出力端が第1の電圧に接続されている電流源と、
入力端が電流源の入力端に接続され、そして共通ソース端が第2の電圧に接続されている第1の電流鏡と、
ソース端が該第2の電圧に接続され、ゲート端が該第1の電流鏡の共通ゲート端に接続されている第1のモス電界効果トランジスタと、
ドレーン端が該第1のモス電界効果トランジスタのドレーン端に接続され、そしてソース端が該第1の電圧に接続されている第2のモス電界効果トランジスタと、
一端が該第1のモス電界効果トランジスタのドレーン端及び該第2のモス電界効果トランジスタのドレーン端に接続され、他端が該第2のモス電界効果トランジスタのゲート端に接続されているキャパシタと、
入力端が該第1の電流鏡の出力端に接続され、共通ソース端が該第1の電圧に接続され、そして出力端が該キャパシタの他端及び該第2のモス電界効果トランジスタのゲート端に接続されている第2の電流鏡とを備え、その中
該第1の電流鏡、該第1のモス電界効果トランジスタ、該第2の電流鏡及び該第2のモス電界効果トランジスタと該キャパシタとのカップリングにより、該ソフト・スタート回路より生じたソフト・スタート電圧と時間とのレシオ値が低下することで、該キャパシタの等価容量値を増加させ、これにより該ソフト・スタート回路が比較的小さい容量値のキャパシタで製作され得ることを特徴とする(請求項7に対応)。
Still another object of the present invention is to provide a soft start circuit comprising:
A current source having an output connected to the first voltage;
A first current mirror having an input connected to the input of the current source and a common source connected to the second voltage;
A first MOS field-effect transistor having a source terminal connected to the second voltage and a gate terminal connected to a common gate terminal of the first current mirror;
A second MOS field effect transistor having a drain end connected to the drain end of the first MOS field effect transistor and a source end connected to the first voltage;
A capacitor having one end connected to the drain end of the first MOS field effect transistor and the drain end of the second MOS field effect transistor, and the other end connected to the gate end of the second MOS field effect transistor; ,
An input is connected to the output of the first current mirror, a common source is connected to the first voltage, and an output is the other end of the capacitor and the gate of the second MOS field effect transistor. A second current mirror connected to the first current mirror, the first MOS field effect transistor, the second current mirror, the second MOS field effect transistor, and the capacitor. The ratio between the soft start voltage and the time generated by the soft start circuit decreases due to the coupling with the soft start circuit, thereby increasing the equivalent capacitance value of the capacitor. It can be manufactured with a capacitor having a small capacitance value (corresponding to claim 7).
本発明における他の発明のソフト・スタート回路において、
該第1の電流鏡は第1のP型モス電界効果トランジスタ及び第2のP型モス電界効果トランジスタによりカップリングされてなり、
該第1のP型モス電界効果トランジスタのドレーンは該第1の電流鏡の入力端であり、該第2のP型モス電界効果トランジスタのドレーンは該第1の電流鏡の出力端であり、
該第1のP型モス電界効果トランジスタのチャネルのアスペクト・レシオは該第2のP型モス電界効果トランジスタのチャネルのアスペクト・レシオより大きいものとし、
該第1のモス電界効果トランジスタは、P型モス電界効果トランジスタであり、
該第2のモス電界効果トランジスタはN型モス電界効果トランジスタであり、
該第2の電流鏡は第1のN型モス電界効果トランジスタ及び第2のN型モス電界効果トランジスタによりカップリングされてなり、
該第1のN型モス電界効果トランジスタのドレーンは該第2の電流鏡の入力端であり、そして該第2のN型モス電界効果トランジスタのドレーンは該第2の電流鏡の出力端であり、
該第1のN型モス電界効果トランジスタのチャネルのアスペクト・シレオは該第2のN型モス電界効果トランジスタのチャネルのアスペクト・レシオより大きいものとする(請求項8に対応)。
In a soft start circuit according to another embodiment of the present invention,
The first current mirror is coupled by a first P-type MOS field-effect transistor and a second P-type MOS field-effect transistor;
A drain of the first P-type MOS field effect transistor is an input of the first current mirror, a drain of the second P-type MOS field effect transistor is an output of the first current mirror,
The aspect ratio of the channel of the first P-type MOS field-effect transistor is greater than the aspect ratio of the channel of the second P-type MOS field-effect transistor;
The first Moss field effect transistor is a P-type Moss field effect transistor;
The second Moss field effect transistor is an N-type Moss field effect transistor;
The second current mirror is coupled by a first N-type MOS field effect transistor and a second N-type MOS field effect transistor;
The drain of the first N-type MOS field effect transistor is the input of the second current mirror, and the drain of the second N-type MOS field effect transistor is the output of the second current mirror. ,
The aspect ratio of the channel of the first N-type MOS field-effect transistor is larger than the aspect ratio of the channel of the second N-type MOS field-effect transistor.
本発明は添付の図面を参照しながら最良な実施の形態を説明することにより、一歩進んで理解され得る。 The invention can be understood one step further by describing the best mode with reference to the accompanying drawings.
図2は本発明の第1の実施の形態のソフト・スタート回路の見取図である。この図に示すように、ソフト・スタート回路20は電流源21と、電流鏡22と、キャパシタ23と、npn型双極ジャンクション・トランジスタ(BJT)24とをカップリングしてなるものである。その中、電流鏡22は2個の同一P型モス電界効果トランジスタ221及び222によりカップリングされてなり、かつP型モス電界効果トランジスタ221及び222のゲート端は互いに接続し、ソース端は共に高電圧25に接続されている。そしてP型モス電界効果トランジスタ221のドレーン端は電流鏡22の入力端を形成し、P型モス電界トランジスタ222のドレーン端は電流鏡22の出力端を形成している。
FIG. 2 is a sketch of the soft start circuit according to the first embodiment of the present invention. As shown in the figure, the
また別に、電流鏡22の入力端は電流源21の入力端に接続され、電流鏡22の出力端はキャパシタ23の一端及びnpn型双極ジャンクション・トランジスタ24のコレクタに接続され、そしてキャパシタ23の他端はnpn型双極ジャンクション・トランジスタ24のベース端に接続され、電流源21の出力端及びnpn型双極ジャンクション・トランジスタ24のエミッタ端は共に低電圧26に接続されている。
Alternatively, the input end of the
ここで、図2に見るように、電流源21より発生した定電流(その大きさをI′とする)は電流鏡22を経由して映射されるので、npn型双極ジャンクション・トランジスタ24のエミッタ端より流れ出る電流の大きさもI′である。npn型双極ジャンクション・トランジスタの素子特性により、npn双極ジャンクション・トランジスタ24のベース端に流れ込んだ電流とnpn双極ジャンクション・トランジスタ24のコレクタ端に流れ込んだ電流とnpn型双極ジャンクション・トランジスタ24のエミッタ端を流れ出る電流との間には一比例関係1:b:(b+1)が存在するので、キャパシタ23を流れる電流(即ち、npn型双極ジャンクション・トランジスタのベース端に流れ込む電流)の大きさはI′/(b+1)であり、bが十分大きい場合(現代のnpn型双極ジャンクション・トランジスタでは100ないし200の間)、キャパシタ23を流れる電流の大きさをI′/bと見なすことができる。このI′/bを公式
V(ソフト・スタート)/T=I/Cの電流Iに代入すれば、
V(ソフト・スタート)/T=(I′/b)/Cとなり、
V(ソフト・スタート)/T=I′/(bC)を得ることが出来る。
Here, as shown in FIG. 2, the constant current (the magnitude is I ') generated from the
V (soft start) / T = (I '/ b) / C,
V (soft start) / T = I '/ (bC) can be obtained.
V/T=I′(bC)と見なすこともできる。
これから分かるように、ソフト・スタート電圧Vが固定の状況下で、比較的小さいV/T比を得たい場合、もし本発明に記載のソフト・スタート回路を利用すれば、キャパシタ23の等価容量値をb倍増幅できることにより、吾人に比較的小さい容量値のキャパシタを利用させ、ソフト・スタート電圧と時間との比(V(ソフト・スタート)/I)が十分に小さいソフト・スタート回路を製作することができる。
It can also be considered that V / T = I '(bC).
As can be seen, when it is desired to obtain a relatively small V / T ratio under a condition where the soft start voltage V is fixed, if the soft start circuit according to the present invention is used, the equivalent capacitance value of the
図3は本発明に係る第2の好適な実施の形態のソフト・スタート回路を示す回路見取図である。この図に示すように、ソフト・スタート回路30は、電流源31と、キャパシタ33と、ダリントン・トランジスタ34とをカップリングしてなるものである。その中、電流鏡32は2個の同一のP型モス電界効果トランジスタによりカップリングされてなり、そしてP型モス電界効果トランジスタ321及び322のゲート端は互に接続し、ソース端は共に高電圧35に接続され、そしてP型モス電界効果トランジスタ321のドレーン端は電流鏡32の入力端を形成し、P型モス電界効果トランジスタ322のドレーン端は電流鏡32の出力端を形成する。
FIG. 3 is a circuit diagram showing a soft start circuit according to a second preferred embodiment of the present invention. As shown in the figure, the
また、ダリントン・トランジスタ34は2個同一のnpn型双極ジャンクション・トランジスタ341及び342によりカップリングされてなり、その中、npn型双極ジャンクション・トランジスタ341のベース端はダリントン・トランジスタ34の入力端であり、npn型双極ジャンクション・トランジスタ341及び342のコレクタ端は相互接した後電流鏡32の出力端に接続され、npn型双極ジャンクション・トランジスタ341のエミッタ端はnpn型双極ジャンクション・トランジスタ342のベース端に接続され、そしてnpn型双極ジャンクション・トランジスタ342のエミッタ端は低電圧36に接続されている。
The
さらには、電流鏡32は電流源31の入力端に接続され、電流鏡32の出力端はキャパシタ33の一端及びnpn型双極ジャンクション・トランジスタ341及び342の共通コレクタ端に接続され、そしてキャパシタの他端はダリントン・トランジスタ34の入力端に接続されており、トランジスタ342のエミッタは低電圧36に接続されている。
Further, the
ここで図3に見るように、電流源31より発生した定電流(その大きさをI″とする)は電流鏡32を経由して映射されるので、npn型双極ジャンクション・トランジスタ342のエミッタ端より流れ出る電流の大きさもI″である。ダリントン・トランジスタの素子特性(npn型双極ジャンクション・トランジスタ341のコレクタ端及びベース端のレシオ値をbとし、そしてnpn型双極ジャンクション・トランジスタ342も同様)により、npn双極ジャンクション・トランジスタ341のベース端に流れ込む電流とnpn型双極ジャンクション・トランジスタ342のエミッタ端を流れ出る電流との間には一比例関係1:(b+1)2が存在するので、キャパシタ33を流れる電流(即ち、npn型双極ジャンクション・トランジスタ341のベース端に流れ込む電流)の大きさはI″/(b+1)2であり、bが十分大きな場合(現代のnpn型双極ジャンクション・トランジスタでは100ないし200の間にある)、キャパシタ33を流れる電流の大きさをI″/b2とすることが出来る。このI″/b2値を公式
V(ソフト・スタート)/T=I/Cの電流Iに代入すれば
V(ソフト・スタート)/T=(I″/b2)/Cを得ることが出来、
又、V(ソフト・スタート)/T=I″/(b2C)と見なすことが出来る。
Here, as shown in FIG. 3, the constant current generated by the current source 31 (the magnitude is I ″) is projected via the
Also, it can be considered that V (soft start) / T = I ″ / (b2C).
これから分るように、ソフト・スタート電圧Vが固定の状況下で比較的小さいV/T比を得たい場合、もし本発明に記載のソフト・スタート回路を利用すれば、キャパシタ33の等価容量値をb倍増幅できることにより、吾人に比較的小さい容量値のキャパシタを利用させ、ソフト・スタート電圧と時間との比(V(ソフト・スタート)/I)が十分に小さいソフト・スタート回路を製作することができる。
As can be seen, if it is desired to obtain a relatively small V / T ratio under a condition where the soft start voltage V is fixed, if the soft start circuit according to the present invention is used, the equivalent capacitance value of the
図4は本発明に係る第3の好適な実施形態のソフト・スタート回路を示す回路見取図である。本実施形態の第1及び第2の好適な実施の形態と異なる所は、第3の実施の形態が相補型モス(complementary MOS;CMOS)製造プロセスの回路設計にある。図4に示すように、該ソフト・スタート回路40は電流源41と、3P型モス電界効果トランジスタ(42,43,44)と、3N型モス電界効果トランジスタ(45,46,47)と、キャパシタ48とによりカップリングされてなるものである。その中、P型モス電界効果トランジスタ42及び44のドレーン、ソース端間のチャネルのアスペクト・レシオは互いに同一であるが、いずれもP型モス電界効果トランジスタ43のチャネルのアスペクト・レシオの倍数(n倍とする)、そしてN型モス電界効果トランジスタ45のチャネルのアスペクト・レシオはN型モス電界効果トランジスタ46の倍数(m倍とする)である。
FIG. 4 is a circuit diagram showing a soft start circuit according to a third preferred embodiment of the present invention. The third embodiment differs from the first and second preferred embodiments in the circuit design of a complementary MOS (CMOS) manufacturing process in the third embodiment. As shown in FIG. 4, the
ここで図4で見るように、P型モス電界効果トランジスタ42,43及び44のソース端はいずれも高電圧491に接続され、そして三者のゲート端は相互に連接していると共に、P型モス電界効果トランジスタ42のドレーンに共通的にショートする。なお、P型モス電界効果トランジスタ42のドレーン端と電流源41の入力端とが互いに接続し、電流源41の出力端は低電圧492に接続している。したがって、P型モス電界効果トランジスタ42及び43は共に一個の電流映射倍率がI/nの電流鏡を組成し、そしてP型モス電界効果トランジスタ42及び44も共に一個の電流映射倍率が1の電流鏡を組成する。
As seen in FIG. 4, the source terminals of the P-type MOS
なお、N型モス電界効果トランジスタ45はゲート、ドレーン端のショート方式でP型モス電界効果トランジスタ43のトレーン端と互いに接続し、そして、N型モス電界効果トランジスタ45は共通ゲート端の方式でN型モス電界効果トランジスタ46と、電流映射倍率が1/mの電流鏡を組成する。共通ソース端は低電圧492と互に接続する。
The N-type MOS field-
最後、N型モス電界効果トランジスタ47のドレーン端及びキャパシタ48の一端はP型モス電界効果トランジスタ44のドレーン端に接続され、N型モス電界効果トランジスタ47のゲート端及びキャパシタの他端はショート後共にN型モス電界効果トランジスタ46のドレーン端に接続される。N型モス電界効果トランジスタ47のソース端も又低電圧492と互に接続する。
Finally, the drain end of the N-type MOS
ここで図4に見るように、電流源41より発生した定電流(その大きさをI’’’とする)はP型モス電界効果トランジスタ42及び44により組成された電流鏡を経由して映射されるので、P型モス電界効果トランジスタのドレーンから流れ出る電流の大きさもI’’’である。なお、P型モス電界効果トランジスタ42及び43により組成された電流鏡を経由して映射されることにより、P型モス電界効果トランジスタから流れ出す電流の大きさをI’’’/nにさせ、この電流が再度N型モス電界効果トランジスタ45及び46により共同して組成された電流鏡を経由して映射されることにより、N型モス電界効果トランジスタ46のドレーン端に流れ込む電流の大きさをI’’’/(mn)に変えさせる。流れ込んだN型モス電界効果トランジスタ47のドレーン端の電流とI’’’/(mn)との比が極めて小さいので、キャパシタ48に流れ込む電流の大きさをI’’’/(mn)としてもよい。
Here, as shown in FIG. 4, the constant current (the magnitude is I ′ ″) generated from the
(1)P型モス電界効果トランジスタ44のドレーンより流れ出る電流の大きさはI’’’であり、そして(2)キャパシタ48を流れる電流の大きさはI’’’/(mn)と見なせるので、m及びnが十分に大きい場合(現代のモス電界効果トランジスタでは25以上)、キャパシタ48を流れる電流値I’’’/(mn)を公式
V(ソフト・スタート)/T=I/Cの電流Iに代入すれば、
V(ソフト・スタート)/T=(I’’’/mn)/Cとなり、
また、V(ソフト・スタート)/T=I’’’(mnC)と見なすことも出来る。
(1) The magnitude of the current flowing out of the drain of the P-type MOS field effect transistor 44 is I ′ ″, and (2) the magnitude of the current flowing through the
V (soft start) / T = (I "'/ mn) / C,
Further, it can be regarded that V (soft start) / T = I ″ ′ (mnC).
これから分かるように、ソフト・スタート電圧が固定の状況下で、比較的小さいV/T比を得たい場合、もし本発明に記載のソフト・スタート回路を利用すれば、キャパシタ48の等価容量値をmn倍増幅できることにより、吾人に極めて小さい容量値を有するキャパシタを利用させ、ソフト・スタート電圧と時間との比(V(ソフト・スタート)/T)が十分に小さいソフト・スタート回路を製作することができる。
As can be seen, when it is desired to obtain a relatively small V / T ratio under a condition where the soft start voltage is fixed, if the soft start circuit according to the present invention is used, the equivalent capacitance of the
上記3種の好適な実施の形態から分かるように、本発明に記載のソフト・スタート回路の配置方式は確かに大キャパシタの有効値を増幅できることにより、吾人がソフト・スタート回路を製作する場合に比較的小さい容量値(即ち比較的小さい体積)のキャパシタで比較的小さいソフト・スタート電圧と時間との比に達することが出来る。つまり、緩慢にロードを通過した電流の増加速率を制御し、系統がスタート時により安全に作用するように達することが出来る。特に第3の好適な実施の形態のソフト・スタート回路はCMOSの製造プロセスを回路の実施の環境とし、集積回路の製造プロセス・サイズの要求に応じて製作されたキャパシタと組めるようにして、有効容量値をソフト・スタート回路の保護機能が発揮するに足る大きさにしたので、効果的に集積回路の製造プロセス中に整合でき、全く集積回路が日増にコンパクト化して行く世界潮流に符合することが出来る。したがって、本発明は確実に従来のソフト・スタート回路の技術的欠陥を解決でき、ひいては本発明の目的を達成することが出来る。 As can be seen from the above three preferred embodiments, the arrangement of the soft start circuit according to the present invention is capable of amplifying the effective value of the large capacitor. Relatively low soft start voltage to time ratios can be reached with relatively low capacitance (ie, relatively low volume) capacitors. In other words, it is possible to control the rate of increase of the current passing slowly through the load, so that the system can operate more safely at the start. In particular, the soft start circuit according to the third preferred embodiment makes it possible to use a CMOS manufacturing process as an environment for implementing the circuit and combine it with a capacitor manufactured according to the requirements of the manufacturing process size of the integrated circuit. Capacitance value is large enough to provide the protection function of the soft start circuit, so that it can be effectively matched during the integrated circuit manufacturing process, which is in line with the world trend in which integrated circuits are becoming ever more compact. I can do it. Therefore, the present invention can surely solve the technical deficiencies of the conventional soft start circuit, and can achieve the object of the present invention.
上記実施の形態は本発明の技術的手段をより具体的に説明するもので、当然本発明の技術的思想はこれに限定されず、添付のクレームの範囲を逸脱しない限り、当業者による単純な設計変更、付加、修飾、置換等はいずれも本発明の技術的範囲に属する。 The above-described embodiment describes the technical means of the present invention more specifically. Naturally, the technical idea of the present invention is not limited to this, and a simple one by a person skilled in the art may be used without departing from the scope of the appended claims. Design changes, additions, modifications, substitutions, etc. all belong to the technical scope of the present invention.
10,20,30,40…ソフト・スタート回路 11,21,31,41…電流源 22,32…電流鏡 12,23,33,48…キャパシタ 24,341,342…npn型双極ジャンクション・トランジスタ 221,222,321,322,42,43,44…P型モス電界効果トランジスタ 25,35,491…高電圧 26,36,492…低電圧 34…ダリントン・トランジスタ 45,46,47…N型モス電界効果トランジスタ
10, 20, 30, 40 ...
Claims (8)
第1端が前記第1の電流源の出力端に接続され、そして第2端が第2の電圧に接続されたトランジスタと、
一端が前記第1の電流源の出力端に接続され、他端が前記トランジスタの入力端に接続されたキャパシタと、
を備えてなるソフト・スタート回路であって、
前記トランジスタと前記キャパシタとがカップリングして、前記ソフト・スタート回路より発生したソフト・スタート電圧と時間とのレシオ値を低下することにより、該キャパシタの等価容量値を増加することで、該ソフト・スタート回路が比較的小さい容量値のキャパシタで製作される、
ことを特徴とするソフト・スタート回路。 A first current source having an input connected to the first voltage;
A transistor having a first end connected to the output end of the first current source, and a second end connected to a second voltage;
A capacitor having one end connected to the output end of the first current source and the other end connected to the input end of the transistor;
A soft start circuit comprising:
The transistor and the capacitor are coupled, and the ratio of the soft start voltage generated by the soft start circuit to time is reduced, thereby increasing the equivalent capacitance of the capacitor. The start circuit is made of a capacitor having a relatively small capacitance value;
A soft start circuit characterized by:
この電流鏡は2個同一のP型モス電界効果トランジスタによりカップリングされてなり、
前記電流鏡の入力端は第2の電流源の入力端に接続され、該電流鏡の出力端は前記トランジスタの前記第1端及び前記キャパシタの一端に接続され、該電流鏡の共通ソース端は前記第1の電圧に接続され、及び前記第2の電流源の出力端は前記第2の電圧に接続されてなる、
請求項1記載のソフト・スタート回路。 The first current source is a current mirror;
This current mirror is coupled by two identical P-type MOS field effect transistors,
The input end of the current mirror is connected to the input end of a second current source, the output end of the current mirror is connected to the first end of the transistor and one end of the capacitor, and the common source end of the current mirror is Connected to the first voltage, and an output end of the second current source connected to the second voltage;
The soft start circuit according to claim 1.
前記トランジスタはnpn型双極ジャンクション・トランジスタであり、
前記トランジスタの前記第1端はコレクタ端、前記トランジスタの前記第2端はエミッタ端、前記トランジスタの制御端はベース端であり、及び/又は
前記トランジスタはダリントン・トランジスタであり、その中
前記ダリントン・トランジスタは第1のnpn型双極ジャンクション・トランジスタ及び第2のnpn型双極ジャンクション・トランジスタをカップリングしてなるものであり、そして該第1のnpn型双極ジャンクション・トランジスタのベース端は該トランジスタの入力端であり、該第1のnpn型双極ジャンクション・トランジスタのエミッタ端は該第2のnpn型双極ジャンクション・トランジスタのベース端に接続され、該第1のnpn型双極ジャンクション・トランジスタのコレクタ端は該第2のnpn型双極ジャンクション・トランジスタのコレクタ端に接続して該トランジスタの第1端が構成され、該第2のnpn型双極ジャンクション・トランジスタのエミッタ端は該トランジスタの第2端である、
請求項1記載のソース・スタート回路。 The first voltage is set higher than the second voltage,
The transistor is an npn-type bipolar junction transistor;
The first end of the transistor is a collector end, the second end of the transistor is an emitter end, the control end of the transistor is a base end, and / or the transistor is a Darlington transistor; The transistor is a coupling of a first npn-type bipolar junction transistor and a second npn-type bipolar junction transistor, and the base end of the first npn-type bipolar junction transistor is connected to the input terminal of the transistor. The emitter end of the first npn-type bipolar junction transistor is connected to the base end of the second npn-type bipolar junction transistor, and the collector end of the first npn-type bipolar junction transistor is connected to the collector end of the first npn-type bipolar junction transistor. Second npn-type bipolar diode And connected to the collector terminal of Nkushon transistor configured first end of the transistor, the emitter terminal of the npn bipolar junction transistor of the second is the second end of the transistor,
The source start circuit according to claim 1.
入力端が前記電流源の入力端に接続され、そして共通ソース端が第2の電圧に接続されている第1の電流鏡と
ソース端が前記第2の電圧に接続され、ゲート端が前記第1の電流鏡の共通ゲート端に接続されている第1のモス電界効果トランジスタと、
ドレーン端が前記第1の電流鏡の出力端に接続され、そしてソース端が前記第1の電圧に接続されている第2のモス電界効果トランジスタと、
一端が前記第1の電流鏡の出力端及び前記第2のモス電界効果トランジスタのドレーン端に接続され、そしてその他端が前記第2のモス電界効果トランジスタのゲート端に接続されているキャパシタと、
入力端が前記第1のモス電界効果トランジスタのドレーン端に接続され、その共通ソース端は前記第1の電圧に接続され、その出力端は前記キャパシタの他端及び前記第2のトランジスタのゲート端に接続されている第2の電流鏡とを備え、その中
前記第1の電流鏡、前記第1のモス電界効果トランジスタ、前記第2の電流鏡及び前記モス電界効果トランジスタと前記キャパシタとのカップリングにより前記ソフト・スター回路より生じたソフト・スタート電圧と時間とのレシオ値が低下することで、前記キャパシタの等価容量値を増加させ、これにより前記ソフト・スタート回路及び比較的小さい容量値のキャパシタで製作され得る、
ことを特徴とするソフト・スタート回路。 A current source having an output connected to the first voltage;
A first current mirror having an input connected to the input of the current source, a common source connected to a second voltage, a source connected to the second voltage, and a gate connected to the second voltage. A first MOS field-effect transistor connected to a common gate end of one current mirror;
A second MOS field effect transistor having a drain end connected to the output end of the first current mirror and a source end connected to the first voltage;
A capacitor having one end connected to the output end of the first current mirror and the drain end of the second MOS field effect transistor, and the other end connected to the gate end of the second MOS field effect transistor;
An input terminal is connected to a drain terminal of the first MOS field effect transistor, a common source terminal thereof is connected to the first voltage, and an output terminal thereof is the other terminal of the capacitor and a gate terminal of the second transistor. A second current mirror connected to the first current mirror, the first MOS field effect transistor, the second current mirror, and a cup between the MOS field effect transistor and the capacitor. The ring reduces the soft start voltage and time ratio generated by the soft star circuit, thereby increasing the equivalent capacitance of the capacitor, thereby increasing the soft start circuit and relatively small capacitance. Can be made with capacitors,
A soft start circuit characterized by:
前記第1の電流鏡は2個同一の第1のモス電界効果トランジスタによりカップリングされてなるものであり、
前記第1のモス電界効果トランジスタはP型モス電界効果トランジスタであり、そしてそのチャネルのアスペクト・レシオは該第1のP型モス電界トランジスタのチャネルのアスペクト・レシオよりも小さいものとする、
請求項4記載のソフト・スタート回路。 The first voltage is lower than the second voltage;
The first current mirror is coupled by two identical first MOS field effect transistors;
The first MOS field-effect transistor is a P-type MOS field-effect transistor, and the aspect ratio of the channel is smaller than the aspect ratio of the channel of the first P-type MOS field effect transistor;
The soft start circuit according to claim 4.
前記第2の電流鏡は前記第1のN型モス電界効果トランジスタ及び前記第2のN型モス電界効果トランジスタによりカップリングされてなるものであり、
前記第1のN型モス電界効果トランジスタのドレーンは前記第2の電流鏡の入力端であり、そして前記第2のN型モス電界効果トランジスタのドレーンは該第2の電流鏡の出力端であり、
前記第1のN型モス電界効果トランジスタのチャネルのアスペクト・レシオは前記第2のN型モス電界効果トランジスタのチャネルのアスペクト・レシオよりも大きいものとする、
請求項4に記載のソフト・スタート回路。 The second MOS field-effect transistor is an N-type MOS field-effect transistor;
The second current mirror is coupled by the first N-type MOS field-effect transistor and the second N-type MOS field-effect transistor;
The drain of the first N-type MOS field-effect transistor is the input of the second current mirror, and the drain of the second N-type MOS field-effect transistor is the output of the second current mirror. ,
The aspect ratio of the channel of the first N-type MOS field-effect transistor is larger than the aspect ratio of the channel of the second N-type MOS field-effect transistor.
The soft start circuit according to claim 4.
入力端が電流源の入力端に接続され、そして共通ソース端が第2の電圧に接続されている第1の電流鏡と、
ソース端が前記第2の電圧に接続され、ゲート端が前記第1の電流鏡の共通ゲート端に接続されている第1のモス電界効果トランジスタと、
ドレーン端が前記第1のモス電界効果トランジスタのドレーン端に接続され、そしてソース端が前記第1の電圧に接続されている第2のモス電界効果トランジスタと、
一端が前記第1のモス電界効果トランジスタのドレーン端及び前記第2のモス電界効果トランジスタのドレーン端に接続され、他端が前記第2のモス電界効果トランジスタのゲート端に接続されているキャパシタと、
入力端が前記第1の電流鏡の出力端に接続され、共通ソース端が前記第1の電圧に接続され、そして出力端が前記キャパシタの他端及び前記第2のモス電界効果トランジスタのゲート端に接続されている第2の電流鏡と、
を備え、その中
前記第1の電流鏡、前記第1のモス電界効果トランジスタ、前記第2の電流鏡及び前記第2のモス電界効果トランジスタと前記キャパシタとのカップリングにより、前記ソフト・スタート回路より生じたソフト・スタート電圧と時間とのレシオ値が低下することで、該キャパシタの等価容量値を増加させ、これにより該ソフト・スタート回路が比較的小さい容量値のキャパシタで製作され得る、
ことを特徴とするソフト・スタート回路。 A current source having an output connected to the first voltage;
A first current mirror having an input connected to the input of the current source and a common source connected to the second voltage;
A first MOS field effect transistor having a source terminal connected to the second voltage and a gate terminal connected to a common gate terminal of the first current mirror;
A second MOS field effect transistor having a drain end connected to a drain end of the first MOS field effect transistor and a source end connected to the first voltage;
A capacitor having one end connected to the drain end of the first MOS field effect transistor and the drain end of the second MOS field effect transistor, and the other end connected to the gate end of the second MOS field effect transistor; ,
An input is connected to the output of the first current mirror, a common source is connected to the first voltage, and an output is the other end of the capacitor and the gate of the second MOS field effect transistor. A second current mirror connected to
Wherein the first current mirror, the first MOS field effect transistor, the second current mirror, and the coupling between the second MOS field effect transistor and the capacitor provide the soft start circuit. The resulting lower ratio of soft start voltage to time reduces the equivalent capacitance of the capacitor, so that the soft start circuit can be made with a capacitor of relatively small capacitance.
A soft start circuit characterized by:
前記第1のP型モス電界効果トランジスタのドレーンは前記第1の電流鏡の入力端であり、そして前記第2のP型モス電界効果トランジスタのドレーンは前記第1の電流鏡の出力端であり、
前記第1のP型モス電界効果トランジスタのチャネルのアスペクト・レシオは前記第2のP型モス電界効果トランジスタのチャネルのアスペクト・レシオより大きいものとし、
前記第1のモス電界効果トランジスタは、P型モス電界効果トランジスタであり、
前記第2のモス電界効果トランジスタはN型モス電界効果トランジスタであり、
前記第2の電流鏡は第1のN型モス電界効果トランジスタ及び第2のN型モス電界効果トランジスタによりカップリングされてなるものであり、
前記第1のN型モス電界効果トランジスタのドレーンは前記第2の電流鏡の入力端であり、そして前記第2のN型モス電界効果トランジスタのドレーンは該第2の電流鏡の出力端であり、
前記第1のN型モス電界効果トランジスタのチャネルのアスペクト・シレオは前記第2のN型モス電界効果トランジスタのチャネルのアスペクト・レシオより大きいものとする、
請求項7記載のソフト・スタート回路。 The first current mirror is coupled by a first P-type MOS field-effect transistor and a second P-type MOS field-effect transistor;
The drain of the first P-type MOS field effect transistor is an input of the first current mirror, and the drain of the second P-type MOS field effect transistor is an output of the first current mirror. ,
An aspect ratio of a channel of the first P-type MOS field-effect transistor is larger than an aspect ratio of a channel of the second P-type MOS field-effect transistor;
The first Moss field effect transistor is a P-type Moss field effect transistor;
The second MOS field-effect transistor is an N-type MOS field-effect transistor;
The second current mirror is coupled by a first N-type MOS field-effect transistor and a second N-type MOS field-effect transistor;
The drain of the first N-type MOS field-effect transistor is the input of the second current mirror, and the drain of the second N-type MOS field-effect transistor is the output of the second current mirror. ,
The aspect ratio of the channel of the first N-type MOS field-effect transistor is larger than the aspect ratio of the channel of the second N-type MOS field-effect transistor.
The soft start circuit according to claim 7.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW92109518A TW589790B (en) | 2003-04-23 | 2003-04-23 | Soft start circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004326739A true JP2004326739A (en) | 2004-11-18 |
Family
ID=33509788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004074058A Pending JP2004326739A (en) | 2003-04-23 | 2004-03-16 | Soft start circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004326739A (en) |
TW (1) | TW589790B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114661081A (en) * | 2020-12-22 | 2022-06-24 | 深圳英集芯科技股份有限公司 | Power supply soft start control circuit, control chip and control device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101167236B (en) * | 2005-07-15 | 2010-08-25 | 半导体元件工业有限责任公司 | Power supply controller and its method |
US7208927B1 (en) * | 2005-12-09 | 2007-04-24 | Monolithic Power Systems, Inc. | Soft start system and method for switching regulator |
TWI384343B (en) * | 2008-09-17 | 2013-02-01 | Green Solution Tech Co Ltd | Soft-start circuit |
CN101727124B (en) * | 2008-10-22 | 2012-07-04 | 登丰微电子股份有限公司 | Soft start circuit |
CN112019011A (en) * | 2019-05-31 | 2020-12-01 | 群光电能科技股份有限公司 | Soft start control circuit |
-
2003
- 2003-04-23 TW TW92109518A patent/TW589790B/en not_active IP Right Cessation
-
2004
- 2004-03-16 JP JP2004074058A patent/JP2004326739A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114661081A (en) * | 2020-12-22 | 2022-06-24 | 深圳英集芯科技股份有限公司 | Power supply soft start control circuit, control chip and control device |
CN114661081B (en) * | 2020-12-22 | 2024-05-03 | 深圳英集芯科技股份有限公司 | Power supply soft start control circuit, control chip and control device |
Also Published As
Publication number | Publication date |
---|---|
TW200423540A (en) | 2004-11-01 |
TW589790B (en) | 2004-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63208324A (en) | Semiconductor integrated circuit device | |
JP2004326739A (en) | Soft start circuit | |
US7485931B2 (en) | Semiconductor integrated circuit | |
JP2009164415A (en) | Semiconductor device | |
US6870417B2 (en) | Circuit for loss-less diode equivalent | |
JP2004222119A (en) | Semiconductor integrated circuit | |
US7385434B2 (en) | Circuit for preventing latch-up in DC-DC converter | |
JP3818435B2 (en) | Synchronous rectifier circuit | |
JP2004320873A (en) | Reverse flow prevention circuit using mos-type fet | |
JPH10257671A (en) | Electronic circuit device | |
CN100375387C (en) | Soft activated circuits | |
JP3772727B2 (en) | Semiconductor integrated circuit device | |
JP2004193474A (en) | Semiconductor device | |
JP2001153925A (en) | Input buffer circuit | |
JP2680952B2 (en) | Delay pulse generation circuit | |
CN116131224A (en) | Forward and reverse voltage protection track turning circuit | |
JP4658360B2 (en) | Output buffer | |
JP2000243915A (en) | Reference voltage circuit | |
JPS6059771B2 (en) | electronic circuit | |
JP2003348831A (en) | Self-excited step-down switching power unit | |
JPH02264519A (en) | Semiconductor device | |
JP2570480B2 (en) | Level conversion circuit | |
CN116610178A (en) | Dual-power rail start-stop control circuit for LDO | |
JPS5940293B2 (en) | semiconductor equipment | |
JPS5846713A (en) | Level shifting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20060509 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |