JP3772727B2 - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit device Download PDFInfo
- Publication number
- JP3772727B2 JP3772727B2 JP2001328573A JP2001328573A JP3772727B2 JP 3772727 B2 JP3772727 B2 JP 3772727B2 JP 2001328573 A JP2001328573 A JP 2001328573A JP 2001328573 A JP2001328573 A JP 2001328573A JP 3772727 B2 JP3772727 B2 JP 3772727B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- region
- well region
- anode
- negative voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、力率改善を必要とされる各種電源に用いられる電源制御用CMOS−ICなどの半導体集積回路装置に関する。
【0002】
【従来の技術】
冷蔵庫やエアコンなどに用いられる電源で、力率改善を必要とする各種電源においては、電源の起動時などに、電源に搭載される電源制御用ICに、−5Vを超す大きな負電圧の入力電圧が入力される場合がある。但し、定常動作時には、−1Vから0V程度の小さな負電圧が入力されている。
【0003】
図3は、従来の電源制御用バイポーラICの要部回路図である。電源の高電位側VCCに抵抗R4の一端が接続し、抵抗R4の他端を抵抗R5の一端に接続し、抵抗R5の他端を負電圧入力端子13に接続し、抵抗R4と抵抗R5の接続点のB点を制御回路12のpnpバイポーラトランジスタのベースに接続する。
通常、負電圧入力端子13に負電圧を入力しても、B点の電位が正電圧となるように抵抗R4、抵抗R5の抵抗値を決める。この抵抗R4、抵抗R5は拡散で形成される拡散抵抗(図4のp層のこと)である。
【0004】
しかし、前記のように、電源の起動時に大きな負電圧が負電圧入力端子13に印加されと、B点の電位も大きな負電圧となり、pnpトランジスタのグランドと接続しているコレクタから、ベースを通り、負電圧入力端子13へ向かって、抵抗R5を介して、電流が流れる。ただし、抵抗R5で電流が制限されることもあり、pnpトランジスタは破壊しない。破壊に至るには、拡散抵抗とnエピタキシャル層によるpn接合の逆耐圧を超えない限り発生しない。実際には、図4に示すpn接合(図4参照)の逆耐圧が−80V程度と高いために、破壊が生じない。
【0005】
しかし、この電源制御用バイポーラICでは、電流駆動素子であるバイポーラトランジスタを用いているために、低消費電力化や高速化は困難である。
今後、低消費電力化や、高速化を実現するために、電源制御用ICを構成する単位素子の微細化が必要となり、MOSFETで構成される電源制御用CMOS−IC(CMOSとは、MOSFETで構成される相補回路のこと)が標準となるものと考えられる。
【0006】
【発明が解決しようとする課題】
しかし、このMOSFETで構成される電源制御用CMOS−ICでは、大きな負電圧を入力した場合、入力部のpチャネルMOSFETのソースとゲート間に大きな負電圧が印加されて、pチャネルMOSFETのゲート絶縁膜が絶縁破壊を起こし、pチャネルMOSFETが破壊する。
【0007】
この発明の目的は、負電圧の入力を可能とする電源制御用CMOS−ICなどの半導体集積回路装置を提供することにある。
【0008】
【課題を解決するための手段】
前記の目的を達成するために、負電圧を入力信号として動作する半導体集積回路装置において、複数の抵抗の分圧によって、負電圧を正電圧に変換するレベルシフト回路と、該レベルシフト回路から出力される入力信号として動作するMOSFETで構成される制御回路とを具備する構成とする。
【0009】
また、前記レベルシフト回路が、電源の高電位側に一端が接続する第1抵抗と、該第1抵抗の他端と一端とが接続する第2抵抗と、該第2抵抗の他端と、アノードが接続する第1ダイオードと、該第1ダイオードのカソードが電源のグランド側と接続し、前記第2抵抗と前記ダイオードのアノードの接続点に、一端が接続する第3抵抗と、該第3抵抗の他端に接続する負電圧入力端子と、前記第1抵抗と前記第2抵抗の接続点にカソードが接続する第2ダイオードと、該第2ダイオードのアノードが電源のグランド側に接続し、前記第1抵抗と前記第2抵抗の接続点と接続する出力端子とを具備する構成とする。
【0010】
また、前記第1抵抗、第2抵抗および第3抵抗が、ポリシリコンで形成されるとよい。
また、負電圧を入力信号として動作する半導体集積回路装置において、第1導電型の半導体基板の表面層に選択的にCMOSで構成される制御回路を形成し、該半導体基板の表面層に前記制御回路と離して形成される第2導電型の第1ウェル領域および第2ウェル領域と、該第1ウェル領域に少なくとも1個形成される第1導電型の第3ウエル領域と、該第3ウエル領域の表面層に形成される第1ダイオードの第2導電型の第1カソード領域と第1導電型の第1アノード領域と、前記第2ウェル領域の表面層に少なくとも1個形成される第1導電型の第4ウェル領域と、該第4ウェル領域の表面層に第2ダイオードの第2導電型の第2カソード領域と第1導電型の第2アノード領域と、前記第1ウエル領域に形成される第2導電型の第1拡散領域と、前記第2ウェル領域の表面層に形成される第2導電型の第2拡散領域と、前記半導体基板上に絶縁膜を介して独立して形成される第1抵抗、第2抵抗、第3抵抗とを具備し、
電源の高電位側に一端が接続する第1抵抗と、該第1抵抗の他端と一端とが接続する第2抵抗と、該第2抵抗の他端と、第3抵抗の一端および第1アノード領域と接続し、該抵抗の他端と負電圧入力端子と接続し、第1カソード領域と電源のグランドと接続し、前記第2抵抗の一端と第2カソード領域と接続し、第2アノード領域と電源のグランドと接続し、前記第1カソード領域と前記第1拡散領域と接続し、前記第2カソード領域と第2拡散領域と接続し、前記第1抵抗と前記第2抵抗の接続点と、前記制御回路の入力点とを接続する構成とする。
【0011】
【発明の実施の形態】
図1は、この発明の半導体集積回路装置の要部回路構成図である。ここでは、レベルシフト回路1と制御回路2で構成される電源制御用CMOS−IC100を例として挙げた。この制御回路2は、MOSFETで構成される図示しないCMOS−IC回路が主要回路である。
【0012】
電源の高電位側VCCを抵抗R1の一端と接続し、抵抗R1の他端を抵抗R2の一端と接続し、抵抗R2の他端を抵抗R3の一端と、ツェナーダイオードZD1のアノードとに接続し、抵抗R3の他端を負電圧入力端子3に接続し、ツェナーダイオードZD1のカソードとツェナーダイオードZD2のアノードと接続し、ツェナーダイオードZD2のカソードと電源のグランドGNDを接続し、抵抗R1と抵抗R2の接続点をA点とし、このA点とツェナーダイオードZD3のカソードを接続し、ツェナーダイオードZD3のアノードと電源のグランドGNDを接続する。前記のA点が点線で示すレベルシフト回路1の出力点となり、この出力点と制御回路2の入力とを接続する。このレベルシフト回路1と制御回路2で電源制御用CMOS−IC100が構成される。
【0013】
電源の高電位側VCCから負電圧入力端子3まで、抵抗R1、抵抗R2、抵抗R3で構成し、A点の電圧を制御回路2に入力することで、正電圧へのレベルシフトとする。また抵抗R1、抵抗R2、抵抗R3については、負電圧が入力された場合、半導体基板からの電流を防止するため、拡散抵抗ではなく、ポリシリコン抵抗を用いる。また、ツェナーダイオードZD1、ツェナーダイオードZD2と抵抗R3の構成で、負電圧入力端子3に負電圧が入力された場合に、グランドGNDからの負電圧入力端子3方向に過電流が流れるのを防止する。尚、ツェナーダイオードの個数は、負電圧の大きさにより決め、負電圧が低い場合は1個でもよく、また、高い場合は2個以上とするとよい。
【0014】
また、ツェナーダイオードZD3は、より大きな負電圧が入力されて、A点の電位が負電圧となった場合、A点の電位を−0.6Vにクランプさせる役目を持つ。
さて、負電圧が入力された場合にA点の電圧が正電圧となる条件について説明する。
A点電圧=(VCC+Vin絶対値)×(R2+R3)/(R1+R2+R3)−Vin絶対値>0・・・・・・(1)
ここで、VCCは電源の高電位側VCCの電圧、R1、R2、R3は抵抗R1、抵抗R2、抵抗R3の抵抗値、Vin絶対値は負電圧入力端子3の入力電圧Vinの絶対値である。
A点電圧が正電圧になるように、R1、R2、R3を決める。一例をつぎに説明する。
VCC=5V、Vinを−1Vとした場合
(5+(−1の絶対値))×(R2+R3)/(R1+R2+R3)−(−1の絶対値)=6×(R2+R3)/(R1+R2+R3)−1>0
つまり、(R2+R3)/(R1+R2+R3)>1/6・・・・(2)
となる。この(2)式を満足するR1、R2、R3の値を決める。
【0015】
例えば、R1=15kΩ、R2=2KΩ、R3>1kΩとすると、A点の電圧を正電圧とすることができる。この他にR1、R2、R3には各種組み合わせがあることは勿論である。
図2は、この発明の第2実施例の半導体集積回路装置の要部断面図である。この要部断面図は、図1のレベルシフト回路部の断面図である。
【0016】
p- 基板10の表面層に、第1nウェル領域11と第2nウェル領域12を形成し、第1nウェル領域11の表面層に2個の第1pウェル領域13と第2pウェル領域14を形成し、第1および第2pウェル領域13、14にツェナーダイオードZD1、ZD2のn+ カソード領域16、18とp+ アノード領域17、19を形成する。前記の第2nウェル領域12の表面層に第3pウェル領域15を形成し、第3pウェル領域15の表面層にツェナーダイオードZD3のn+ カソード領域20とp+ アノード領域21を形成する。
【0017】
また、第1、第2ウェル領域11、12の電位を固定するために、第1nウェル領域11と第2nウェル領域12の表面層に、第1pウェル領域、第2pウェル領域および第3pウェル領域と離して、n+ 領域22、23をそれぞれ形成する。
また、第1nウェル領域11を2個のnウェル領域に分割して、それぞれの1個のnウェル領域に、1個のツェナーダイオード(ZD1またはZD2)を形成してもよい。
【0018】
また、p- 基板10の表面に絶縁膜24を選択的に被覆し、その上に抵抗R1、抵抗R2、抵抗R3となるポリシリコン抵抗25を形成する。この絶縁膜24は選択酸化膜であってもよい。
電源の高電位側VCCと抵抗R1の一端と接続し、他端と抵抗R2の一端と接続し、抵抗R2の他端と抵抗R3の一端と接続し、他端と負電圧入力端子3と接続し、抵抗R3の一端とツェナーダイオードZ1のp+ アノード領域19と接続し、n+ カソード領域18とツェナーダイオードZD2のp+ アノード領域17と接続し、n+ カソード領域16とn+ 領域22と接続し、n+ 領域22とグランドGNDと接続し、ツェナーダイオードZD3のp+ アノード21とグランドと接続し、ツェナーダイオードZD3のn+ カソード20とn+ 領域23と抵抗R2の一端と接続する。この接続点がA点である。このp- 基板10には当然、制御回路2も形成されている。
【0019】
このように、同一の半導体基板(p- 基板10)に、制御回路2とレベルシフト回路1を集積することで、小型化と製造コストの低減を図ることができる。
勿論、p- 基板に上記と逆の導電型の領域を形成する場合もある。
【0020】
【発明の効果】
この発明によれば、負電圧入力信号を正電圧に変換するレベルシフト回路を備えたことにより、負電圧の入力信号が印加されても、集積下MOSFETのゲート絶縁膜は破壊されることはなくなるため、電源制御などの半導体集積回路にMOSFETを採用でき、低消費電力化、高速化を図ることができる。
【図面の簡単な説明】
【図1】この発明の第1実施例の半導体集積回路装置の要部回路構成図
【図2】この発明の第2実施例の半導体集積回路装置の要部断面図
【図3】従来の電源制御用バイポーラICの要部回路図
【図4】拡散抵抗の図
【符号の説明】
1 レベルシフト回路
2 制御回路
3 負電圧入力端子
10 p- 基板
11 第1nウェル領域
12 第2nウェル領域
13 第1pウェル領域
14 第2pウェル領域
15 第3pウェル領域
16、18、20 n+ カソード領域
17、19、21 p+ アノード領域
22、23 n+ 領域
24 絶縁膜
25 ポリシリコン抵抗
100 電源制御用IC
VCC 電源の高電位側/電源電圧
R1、R2、R3 抵抗/抵抗値
ZD1、ZD2、ZD3 ツェナーダイオード
Vin 負電圧入力端子/入力電圧
GND グランド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor integrated circuit device such as a power supply control CMOS-IC used for various power supplies requiring power factor improvement.
[0002]
[Prior art]
In various power supplies that require power factor improvement, such as refrigerators and air conditioners, a large negative input voltage exceeding -5V is applied to the power control IC mounted on the power supply when the power supply is started. May be entered. However, during steady operation, a small negative voltage of about -1V to 0V is input.
[0003]
FIG. 3 is a principal circuit diagram of a conventional power supply control bipolar IC. One end of the resistor R4 is connected to the high potential side VCC of the power supply, the other end of the resistor R4 is connected to one end of the resistor R5, the other end of the resistor R5 is connected to the negative
Normally, even if a negative voltage is input to the negative
[0004]
However, as described above, when a large negative voltage is applied to the negative
[0005]
However, since this bipolar IC for power control uses a bipolar transistor which is a current driving element, it is difficult to reduce power consumption and speed.
In the future, in order to realize low power consumption and high speed, it will be necessary to miniaturize the unit elements constituting the power control IC, and the power control CMOS-IC composed of MOSFETs (CMOS is a MOSFET) Complementary circuit configured) is considered to be the standard.
[0006]
[Problems to be solved by the invention]
However, in the power supply control CMOS-IC configured by this MOSFET, when a large negative voltage is input, a large negative voltage is applied between the source and gate of the p-channel MOSFET in the input section, and the gate insulation of the p-channel MOSFET. The film causes dielectric breakdown, and the p-channel MOSFET is destroyed.
[0007]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor integrated circuit device such as a power supply control CMOS-IC capable of inputting a negative voltage.
[0008]
[Means for Solving the Problems]
To achieve the above object, in a semiconductor integrated circuit device that operates using a negative voltage as an input signal, a level shift circuit that converts the negative voltage to a positive voltage by dividing a plurality of resistors, and an output from the level shift circuit And a control circuit composed of a MOSFET that operates as an input signal.
[0009]
The level shift circuit includes: a first resistor having one end connected to the high potential side of the power supply; a second resistor connected to the other end of the first resistor; and the other end of the second resistor; A first diode connected to the anode; a cathode of the first diode connected to a ground side of a power supply; a third resistor connected at one end to a connection point between the second resistor and the anode of the diode; A negative voltage input terminal connected to the other end of the resistor, a second diode having a cathode connected to a connection point of the first resistor and the second resistor, and an anode of the second diode connected to the ground side of the power source, An output terminal connected to a connection point of the first resistor and the second resistor is provided.
[0010]
The first resistor, the second resistor, and the third resistor may be formed of polysilicon.
In a semiconductor integrated circuit device that operates using a negative voltage as an input signal, a control circuit composed of CMOS is selectively formed on the surface layer of the first conductivity type semiconductor substrate, and the control is formed on the surface layer of the semiconductor substrate. Second conductivity type first well region and second well region formed apart from the circuit, at least one first conductivity type third well region formed in the first well region, and the third well At least one first-conductivity-type first cathode region and first-conductivity-type first anode region of the first diode formed on the surface layer of the region, and at least one formed on the surface layer of the second well region. A conductive type fourth well region; a second conductive type second cathode region of a second diode; a first conductive type second anode region; and a first conductive type second anode region formed on a surface layer of the fourth well region. First conductivity type second diffusion A second diffusion region of a second conductivity type formed in the surface layer of the second well region, and a first resistor, a second resistor formed independently on the semiconductor substrate via an insulating film, A third resistor,
A first resistor having one end connected to the high potential side of the power supply, a second resistor connecting the other end and one end of the first resistor, the other end of the second resistor, one end of the third resistor, and the first Connected to the anode region, connected to the other end of the resistor and the negative voltage input terminal, connected to the first cathode region and the ground of the power source, connected to one end of the second resistor and the second cathode region, and second anode A connection point between the first resistor and the second resistor, a first cathode region and the first diffusion region, a second cathode region and a second diffusion region, and a connection point between the first resistor and the second resistor; And an input point of the control circuit.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a principal circuit configuration diagram of a semiconductor integrated circuit device according to the present invention. Here, the power supply control CMOS-IC 100 including the
[0012]
The high potential side VCC of the power supply is connected to one end of the resistor R1, the other end of the resistor R1 is connected to one end of the resistor R2, and the other end of the resistor R2 is connected to one end of the resistor R3 and the anode of the Zener diode ZD1. The other end of the resistor R3 is connected to the negative
[0013]
From the high potential side VCC of the power source to the negative
[0014]
Further, the Zener diode ZD3 has a function of clamping the potential at the point A to −0.6 V when a larger negative voltage is input and the potential at the point A becomes a negative voltage.
Now, the conditions under which the voltage at point A becomes a positive voltage when a negative voltage is input will be described.
A point voltage = (VCC + Vin absolute value) × (R2 + R3) / (R1 + R2 + R3) −Vin absolute value> 0 (1)
Here, VCC is the voltage of the high potential side VCC of the power supply, R1, R2, and R3 are the resistance values of the resistors R1, R2, and R3, and the Vin absolute value is the absolute value of the input voltage Vin of the negative
R1, R2, and R3 are determined so that the point A voltage becomes a positive voltage. An example is described next.
When Vcc = 5 V and Vin is −1 V (5+ (absolute value of −1)) × (R2 + R3) / (R1 + R2 + R3) − (absolute value of −1) = 6 × (R2 + R3) / (R1 + R2 + R3) −1> 0
That is, (R2 + R3) / (R1 + R2 + R3)> 1/6 (2)
It becomes. The values of R1, R2, and R3 that satisfy this equation (2) are determined.
[0015]
For example, if R1 = 15 kΩ, R2 = 2 KΩ, and R3> 1 kΩ, the voltage at point A can be a positive voltage. Of course, there are various combinations of R1, R2, and R3.
FIG. 2 is a cross-sectional view of a main part of a semiconductor integrated circuit device according to the second embodiment of the present invention. This principal part sectional drawing is a sectional view of the level shift circuit part of FIG.
[0016]
A first n well region 11 and a second
[0017]
Further, in order to fix the potentials of the first and second
Alternatively, the first n-well region 11 may be divided into two n-well regions, and one zener diode (ZD1 or ZD2) may be formed in each n-well region.
[0018]
Further, an insulating
The high potential side VCC of the power supply is connected to one end of the resistor R1, the other end is connected to one end of the resistor R2, the other end of the resistor R2 is connected to one end of the resistor R3, and the other end is connected to the negative
[0019]
Thus, the same semiconductor substrate - the (p substrate 10), the control circuit by integrating 2 and
Of course, a region of the opposite conductivity type may be formed on the p − substrate.
[0020]
【The invention's effect】
According to the present invention, since the level shift circuit for converting a negative voltage input signal into a positive voltage is provided, even when a negative voltage input signal is applied, the gate insulating film of the integrated MOSFET is not destroyed. Therefore, a MOSFET can be employed in a semiconductor integrated circuit such as power supply control, and low power consumption and high speed can be achieved.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of the main part of a semiconductor integrated circuit device according to a first embodiment of the present invention. FIG. 2 is a cross-sectional view of the main part of a semiconductor integrated circuit device according to a second embodiment of the present invention. Main circuit diagram of bipolar IC for control [Figure 4] Diagram of diffused resistor [Explanation of symbols]
1
High potential side of VCC power supply / power supply voltages R1, R2, R3 Resistance / resistance values ZD1, ZD2, ZD3 Zener diode Vin Negative voltage input terminal / input voltage GND Ground
Claims (3)
電源の高電位側に一端が接続する第1抵抗と、該第1抵抗の他端と一端とが接続する第2抵抗と、該第2抵抗の他端と、第3抵抗の一端および第1アノード領域と接続し、該抵抗の他端と負電圧入力端子と接続し、第1カソード領域と電源のグランドと接続し、前記第2抵抗の一端と第2カソード領域と接続し、第2アノード領域と電源のグランドと接続し、前記第1カソード領域と前記第1拡散領域と接続し、前記第2カソード領域と第2拡散領域と接続し、前記第1抵抗と前記第2抵抗の接続点と、前記制御回路の入力点とが接続することを特徴とする半導体集積回路装置。In a semiconductor integrated circuit device that operates using a negative voltage as an input signal, a control circuit composed of CMOS is selectively formed on a surface layer of a first conductivity type semiconductor substrate, and the control circuit and the control circuit are formed on the surface layer of the semiconductor substrate. A second well-type first well region and a second well region formed separately, at least one first-conductivity-type third well region formed in the first well region, and the third well region A first conductivity type formed on the surface layer of the second well region and a first conductivity type first cathode region, a first conductivity type first anode region of the first diode formed on the surface layer, and the second well region. A fourth well region, a second conductivity type second cathode region and a first conductivity type second anode region of a second diode formed on a surface layer of the fourth well region, and the first well region. A first diffusion region of a second conductivity type; A second diffusion region of the second conductivity type formed in the surface layer of the second well region, and a first resistor, a second resistor, and a third resistor formed independently on the semiconductor substrate via an insulating film And
A first resistor having one end connected to the high potential side of the power supply, a second resistor connecting the other end and one end of the first resistor, the other end of the second resistor, one end of the third resistor, and the first Connected to the anode region, connected to the other end of the resistor and the negative voltage input terminal, connected to the first cathode region and the ground of the power source, connected to one end of the second resistor and the second cathode region, and second anode A connection point between the first resistor and the second resistor, a first cathode region and the first diffusion region, a second cathode region and a second diffusion region, and a connection point between the first resistor and the second resistor; And an input point of the control circuit are connected to each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001328573A JP3772727B2 (en) | 2001-10-26 | 2001-10-26 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001328573A JP3772727B2 (en) | 2001-10-26 | 2001-10-26 | Semiconductor integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133919A JP2003133919A (en) | 2003-05-09 |
JP3772727B2 true JP3772727B2 (en) | 2006-05-10 |
Family
ID=19144623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001328573A Expired - Lifetime JP3772727B2 (en) | 2001-10-26 | 2001-10-26 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3772727B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5431379B2 (en) * | 2011-02-03 | 2014-03-05 | シャープ株式会社 | Diode protection circuit, LNB, and antenna system |
-
2001
- 2001-10-26 JP JP2001328573A patent/JP3772727B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003133919A (en) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07110721A (en) | Starting circuit | |
JP2003338604A (en) | Semiconductor device | |
JP3052648B2 (en) | Semiconductor device | |
WO2015001926A1 (en) | Semiconductor device | |
US5898206A (en) | Semiconductor device | |
JPH10340996A (en) | Protection circuit | |
EP1286143A2 (en) | Comparing and amplifying detector circuit | |
JP2000012853A (en) | Semiconductor device | |
KR20010015560A (en) | Electronic analog switch | |
JP3444263B2 (en) | Insulated gate semiconductor device with built-in control circuit | |
JP3772727B2 (en) | Semiconductor integrated circuit device | |
US8536655B2 (en) | Semiconductor device with power element and circuit element formed within the same semiconductor substrate | |
JP2009021622A (en) | Semiconductor device | |
JPH0758331A (en) | Semiconductor device | |
JPH10257671A (en) | Electronic circuit device | |
JPH0865074A (en) | Current to voltage conversion circuit, current compression and expansion circuit, automatic exposure control system and automatic exposure control system with built-in sensor | |
JP2004326739A (en) | Soft start circuit | |
EP0545604B1 (en) | High-withstand voltage integrated circuit | |
US7542255B2 (en) | Input protection circuit | |
US6978008B2 (en) | Zero crossing detection circuit | |
EP0556743B1 (en) | Substrate insulation device | |
JP3100137B2 (en) | Semiconductor integrated device | |
JPH0964198A (en) | Semiconductor integrated circuit device | |
JP3313324B2 (en) | Automatic switch circuit for applying power to the load with the correct polarity regardless of the connection polarity of the power supply | |
JP4110701B2 (en) | Overvoltage protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3772727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |