JP5431379B2 - Diode protection circuit, LNB, and antenna system - Google Patents

Diode protection circuit, LNB, and antenna system Download PDF

Info

Publication number
JP5431379B2
JP5431379B2 JP2011022025A JP2011022025A JP5431379B2 JP 5431379 B2 JP5431379 B2 JP 5431379B2 JP 2011022025 A JP2011022025 A JP 2011022025A JP 2011022025 A JP2011022025 A JP 2011022025A JP 5431379 B2 JP5431379 B2 JP 5431379B2
Authority
JP
Japan
Prior art keywords
voltage
resistor
cnt
circuit
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011022025A
Other languages
Japanese (ja)
Other versions
JP2012164715A (en
Inventor
正之 仁部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011022025A priority Critical patent/JP5431379B2/en
Priority to CN2011103830250A priority patent/CN102629756A/en
Publication of JP2012164715A publication Critical patent/JP2012164715A/en
Application granted granted Critical
Publication of JP5431379B2 publication Critical patent/JP5431379B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体集積回路に設けられた端子に発生するＥＳＤ（Electro Static Discharge：静電放電）への対策を施すために同半導体集積回路に設けられた、ダイオードを保護するダイオード保護回路、ＬＮＢ（Low Noise Block down-converter）、およびアンテナシステムに関するものである。   The present invention relates to a diode protection circuit for protecting a diode, provided in the semiconductor integrated circuit in order to take measures against ESD (Electro Static Discharge) generated at a terminal provided in the semiconductor integrated circuit, LNB (Low Noise Block down-converter) and antenna system.

図８に、代表的な衛星放送受信システム７０を示す。   FIG. 8 shows a typical satellite broadcast receiving system 70.

ＬＮＢ７１は、上記衛星放送受信システム７０の、アウトドアと呼ばれるアンテナ（図８では、アウトドアユニット７２として設けられている）に取り付けられるものである。ＬＮＢ７１は、放送衛星７３からの微弱な電波、すなわち衛星放送波７４の低雑音増幅を行い、同軸ケーブル７５を通じて、インドアユニット７６に対して、低雑音かつ十分なレベルの信号を供給する。この衛星放送受信システム７０のインドアユニット７６に接続された、テレビジョン受信機（図示しない）等の端末を利用して、ユーザは、衛星放送受信のサービスを受けることができる。   The LNB 71 is attached to an antenna called the outdoor (provided as the outdoor unit 72 in FIG. 8) of the satellite broadcast receiving system 70. The LNB 71 performs low-noise amplification of a weak radio wave from the broadcast satellite 73, that is, the satellite broadcast wave 74, and supplies a low-noise and sufficient level signal to the indoor unit 76 through the coaxial cable 75. Using a terminal such as a television receiver (not shown) connected to the indoor unit 76 of the satellite broadcast receiving system 70, the user can receive a satellite broadcast reception service.

衛星放送受信用のＬＮＢ７１の一例として、図９には、いわゆる１出力のユニバーサルＬＮＢであるＬＮＢ８０の回路ブロック図を示した。   As an example of the LNB 71 for satellite broadcast reception, FIG. 9 shows a circuit block diagram of an LNB 80 which is a so-called single-output universal LNB.

周波数が１０．７〜１２．７５ＧＨｚであるＬＮＢ８０への到来信号は、Ｈ（水平）偏波およびＶ（垂直）偏波の各信号の受信用に、入力導波管８１内にそれぞれ設けられた、各偏波用のアンテナプローブ８２によって受信される。ＬＮＡ（Low Noise Amplifier：低雑音増幅器）８３は、ＬＮＢ８０の後段に設けられたレシーバ（図示しない）からの信号により選択された各偏波に応じて、アンテナプローブ８２によって受信された該到来信号に対して低雑音増幅を施す。この各偏波の選択は、電源およびスイッチコントロールＩＣ（Integrated Circuit：集積回路）８４が、ＬＮＡ８３内の前段にあるＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）８５ａおよび８５ｂを駆動する各駆動回路（図示しない）をスイッチングすることで行われる。これにより、具体的に、ＨＥＭＴ８５ａはＶ偏波の信号に対して、ＨＥＭＴ８５ｂはＨ偏波の信号に対して、それぞれ低雑音増幅を施す。なお、ＨＥＭＴ８５ｃは、Ｖ偏波の信号とＨ偏波の信号との両方を増幅する。   An incoming signal to the LNB 80 having a frequency of 10.7 to 12.75 GHz is provided in the input waveguide 81 for receiving signals of H (horizontal) polarization and V (vertical) polarization, respectively. , And received by the antenna probe 82 for each polarization. An LNA (Low Noise Amplifier) 83 is used for the incoming signal received by the antenna probe 82 in accordance with each polarization selected by a signal from a receiver (not shown) provided at the subsequent stage of the LNB 80. On the other hand, low noise amplification is applied. The selection of each polarization is based on each drive in which the power supply and switch control IC (Integrated Circuit) 84 drives HEMTs (High Electron Mobility Transistors) 85a and 85b in the previous stage in the LNA 83. This is done by switching a circuit (not shown). Thus, specifically, the HEMT 85a performs low noise amplification on the V polarization signal, and the HEMT 85b performs low noise amplification on the H polarization signal, respectively. The HEMT 85c amplifies both the V polarization signal and the H polarization signal.

ＬＮＡ８３で低雑音増幅が施された信号は、所望の周波数帯域の周波数を有する信号を通過させ、イメージ周波数帯域の周波数を有する信号を除去する役目を持つ、ＢＰＦ（Band Pass Filter：帯域通過フィルタ）８６を通過する。   A signal subjected to low noise amplification by the LNA 83 passes a signal having a frequency in a desired frequency band, and has a function of removing a signal having a frequency in the image frequency band. BPF (Band Pass Filter) Go through 86.

その後、局部発振器であるＤＲＯ（Dielectric resonator Oscillator：誘電体発振器）８７ａからの発振信号（周波数：９．７５ＧＨｚ）またはＤＲＯ８７ｂからの発振信号（周波数：１０．６ＧＨｚ）が、混合回路８８に注入される。またこのとき、混合回路８８は、レシーバからの信号により選択された、ＬｏｗバンドおよびＨｉｇｈバンドという２つのバンドのいずれかに対応した動作を行う。これにより、ＤＲＯ８７ａからの発振信号が注入された場合、混合回路８８は、ＢＰＦ８６を通過した信号を、周波数が９５０〜１９５０ＭＨｚであるＩＦ（Intermediate Frequency：中間周波）信号に変換する（Ｌｏｗバンド）。また、ＤＲＯ８７ｂからの発振信号が注入された場合、混合回路８８は、ＢＰＦ８６を通過した信号を、周波数が１１００〜２１５０ＭＨｚであるＩＦ信号に変換する（Ｈｉｇｈバンド）。ここで、このときのＬｏｗバンドとＨｉｇｈバンドとの切換えは、電源およびスイッチコントロールＩＣ８４が、ＤＲＯ８７ａおよび８７ｂのそれぞれに供給される電源電圧をスイッチングすることで行われる。   Thereafter, an oscillation signal (frequency: 9.75 GHz) from a local oscillator DRO (Dielectric resonator Oscillator) 87 a or an oscillation signal (frequency: 10.6 GHz) from DRO 87 b is injected into the mixing circuit 88. . At this time, the mixing circuit 88 performs an operation corresponding to one of the two bands, the Low band and the High band, selected by the signal from the receiver. Thereby, when the oscillation signal from the DRO 87a is injected, the mixing circuit 88 converts the signal that has passed through the BPF 86 into an IF (Intermediate Frequency) signal having a frequency of 950 to 1950 MHz (Low band). When the oscillation signal from the DRO 87b is injected, the mixing circuit 88 converts the signal that has passed through the BPF 86 into an IF signal having a frequency of 1100 to 2150 MHz (High band). Here, switching between the Low band and the High band is performed by the power supply and switch control IC 84 switching the power supply voltages supplied to the DROs 87a and 87b, respectively.

混合回路８８による周波数変換によって得られたＩＦ信号は、適切な雑音特性および利得特性を有するＩＦアンプ８９に伝達される。該ＩＦ信号は、ＩＦアンプ８９によって増幅され、コンデンサ９０を介して、出力端子９１から出力される。   The IF signal obtained by the frequency conversion by the mixing circuit 88 is transmitted to an IF amplifier 89 having appropriate noise characteristics and gain characteristics. The IF signal is amplified by the IF amplifier 89 and output from the output terminal 91 via the capacitor 90.

また、ＬＮＢ８０の電源、偏波の切換え信号、およびバンドの切換え信号は、レシーバから信号線（図示しない）を介して、出力ポートである出力端子９１に供給され、インダクタ９２およびコンデンサ９３を備えたローパスフィルタ９４を通過する。なお、ローパスフィルタ９４は、ＩＦ信号を除去する機能を有している。ローパスフィルタ９４を通過した、ＬＮＢ８０の電源、偏波の切換え信号、およびバンドの切換え信号は、電源およびスイッチコントロールＩＣ８４に供給される。ここで、コンデンサ９０は、レシーバからの電源電圧が、ＩＦアンプ８９、もしくは後述するＭＯＰ−ＩＣ１０１に設けられたＩＦ信号ＩＦＯＵＴの出力端子に印加されないよう、該電源電圧を遮断する。すなわち、コンデンサ９０は、ＤＣ（Direct Current：直流電流）のカットを目的として設けられている。   Further, the power supply of LNB 80, the polarization switching signal, and the band switching signal are supplied from the receiver to an output terminal 91 which is an output port via a signal line (not shown), and includes an inductor 92 and a capacitor 93. Passes through the low pass filter 94. The low-pass filter 94 has a function of removing the IF signal. The LNB 80 power, polarization switching signal, and band switching signal that have passed through the low-pass filter 94 are supplied to the power supply and switch control IC 84. Here, the capacitor 90 cuts off the power supply voltage so that the power supply voltage from the receiver is not applied to the output terminal of the IF signal IFOUT provided in the IF amplifier 89 or the MOP-IC 101 described later. That is, the capacitor 90 is provided for the purpose of cutting DC (Direct Current).

なお、図９には、入力導波管８１内に設けられた、垂直偏波反射棒９５をさらに図示している。   In FIG. 9, a vertical polarization reflector 95 provided in the input waveguide 81 is further illustrated.

さらに、最近では、ＤＲＯ８７ａおよび８７ｂよりも動作の安定性に優れた、ＰＬＬ（Phase Locked Loop）回路を局部発振器として備えた、１出力のユニバーサルＬＮＢが開発されており、図１０には、このようなＬＮＢ１００の回路ブロック図を示した。   Furthermore, recently, a one-output universal LNB having a PLL (Phase Locked Loop) circuit, which is superior in stability of operation than the DROs 87a and 87b, as a local oscillator has been developed. A circuit block diagram of the LNB 100 is shown.

ＬＮＢ１００は、混合回路８８の機能と、ＩＦアンプ８９の機能と、スイッチコントロールＩＣの機能とを、アナログ回路およびデジタル回路を混載した１石の半導体集積回路に収めた、ＭＯＰ−ＩＣ（Mixer・Oscillator・PLL-IC）１０１を備えている。ＭＯＰ−ＩＣ１０１を使用したこのＬＮＢ１００は、ＬＮＢ８０に対して、局部発振器を備えた局部発振回路の動作の安定化、ならびに部品数の大幅な削減をもたらす。   The LNB 100 is a MOP-IC (Mixer / Oscillator) in which the function of the mixing circuit 88, the function of the IF amplifier 89, and the function of the switch control IC are housed in a single semiconductor integrated circuit in which analog circuits and digital circuits are mixed.・ PLL-IC) 101 is provided. The LNB 100 using the MOP-IC 101 brings about stabilization of the operation of a local oscillation circuit including a local oscillator and a significant reduction in the number of parts, compared to the LNB 80.

ＭＯＰ−ＩＣ１０１は、ＢＰＦ８６の後段、かつコンデンサ９０の前段に設けられている。ＭＯＰ−ＩＣ１０１は、ＲＦ（Radio Frequency：無線周波）アンプ１０２、混合回路８８の機能を有するミキサ１０３、ＩＦアンプ８９の機能を有するＩＦアンプ１０４、およびスイッチコントロールＩＣの機能を有するＨＥＭＴ制御回路１０５を備えている。   The MOP-IC 101 is provided after the BPF 86 and before the capacitor 90. The MOP-IC 101 includes an RF (Radio Frequency) amplifier 102, a mixer 103 having a function of a mixing circuit 88, an IF amplifier 104 having a function of an IF amplifier 89, and a HEMT control circuit 105 having a function of a switch control IC. I have.

また、ＭＯＰ−ＩＣ１０１は、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）１０６、チャージポンプ１０７、位相比較器１０８、分周器１０９、プリスケーラ１１０、および交流電圧源１１１を備えている。これらは、ＭＯＰ−ＩＣ１０１の外部に設けられており、かつ交流電圧源１１１に接続された水晶振動子１１２（例えば、発振周波数：２５ＭＨｚ）と共に、上記局部発振器（ＰＬＬ回路）を構成している。また、ＭＯＰ−ＩＣ１０１には、レギュレータ１１３が接続されており、レギュレータ１１３から、主電源電圧として、３．３Ｖの電圧が印加されている。   The MOP-IC 101 includes a VCO (Voltage Controlled Oscillator) 106, a charge pump 107, a phase comparator 108, a frequency divider 109, a prescaler 110, and an AC voltage source 111. These are provided outside the MOP-IC 101 and constitute the local oscillator (PLL circuit) together with the crystal resonator 112 (for example, oscillation frequency: 25 MHz) connected to the AC voltage source 111. A regulator 113 is connected to the MOP-IC 101, and a voltage of 3.3 V is applied from the regulator 113 as the main power supply voltage.

ＭＯＰ−ＩＣ１０１がシリコンにより構成されたＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）であり、かつ主電源電圧が３．３ＶのＩＣである場合を考える。この場合、ＭＯＰ−ＩＣ１０１は、偏波の切換え信号として、主電源電圧よりも大きなレベルの電圧（最大１９Ｖ程度）を、ＭＯＰ−ＩＣ１０１に設けられた端子ＣＮＴ＿ＩＮより受ける。   Consider a case where the MOP-IC 101 is a CMOS (Complementary Metal Oxide Semiconductor) made of silicon and the main power supply voltage is 3.3V. In this case, the MOP-IC 101 receives from the terminal CNT_IN provided in the MOP-IC 101, as a polarization switching signal, a voltage having a level higher than the main power supply voltage (up to about 19V).

例えば、ユニバーサルＬＮＢの仕様によれば、端子ＣＮＴ＿ＩＮの端子電圧が１１．５〜１４Ｖであるとき、ＨＥＭＴ制御回路１０５は、Vertical path（垂直偏波の経路）上のプリアンプ、すなわちＨＥＭＴ８５ａにバイアスを供給する（端子ＤＶおよびＧＶ）。なおこのとき、ＨＥＭＴ制御回路１０５は、端子ＤＶから正の電圧を出力し、この正の電圧をＨＥＭＴ８５ａのドレイン（図示しない）に供給すると共に、端子ＧＶから負の電圧を出力し、この負の電圧をＨＥＭＴ８５ａのゲート（図示しない）に供給する。   For example, according to the specifications of the universal LNB, when the terminal voltage of the terminal CNT_IN is 11.5 to 14 V, the HEMT control circuit 105 supplies a bias to the preamplifier on the Vertical path (vertical polarization path), that is, the HEMT 85a. (Terminals DV and GV). At this time, the HEMT control circuit 105 outputs a positive voltage from the terminal DV, supplies this positive voltage to the drain (not shown) of the HEMT 85a, and outputs a negative voltage from the terminal GV. A voltage is supplied to the gate (not shown) of the HEMT 85a.

一方、ユニバーサルＬＮＢの仕様によれば、端子ＣＮＴ＿ＩＮの端子電圧が１６〜１９Ｖであるとき、ＨＥＭＴ制御回路１０５は、Horizontal path（水平偏波の経路）上のプリアンプ、すなわちＨＥＭＴ８５ｂにバイアスを供給する（端子ＤＨおよびＧＨ）。なおこのとき、ＨＥＭＴ制御回路１０５は、端子ＤＨから正の電圧を出力し、この正の電圧をＨＥＭＴ８５ｂのドレイン（図示しない）に供給すると共に、端子ＧＨから負の電圧を出力し、この負の電圧をＨＥＭＴ８５ｂのゲート（図示しない）に供給する。   On the other hand, according to the specifications of the universal LNB, when the terminal voltage of the terminal CNT_IN is 16 to 19V, the HEMT control circuit 105 supplies a bias to the preamplifier on the horizontal path (horizontal polarization path), that is, the HEMT 85b ( Terminals DH and GH). At this time, the HEMT control circuit 105 outputs a positive voltage from the terminal DH, supplies this positive voltage to the drain (not shown) of the HEMT 85b, and outputs a negative voltage from the terminal GH. A voltage is supplied to the gate (not shown) of the HEMT 85b.

なお、２ｎｄプリアンプ、すなわちＨＥＭＴ８５ｃ用のバイアスは、常に供給されている。すなわち、ＨＥＭＴ制御回路１０５は、端子Ｄ２から正の電圧を出力し、この正の電圧をＨＥＭＴ８５ｃのドレイン（図示しない）に供給すると共に、端子Ｇ２から負の電圧を出力し、この負の電圧をＨＥＭＴ８５ｃのゲート（図示しない）に供給する。   Note that a bias for the 2nd preamplifier, that is, the HEMT 85c is always supplied. That is, the HEMT control circuit 105 outputs a positive voltage from the terminal D2, supplies this positive voltage to the drain (not shown) of the HEMT 85c, outputs a negative voltage from the terminal G2, and outputs this negative voltage. This is supplied to the gate (not shown) of the HEMT 85c.

従って、上記ユニバーサルＬＮＢの仕様より、端子ＣＮＴ＿ＩＮには、最大で１９Ｖ程度の電圧が印加される。   Accordingly, a voltage of about 19 V at the maximum is applied to the terminal CNT_IN according to the specification of the universal LNB.

このため、ＭＯＰ−ＩＣ１０１には、抵抗値の合計が例えば５００ｋΩである、分圧用抵抗Ｒ１（４２０ｋΩ）およびＲ２（８０ｋΩ）が内蔵されている。そして、分圧用抵抗Ｒ１およびＲ２は、端子ＣＮＴ＿ＩＮに接続されている。分圧用抵抗Ｒ１およびＲ２は、端子ＣＮＴ＿ＩＮから入力されて得られた、ＭＯＰ−ＩＣ１０１内部の電圧を、約１／６に降下させるものであり、端子ＣＮＴ＿ＩＮに１９Ｖの電圧が印加された場合、該ＭＯＰ−ＩＣ１０１内部の電圧を約３．０４Ｖに降下させる。 For this reason, the MOP-IC 101 includes voltage dividing resistors R 1 (420 kΩ) and R 2 (80 kΩ) whose total resistance value is, for example, 500 kΩ. The dividing resistors R 1 and R 2 are connected to the terminal CNT_IN. The voltage dividing resistors R 1 and R 2 are for reducing the voltage inside the MOP-IC 101 obtained by inputting from the terminal CNT_IN to about 1/6, and when a voltage of 19 V is applied to the terminal CNT_IN The voltage inside the MOP-IC 101 is lowered to about 3.04V.

図１１は、ＭＯＰ−ＩＣ１０１における、端子ＣＮＴ＿ＩＮ、およびその周辺回路の構成例を示す回路図である。なお、図１１に示す回路１２０は、端子ＣＮＴ＿ＩＮに発生するＥＳＤへの対策用の回路である。   FIG. 11 is a circuit diagram illustrating a configuration example of the terminal CNT_IN and its peripheral circuits in the MOP-IC 101. Note that the circuit 120 illustrated in FIG. 11 is a circuit for countermeasures against ESD generated at the terminal CNT_IN.

図１１に示す回路１２０は、以下の構成を有している。   The circuit 120 shown in FIG. 11 has the following configuration.

ダイオードＤ１のアノードおよびダイオードＤ２のカソードは、電圧検出回路１２１に接続されている。ダイオードＤ１のカソードは、端子ＡＶＤＤ３３を通じて、アナログ回路用の電源（図示しない）に接続されており、ダイオードＤ２のアノードは、端子ＡＧＮＤを通じて、アナログ回路用のグランドに接続されている。図示していないが、ＨＥＭＴ制御回路１０５は、アナログ回路の電源およびグランドに接続されている。 The anode of the diode D 1 and the cathode of the diode D 2 are connected to the voltage detection circuit 121. The cathode of the diode D 1, through terminal AVDD33, is connected to the power supply for the analog circuits (not shown), the anode of the diode D 2, through terminal AGND, is connected to the ground for the analog circuitry. Although not shown, the HEMT control circuit 105 is connected to the power supply and ground of the analog circuit.

ここで、図１１に示す回路１２０は、端子ＣＮＴ＿ＩＮに入力された電圧を分圧するために設けられた２つの抵抗、すなわち分圧用抵抗Ｒ１およびＲ２を備えている。また、図１１に示す回路１２０は、ＭＯＰ−ＩＣ１０１に内蔵されており、かつ分圧用抵抗Ｒ１およびＲ２により分圧された電圧におけるノイズを低減させるための安定化容量Ｃ１を備えている。分圧用抵抗Ｒ１は、一端が端子ＣＮＴ＿ＩＮに接続されており、他端がダイオードＤ１のアノードとダイオードＤ２のカソードとの間に接続されている。分圧用抵抗Ｒ２は、一端が分圧用抵抗Ｒ１の他端に接続されており、他端がアナログ回路用のグランドに接続されている。安定化容量Ｃ１は、分圧用抵抗Ｒ１およびＲ２により分圧された電圧のレベルを検出する電圧検出回路１２１にその一端が接続されており、他端がアナログ回路用のグランドに接続されている。 Here, the circuit 120 shown in FIG. 11 includes two resistors provided for dividing the voltage input to the terminal CNT_IN, namely the dividing resistor R 1 and R 2. A circuit 120 shown in FIG. 11 is built in the MOP-IC 101 and includes a stabilization capacitor C 1 for reducing noise in the voltage divided by the voltage dividing resistors R 1 and R 2 . . Dividing resistor R 1 has one end connected to the terminal CNT_IN, the other end is connected between the cathode of the anode and the diode D 2 of the diode D 1. Dividing resistor R 2 has one end connected to the other end of the dividing resistors R 1, the other end is connected to the ground for the analog circuitry. Stabilizing capacitor C 1 is dividing resistors R 1 and has the voltage detection circuit 121 for detecting the level of the divided voltage by R 2 is one end is connected, the other end is connected to the ground for the analog circuits ing.

さらに、図１１に示す回路１２０は、ダイオードＤ３およびＤ４から成る２段のダイオード群を備えている。ダイオードＤ３のアノードは、ダイオードＤ４のカソードに接続されている。ダイオードＤ３のカソードは端子ＣＮＴ＿ＩＮに接続されており、ダイオードＤ４のアノードはアナログ回路用のグランドに接続されている。 Furthermore, the circuit 120 shown in FIG. 11 has a two-stage diode group consisting of the diode D 3 and D 4. The anode of the diode D 3 is connected to the cathode of the diode D 4. The cathode of the diode D 3 is connected to a terminal CNT_IN, the anode of the diode D 4 is connected to the ground for the analog circuitry.

端子ＣＮＴ＿ＩＮでの消費電流は、約４０μＡであるが、デザイン・マニュアルのオンチップPoly抵抗素子の電流制約として、３００μＡ／μｍなる記載が存在する。さらに、例えばＥＳＤの発生に起因して、６００μＡ／μｍを超える電流が分圧用抵抗Ｒ１およびＲ２に流れると、分圧用抵抗Ｒ１およびＲ２の破壊が起こり、絶対精度が大きく劣化してしまう虞がある。つまり、仮に抵抗値５００ｋΩの抵抗を、チップ面積への影響を考慮し、幅Ｗ＝１μｍで設計する場合、この抵抗には、３００μＡを超える電流ＩＣＮＴ＿ＩＮが流れてはいけない。 The current consumption at the terminal CNT_IN is about 40 μA, but there is a description of 300 μA / μm as a current constraint of the on-chip poly resistance element in the design manual. Further, for example, when a current exceeding 600 μA / μm flows to the voltage dividing resistors R 1 and R 2 due to the occurrence of ESD, the voltage dividing resistors R 1 and R 2 are destroyed, and the absolute accuracy is greatly deteriorated. There is a risk of it. That is, if a resistor having a resistance value of 500 kΩ is designed with a width W = 1 μm in consideration of the influence on the chip area, a current I CNT_IN exceeding 300 μA must not flow through this resistor.

そこで、回路１２０では、端子ＣＮＴ＿ＩＮと、アナログ回路用のグランドとの間に、ダイオードＤ３およびＤ４から成る２段（複数段）のダイオード（ダイオード群）を接続している。 Therefore, in the circuit 120, and the terminal CNT_IN, between the ground for the analog circuits are connected two stages consisting of the diode D 3 and D 4 (s stages) of the diode (diode group).

すなわち、ＥＳＤに起因して、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に入力された電圧において、過度な電位上昇が発生した場合、ダイオードＤ３およびＤ４は、逆方向バイアスが与えられることによって、ブレークダウンを起こす。これにより、アナログ回路用のグランドへと電流ΔＩＣＮＴ＿ＩＮが流れ、分圧用抵抗Ｒ１およびＲ２には過度の電流が流れないので、分圧用抵抗Ｒ１およびＲ２の破壊を防ぐことが可能である。 That is, due to the ESD, the voltage input from the terminal CNT_IN the MOP-IC 101, if the excessive potential increase occurs, diodes D 3 and D 4, by a reverse bias is applied, a breakdown Wake up. As a result, the current ΔI CNT_IN flows to the ground for the analog circuit, and no excessive current flows through the voltage dividing resistors R 1 and R 2 , so that it is possible to prevent the voltage dividing resistors R 1 and R 2 from being destroyed. is there.

図１２の実測結果より、端子ＣＮＴ＿ＩＮの電位ＶＣＮＴ＿ＩＮが、ダイオードＤ３およびＤ４のブレークダウン電圧（２３Ｖ）以下である場合、ダイオードＤ３およびＤ４を流れる電流、すなわち電流ΔＩＣＮＴ＿ＩＮは変化しない。一方、電位ＶＣＮＴ＿ＩＮが２３Ｖを超えると、徐々に逆方向バイアスが与えられたダイオードＤ３およびＤ４がブレークダウンを起こし、ダイオードＤ３およびＤ４から、逆方向電流として、電流ΔＩＣＮＴ＿ＩＮが流れ始めることが分かる。 From the measured results of FIG. 12, the potential V CNT_IN terminal CNT_IN is less than or equal diodes D 3 and D 4 of the breakdown voltage (23V), the current through the diode D 3 and D 4, that is, the current [Delta] CNT_IN unchanged . On the other hand, when the potential V CNT_IN exceeds 23V, the diodes D 3 and D 4 to which the reverse bias is gradually applied cause breakdown, and a current ΔI CNT_IN flows as a reverse current from the diodes D 3 and D 4. I can see that it starts.

また、ＥＳＤに起因して、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に入力された電圧が、負電圧へと電圧降下する場合、図１３に示すように、ダイオードＤ３およびＤ４は、順方向バイアスが与えられる。これにより、電流ΔＩＣＮＴ＿ＩＮは、アナログ回路用のグランドから、ダイオードＤ３およびＤ４を介して、端子ＣＮＴ＿ＩＮへと流れる。これにより、分圧用抵抗Ｒ１およびＲ２には過度の電流が流れないので、分圧用抵抗Ｒ１およびＲ２の破壊を防ぐことが可能である。なお、図１３に示す回路１２０は、図１１に示す回路１２０と同じ構成である。 When the voltage input from the terminal CNT_IN to the MOP-IC 101 drops to a negative voltage due to ESD, the diodes D 3 and D 4 are given a forward bias as shown in FIG. It is done. Thus, the current [Delta] I CNT_IN from the ground for the analog circuit, via the diode D 3 and D 4, flows into the terminal CNT_IN. Thus, the dividing resistors R 1 and R 2 does not flow excessively current is, it is possible to prevent the destruction of dividing resistor R 1 and R 2. Note that the circuit 120 illustrated in FIG. 13 has the same structure as the circuit 120 illustrated in FIG.

この、ダイオードＤ３およびＤ４はＰＮ接合により構成されるものである。ダイオードＤ３およびＤ４による上記構成の詳細は、“特願２０１１−０１９９５９号（２０１１年２月１日出願）”に開示されている。 This, diodes D 3 and D 4 of which are composed of PN junction. Details of the above-described configuration of the diodes D 3 and D 4 are disclosed in “Japanese Patent Application No. 2011-019959 (filed on Feb. 1, 2011)”.

また、回路の過電流時において、ダイオードを用いて、グランドまたは入力端子へと電流を逃がす技術は、例えば特許文献１〜５に開示されている。   Further, for example, Patent Documents 1 to 5 disclose techniques for allowing a current to escape to the ground or the input terminal using a diode in the event of an overcurrent of the circuit.

特開２００２‐１００７６１号公報（２００２年４月５日公開）JP 2002-1000076 (published April 5, 2002) 特開２００４‐５５７９６号公報（２００４年２月１９日公開）JP 2004-55796 A (published on February 19, 2004) 特開平８‐１８６２３０号公報（１９９６年７月１６日公開）JP-A-8-186230 (published July 16, 1996) 特開平８‐２１３６１９号公報（１９９６年８月２０日公開）JP-A-8-213619 (published on August 20, 1996) 特開平８‐２２７９７６号公報（特許第３００９６１４号：１９９６年９月３日公開）JP-A-8-227976 (Patent No. 3009614: published on September 3, 1996)

図１１および１３に示した回路１２０においては、端子ＣＮＴ＿ＩＮに発生するＥＳＤへの対策のために、ＭＯＰ−ＩＣ１０１の内部にＰＮ接合のダイオード（ダイオードＤ３およびＤ４）を形成する必要がある。このようなダイオードＤ３およびＤ４はいずれも、耐圧がそれほど高くなく、２６．５Ｖ以上の電圧（過電圧）が印加されると、破壊されてしまうことが懸念される。 In the circuit 120 shown in FIGS. 11 and 13, it is necessary to form PN junction diodes (diodes D 3 and D 4 ) inside the MOP-IC 101 in order to cope with ESD generated at the terminal CNT_IN. Any such diodes D 3 and D 4 are the breakdown voltage is not so high, the 26.5V or more voltage (overvoltage) is applied, is concerned that would be destroyed.

ＭＯＰ−ＩＣ１０１が使用されるユニバーサルＬＮＢであるＬＮＢ１００は、その仕様上、端子ＣＮＴ＿ＩＮに印加される電圧の最大値が１９Ｖと規定されているため、ダイオードＤ３およびＤ４が破壊されてしまう虞がないと考えられてきた。 MOP-IC 101 is a universal LNB used LNB100, because of its design, the maximum value of the voltage applied to the terminal CNT_IN is defined as 19V, is a fear that diodes D 3 and D 4 is destroyed It has been considered not.

しかしながら、図１４に示すように、出力電圧Ｖｏｕｔが１１．５〜１９Ｖである安定化電源１３１をオン状態として、ケーブル１３２により、ＬＮＢ１００の出力端子９１に接続した瞬間、安定化電源１３１から出力された電圧に、オーバーシュート現象が発生することが分かった。なお、この現象は、安定化電源１３１の出力インピーダンスの急激な変化が原因で発生すると考えられる。 However, as shown in FIG. 14, when the stabilized power supply 131 whose output voltage Vout is 11.5 to 19V is turned on and connected to the output terminal 91 of the LNB 100 via the cable 132, the output from the stabilized power supply 131 is output. It was found that an overshoot phenomenon occurs in the applied voltage. This phenomenon is considered to occur due to a sudden change in the output impedance of the stabilized power supply 131.

図１５は、ＬＮＢ１００の出力端子９１に、オン状態の安定化電源１３１を接続した前後における、時間（横軸）と、ＬＮＢ１００への入力電圧ＶＩＮならびに端子ＣＮＴ＿ＩＮに印加される電圧ＶＣＮＴ＿ＩＮのレベル（縦軸）との関係を示すグラフである。なお、図１５中のＴＣが、該接続の直後に、オーバーシュートに起因して、電圧のレベルが最大となる瞬間を示している。また、本願明細書における「ＬＮＢへの入力電圧（ＶＩＮ）」は、ＬＮＢの出力端子９１に入力される電圧であるとする。 Figure 15 is an output terminal 91 of LNB100, before and after connecting a stabilized power supply 131 in the ON state, the time (horizontal axis), the input voltage V IN and the level of the voltage V CNT_IN applied to the terminal CNT_IN to LNB100 It is a graph which shows the relationship with (vertical axis). Incidentally, T C in FIG. 15, immediately after the connection, due to the overshoot, shows the moment at which the level of the voltage is maximum. Further, “input voltage (V IN ) to the LNB” in the present specification is a voltage input to the output terminal 91 of the LNB.

図１５の実測結果より、ＬＮＢ１００への入力電圧ＶＩＮを１９Ｖにしようとした場合、上述した安定化電源１３１の出力電圧Ｖｏｕｔのオーバーシュート現象に起因して、ＬＮＢ１００への入力電圧ＶＩＮは、瞬間的に３０．４Ｖにまで上昇した。また、図１５の実測結果より、ＭＯＰ−ＩＣ１０１の端子ＣＮＴ＿ＩＮの電位ＶＣＮＴ＿ＩＮは、瞬間的に２８．０Ｖにまで上昇した。これにより、ＬＮＢ１００では、ダイオードＤ３およびＤ４がショートモードで破壊されてしまい、ＭＯＰ−ＩＣ１０１が正常動作しないという事態の発生が確認された。この現象は、生産工場での組立および検査工程、ならびにユーザでのインストール作業中に起こりうることであることから、上記安定化電源１３１から出力された電圧のオーバーシュート現象に対する対策が必須事項となった。 From the measured results of FIG. 15, when trying to input voltage V IN to LNB100 to 19V, due to the overshooting phenomenon of the output voltage V out of the regulated power supply 131 as described above, the input voltage V IN to LNB100 It rose to 30.4V instantaneously. From the actual measurement result of FIG. 15, the potential V CNT_IN of the terminal CNT_IN of the MOP-IC 101 instantaneously increased to 28.0V. Thus, in LNB100, diodes D 3 and D 4 will be destroyed in a short mode, occurrence of a situation that MOP-IC 101 does not operate normally was confirmed. Since this phenomenon can occur during the assembly and inspection process in the production factory and the installation work by the user, it is essential to take measures against the overshoot phenomenon of the voltage output from the stabilized power supply 131. It was.

また、特許文献２の図１の場合、電源を誤って逆接続したときの過電流によるダイオードの破壊を防止するために、抵抗を挿入してダイオードに流れる電流を抑制することを目的としているに過ぎない。また、特許文献３の図１の場合、抵抗は、コンデンサのサージによる充電電荷を放電するための抵抗であって、コンデンサとセットで効果のあるものである。また、特許文献３の図１の場合、抵抗によりダイオードの降伏電流を制限して保護回路全体の破壊を防止しているに過ぎない。また、特許文献４の図３の場合、ＩＣまたはモジュール内の最大電圧を制限しているのはダイオードであり、ダイオードのブレークダウン電圧に制限され、抵抗はモジュール内を流れる電流を制限するものに過ぎない。また、特許文献５の図６の場合、抵抗はダイオードの保護を目的としたものとは言えない。特許文献１に係る技術では、ダイオードを特に保護していない。以上の、特許文献１〜５に開示された各技術は、以下に説明する本発明の特徴点との関連が薄い。   Further, in the case of FIG. 1 of Patent Document 2, the purpose is to suppress the current flowing through the diode by inserting a resistor in order to prevent the destruction of the diode due to the overcurrent when the power supply is reversely connected in error. Not too much. Further, in the case of FIG. 1 of Patent Document 3, the resistor is a resistor for discharging the charge charged due to the surge of the capacitor, and is effective when combined with the capacitor. Further, in the case of FIG. 1 of Patent Document 3, the breakdown current of the diode is limited only by the resistance to prevent the destruction of the entire protection circuit. In the case of FIG. 3 of Patent Document 4, the maximum voltage in the IC or module is limited by the diode, limited to the breakdown voltage of the diode, and the resistance is limited to limit the current flowing in the module. Not too much. In addition, in the case of FIG. 6 of Patent Document 5, it cannot be said that the resistor is intended to protect the diode. In the technique according to Patent Document 1, the diode is not particularly protected. Each of the techniques disclosed in Patent Documents 1 to 5 described above has little relation to the feature points of the present invention described below.

本発明は、上記の問題に鑑みて為されたものであり、その目的は、半導体集積回路に設けられた端子に発生するＥＳＤへの対策を施すために同半導体集積回路に設けられた、ダイオードが破壊されることを防止する、ダイオード保護回路、ＬＮＢ、およびアンテナシステムを提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a diode provided in the semiconductor integrated circuit in order to take measures against ESD generated at a terminal provided in the semiconductor integrated circuit. It is to provide a diode protection circuit, an LNB, and an antenna system that prevent the device from being destroyed.

本発明のダイオード保護回路は、上記の問題を解決するために、入力端子と、上記入力端子に印加された電圧を分圧する、複数の抵抗から成る分圧用抵抗と、一端が上記入力端子に接続されていると共に他端が接地されており、かつ、上記分圧用抵抗に流れる電流を所定値以下に抑制するための、１または複数のダイオードから成るダイオード群とを備えた半導体集積回路に接続される、上記ダイオード群を保護するダイオード保護回路であって、上記入力端子に接続される抵抗である保護抵抗を備え、上記保護抵抗は、上記ダイオード群を流れる電流に応じて、上記ダイオード群を構成するダイオードのいずれかが破壊される電圧未満にまで、上記保護抵抗に印加される電圧を降下させることによって、上記入力端子に印加される電圧を降下させ、上記分圧用抵抗が上記半導体集積回路に内蔵されており、上記保護抵抗が上記半導体集積回路の外部に設けられており、上記保護抵抗が炭素被膜抵抗または金属皮膜抵抗であることを特徴としている。 In order to solve the above problem, the diode protection circuit of the present invention has an input terminal, a voltage dividing resistor configured to divide a voltage applied to the input terminal, and a resistor connected to one end of the input terminal. And the other end is grounded, and is connected to a semiconductor integrated circuit including a diode group consisting of one or a plurality of diodes for suppressing the current flowing through the voltage dividing resistor to a predetermined value or less. A diode protection circuit for protecting the diode group, comprising a protection resistor that is a resistor connected to the input terminal, and the protection resistor constitutes the diode group in accordance with a current flowing through the diode group. The voltage applied to the input terminal is reduced by dropping the voltage applied to the protective resistor to a voltage that is less than the voltage at which any of the diodes is destroyed. Is, the partial pressure resistor is built in the semiconductor integrated circuit, said protection resistor is provided outside of the semiconductor integrated circuit, it is characterized in that the protective resistor is carbon film resistor or a metal film resistor Yes.

上記の構成によれば、入力端子に過電圧が発生したときに、ダイオード群を構成する各ダイオードのブレークダウンによって、電流がダイオード群を流れるが、保護抵抗は、このダイオード群を流れる電流によって、自身に印加された電圧を降下させる。換言すれば、保護抵抗に印加された電圧は、保護抵抗の抵抗値、およびダイオード群を流れる電流の電流値に応じて電圧降下され、その後、保護抵抗が接続されている入力端子に印加される。   According to the above configuration, when an overvoltage occurs at the input terminal, current flows through the diode group due to breakdown of each diode constituting the diode group. The voltage applied to is lowered. In other words, the voltage applied to the protective resistor is dropped according to the resistance value of the protective resistor and the current value of the current flowing through the diode group, and then applied to the input terminal to which the protective resistor is connected. .

ここで、具体的に保護抵抗は、上記の電圧降下により、自身に印加された電圧を、ダイオードのいずれかが破壊される電圧未満にまで降下させる。換言すれば、保護抵抗は、ダイオード群を流れる電流に応じた、自身に印加された電圧の降下によって、該印加された電圧を、各ダイオードが破壊しない電圧にまで降下させるような抵抗値となっている。   Here, specifically, the protective resistor drops the voltage applied to itself to below the voltage at which any of the diodes is destroyed by the above voltage drop. In other words, the protective resistance has a resistance value that causes the applied voltage to drop to a voltage at which each diode does not break down due to a drop in the voltage applied to itself according to the current flowing through the diode group. ing.

上記の構成によれば、ダイオード群を構成する各ダイオードのブレークダウン時において、入力端子から半導体集積回路に過電圧が印加される虞がなくなるので、同半導体集積回路に設けられた、ＥＳＤ対策用のダイオードが破壊されることを防止することができる。   According to the above configuration, there is no possibility that an overvoltage is applied from the input terminal to the semiconductor integrated circuit at the time of breakdown of each diode constituting the diode group. Therefore, an ESD countermeasure provided in the semiconductor integrated circuit is eliminated. It is possible to prevent the diode from being destroyed.

また、保護抵抗は、半導体集積回路の入力端子に接続されているが、半導体集積回路に接続されている。つまり、保護抵抗は、半導体集積回路の外部に設けられている。この理由は、以下にある。   The protective resistor is connected to the input terminal of the semiconductor integrated circuit, but is connected to the semiconductor integrated circuit. That is, the protective resistor is provided outside the semiconductor integrated circuit. The reason is as follows.

半導体集積回路に内蔵された分圧用抵抗の、入力端子に発生するＥＳＤに対する耐性が低いことは上述した。半導体集積回路は、このような分圧用抵抗が、上記ＥＳＤに起因して破壊されてしまうことを防止するために、ダイオード群を内蔵している。   As described above, the voltage dividing resistor built in the semiconductor integrated circuit has low resistance to ESD generated at the input terminal. The semiconductor integrated circuit incorporates a diode group in order to prevent such a voltage dividing resistor from being destroyed due to the ESD.

そして、仮に保護抵抗を半導体集積回路に内蔵した場合、保護抵抗は、上述した分圧用抵抗の場合と同様に、入力端子に発生するＥＳＤに起因して、破壊されてしまう虞がある。   If the protective resistor is built in the semiconductor integrated circuit, the protective resistor may be destroyed due to ESD generated at the input terminal, as in the case of the voltage dividing resistor described above.

一方、保護抵抗を半導体集積回路の外部に設けた場合、保護抵抗は、炭素被膜抵抗または金属皮膜抵抗といった、一般的な電気回路において使用されている抵抗を用いて構成することが可能となる。炭素被膜抵抗および金属皮膜抵抗は、半導体集積回路に内蔵した抵抗と比較して、ＥＳＤに対する耐性を高くすることができる。従って、保護抵抗を半導体集積回路の外部に設けることにより、保護抵抗におけるＥＳＤへの耐性を向上させることが可能となる。   On the other hand, when the protective resistor is provided outside the semiconductor integrated circuit, the protective resistor can be configured using a resistor used in a general electric circuit such as a carbon film resistor or a metal film resistor. The carbon film resistance and the metal film resistance can increase the resistance to ESD as compared with the resistance built in the semiconductor integrated circuit. Therefore, by providing the protective resistor outside the semiconductor integrated circuit, it is possible to improve the ESD resistance of the protective resistor.

また、本発明のダイオード保護回路の、上記保護抵抗の抵抗値は、上記分圧用抵抗を構成する抵抗の合成抵抗の値の０．２％未満であるのが好ましい。   In the diode protection circuit of the present invention, the resistance value of the protection resistor is preferably less than 0.2% of the combined resistance value of the resistors constituting the voltage dividing resistor.

分圧用抵抗の合成抵抗の値にとって無視できない程度に、保護抵抗の抵抗値が大きいと、合成抵抗の分圧比の、相対的なばらつきが大きくなってしまい、入力端子に印加される電圧のレベルが大きくばらつく要因となってしまう。これにより、入力端子に印加された電圧のレベルに応じた処理を行う必要がある半導体集積回路において、該処理を正常に行うことが困難となる虞がある。保護抵抗は、分圧用抵抗の合成抵抗に対して、相対的なばらつきを発生させる要因となる。従って、保護抵抗の抵抗値は、できるだけ小さいことが望ましい。   If the resistance value of the protective resistor is too large to be ignored for the combined resistance value of the voltage dividing resistor, the relative variation in the divided voltage ratio of the combined resistor increases, and the level of the voltage applied to the input terminal It becomes a factor that varies greatly. As a result, in a semiconductor integrated circuit that needs to perform processing according to the level of the voltage applied to the input terminal, it may be difficult to perform the processing normally. The protective resistance causes a relative variation with respect to the combined resistance of the voltage dividing resistance. Therefore, it is desirable that the resistance value of the protective resistor be as small as possible.

上記の構成によれば、保護抵抗の抵抗値は、分圧用抵抗の合成抵抗の値の０．２％未満と、非常に小さい。従って、保護抵抗を設けることに起因して、入力端子に印加される電圧のレベルが大きくばらつくことを抑制し、半導体集積回路における上記の処理を正常に行うことができる。   According to the above configuration, the resistance value of the protective resistor is very small, less than 0.2% of the combined resistance value of the voltage dividing resistor. Therefore, it is possible to suppress the voltage level applied to the input terminal from greatly varying due to the provision of the protective resistor, and to perform the above processing in the semiconductor integrated circuit normally.

また、本発明のダイオード保護回路の、上記保護抵抗は、上記半導体集積回路の主電源電圧より大きい電圧、または上記半導体集積回路の定格電圧より大きい電圧が印加される、上記入力端子に接続されているのが好ましい。   In the diode protection circuit of the present invention, the protection resistor is connected to the input terminal to which a voltage higher than a main power supply voltage of the semiconductor integrated circuit or a voltage higher than a rated voltage of the semiconductor integrated circuit is applied. It is preferable.

上記の構成によれば、半導体集積回路に設けられた入力端子であって、該半導体集積回路の主電源電圧または定格電圧よりも大きなレベルの電圧を扱う入力端子に発生するＥＳＤへの対策を施す、ダイオード群の破壊を防止することができる。   According to the above configuration, measures are taken against ESD generated at an input terminal provided in the semiconductor integrated circuit, which handles a voltage of a level higher than the main power supply voltage or the rated voltage of the semiconductor integrated circuit. The destruction of the diode group can be prevented.

また、本発明のＬＮＢは、本発明のダイオード保護回路と、上記半導体集積回路とを備えたものであるのが好ましい。   The LNB of the present invention preferably includes the diode protection circuit of the present invention and the semiconductor integrated circuit.

上記の構成によれば、本発明のダイオード保護回路と同様の効果を、ＬＮＢにおいて得ることができる。   According to said structure, the effect similar to the diode protection circuit of this invention can be acquired in LNB.

また、本発明のＬＮＢの、上記半導体集積回路は、ＰＬＬ回路と、無線周波数を有する信号と、上記ＰＬＬ回路の出力信号とを混合することで、中間周波信号に変換する混合回路と、上記中間周波信号を増幅する中間周波増幅器とを備えるのが好ましい。   Also, the semiconductor integrated circuit of the LNB of the present invention includes a PLL circuit, a signal having a radio frequency, and an output signal of the PLL circuit, thereby mixing the signal into an intermediate frequency signal, and the intermediate circuit. It is preferable to provide an intermediate frequency amplifier for amplifying the frequency signal.

上記の構成によれば、半導体集積回路は、ＰＬＬ回路を備えているため、動作が安定した局部発振器を実現することができる。   According to the above configuration, since the semiconductor integrated circuit includes the PLL circuit, a local oscillator with stable operation can be realized.

また、上記の構成によれば、ＬＮＢは、混合回路の機能と、中間周波増幅器の機能とを収めた、半導体集積回路を備えている。この半導体集積回路を使用したこのＬＮＢは、局部発振器（ＰＬＬ回路）を備えた局部発振回路の動作の安定化、ならびに部品数の大幅な削減をもたらす。   Moreover, according to said structure, LNB is provided with the semiconductor integrated circuit which accommodated the function of the mixing circuit and the function of the intermediate frequency amplifier. The LNB using this semiconductor integrated circuit stabilizes the operation of the local oscillation circuit including the local oscillator (PLL circuit) and greatly reduces the number of components.

また、本発明のアンテナシステムは、本発明のＬＮＢを備えたものであるのが好ましい。   Moreover, it is preferable that the antenna system of the present invention includes the LNB of the present invention.

上記の構成によれば、本発明のＬＮＢ、ひいては本発明のダイオード保護回路と同様の効果を、アンテナシステムにおいて得ることができる。   According to said structure, the effect similar to LNB of this invention and by extension, the diode protection circuit of this invention can be acquired in an antenna system.

以上のとおり、本発明のダイオード保護回路は、入力端子と、上記入力端子に印加された電圧を分圧する、複数の抵抗から成る分圧用抵抗と、一端が上記入力端子に接続されていると共に他端が接地されており、かつ、上記分圧用抵抗に流れる電流を所定値以下に抑制するための、１または複数のダイオードから成るダイオード群とを備えた半導体集積回路に接続される、上記ダイオード群を保護するダイオード保護回路であって、上記入力端子に接続される抵抗である保護抵抗を備え、上記保護抵抗は、上記ダイオード群を流れる電流に応じて、上記ダイオード群を構成するダイオードのいずれかが破壊される電圧未満にまで、上記保護抵抗に印加される電圧を降下させることによって、上記入力端子に印加される電圧を降下させ、上記分圧用抵抗が上記半導体集積回路に内蔵されており、上記保護抵抗が上記半導体集積回路の外部に設けられており、上記保護抵抗が炭素被膜抵抗または金属皮膜抵抗である構成である。 As described above, the diode protection circuit according to the present invention includes an input terminal, a voltage dividing resistor configured to divide a voltage applied to the input terminal, a plurality of resistors, and one end connected to the input terminal. The diode group connected to a semiconductor integrated circuit having an end grounded and having a diode group composed of one or a plurality of diodes for suppressing a current flowing through the voltage dividing resistor to a predetermined value or less A protection circuit that is a resistor connected to the input terminal, and the protection resistor is one of the diodes constituting the diode group according to a current flowing through the diode group. There to less than a voltage to be destroyed, by lowering the voltage applied to the protection resistor, lowering the voltage applied to the input terminal, the divided Use resistor is built in the semiconductor integrated circuit, said protection resistor is provided outside of the semiconductor integrated circuit, a structure above the protection resistance is carbon film resistor or a metal film resistor.

従って、本発明は、半導体集積回路に設けられた端子に発生するＥＳＤへの対策を施すために同半導体集積回路に設けられた、ダイオードが破壊されることを防止するという効果を奏する。   Therefore, the present invention has an effect of preventing a diode provided in the semiconductor integrated circuit from being destroyed in order to take measures against ESD generated at a terminal provided in the semiconductor integrated circuit.

本発明の実施の形態に係るダイオード保護回路の構成を示す回路図であり、保護抵抗を、本発明に係る入力端子に接続した形態を示す図である。It is a circuit diagram which shows the structure of the diode protection circuit which concerns on embodiment of this invention, and is a figure which shows the form which connected protection resistance to the input terminal which concerns on this invention. 図１に示す入力端子に印加される電圧のレベルと、図１に示すダイオード群を流れる電流の電流値との関係を示すグラフから、保護抵抗の抵抗値を決定するシミュレーションを示す図である。FIG. 2 is a diagram showing a simulation for determining a resistance value of a protective resistor from a graph showing a relationship between a level of a voltage applied to an input terminal shown in FIG. 1 and a current value of a current flowing through a diode group shown in FIG. 1. ＬＮＢの出力端子に、オン状態の安定化電源を接続する前後における、経過時間と、ＬＮＢへの入力電圧（ＶＩＮ）のレベル、ならびに図１に示す入力端子に印加される電圧のレベルとの関係を示すグラフであり、保護抵抗の抵抗値を４７Ωとした場合の関係を示している。The elapsed time before and after connecting the stabilized power supply in the ON state to the output terminal of the LNB, the level of the input voltage (V IN ) to the LNB, and the level of the voltage applied to the input terminal shown in FIG. It is a graph which shows a relationship, and has shown the relationship when the resistance value of a protective resistance is 47 (ohm). 保護抵抗の抵抗値に応じた、保護抵抗による効果の検証結果を示す表およびグラフである。It is the table | surface and graph which show the verification result of the effect by protection resistance according to the resistance value of protection resistance. 保護抵抗の抵抗値と、半導体集積回路における偏波切換電圧のレベルとの関係を示す表およびグラフである。It is the table | surface and graph which show the relationship between the resistance value of a protection resistance, and the level of the polarization switching voltage in a semiconductor integrated circuit. ＬＮＢの出力端子に、オン状態の安定化電源を接続する前後における、経過時間と、ＬＮＢへの入力電圧（ＶＩＮ）のレベル、ならびに図１に示す入力端子に印加される電圧のレベルとの関係を示すグラフであり、保護抵抗の抵抗値を３００Ωとした場合の関係を示している。The elapsed time before and after connecting the stabilized power supply in the ON state to the output terminal of the LNB, the level of the input voltage (V IN ) to the LNB, and the level of the voltage applied to the input terminal shown in FIG. It is a graph which shows a relationship, and has shown the relationship when the resistance value of a protective resistance shall be 300 (ohm). 図１に示すダイオード保護回路および半導体集積回路を備えたＬＮＢの構成を示す回路ブロック図である。FIG. 2 is a circuit block diagram showing a configuration of an LNB including the diode protection circuit and the semiconductor integrated circuit shown in FIG. 代表的な衛星放送受信システムの概略構成を示す図である。It is a figure which shows schematic structure of a typical satellite broadcast receiving system. 衛星放送受信用のＬＮＢの一例を示す図であり、１出力のユニバーサルＬＮＢの構成を示す回路ブロック図である。It is a figure which shows an example of LNB for satellite broadcasting reception, and is a circuit block diagram which shows the structure of universal LNB of 1 output. 衛星放送受信用のＬＮＢの別の例を示す図であり、ＰＬＬ回路を局部発振器として備えた、１出力のユニバーサルＬＮＢの構成を示す回路ブロック図である。It is a figure which shows another example of LNB for satellite broadcasting reception, and is a circuit block diagram which shows the structure of universal LNB of 1 output provided with the PLL circuit as a local oscillator. 半導体集積回路における、半導体集積回路の主電源電圧よりも大きなレベルの電圧が印加される入力端子およびその周辺回路の構成例を示す回路図であり、同入力端子に正電圧のＥＳＤが発生した場合における、電流の流れを示す図である。In the semiconductor integrated circuit, it is a circuit diagram showing a configuration example of an input terminal to which a voltage higher than the main power supply voltage of the semiconductor integrated circuit and its peripheral circuit are applied, and when a positive voltage ESD occurs at the input terminal It is a figure which shows the flow of an electric current in. 図１１に示す入力端子に印加される電圧と、同入力端子に流れる電流との関係を示すグラフである。It is a graph which shows the relationship between the voltage applied to the input terminal shown in FIG. 11, and the electric current which flows into the input terminal. 半導体集積回路における、半導体集積回路の主電源電圧よりも大きなレベルの電圧が印加される入力端子およびその周辺回路の構成例を示す回路図であり、同入力端子に負電圧のＥＳＤが発生した場合における、電流の流れを示す図である。In the semiconductor integrated circuit, it is a circuit diagram showing a configuration example of an input terminal to which a voltage higher than the main power supply voltage of the semiconductor integrated circuit and its peripheral circuit are applied, and when a negative voltage ESD occurs at the input terminal It is a figure which shows the flow of an electric current in. 図１０に示すＬＮＢの出力端子に、オン状態の安定化電源を接続する様子を示す模式図である。It is a schematic diagram which shows a mode that the stabilized power supply of an ON state is connected to the output terminal of LNB shown in FIG. 図１０に示すＬＮＢの出力端子に、オン状態の安定化電源を接続する前後における、経過時間と、ＬＮＢへの入力電圧（ＶＩＮ）のレベル、ならびに図１１に示す入力端子に印加される電圧のレベルとの関係を示すグラフである。The elapsed time, the level of the input voltage (V IN ) to the LNB, and the voltage applied to the input terminal shown in FIG. 11 before and after the on-state stabilized power supply is connected to the output terminal of the LNB shown in FIG. It is a graph which shows the relationship with a level.

以下、本発明の実施の形態について、詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail.

〔ダイオード保護回路の構成〕
図１は、本実施の形態に係るダイオード保護回路の構成を示す回路図である。 [Configuration of diode protection circuit]
FIG. 1 is a circuit diagram showing a configuration of a diode protection circuit according to the present embodiment.

ダイオード保護回路の説明に先立って、本実施の形態に係るＭＯＰ−ＩＣ（半導体集積回路）１０１は、図１１に示すＭＯＰ−ＩＣ１０１と同様の構成である。   Prior to the description of the diode protection circuit, the MOP-IC (semiconductor integrated circuit) 101 according to the present embodiment has the same configuration as the MOP-IC 101 shown in FIG.

すなわち、図１に示すとおり、ＭＯＰ−ＩＣ１０１は、端子（入力端子）ＣＮＴ＿ＩＮ、および端子ＣＮＴ＿ＩＮに発生するＥＳＤへの対策用の回路である回路１２０を備えている。なお、端子ＣＮＴ＿ＩＮは、ＭＯＰ−ＩＣ１０１の主電源電圧（３．３Ｖ）よりも大きなレベルの電圧（最大１９Ｖ程度）が印加される端子である。また、端子ＣＮＴ＿ＩＮは、ＭＯＰ−ＩＣ１０１の定格電圧（５Ｖ以下）よりも大きなレベルの電圧（最大１９Ｖ程度）が印加される端子であるとも言える。   That is, as shown in FIG. 1, the MOP-IC 101 includes a terminal (input terminal) CNT_IN and a circuit 120 that is a circuit for measures against ESD generated at the terminal CNT_IN. The terminal CNT_IN is a terminal to which a voltage (a maximum of about 19 V) at a level higher than the main power supply voltage (3.3 V) of the MOP-IC 101 is applied. It can also be said that the terminal CNT_IN is a terminal to which a voltage (a maximum of about 19 V) at a level higher than the rated voltage (5 V or less) of the MOP-IC 101 is applied.

回路１２０は、ダイオードＤ１〜Ｄ４、分圧用抵抗Ｒ１およびＲ２、安定化容量Ｃ１、ならびに電圧検出回路１２１を備えている。分圧用抵抗Ｒ１の抵抗値は、４２０ｋΩとした。分圧用抵抗Ｒ２の抵抗値は、８０ｋΩとした。また、分圧用抵抗Ｒ１およびＲ２が互いに直列に接続されているため、分圧用抵抗Ｒ１およびＲ２の抵抗値の合計（合成抵抗）は、５００ｋΩである。 The circuit 120 includes diodes D 1 to D 4 , voltage dividing resistors R 1 and R 2 , a stabilization capacitor C 1 , and a voltage detection circuit 121. Resistance of the dividing resistor R 1 was set to 420Keiomega. Resistance of the dividing resistor R 2 has a 80k ohms. Further, since the dividing resistors R 1 and R 2 are connected in series with each other, the sum of the resistance values of the dividing resistors R 1 and R 2 (combined resistance) is 500 k [Omega].

そして、ダイオード群を構成するダイオードＤ３およびＤ４は、以下の動作により、分圧用抵抗Ｒ１およびＲ２の破壊を防ぐ機能を有する。 The diodes D 3 and D 4 constituting the diode group have a function of preventing the voltage dividing resistors R 1 and R 2 from being destroyed by the following operation.

すなわち、ＥＳＤに起因して、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に入力された電圧において、過度な電位上昇が発生した場合、ダイオードＤ３およびＤ４は、逆方向バイアスが与えられることによって、ブレークダウンを起こす。これにより、アナログ回路用のグランドへと電流ΔＩＣＮＴ＿ＩＮが流れ、分圧用抵抗Ｒ１およびＲ２には過度の電流が流れないので、分圧用抵抗Ｒ１およびＲ２の破壊を防ぐことが可能である。 That is, due to the ESD, the voltage input from the terminal CNT_IN the MOP-IC 101, if the excessive potential increase occurs, diodes D 3 and D 4, by a reverse bias is applied, a breakdown Wake up. As a result, the current ΔI CNT_IN flows to the ground for the analog circuit, and no excessive current flows through the voltage dividing resistors R 1 and R 2 , so that it is possible to prevent the voltage dividing resistors R 1 and R 2 from being destroyed. is there.

また、ＥＳＤに起因して、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に入力された電圧が、負電圧へと電圧降下する場合、ダイオードＤ３およびＤ４は、順方向バイアスが与えられる。これにより、電流ΔＩＣＮＴ＿ＩＮは、アナログ回路用のグランドから、ダイオードＤ３およびＤ４を介して、端子ＣＮＴ＿ＩＮへと流れる（図１３参照）。これにより、分圧用抵抗Ｒ１およびＲ２には過度の電流が流れないので、分圧用抵抗Ｒ１およびＲ２の破壊を防ぐことが可能である。 Further, due to the ESD, the voltage input from the terminal CNT_IN the MOP-IC 101 is, when the voltage drops to a negative voltage, the diode D 3 and D 4 is given a forward bias. As a result, the current ΔI CNT_IN flows from the ground for the analog circuit to the terminal CNT_IN via the diodes D 3 and D 4 (see FIG. 13). Thus, the dividing resistors R 1 and R 2 does not flow excessively current is, it is possible to prevent the destruction of dividing resistor R 1 and R 2.

ここで、端子ＣＮＴ＿ＩＮには、ダイオード保護回路として、保護抵抗ＲＣＮＴ＿ＩＮが接続されている。 Here, a protection resistor R CNT_IN is connected to the terminal CNT_IN as a diode protection circuit.

保護抵抗ＲＣＮＴ＿ＩＮは、一端が端子ＣＮＴ＿ＩＮに接続されており、他端がローパスフィルタ９４に接続されている。保護抵抗ＲＣＮＴ＿ＩＮには、ＬＮＢ１００´への入力電圧ＶＩＮ（以下、単に「入力電圧ＶＩＮ」と称する）が、ローパスフィルタ９４を通過して得られた電圧が印加される（後述の図７参照）。 The protection resistor R CNT_IN has one end connected to the terminal CNT_IN and the other end connected to the low-pass filter 94. A voltage obtained by passing an input voltage V IN (hereinafter simply referred to as “input voltage V IN ”) to the LNB 100 ′ through the low-pass filter 94 is applied to the protection resistor R CNT_IN (FIG. 7 described later). reference).

また、保護抵抗ＲＣＮＴ＿ＩＮは、ＭＯＰ−ＩＣ１０１の外部に設けられている、すなわち、ＭＯＰ−ＩＣ１０１に外付けされている。ＥＳＤに対する耐性を高くするために、保護抵抗ＲＣＮＴ＿ＩＮは例えば、一般的な電気回路において使用される、炭素被膜抵抗または金属皮膜抵抗であるのが好ましい。 The protective resistor R CNT_IN is provided outside the MOP-IC 101, that is, externally attached to the MOP-IC 101. In order to increase the resistance against ESD, the protective resistance R CNT_IN is preferably a carbon film resistance or a metal film resistance used in a general electric circuit, for example.

さらに、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値は、ダイオードＤ３およびＤ４を流れる電流に応じて、ダイオードＤ３および／またはＤ４がショートモードで破壊される電圧未満にまで、保護抵抗ＲＣＮＴ＿ＩＮに印加された電圧を降下させるような値である。保護抵抗ＲＣＮＴ＿ＩＮの抵抗値の具体例については、後述する。 Furthermore, the resistance value of the protective resistor R CNT_IN, depending on the current flowing through the diode D 3 and D 4, the diode D 3 and / or D 4 is to less than the voltage to be destroyed in a short mode, applied to the protection resistor R CNT_IN It is a value that drops the applied voltage. A specific example of the resistance value of the protection resistor R CNT_IN will be described later.

端子ＣＮＴ＿ＩＮにおけるＥＳＤの発生等に起因して、端子ＣＮＴ＿ＩＮに過電圧が発生したときに、ダイオードＤ３およびＤ４は、ブレークダウンを起こし、これによって、電流ΔＩＣＮＴ＿ＩＮがダイオードＤ３およびＤ４を流れる。保護抵抗ＲＣＮＴ＿ＩＮは、電流ΔＩＣＮＴ＿ＩＮによって、保護抵抗ＲＣＮＴ＿ＩＮに印加された電圧を降下させる。また、保護抵抗ＲＣＮＴ＿ＩＮは、この降下させた電圧を、保護抵抗ＲＣＮＴ＿ＩＮに接続された端子ＣＮＴ＿ＩＮに印加する。換言すれば、保護抵抗ＲＣＮＴ＿ＩＮに印加された電圧は、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値、および電流ΔＩＣＮＴ＿ＩＮの電流値に応じて電圧降下され、その後、端子ＣＮＴ＿ＩＮに印加される。図１には、電流ΔＩＣＮＴ＿ＩＮがアナログ回路用のグランドへと流れる様子を図示しているが、このとき、保護抵抗ＲＣＮＴ＿ＩＮには、電流ＩＣＮＴ＿ＩＮが、端子ＣＮＴ＿ＩＮを通じて流れる（供給される）。 When an overvoltage occurs at the terminal CNT_IN due to the occurrence of ESD or the like at the terminal CNT_IN, the diodes D 3 and D 4 cause a breakdown, whereby the current ΔI CNT_IN flows through the diodes D 3 and D 4 . . The protection resistor R CNT_IN drops the voltage applied to the protection resistor R CNT_IN by the current ΔI CNT_IN . In addition, the protection resistor R CNT_IN applies the lowered voltage to the terminal CNT_IN connected to the protection resistor R CNT_IN . In other words, the voltage applied to the protection resistor R CNT_IN, the resistance value of the protective resistor R CNT_IN, and a voltage drop corresponding to the current value of the current [Delta] I CNT_IN, then, applied to the terminal CNT_IN. 1 shows, the current [Delta] I CNT_IN is illustrated how the flow to the ground for the analog circuits, this time, the protective resistor R CNT_IN, current I CNT_IN flows through terminal CNT_IN (supplied).

また、保護抵抗ＲＣＮＴ＿ＩＮは、電流ΔＩＣＮＴ＿ＩＮに応じた、保護抵抗ＲＣＮＴ＿ＩＮに印加された電圧の降下によって、該電圧を、ダイオードＤ３および／またはＤ４がショートモードで破壊しない電圧にまで降下させるような抵抗値となっている。 Further, the protective resistance R CNT_IN drops to a voltage at which the diodes D 3 and / or D 4 do not break in the short mode due to a drop in the voltage applied to the protective resistance R CNT_IN according to the current ΔI CNT_IN. The resistance value is such that

従って、ダイオードＤ３およびＤ４のブレークダウン時において、端子ＣＮＴ＿ＩＮからＭＯＰ−ＩＣ１０１に過電圧が印加される虞がなくなる。結果、ＭＯＰ−ＩＣ１０１に設けられた、ＥＳＤ対策用のダイオードＤ３および／またはＤ４が破壊されることを防止することができる。 Accordingly, at the time of breakdown of the diode D 3 and D 4, risk is eliminated that overvoltage from the terminal CNT_IN the MOP-IC 101 is applied. As a result, it is possible to prevent the diode D 3 and / or D 4 for ESD countermeasures provided in the MOP-IC 101 from being destroyed.

また、保護抵抗ＲＣＮＴ＿ＩＮが、ＭＯＰ−ＩＣ１０１の外部に設けられている理由は、以下にある。 The reason why the protective resistance R CNT_IN is provided outside the MOP-IC 101 is as follows.

分圧用抵抗Ｒ１およびＲ２の、端子ＣＮＴ＿ＩＮに発生するＥＳＤに対する耐性が低いことは上述した。ＭＯＰ−ＩＣ１０１は、このような分圧用抵抗Ｒ１およびＲ２が、上記ＥＳＤに起因して破壊されてしまうことを防止するために、ダイオードＤ３およびＤ４を内蔵している。 The dividing resistors R 1 and R 2, it has been described above tolerance to ESD generated in the terminal CNT_IN low. The MOP-IC 101 includes diodes D 3 and D 4 in order to prevent such voltage dividing resistors R 1 and R 2 from being destroyed due to the ESD.

そして、仮に保護抵抗ＲＣＮＴ＿ＩＮをＭＯＰ−ＩＣ１０１に内蔵した場合、保護抵抗ＲＣＮＴ＿ＩＮは、上述した分圧用抵抗Ｒ１およびＲ２の場合と同様に、端子ＣＮＴ＿ＩＮに発生するＥＳＤに起因して、破壊されてしまう虞がある。 If the protective resistor R CNT_IN is built in the MOP-IC 101, the protective resistor R CNT_IN is destroyed due to the ESD generated at the terminal CNT_IN as in the case of the voltage dividing resistors R 1 and R 2 described above. There is a risk of being.

一方、保護抵抗ＲＣＮＴ＿ＩＮをＭＯＰ−ＩＣ１０１の外部に設けた場合、保護抵抗ＲＣＮＴ＿ＩＮは、炭素被膜抵抗または金属皮膜抵抗といった、一般的な電気回路において使用されている抵抗を用いて構成することが可能となる。炭素被膜抵抗および金属皮膜抵抗は、ＭＯＰ−ＩＣ１０１に内蔵した抵抗（例えば、分圧用抵抗Ｒ１およびＲ２）と比較して、ＥＳＤに対する耐性を高くすることができる。従って、保護抵抗ＲＣＮＴ＿ＩＮをＭＯＰ−ＩＣ１０１の外部に設けることにより、保護抵抗ＲＣＮＴ＿ＩＮにおけるＥＳＤへの耐性を向上させることが可能となる。 On the other hand, if the protective resistance R CNT_IN provided outside the MOP-IC 101, a protective resistor R CNT_IN may be constructed using a resistor that is used like carbon film resistor or a metal film resistor, in a typical electrical circuit It becomes possible. The carbon film resistance and the metal film resistance can increase resistance to ESD as compared with resistances built in the MOP-IC 101 (for example, resistances R 1 and R 2 for voltage division). Thus, by providing the protective resistor R CNT_IN outside the MOP-IC 101, it is possible to improve the resistance to ESD in the protection resistor R CNT_IN.

ところで、ＭＯＰ−ＩＣ１０１は、Vertical path上のプリアンプ（ＨＥＭＴ８５ａ）にバイアスを供給するＶ偏波信号の受信時と、Horizontal path上のプリアンプ（ＨＥＭＴ８５ｂ）にバイアスを供給するＨ偏波信号の受信時とを切換える。以下、このＶ偏波信号の受信時とＨ偏波信号の受信時との切換を、偏波切換と称する。   By the way, the MOP-IC 101 receives a V polarization signal that supplies a bias to the preamplifier (HEMT 85a) on the Vertical path, and receives an H polarization signal that supplies a bias to the preamplifier (HEMT 85b) on the Horizontal path. Is switched. Hereinafter, switching between reception of the V polarization signal and reception of the H polarization signal is referred to as polarization switching.

上記偏波切換は、上述したとおり、端子ＣＮＴ＿ＩＮに印加される電圧ＶＣＮＴ＿ＩＮのレベル（端子電圧）に応じて行われる。具体的に、電圧ＶＣＮＴ＿ＩＮは、分圧用抵抗Ｒ１およびＲ２によって分圧され、この分圧により生成された電圧は、電圧検出回路１２１に印加される。電圧検出回路１２１は、自身に印加された、分圧用抵抗Ｒ１およびＲ２により分圧された電圧のレベルを検出する。電圧検出回路１２１による電圧のレベルの検出結果に応じて、ＭＯＰ−ＩＣ１０１は、上述したとおり、ユニバーサルＬＮＢの仕様に準じて、ＨＥＭＴ制御回路１０５により、偏波切換を行う。 As described above, the polarization switching is performed according to the level (terminal voltage) of the voltage V CNT_IN applied to the terminal CNT_IN. Specifically, the voltage V CNT_IN is divided by the voltage dividing resistors R 1 and R 2 , and the voltage generated by the voltage division is applied to the voltage detection circuit 121. The voltage detection circuit 121 detects the level of the voltage divided by the voltage dividing resistors R 1 and R 2 applied to itself. In accordance with the detection result of the voltage level by the voltage detection circuit 121, the MOP-IC 101 performs polarization switching by the HEMT control circuit 105 according to the specifications of the universal LNB as described above.

ここで、分圧用抵抗Ｒ１およびＲ２の抵抗値の合計にとって無視できない程度に、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値が大きいと、分圧用抵抗Ｒ１と分圧用抵抗Ｒ２とによる分圧比の、相対的なばらつきが大きくなってしまう。このばらつきは、電圧ＶＣＮＴ＿ＩＮのレベルが大きくばらつく要因となってしまう。これにより、ＭＯＰ−ＩＣ１０１において、上記偏波切換を正常に行うことが困難となる虞がある。 Here, if the resistance value of the protective resistor R CNT_IN is so large that the sum of the resistance values of the voltage dividing resistors R 1 and R 2 is not negligible, the voltage dividing ratio of the voltage dividing resistor R 1 and the voltage dividing resistor R 2 is Relative variation will increase. This variation causes the level of the voltage V CNT_IN to vary greatly. As a result, it may be difficult for the MOP-IC 101 to normally perform the polarization switching.

そこで、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値は、分圧用抵抗Ｒ１およびＲ２の抵抗値の合計（ここでは、５００ｋΩ）の０．２％未満であるのが好ましい。これにより、保護抵抗ＲＣＮＴ＿ＩＮは、保護抵抗ＲＣＮＴ＿ＩＮを設けることに起因して、電圧ＶＣＮＴ＿ＩＮのレベルのばらつきが大きくなることを抑制し、電圧ＶＣＮＴ＿ＩＮが偏波切換電圧のスペック（１４Ｖ〜１６Ｖ）から逸脱することを抑制する。結果、ＭＯＰ−ＩＣ１０１における上記偏波切換を正常に行うことができる。 Therefore, the resistance value of the protective resistor R CNT_IN is preferably less than 0.2% of the total resistance value (here, 500 kΩ) of the voltage dividing resistors R 1 and R 2 . As a result, the protection resistor R CNT_IN suppresses an increase in the level variation of the voltage V CNT_IN due to the provision of the protection resistor R CNT_IN , and the voltage V CNT_IN becomes the specification (14V to 16V) of the polarization switching voltage. ) To deviate from As a result, the polarization switching in the MOP-IC 101 can be performed normally.

保護抵抗ＲＣＮＴ＿ＩＮを追加することで、偏波切換電圧自体の値が高くなるが、この現象に対しては、ＭＯＰ−ＩＣ１０１の設計前に認識できていれば、ＭＯＰ−ＩＣ１０１の内部の回路を、保護抵抗ＲＣＮＴ＿ＩＮの値に合わせて設計すれば、対応可能である。本願発明者はさらに、保護抵抗ＲＣＮＴ＿ＩＮを追加することで、分圧用抵抗Ｒ１と分圧用抵抗Ｒ２とによる分圧比のばらつきも、併せて大きくなるという問題が発生することを見出した。ＭＯＰ−ＩＣ１０１の設計に関しては、ＭＯＰ−ＩＣ１０１が正常に動作するように設計可能な、分圧比のばらつきの限度というものが当然存在する。分圧用抵抗Ｒ１と分圧用抵抗Ｒ２とによる分圧比のばらつきを、そのばらつき内に収めるために、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値は、分圧用抵抗Ｒ１およびＲ２の抵抗値の合計の０．２％以内とするのが好ましい。 By adding the protective resistance R CNT_IN , the value of the polarization switching voltage itself increases. However, if this phenomenon can be recognized before the design of the MOP-IC 101, the circuit inside the MOP-IC 101 is changed. If the design is made in accordance with the value of the protective resistance R CNT_IN , it can be dealt with. The inventor of the present application has further found that the addition of the protective resistor R CNT_IN causes a problem that the variation in the voltage dividing ratio between the voltage dividing resistor R 1 and the voltage dividing resistor R 2 also increases. Regarding the design of the MOP-IC 101, there is naturally a limit of the variation in the voltage division ratio that can be designed so that the MOP-IC 101 operates normally. The variation in the voltage division ratio by the dividing resistors R 1 and dividing resistors R 2, in order to fall within the variation, the resistance value of the protective resistor R CNT_IN is the sum of the dividing resistors R 1 and the resistance value of R 2 It is preferable to be within 0.2%.

〔ＬＮＢおよびアンテナシステムの構成〕
図７は、保護抵抗ＲＣＮＴ＿ＩＮおよびＭＯＰ−ＩＣ１０１を備えたＬＮＢ１００´の構成を示す回路ブロック図である。 [Configuration of LNB and antenna system]
FIG. 7 is a circuit block diagram showing a configuration of the LNB 100 ′ including the protective resistance R CNT_IN and the MOP-IC 101.

図７に示すとおり、ＬＮＢ１００´は、図１０に示すＬＮＢ１００の構成に、端子ＣＮＴ＿ＩＮに接続された保護抵抗ＲＣＮＴ＿ＩＮを追加した構成である。 As illustrated in FIG. 7, the LNB 100 ′ has a configuration in which a protective resistor R CNT_IN connected to the terminal CNT_IN is added to the configuration of the LNB 100 illustrated in FIG. 10.

周波数が１０．７〜１２．７５ＧＨｚであるＬＮＢ１００´への到来信号は、各偏波（Ｈ偏波およびＶ偏波）用のアンテナプローブ８２によって受信され、ＬＮＡ８３によって低雑音増幅が施され、ＢＰＦ８６を通過する。ＢＰＦ８６およびその前段に設けられた各部材の詳細な説明については、ＬＮＢ８０の回路ブロック図（図９）を参照して、既に説明したので、ここでは省略する。   An incoming signal to the LNB 100 ′ having a frequency of 10.7 to 12.75 GHz is received by the antenna probe 82 for each polarization (H polarization and V polarization), subjected to low noise amplification by the LNA 83, and the BPF 86. Pass through. Since the detailed description of the BPF 86 and each member provided in the preceding stage has already been described with reference to the circuit block diagram of the LNB 80 (FIG. 9), it will be omitted here.

ＢＰＦ８６を通過した信号は、ＲＦ信号ＲＦＩＮとして、ＭＯＰ−ＩＣ１０１に入力される。   The signal that has passed through the BPF 86 is input to the MOP-IC 101 as the RF signal RFIN.

ＭＯＰ−ＩＣ１０１に入力されたＲＦ信号ＲＦＩＮは、ＲＦアンプ１０２によって増幅される。ＲＦアンプ１０２によって増幅された信号（無線周波数を有する信号）は、ミキサ（混合回路）１０３にて、ＶＣＯ１０６から供給される９．７５ＧＨｚまたは１０．６ＧＨｚの局部発振成分と混合され、９５０ＭＨｚ〜２．１５ＧＨｚの中間周波数にダウンコンバート（周波数変換）される。そして、該ダウンコンバートされた信号（中間周波信号）は、ＩＦアンプ（中間周波増幅器）１０４によって増幅され、ＩＦ信号ＩＦＯＵＴとして、ＭＯＰ−ＩＣ１０１から出力される。   The RF signal RFIN input to the MOP-IC 101 is amplified by the RF amplifier 102. A signal (a signal having a radio frequency) amplified by the RF amplifier 102 is mixed with a 9.75 GHz or 10.6 GHz local oscillation component supplied from the VCO 106 in a mixer (mixing circuit) 103, and 950 MHz-2. Down-converted (frequency conversion) to an intermediate frequency of 15 GHz. The down-converted signal (intermediate frequency signal) is amplified by an IF amplifier (intermediate frequency amplifier) 104 and output from the MOP-IC 101 as an IF signal IFOUT.

また、ＶＣＯ１０６に加え、チャージポンプ１０７、位相比較器１０８、分周器１０９、プリスケーラ１１０、交流電圧源１１１、および水晶振動子１１２は、ＰＬＬ回路を構成している。該ＰＬＬ回路は、周知の技術により上記局部発振成分を生成する、周知の回路であるので、ここでは詳細な説明を省略する。   In addition to the VCO 106, the charge pump 107, the phase comparator 108, the frequency divider 109, the prescaler 110, the AC voltage source 111, and the crystal resonator 112 constitute a PLL circuit. Since the PLL circuit is a known circuit that generates the local oscillation component by a known technique, a detailed description thereof is omitted here.

保護抵抗ＲＣＮＴ＿ＩＮは、上述したとおり、一端がＭＯＰ−ＩＣ１０１の端子ＣＮＴ＿ＩＮに接続されており、他端がローパスフィルタ９４に接続されている。 As described above, one end of the protective resistor R CNT_IN is connected to the terminal CNT_IN of the MOP-IC 101, and the other end is connected to the low-pass filter 94.

さらに、ＬＮＢ１００´を、図８に示す衛星放送受信システム７０のＬＮＢ７１として用いることにより、アンテナシステムを構成することが可能である。このとき、ＬＮＢ１００´は、入力導波管８１をアウトドアユニット７２に接続し、出力端子９１を、同軸ケーブル７５を通じてインドアユニット７６に接続すればよい。   Furthermore, an antenna system can be configured by using the LNB 100 ′ as the LNB 71 of the satellite broadcast receiving system 70 shown in FIG. At this time, the LNB 100 ′ may connect the input waveguide 81 to the outdoor unit 72 and connect the output terminal 91 to the indoor unit 76 through the coaxial cable 75.

〔保護抵抗の抵抗値と、保護抵抗によるダイオード群の保護効果との関係の検証〕
本実施の形態では、図１に示すように、端子ＣＮＴ＿ＩＮ側にカソードを、グランド側にアノードを接続した２段接続ダイオードを、ＥＳＤ対策回路として内蔵したＭＯＰ−ＩＣ１０１に対して、該端子ＣＮＴ＿ＩＮに保護抵抗ＲＣＮＴ＿ＩＮを接続した。これにより、本実施の形態では、該２段接続ダイオードのブレークダウン領域での過電圧による、各ダイオードの破壊を防止することを実現している。 [Verification of the relationship between the resistance value of the protective resistor and the protective effect of the diode group by the protective resistor]
In the present embodiment, as shown in FIG. 1, a MOP-IC 101 having a two-stage connection diode having a cathode connected to the terminal CNT_IN and an anode connected to the ground as an ESD countermeasure circuit is connected to the terminal CNT_IN. A protective resistor RCNT_IN was connected. Thereby, in the present embodiment, it is realized to prevent the destruction of each diode due to the overvoltage in the breakdown region of the two-stage connected diode.

図２は、端子ＣＮＴ＿ＩＮに印加される電圧ＶＣＮＴ＿ＩＮのレベルと、ダイオードＤ３およびＤ４を流れる電流ΔＩＣＮＴ＿ＩＮの電流値との関係を示すグラフから、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値を決定するシミュレーションを示す図である。 FIG. 2 shows a simulation for determining the resistance value of the protective resistor R CNT_IN from the graph showing the relationship between the level of the voltage V CNT_IN applied to the terminal CNT_IN and the current value of the current ΔI CNT_IN flowing through the diodes D 3 and D 4. FIG.

まず、図２に示すように、ダイオードＤ３およびＤ４のブレークダウン時における、電圧ＶＣＮＴ＿ＩＮのレベルと、逆方向電流（電流ΔＩＣＮＴ＿ＩＮ）の電流値との実測値に基づいて、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値は、１Ｖ／２３ｍＡ≒４４Ωよりも若干高い、４７Ωとした。 First, as shown in FIG. 2, based on the measured value of the level of the voltage V CNT_IN and the current value of the reverse current (current ΔI CNT_IN ) at the time of breakdown of the diodes D 3 and D 4 , the protective resistance R resistance of CNT_IN is slightly higher than 1V / 23mA ≒ 44Ω, was 47 .OMEGA.

図３は、ＬＮＢ１００´の出力端子９１に、オン状態の安定化電源１３１（図１４参照）を接続する前後における、経過時間（横軸）と、入力電圧ＶＩＮならびに電圧ＶＣＮＴ＿ＩＮのレベル（縦軸）との関係を示すグラフである。図３に示すグラフは、上述したとおり、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値を４７Ωとした場合の例である。なお、図３中のＴＣが、該接続の直後に、オーバーシュートに起因して、電圧のレベルが最大となる瞬間を示している。 FIG. 3 shows an elapsed time (horizontal axis) and levels of the input voltage VIN and the voltage VCNT_IN (vertical) before and after connecting the stabilized power supply 131 (see FIG. 14) to the output terminal 91 of the LNB 100 ′. It is a graph which shows the relationship with an axis | shaft. The graph shown in FIG. 3 is an example when the resistance value of the protective resistor RCNT_IN is 47Ω as described above. Incidentally, T C in FIG. 3, immediately after the connection, due to the overshoot, it shows the moment at which the level of the voltage is maximum.

図３によれば、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値を４７Ωとした場合、オーバーシュートの発生時における、入力電圧ＶＩＮの最大レベルは、３１．３Ｖであった。そしてこの時、端子ＣＮＴ＿ＩＮに印加された電圧ＶＣＮＴ＿ＩＮの最大レベルは、２５．３Ｖに抑制され、ダイオードＤ３およびＤ４は、破壊されなかった。 According to FIG. 3, when the resistance value of the protective resistor R CNT_IN is 47Ω, the maximum level of the input voltage VIN when the overshoot occurs is 31.3V. At this time, the maximum level of the voltage V CNT_IN applied to the terminal CNT_IN was suppressed to 25.3 V, and the diodes D 3 and D 4 were not destroyed.

しかしながら、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値を４７Ωとした場合、１回きりの実験では、ダイオードＤ３およびＤ４が破壊されないという結果が出たものの、数回の接続実験を繰り返す中で、電圧ＶＣＮＴ＿ＩＮが２６．５Ｖ以上となったことがあった。そしてこの時、ダイオードＤ３および／またはＤ４は、破壊された。ダイオードＤ３および／またはＤ４の破壊時、オーバーシュートの発生による、入力電圧ＶＩＮの最大レベルは、３４Ｖであった。以上のことから、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値を、図２のシミュレーションにより決定した４７Ωとすると、ダイオードＤ３および／またはＤ４の破壊を確実に防止するまでには至らないということが分かった。 However, when the resistance value of the protective resistor R CNT_IN is 47Ω, the one-time experiment shows that the diodes D 3 and D 4 are not destroyed, but the voltage V CNT_IN sometimes became 26.5V or more. And at this time, the diode D 3 and / or D 4 was destroyed. At break of the diode D 3 and / or D 4, due to occurrence of an overshoot, the maximum level of the input voltage V IN was 34V. From the above, it has been found that if the resistance value of the protective resistor R CNT_IN is 47Ω determined by the simulation of FIG. 2, destruction of the diodes D 3 and / or D 4 cannot be reliably prevented. .

そこで、続いては、オフ状態の安定化電源１３１を出力端子９１に接続した後、安定化電源１３１の出力スイッチにより電源電圧を発生させることで、オーバーシュートがほとんど発生しないようにした。このとき、入力電圧ＶＩＮは、オーバーシュートがほとんど発生していないため、定常状態となっている。 Therefore, after the stabilized power supply 131 in the off state is connected to the output terminal 91, the power supply voltage is generated by the output switch of the stabilized power supply 131, so that almost no overshoot occurs. At this time, the input voltage VIN is in a steady state because almost no overshoot occurs.

図４は、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値に応じた、保護抵抗ＲＣＮＴ＿ＩＮによる効果の検証結果を示す表およびグラフである。具体的に、図４の表は、定常状態にある入力電圧ＶＩＮのレベルに対する、電圧ＶＣＮＴ＿ＩＮのレベルならびに電流ΔＩＣＮＴ＿ＩＮの電流値を、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値が１００Ω、２００Ω、３００Ω、および１ｋΩである場合の各々について測定した結果である。また、図４の「ＥＳＤダイオードのブレークダウン領域の電流増加」なるグラフは、図４の表から得られた、入力電圧ＶＩＮのレベル（横軸）と、電流ΔＩＣＮＴ＿ＩＮの電流値（縦軸）との関係を示したものである。また、図４の「ＥＳＤダイオード保護抵抗の効果」なるグラフは、図４の表から得られた、入力電圧ＶＩＮのレベル（横軸）と、電圧ＶＣＮＴ＿ＩＮのレベル（縦軸）との関係を示したものである。ここでは、ダイオードＤ３および／またはＤ４が破壊される電圧ＶＣＮＴ＿ＩＮのレベルとして、２６．５Ｖを定めた。 4, corresponding to the resistance value of the protective resistor R CNT_IN, a table and a graph showing the verification results of the effect of the protective resistance R CNT_IN. Specifically, the table of FIG. 4 shows the level of the voltage V CNT_IN and the current value of the current ΔI CNT_IN with respect to the level of the input voltage VIN in a steady state, and the resistance value of the protective resistor R CNT_IN is 100Ω, 200Ω, 300Ω , It is the result measured about each when it is 1 kΩ. Also, the graph of “current increase in the breakdown region of the ESD diode” in FIG. 4 shows the level of the input voltage VIN (horizontal axis) and the current value of the current ΔI CNT_IN (vertical axis) obtained from the table of FIG. ). Also, the graph of “Effect of ESD diode protection resistance” in FIG. 4 shows the relationship between the level of the input voltage VIN (horizontal axis) and the level of the voltage VCNT_IN (vertical axis) obtained from the table of FIG. Is shown. Here, 26.5 V is set as the level of the voltage V CNT_IN at which the diodes D 3 and / or D 4 are destroyed.

図４に示す測定結果によれば、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値が２００Ω以上であれば、たとえオーバーシュートに起因して、入力電圧ＶＩＮの最大レベルが４０Ｖになったとしても、電圧ＶＣＮＴ＿ＩＮの最大レベルは、２６．５Ｖ未満に抑制されるという結果が得られた。 According to the measurement result shown in FIG. 4, if the resistance value of the protection resistor R CNT_IN is 200Ω or more, even if the maximum level of the input voltage VIN becomes 40V due to overshoot, the voltage V CNT_IN The result was that the maximum level of was suppressed to less than 26.5V.

また、端子ＣＮＴ＿ＩＮは、入力された電圧値に応じた偏波切換を行うために、分圧用抵抗Ｒ１およびＲ２による分圧後の電圧を検出する、電圧検出回路１２１に接続されている。ここで、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値が、各分圧用抵抗の抵抗値（Ｒ１：４２０ｋΩ、Ｒ２：８０ｋΩ、計：５００ｋΩ）の比率に影響するほど大きいと、上記分圧後の電圧にばらつきが発生し、電圧検出回路１２１は、電圧の判定結果を誤ってしまう危険がある。 The terminal CNT_IN is connected to a voltage detection circuit 121 that detects a voltage after voltage division by the voltage dividing resistors R 1 and R 2 in order to perform polarization switching according to the input voltage value. Here, if the resistance value of the protective resistor R CNT_IN is large enough to affect the ratio of the resistance values of the voltage dividing resistors (R 1 : 420 kΩ, R 2 : 80 kΩ, total: 500 kΩ), There is a risk that variations occur, and the voltage detection circuit 121 has a risk of erroneously determining a voltage determination result.

より具体的に、電圧検出回路１２１は、入力される上記分圧後の電圧が、所定の閾値を超えるか超えないかで、偏波切換を行うか否かを判定している。ＭＯＰ−ＩＣ１０１は、保護抵抗ＲＣＮＴ＿ＩＮ無しの状態における閾値が、約１５Ｖであるように設計されている。従って、保護抵抗ＲＣＮＴ＿ＩＮの追加に起因して、閾値と比較されるべき、上記分圧後の電圧が降下することで、相対的に、該閾値は高くなってしまう。該閾値が高くなると、電圧検出回路１２１は、誤判定を生じる可能性がある。具体的には、電圧ＶＣＮＴ＿ＩＮ＝１６Ｖの時に、Ｖ偏波の受信時からＨ偏波の受信時へと切り替わらないというケースもあり得る。 More specifically, the voltage detection circuit 121 determines whether or not to perform polarization switching depending on whether or not the input voltage after the voltage division exceeds a predetermined threshold value. The MOP-IC 101 is designed such that the threshold value in the state without the protective resistance R CNT_IN is about 15V. Therefore, due to the addition of the protective resistor R CNT_IN , the voltage after the voltage division, which should be compared with the threshold, drops, and the threshold becomes relatively high. When the threshold value increases, the voltage detection circuit 121 may cause an erroneous determination. Specifically, when the voltage V CNT_IN = 16V, there may be a case where switching from the reception of the V polarization to the reception of the H polarization is not possible.

そこで、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値に対する、Ｖ偏波信号の受信時からＨ偏波信号の受信時へと偏波を切換るための偏波切換電圧の変動、ならびに、Ｈ偏波信号の受信時からＶ偏波信号の受信時へと偏波を切換るための偏波切換電圧の変動を確認した。この確認の結果を、図５に示した。 Therefore, the fluctuation of the polarization switching voltage for switching the polarization from the reception time of the V polarization signal to the reception time of the H polarization signal and the reception of the H polarization signal with respect to the resistance value of the protection resistor R CNT_IN The fluctuation of the polarization switching voltage for switching the polarization from the time to the reception of the V polarization signal was confirmed. The result of this confirmation is shown in FIG.

図５は、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値と、ＭＯＰ−ＩＣ１０１における偏波切換電圧のレベルとの関係を示す表およびグラフである。具体的に、図５の表は、
保護抵抗ＲＣＮＴ＿ＩＮの抵抗値（ＥＳＤダイオード保護抵抗ＲＣＮＴ＿ＩＮ）
オーバーシュート発生時における電圧ＶＣＮＴ＿ＩＮの最大レベル（ＶＣＮＴ＿ＩＮのオーバーシュート電圧）
偏波切換電圧のレベル（偏波切換電圧）
偏波切換電圧のレベルの変動値（保護抵抗ＲＣＮＴ＿ＩＮ無しの状態に対する、偏波切換電圧の変動値）
を示している。さらに、偏波切換電圧のレベル、および偏波切換電圧のレベルの変動値については、
Ｈ偏波信号の受信時からＶ偏波信号の受信時への偏波切換時（Ｈ−Ｐｏｌ⇒Ｖ−Ｐｏｌ）
Ｖ偏波信号の受信時からＨ偏波信号の受信時への偏波切換時（Ｖ−Ｐｏｌ⇒Ｈ−Ｐｏｌ）
両偏波切換時における各変動値の平均（Ａｖｅ：偏波切換電圧のレベルの変動値のみ）
を示している。 FIG. 5 is a table and a graph showing the relationship between the resistance value of the protection resistor R CNT_IN and the level of the polarization switching voltage in the MOP-IC 101. Specifically, the table of FIG.
Resistance value of protection resistor R CNT_IN (ESD diode protection resistor R CNT_IN )
Maximum level of voltage V CNT_IN when overshoot occurs (overshoot voltage of V CNT_IN )
Polarization switching voltage level (polarization switching voltage)
Fluctuation value of polarization switching voltage level (fluctuation value of polarization switching voltage with respect to the state without protective resistance RCNT_IN )
Is shown. Furthermore, regarding the level of the polarization switching voltage and the fluctuation value of the level of the polarization switching voltage,
When switching polarization from receiving H polarized signal to receiving V polarized signal (H-Pol → V-Pol)
When switching polarization from reception of V polarization signal to reception of H polarization signal (V-Pol → H-Pol)
Average of each fluctuation value when switching both polarizations (Ave: only fluctuation value of polarization switching voltage level)
Is shown.

図５のグラフは、図５の表における、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値（横軸）と、両偏波切換時における各変動値の平均（縦軸）との関係を示したグラフである。 The graph of FIG. 5 is a graph showing the relationship between the resistance value (horizontal axis) of the protective resistance RCNT_IN and the average (vertical axis) of each fluctuation value when switching both polarizations in the table of FIG.

図５によれば、両偏波切換時における各変動値の平均で見ると、偏波切換電圧は、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値が１ｋΩ以上になると急激に高くなることがわかった。従って、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値は、１ｋΩ未満であるのが好ましいと考えられる。抵抗値１ｋΩ未満とは、すなわち、分圧用抵抗Ｒ１およびＲ２の抵抗値の合計（５００ｋΩ）の０．２％未満に相当する。通常、仮にＭＯＰ―ＩＣの外付けに分圧抵抗を設けた場合には、設計上、分圧用抵抗としてＤ公差の抵抗を使用する必要がある。Ｄ公差の抵抗は、公差０．５％であることからも、１ｋΩ未満という保護抵抗ＲＣＮＴ＿ＩＮの抵抗値は、妥当な値であると考えられる。 According to FIG. 5, it can be seen that the polarization switching voltage rapidly increases when the resistance value of the protective resistance R CNT_IN is 1 kΩ or more when viewed from the average of the fluctuation values when switching both polarizations. Therefore, it is considered that the resistance value of the protective resistor R CNT_IN is preferably less than 1 kΩ. The resistance value less than 1 kΩ corresponds to less than 0.2% of the total resistance value (500 kΩ) of the voltage dividing resistors R 1 and R 2 . Normally, if a voltage dividing resistor is provided externally to the MOP-IC, it is necessary to use a D tolerance resistor as a voltage dividing resistor by design. Since the resistance of the D tolerance is a tolerance of 0.5%, the resistance value of the protective resistance RCNT_IN of less than 1 kΩ is considered to be a reasonable value.

〔実施例〕
以上の図２〜図５に示す検証結果に基づいて、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値は、３００Ωとした。なおこのとき、両偏波切換時における各変動値の平均は、保護抵抗ＲＣＮＴ＿ＩＮを設けない場合と比較して、約０．０４Ｖ高くなるにとどまっている。 〔Example〕
Based on the verification results shown in FIGS. 2 to 5 above, the resistance value of the protective resistor R CNT_IN was set to 300Ω . At this time, the average of the fluctuation values at the time of switching both polarizations is only about 0.04 V higher than when the protective resistance RCNT_IN is not provided.

図６は、ＬＮＢ１００´の出力端子９１に、オン状態の安定化電源１３１を接続する前後における、経過時間（横軸）と、入力電圧ＶＩＮならびに電圧ＶＣＮＴ＿ＩＮのレベル（縦軸）との関係を示すグラフである。図６に示すグラフは、上述したとおり、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値を３００Ωとした場合の例である。なお、図６中のＴＣが、該接続の直後に、オーバーシュートに起因して、電圧のレベルが最大となる瞬間を示している。 FIG. 6 shows the relationship between the elapsed time (horizontal axis) and the levels of the input voltage VIN and the voltage VCNT_IN (vertical axis) before and after connecting the stabilized power supply 131 in the on state to the output terminal 91 of the LNB 100 ′. It is a graph which shows. The graph shown in FIG. 6 is an example when the resistance value of the protective resistor RCNT_IN is 300Ω as described above. Incidentally, T C in FIG. 6, immediately after the connection, due to the overshoot, it shows the moment at which the level of the voltage is maximum.

図６によれば、保護抵抗ＲＣＮＴ＿ＩＮの抵抗値を３００Ωとした場合、オーバーシュートの発生時における、入力電圧ＶＩＮの最大レベルは、３１．９Ｖであった。そしてこの時、端子ＣＮＴ＿ＩＮに印加された電圧ＶＣＮＴ＿ＩＮの最大レベルは、２３．９Ｖに抑制され、ダイオードＤ３および／またはＤ４は、破壊されなかった。この接続実験は、１００台のＬＮＢ１００´に対して、それぞれ２０回繰り返した。結果、１００台のＬＮＢ１００´の全てにおいて、ダイオードＤ３および／またはＤ４の破壊は見られず、ブレークダウン領域での過電圧によるダイオードＤ３および／またはＤ４の破壊を防止することが実現できた。 According to FIG. 6, when the resistance value of the protective resistor R CNT_IN is 300Ω, the maximum level of the input voltage VIN when the overshoot occurs is 31.9V. At this time, the maximum level of the voltage V CNT_IN applied to the terminal CNT_IN was suppressed to 23.9 V, and the diodes D 3 and / or D 4 were not destroyed. This connection experiment was repeated 20 times for 100 LNBs 100 ′. Result, in all of the 100 units LNB100', diodes D 3 and / or destruction of D 4 was not observed, can be realized to prevent overvoltages by disruption of the diode D 3 and / or D 4 in the breakdown region It was.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明は、半導体集積回路に設けられた端子に発生するＥＳＤ（Electro Static Discharge：静電放電）への対策を施すために同半導体集積回路に設けられた、ダイオードを保護するダイオード保護回路、ＬＮＢ（Low Noise Block down-converter）、およびアンテナシステムに利用可能である。   The present invention relates to a diode protection circuit for protecting a diode, provided in the semiconductor integrated circuit in order to take measures against ESD (Electro Static Discharge) generated at a terminal provided in the semiconductor integrated circuit, LNB (Low Noise Block down-converter) and antenna system.

１０１ ＭＯＰ−ＩＣ（半導体集積回路）
Ｄ３およびＤ４ 複数段のダイオード（ダイオード群）
Ｒ１およびＲ２ 分圧用抵抗
ＲＣＮＴ＿ＩＮ 保護抵抗（ダイオード保護回路）
１００´ ＬＮＢ
１０３ ミキサ（混合回路）
１０４ ＩＦアンプ（中間周波増幅器） 101 MOP-IC (semiconductor integrated circuit)
D 3 and D 4 multi-stage diodes (diode group)
R 1 and R 2 voltage dividing resistor R CNT_IN protection resistor (diode protection circuit)
100 'LNB
103 mixer (mixing circuit)
104 IF amplifier (intermediate frequency amplifier)

Claims (6)

入力端子と、
上記入力端子に印加された電圧を分圧する、複数の抵抗から成る分圧用抵抗と、
一端が上記入力端子に接続されていると共に他端が接地されており、かつ、上記分圧用抵抗に流れる電流を所定値以下に抑制するための、１または複数のダイオードから成るダイオード群とを備えた半導体集積回路に接続される、上記ダイオード群を保護するダイオード保護回路であって、
上記入力端子に接続される抵抗である保護抵抗を備え、
上記保護抵抗は、
上記ダイオード群を流れる電流に応じて、上記ダイオード群を構成するダイオードのいずれかが破壊される電圧未満にまで、上記保護抵抗に印加される電圧を降下させることによって、上記入力端子に印加される電圧を降下させ、
上記分圧用抵抗が上記半導体集積回路に内蔵されており、上記保護抵抗が上記半導体集積回路の外部に設けられており、
上記保護抵抗が炭素被膜抵抗または金属皮膜抵抗であることを特徴とするダイオード保護回路。 An input terminal;
A voltage dividing resistor composed of a plurality of resistors for dividing the voltage applied to the input terminal;
A diode group including one or more diodes, one end of which is connected to the input terminal and the other end of which is grounded, and the current flowing through the voltage dividing resistor is suppressed to a predetermined value or less. A diode protection circuit for protecting the diode group connected to the semiconductor integrated circuit,
A protective resistor which is a resistor connected to the input terminal is provided,
The protective resistance is
Depending on the current flowing through the diode group, it is applied to the input terminal by dropping the voltage applied to the protective resistor to below the voltage at which any of the diodes constituting the diode group is destroyed. Drop the voltage ,
The voltage dividing resistor is built in the semiconductor integrated circuit, and the protective resistor is provided outside the semiconductor integrated circuit;
A diode protection circuit, wherein the protection resistance is a carbon film resistance or a metal film resistance . 上記保護抵抗の抵抗値は、上記分圧用抵抗を構成する抵抗の合成抵抗の値の０．２％未満であることを特徴とする請求項１に記載のダイオード保護回路。   2. The diode protection circuit according to claim 1, wherein a resistance value of the protection resistor is less than 0.2% of a combined resistance value of resistors constituting the voltage dividing resistor. 上記保護抵抗は、上記半導体集積回路の主電源電圧より大きい電圧、または上記半導体集積回路の定格電圧より大きい電圧が印加される、上記入力端子に接続されていることを特徴とする請求項１または２に記載のダイオード保護回路。   2. The protective resistor is connected to the input terminal to which a voltage higher than a main power supply voltage of the semiconductor integrated circuit or a voltage higher than a rated voltage of the semiconductor integrated circuit is applied. 2. The diode protection circuit according to 2. 請求項１〜３のいずれか１項に記載のダイオード保護回路と、上記半導体集積回路とを備えたＬＮＢ（Low Noise Block down-converter）。   An LNB (Low Noise Block down-converter) comprising the diode protection circuit according to claim 1 and the semiconductor integrated circuit. 上記半導体集積回路は、
ＰＬＬ（Phase Locked Loop）回路と、
無線周波数を有する信号と、上記ＰＬＬ回路の出力信号とを混合することで、中間周波信号に変換する混合回路と、
上記中間周波信号を増幅する中間周波増幅器とを備えることを特徴とする請求項４に記載のＬＮＢ。 The semiconductor integrated circuit is
PLL (Phase Locked Loop) circuit,
A mixing circuit that converts a signal having a radio frequency and an output signal of the PLL circuit into an intermediate frequency signal; and
The LNB according to claim 4, further comprising an intermediate frequency amplifier that amplifies the intermediate frequency signal. 請求項４または５に記載のＬＮＢを備えたアンテナシステム。   An antenna system comprising the LNB according to claim 4 or 5.
JP2011022025A 2011-02-03 2011-02-03 Diode protection circuit, LNB, and antenna system Expired - Fee Related JP5431379B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011022025A JP5431379B2 (en) 2011-02-03 2011-02-03 Diode protection circuit, LNB, and antenna system
CN2011103830250A CN102629756A (en) 2011-02-03 2011-11-16 Diode protection circuit, lnb and antenna system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011022025A JP5431379B2 (en) 2011-02-03 2011-02-03 Diode protection circuit, LNB, and antenna system

Publications (2)

Publication Number Publication Date
JP2012164715A JP2012164715A (en) 2012-08-30
JP5431379B2 true JP5431379B2 (en) 2014-03-05

Family

ID=46587949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011022025A Expired - Fee Related JP5431379B2 (en) 2011-02-03 2011-02-03 Diode protection circuit, LNB, and antenna system

Country Status (2)

Country Link
JP (1) JP5431379B2 (en)
CN (1) CN102629756A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107493084B (en) * 2017-09-01 2021-06-29 无锡泽太微电子有限公司 Anti-static protection circuit of radio frequency chip high-power amplifier
CN107968089A (en) * 2017-12-20 2018-04-27 广东美的制冷设备有限公司 Electrostatic discharge protection circuit, IC chip and household electrical appliance
TWI723470B (en) * 2018-07-31 2021-04-01 台灣積體電路製造股份有限公司 Driver circuit, integrated circuit and method of operating driver circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68916192T2 (en) * 1988-11-22 1994-09-22 At & T Corp Integrated circuit output buffer with improved ESD protection.
JPH03173446A (en) * 1989-12-01 1991-07-26 Matsushita Electron Corp Semiconductor device
JPH06252349A (en) * 1993-02-23 1994-09-09 Seiko Epson Corp Semiconductor device and manufacture of semiconductor device
US5602404A (en) * 1995-01-18 1997-02-11 National Semiconductor Corporation Low voltage triggering silicon controlled rectifier structures for ESD protection
JP3926975B2 (en) * 1999-09-22 2007-06-06 株式会社東芝 Stacked MOS transistor protection circuit
JP2003133915A (en) * 2001-10-26 2003-05-09 Fuji Electric Co Ltd Semiconductor integrated circuit
JP3772727B2 (en) * 2001-10-26 2006-05-10 富士電機デバイステクノロジー株式会社 Semiconductor integrated circuit device
CN1979860A (en) * 2005-12-08 2007-06-13 松下电器产业株式会社 Semiconductor device and method of manufacturing the same
TW200729697A (en) * 2005-12-26 2007-08-01 Toshiba Kk Power amplifier
US20080197910A1 (en) * 2007-02-16 2008-08-21 Denso Corporation Input processing circuit and switch input circuit using the same
JP2010268296A (en) * 2009-05-15 2010-11-25 Sharp Corp Broadcasting satellite receiving converter ic, broadcasting satellite receiving converter, and broadcasting satellite receiving antenna

Also Published As

Publication number Publication date
CN102629756A (en) 2012-08-08
JP2012164715A (en) 2012-08-30

Similar Documents

Publication Publication Date Title
US10090811B2 (en) System and method for power amplifier over-voltage protection
EP1364458B1 (en) Protection circuit for extending headroom with off-chip inductors
JP2011172206A (en) High-frequency power amplifier and wireless communication device including the same
US10587114B2 (en) Bi-directional electrostatic discharge protection device for radio frequency circuits
JP5431379B2 (en) Diode protection circuit, LNB, and antenna system
US20070064953A1 (en) Speaker protection circuit
WO2008135729A1 (en) Voltage regulator for lnb
US7948329B2 (en) Oscillator gain circuit and method
JP2009514473A (en) Monolithic LNA support IC
US9325054B2 (en) Power supply circuit for antenna, antenna control system, and digital communication device
US9843306B2 (en) Tuner circuit
US20170047901A1 (en) Protection circuit for power amplifier
US20070060071A1 (en) Wireless communication system and method using digital calibration to control mixer input swing
US7345556B2 (en) Variable attenuation circuit having large attenuation amount with small circuit size
JP2010268296A (en) Broadcasting satellite receiving converter ic, broadcasting satellite receiving converter, and broadcasting satellite receiving antenna
US10644378B1 (en) Electronic device
KR100834691B1 (en) Over voltage protection circuit for rf ic
KR100764369B1 (en) Esd protection circuit and tuner with the same
US12095426B2 (en) Amplifier and signal processing apparatus
TW201410022A (en) Reception device and reception method
US20070060070A1 (en) Wireless communication system and method using digital calibration to control mixer input swing
US10097144B2 (en) Electrical signal amplifier, circuit arrangement and method
US20150061753A1 (en) Signal output circuit and signal output method
JP6538369B2 (en) Semiconductor device
WO2003085850A1 (en) Power supply for a satellite receiver

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5431379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees