JP2004317456A - ピークホールド回路 - Google Patents
ピークホールド回路 Download PDFInfo
- Publication number
- JP2004317456A JP2004317456A JP2003115266A JP2003115266A JP2004317456A JP 2004317456 A JP2004317456 A JP 2004317456A JP 2003115266 A JP2003115266 A JP 2003115266A JP 2003115266 A JP2003115266 A JP 2003115266A JP 2004317456 A JP2004317456 A JP 2004317456A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- output
- hold circuit
- potential
- peak hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
【課題】従来のピークホールド回路の出力側における電位上昇の時定数は、この出力側に接続されているダイオード導通時の抵抗値とコンデンサ容量と信号のマーク率の逆数との３者の積で決定されているため、高速化には限界があった。このため、本発明においては、これら部品を変更することなく、出力電位上昇の高速化を実現する回路の提供を目的とした。
【解決手段】ピークホールド回路の入力増幅器を、差動出力を有する増幅器とし、これら正逆両相出力にそれぞれダイオード等の整流特性を有する素子を介して同じコンデンサの同じ端子に接続する構成としている。このように、全波整流形の時定数回路とすることにより、従来の部品のままで時定数を実質的に半減させる回路構成を実現した。
【選択図】図１
【解決手段】ピークホールド回路の入力増幅器を、差動出力を有する増幅器とし、これら正逆両相出力にそれぞれダイオード等の整流特性を有する素子を介して同じコンデンサの同じ端子に接続する構成としている。このように、全波整流形の時定数回路とすることにより、従来の部品のままで時定数を実質的に半減させる回路構成を実現した。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、入力信号の電圧ピーク値を保持する、ピークホールド回路に関するものであり、特に、光通信システムの受信装置における信号断検出回路に用いる、高速動作可能なピークホールド回路に関する。
【０００２】
【従来の技術】
【特許文献１】特開２００２−３６８５９１号公報
【特許文献２】特開平１０−２６７９６７号公報
図４に従来のピークホールド回路を示す。
従来のピークホールド回路は、差動増幅器Ａ１、整流用のダイオードＤ１、電荷保持用のコンデンサＣ１、コンデンサＣ１に蓄積された電荷の放電用としての抵抗Ｒ１からなる。差動増幅器Ａ１の差動出力の一方がダイオードＤ１のアノードに接続される。ダイオードＤ１のカソードはコンデンサＣ１の一方の電極に接続され、ピークホールド回路の出力となる。コンデンサＣ１の他方の電極は基準電位（例えば、グラウンド電位）に接続される。抵抗Ｒ１は一端がピークホールド回路の出力に、他端が上記と同じ基準電位にそれぞれ接続される。
【０００３】
次に、従来のピークホールド回路の動作を説明する。
ピークホールド回路に入力した信号は差動増幅器Ａ１の差動出力の一方から出力されてダイオードＤ１のアノードに入力される。その信号は、ダイオードＤ１で整流され、コンデンサＣ１に電荷として蓄積かつ保持される。その結果、ダイオードＤ１のカソード電位、すなわち、ピークホールド回路の出力電位は、ダイオードＤ１のアノードに入力された信号のピーク電位からダイオードＤｌのしきい値電圧を差し引いた値に上がっていく。その蓄積時の時定数は、差動増幅器Ａ１の出力インピーダンスは無視できるとすると、ダイオードＤ１の導通時における抵抗値と、コンデンサＣ１の容量値と、入力信号のマーク率の逆数との積から決まる。抵抗Ｒ１の抵抗値は、ダイオードＤ１の抵抗に比べて十分に大きく設定され、ダイオードＤ１が導通状態となってコンデンサＣ１に電荷が蓄積されている状態のときは、抵抗Ｒ１の効果はほとんど無視でき、ダイオードＤ１に流れる電流がそのままコンデンサＣ１の充電電流となるものとみなすことが出来る。
【０００４】
ピークホールド回路への入力信号の振幅が小さくなり、ダイオードＤ１のアノードに入力される信号のピーク電位が、ダイオードＤ１のカソードの電位にダイオードＤ１のしきい値を加えた電位より低くなると、ダイオードＤ１は常時遮断状態になるので、ダイオードＤ１からコンデンサＣ１への電流供給はなくなる。よって、コンデンサＣ１に蓄積された電荷は抵抗Ｒ１を経由して放電され、ダイオードＤ１のカソード電位、すなわち、ピークホールド回路の出力電位は、ダイオードＤ１のアノードに入力された新たな信号のピーク電位からダイオードＤ１のしきい値を引いた値にまで放電により下がっていく。その放電時の時定数は、コンデンサＣ１の容量値と抵抗Ｒ１の抵抗値との積で決まる。この時定数は、入力信号において規定される同符号連続時間より長く設定しておく必要がある。
【０００５】
以上説明したように、ピークホールド回路への入力信号の振幅が大きくなると、ピークホールド回路の出力電位はダイオードＤ１の導通時の抵抗値とコンデンサＣ１の容量値と信号のマーク率の逆数とから決まる時定数で上昇し、逆に、ピークホールド回路への入力信号の振幅が小さくなると、ピークホールド回路の出力電位は抵抗Ｒ１の抵抗値とコンデンサＣ１の容量値とから決まる時定数で降下する。いずれの場合でも、ピークホールド回路の出力電位はダイオードＤ１のアノード電位からダイオードＤ１のしきい値を引いた値に達したところでその値が保持される。
図４の従来のピークホールド回路に示したように、増幅器の一方の出力のみを利用してピーク電位を検出・保持する回路としては、上記「特許文献１」や「特許文献２」に例が示されている。ピークホールド回路の重要な応用として、光通信システムの受信装置における信号断検出回路が挙げられる。構成例を図５に示す。フォトダイオード１０３によって受信された光信号が電流信号に変換され、その電流信号が前置増幅器１０４によって電圧信号に変換される。後置増幅器１０５では、前置増幅器１０４の出力信号を増幅し、信号断検出回路１０２に信号を送る。この信号はクロック抽出系にも送られるがここでは省略した。信号断検出回路１０２では、入力信号のピーク電位をピークホールド回路１００によって検出・保持し、保持されたピーク電位を比較器１０１で信号断検出のしきい値ＶＴＨと比較し、その比較結果がアラーム出力に出力される。通信路に障害等があり入力信号断が発生した場合は、ピークホールド回路１００の出力電位がＶＴＨより小さくなり、信号断アラームが発出される。入力信号があり、ピークホールド回路１００の出力電位がＶＴＨより大きくなると、信号断アラームが解除される。
一般に、通信路の障害などが起きて信号断となってから信号断アラームの発出までは、ある程度の時間をかけることが望ましい。これは、通信路に障害がなくても通信路上のスイッチの切替などで、瞬断が起きたように見える場合もあるからである。少なくとも、信号の同符号連続時間以上の時間はかける必要がある。
これに対し、通信路が障害から復旧して信号断アラームを解除する際は、できるだけ早いアラーム解除が望ましい。なぜなら、信号断アラームが解除される前の受信したデータは廃棄され、無駄になってしまうからである。よって、アラーム解除時に信号断検出回路１０２が高速に応答すること、すなわち、入力信号の振幅が大きくなったときのピークホールド回路における出力電位の上昇が高速に行われることが望まれる。
【０００６】
【発明が解決しようとする課題】
図４に示す従来のピークホールド回路では、入力信号の振幅が大きくなってピークホールド回路の出力電位が上昇するときの時定数は、前述のようにダイオードＤ１の導通状態での抵抗値とコンデンサＣ１の容量値と信号のマーク率の逆数との積で決まってくる。この時定数を小さくしてピークホールド回路の出力電位の上昇を高速に行うことが望ましいことは前述したとおりである。そのためには、ダイオードＤ１の抵抗値を小さくするか、コンデンサＣ１の容量値を小さくするか、もしくは、信号のマーク率を大きくするかの、何れかの方法がある。まず、コンデンサＣ１の容量値を小さくすると、信号断が起きてピークホールド回路の出力がコンデンサＣ１の放電によるときの時定数も小さくなってしまい、かつ、出力と基準電位の容量カップリングによる出力電位の安定性も損なわれるので、コンデンサＣ１の容量値はあまり小さくできない。次に、ダイオードＤ１の抵抗値を小さくすることを考えると、この抵抗値を小さくするには、ダイオードを大きくする、すなわち、ダイオードの接合面積を大きくすればよい。しかしながら、ダイオードＤ１を大きくすると、差動増幅器Ａ１の容量性負荷が増えてしまうという間題点がある。そのため、差動増幅器Ａ１の出力、すなわち、ダイオードＤ１への入力の立ち上がり時間と立ち下がり時間が劣化し、波形がつぶれ、ピーク電位が本来の値より小さくなってしまう恐れがある。
最後に、信号のマーク率であるが、これは信号伝送に用いるプロトコルにより決定されるもので、一般的には１／２であり、回路設計側で勝手に大きくしたり小さくしたりできる性質のものではない。いずれにせよ、このように、従来のピークホールド回路では、出力電位上昇に対しての更なる高速化は困難である。
本発明は、上記問題点を解決するためになされたもので、増幅器出力の立ち上がり時間と立ち下がり時間の劣化無しに、入力振幅値が増大したときのピーク電位の検出速度を高速化する回路の提供を目的としたものである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の最も主要な特徴とするところは、差動増幅器の正相出力と逆相出力の両差動出力を共に利用してピーク電位の検出・保持を行うところにある。このため、
請求項１においては、差動出力を有する入力増幅器と、この入力増幅器の正逆両相出力側にそれぞれ第１および第２の整流特性を有する素子が接続され、これら整流特性を有する素子の出力側は一個のコンデンサの一方の電極に接続され、このコンデンサの他方の電極は基準電位に接続されており、かつ、このコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【０００８】
請求項２においては、前記の差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１のダイオードのアノードが接続され、逆相側出力に前記第２の整流特性を有する素子として第２のダイオードのアノードが接続され、前記第１のダイオードのカソードと前記第２のダイオードのカソードが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【０００９】
請求項３においては、前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１の電界効果トランジスタのドレインとゲートが接続され、逆相側出力に前記第２の整流特性を有する素子として第２の電界効果トランジスタのドレインとゲートが接続され、前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【００１０】
請求項４においては、前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１の電界効果トランジスタのゲートが接続され、逆相側出力に前記第２の整流特性を有する素子として第２の電界効果トランジスタのゲートが接続され、前記第１の電界効果トランジスタのドレインと前記第２の電界効果トランジスタのドレインが、共に高電位電源に接続され、前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【００１１】
請求項５においては、前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１のバイポーラトランジスタのコレクタとベースが接続され、逆相側出力に前記第２の整流特性を有する素子として第２のバイポーラトランジスタのコレクタとベースが接続され、前記第１のバイポーラトランジスタのエミッタと前記第２のバイポーラトランジスタのエミッタが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【００１２】
請求項６においては、前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１のバイポーラトランジスタのベースが接続され、逆相側出力に前記第２の整流特性を有する素子として第２のバイポーラトランジスタのベースが接続され、前記第１のバイポーラトランジスタのコレクタと前記第２のバイポーラトランジスタのコレクタが、共に高電位電源に接続され、前記第１のバイポーラトランジスタのエミッタと前記第２のバイポーラトランジスタのエミッタが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【００１３】
請求項７においては、前記電荷放電手段として、一端が前記コンデンサの一方の電極に、他端が前記コンデンサの他方の電極に接続された抵抗を具備することを特徴とする、請求項１乃至請求項６の何れかに記載されている回路構成について規定している。
【００１４】
【作用】
本発明にかかるピークホールド回路は、差動増幅器の正相出力と逆相出力の両方の出力電位のピーク値を、ダイオードあるいはトランジスタを介して、１個のコンデンサに蓄積する。すなわち、差動増幅器の正逆両相の出力をピーク電位の検出・保持に利用している。よって、コンデンサＣ１には、入力信号が全波整流されて電荷が蓄積されることになる。これは、入力信号振幅が大きくなってピークホールド回路の出力電位が上昇するときの時定数を決める３つの要素（ダイオード或いはトランジスタの抵抗値、コンデンサの容量値、信号のマークとスペースの比で与えられるマーク率）のうち、信号のマーク率が従来の１／２から１になったことと同じである。これにより、時定数が従来の技術に比べて半減することが出来、ピークホールド回路の出力電位の上昇速度が２倍に高速化される。
一方、差動増幅器の出力負荷は、逆相出力にも負荷が付くことで増えたように見える。しかし、正相出力のみの負荷は従来の技術でも本発明でも変わらないので、正相出力の立ち上がり時間と立ち下がり時間は従来の技術と本発明で同じになり、かつ、本発明では正相出力と逆相出力の負荷が同じコンデンサなので、両出力の立ち上がり時間と立ち下がり時間は同じになり、結果として、本発明における差動増幅器の両出力の立ち上がり時間と立ち下がり時間は、従来の技術における正相出力のそれと同じになる。すなわち、立ち上がり時間と立ち下がり時間に劣化は無い。
以上により、本発明の目的である、入力振幅値が増大したときのピーク電位の検出速度を高速化する回路の提供を行うことができる。
【００１５】
【発明の実施の形態】
図１に本発明における第１の実施の形態を示す。
本第１の実施の形態は、差動増幅器Ａ１、整流用の第１のダイオードＤ１、第２のダイオードＤ２、電荷保持用のコンデンサＣ１、放電用の抵抗Ｒ１からなっている。ピークホールド回路への入力は差動増幅器Ａ１に入力され、差動増幅器Ａ１の正相側出力と逆相側出力はそれぞれ第１のダイオードＤ１のアノードと第２のダイオードＤ２のアノードに接続される。第１のダイオードＤ１のカソードと第２のダイオードＤ２のカソードは、ともに、同じコンデンサＣ１の一端と抵抗Ｒ１の一端に接続され、かつ、ピークホールド回路の出力となる。コンデンサＣ１の他端と抵抗Ｒ１の他端は基準電位（例えばグラウンド電位）に接続される。 まず、ピークホールド回路への入力信号振幅が大きくなったときの動作を説明する。
入力信号が差動増幅器Ａ１で増幅される。増幅された差動増幅器Ａ１の正相と逆相の両出力はダイオードＤ１とＤ２で整流され、これによりコンデンサＣ１に電荷が蓄積・保持される。そして、ピークホールド回路の出力電位は、ダイオードＤ１、Ｄ２のアノード電位のピーク値からダイオードのしきい値を引いた値にまで上昇する。この出力電位が上昇するときの時定数τは、ダイオードＤ１、Ｄ２の導通時の抵抗値ｒ１およびｒ２とコンデンサＣ１の容量値ｃの積で決まる。すなわち
τｐ＝ｒ１・ｃ または τｎ＝ｒ２・ｃ （１）
で与えられる。図４に示した従来の技術の例では、これに、信号のマーク率の逆数ｍ（一般的には１／２の逆数＝２）がかかってくるため、
τｐ＝ｒ１・ｃ・ｍ または τｎ＝ｒ２・ｃ・ｍ （２）
で表される。本発明においては、正相逆相の両出力を利用してコンデンサＣ１に電荷を蓄積しているため、全波整流と同じになり、上記式（２）においてマーク率ｍは１（ｍ＝１）となる。よって、ダイオードの抵抗値とコンデンサＣ１の容量値が本発明と図４に示した従来の技術とで同じであっても、出力電位上昇時の時定数は、式（１）と同じとなり、従来の技術に比べて１／２倍とすることができ、２倍の高速化が達成できる。なお、抵抗Ｒ１の抵抗値は、ダイオードＤ１、Ｄ２が導通状態のときの抵抗値に比べて十分大きく設定されるので、出力電位上昇時には抵抗Ｒ１の効果はほとんど無視できる。
【００１６】
次に、ピークホールド回路への入力信号振幅が小さくなったときの動作を説明する。
差動増幅器Ａ１の出力、すなわち、ダイオードＤ１とＤ２のアノードの信号のピーク電位が、ピークホールド回路の出力電位にダイオードのしきい値を加えた値より小さくなると、ダイオードＤ１とＤ２は常時遮断状態になるので、ダイオードＤ１、Ｄ２からコンデンサＣ１への電流供給はなくなる。よって、コンデンサＣ１に蓄積された電荷は、抵抗Ｒ１を経由して放電される。そして、ダイオードＤ１、Ｄ２のアノードの信号の新たなピーク電位からダイオードのしきい値を引いた値に、ピークホールド回路の出力電位は降下する。この出力電位降下時の時定数は、コンデンサＣ１の容量値と抵抗Ｒ１の抵抗値の積によって決まる。したがって、この時定数は、図４に示す従来の技術に同じである。
【００１７】
なお、この時定数は、「従来の技術」の項で述べたのと同様に、入力信号において規定される同符号連統時間より長く設定する必要がある。
また、差動増幅器Ａ１の負荷は、ダイオードの大きさが「従来の技術」と同じであれば、本発明と「従来の技術」の場合とで変わりはない。よって、差動増幅器の出力、すなわち、ダイオードＤ１、Ｄ２ヘの入力信号の波形劣化はないので、検出されるピーク電位が波形劣化によって本来の値より小さくなってしまうと言うことはない。
以上、本発明における第１の実施の形態における動作について説明した。第１の実施の形態によれば、入力信号の振幅値が大きくなって出力電位が上昇するときは、従来の技術に比べて出力電位上昇の時定数が１／２倍となって２倍の高速化が可能となる。一方、入力信号の振幅値が小さくなって出力電位が降下するときは、「従来の技術」の項で述べたものと同じ降下速度が保たれる。また、ダイオードヘの入力信号波形が従来の技術に比べて劣化することもないので、検出されるピーク電位が本来の値より小さくなることもない。
【００１８】
第１の実施の形態に係るピークホールド回路を図５に示す信号断検出回路に適用すれば、通信路が障害から復旧し、入力信号が復活してから信号断アラームが解除されるまでの時間は、ピークホールド回路の出力電位上昇時間の高速化によって短縮されるので、通信路が復旧するまで無駄に廃棄されてしまうデータを減らすことができる。一方、通信路に障害が起きて入力信号が遮断されてから信号断アラームが発出されるまでの時間は「従来の技術」の場合と同じに保たれる。ここまでは、ピークホールド回路の入力信号の振幅値が大きくなるときに、出力電位の上昇速度が高速化される効果を述べてきた。次は、ピークホールド回路の出力電位上昇時間は「従来の技術」の場合と変わらないが、入力信号のビットレートを上げられるという効果について説明する。
これまでの説明では、ダイオードＤ１、Ｄ２の導通時の抵抗値、すなわち、大きさを「従来の技術」の場合と本発明における第１の実施の形態とで同じとしてきた。ここで、ダイオードの大きさを「従来の技術」の場合に比べて１／２倍にする、すなわち、ダイオードの抵抗値を２倍にしてみる。すると、第１の実施の形態におけるピークホールド回路の出力電位上昇の時定数は、コンデンサＣ１の容量は変わらず、ダイオードＤ１、Ｄ２の抵抗値は２倍になり、マーク率の逆数は１／２倍になるので、結局、全体として前述の「従来の技術」の場合と同じになる。その一方で、ダイオードの大きさが１／２倍になることによって、差動増幅器Ａ１の出力負荷も１／２倍になる。よって、信号のビットレートを上げても差動増幅器Ａ１の出力波形の劣化は起こらない。このように、信号のビットレートを上げることができるのである。
【００１９】
図２に本発明による第２の実施の形態における回路を示す。
図２に示した第２の実施の形態は、第１の実施の形態におけるダイオードを、ドレインとゲートを結線しダイオード接続とした電界効果トランジスタＭ１およびＭ２に置き換えたものである。すなわち、第１の実施の形態におけるダイオードの代わりに、第１の電界効果トランジスタＭ１のゲートとドレインを差動増幅器Ａ１の正相出力に接続し、ソースをピークホールド回路の出力に接続し、第２の電界効果トランジスタＭ２のゲートとドレインを差動増幅器Ａ１の逆相出力に接続し、ソースをピークホールド回路の出力に接続したものである。その他の接続は第１の実施の形態に同じである。第２の実施の形態における電界効果トランジスタＭ１とＭ２はダイオードとして働き、電界効果トランジスタのしきい値がダイオードのしきい値と同じ役割をする。よって、定常状態における差動増幅器Ａ１の出力のピーク値とピークホールド回路の出力との電位差は、電界効果トランジスタのしきい値に一致する。
【００２０】
電界効果トランジスタＭ１とＭ２がダイオードとして働くということは、第２の実施の形態においても第１の実施の形態と同じ動作を行い、同じ効果が得られるということである。すなわち、第２の実施の形態によっても、差動増幅器の正相と逆相の両出力をピーク電位の検出・保持に利用することで、ピークホールド回路の出力電位が上昇する時間は短縮され、出力電位が降下する時間は一定に保たれる。また、電界効果トランジスタＭ１，Ｍ２のゲート幅を半分にして、差動増幅器Ａ１の出力負荷を半減させることで、ピークホールド回路の出力電位が上昇する時間はそのままで、信号のビットレートを上げることができる。
【００２１】
図３に、本発明における第３の実施の形態を示す。
第３の実施の形態も、第１の実施の形態におけるダイオードを電界効果トランジスタによるスイッチング素子に置き換えたものである。第１の実施の形態におけるダイオードの代わりに、第１の電界効果トランジスタＭ３のゲートを差動増幅器Ａ１の正相出力に、ドレインを高電位電源に、ソースをピークホールド回路の出力に接続し、第２の電界効果トランジスタＭ４のゲートを差動増幅器Ａ１の逆相出力に、ドレインを高電位電源に、ソースをピークホールド回路の出力に接続する。その他の接続は、第１の実施の形態に同じである。第３の実施の形態における電界効果トランジスタＭ３とＭ４の接続は、いわゆる、ソースフォロワであるが、本実施の形態においても、定常状態における差動増幅器Ａ１の出力のピーク値とピークホールド回路の出力の電位差は、第２の実施の形態と同じく電界効果トランジスタのしきい値に一致し、電界効果トランジスタＭ３とＭ４の動作はダイオードとみなすことができる。
【００２２】
よって、第３の実施の形態も、第１、第２の実施の形態と同じ動作を行い、同じ効果が得られる。以上、第１から第３の実施の形態について説明したが、第２、第３の実施の形態の電界効果トランジスタをバイポーラトランジスタに置き換えても、同じ効果が得られるのは明らかである。その際は、電界効果トランジスタのドレイン、ゲート、ソースを、それぞれ、バイポーラトランジスタのコレクタ、ベース、エミッタに置き換えればよい。バイポーラトランジスタのベース・エミッタ間電圧が、ダイオードのしきい値と同じ役割を果たす。さらに、第２、第３の実施の形態における電界効果トランジスタの置き換えは、バイポーラトランジスタに限ったものではなく、ダイオードのごとく整流特性を示すものであれば適用が可能であるのは明らかである。
【００２３】
【発明の効果】
以上説明したように、本発明にかかるピークホールド回路によれば、差動増幅器の正相側出力と逆相側出力の両方の出力をピーク電位の検出・保持に利用しているので、入力信号の振幅値が増大したときの出力電位の上昇時間を「従来の技術」に比べて短縮することができる。差動増幅器の出力負荷は従来の技術と変わらないので、差動増幅器の出力波形が劣化して検出されたピーク電位が変わるというようなことはなく、また、入力信号の振幅値が減少したときの出力電位の降下時間も変わることはない。
さらに、別の効果として、ダイオードあるいはトランジスタの大きさを「従来の技術」に比べて１／２倍にすることで、差動増幅器の出力負荷を半減させ、入力信号の振幅値が増大したときの出力電位の上昇時間を従来と同じにしたまま、より高いビットレートの信号に対応することが可能になる。この場合も、入力信号の振幅値が減少したときの出力電位の降下時間は変わることはない。
本発明にかかるピークホールド回路を信号断検出回路に適用すれば、信号断アラームが解除されるまでの時間を短縮して、データの無駄な廃棄を減らすことができるという効果、もしくは、より高いビットレートの信号に対応することができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明における第１の実施の形態によるピークホールド回路の回路図。
【図２】本発明における第２の実施の形態によるピークホールド回路の回路図。
【図３】本発明による第３の実施の形態によるピークホールド回路を示す回路図。
【図４】従来のピークホールド回路を示す回路図。
【図５】光通信システムにおける受信装置の構成例を示す回路図。
【符号の説明】
Ａ１：差動増幅器 Ｄ１，Ｄ２：ダイオード
Ｍ１，Ｍ２，Ｍ３，Ｍ４：電界効果トランジスタ
Ｃ１：コンデンサ Ｒ１：抵抗
１００：ピークホールド回路 １０１：比較器
１０２：信号断検出回路 １０３：フォトダイオード
１０４：前置増幅器 １０５：後置増幅器
【発明の属する技術分野】
本発明は、入力信号の電圧ピーク値を保持する、ピークホールド回路に関するものであり、特に、光通信システムの受信装置における信号断検出回路に用いる、高速動作可能なピークホールド回路に関する。
【０００２】
【従来の技術】
【特許文献１】特開２００２−３６８５９１号公報
【特許文献２】特開平１０−２６７９６７号公報
図４に従来のピークホールド回路を示す。
従来のピークホールド回路は、差動増幅器Ａ１、整流用のダイオードＤ１、電荷保持用のコンデンサＣ１、コンデンサＣ１に蓄積された電荷の放電用としての抵抗Ｒ１からなる。差動増幅器Ａ１の差動出力の一方がダイオードＤ１のアノードに接続される。ダイオードＤ１のカソードはコンデンサＣ１の一方の電極に接続され、ピークホールド回路の出力となる。コンデンサＣ１の他方の電極は基準電位（例えば、グラウンド電位）に接続される。抵抗Ｒ１は一端がピークホールド回路の出力に、他端が上記と同じ基準電位にそれぞれ接続される。
【０００３】
次に、従来のピークホールド回路の動作を説明する。
ピークホールド回路に入力した信号は差動増幅器Ａ１の差動出力の一方から出力されてダイオードＤ１のアノードに入力される。その信号は、ダイオードＤ１で整流され、コンデンサＣ１に電荷として蓄積かつ保持される。その結果、ダイオードＤ１のカソード電位、すなわち、ピークホールド回路の出力電位は、ダイオードＤ１のアノードに入力された信号のピーク電位からダイオードＤｌのしきい値電圧を差し引いた値に上がっていく。その蓄積時の時定数は、差動増幅器Ａ１の出力インピーダンスは無視できるとすると、ダイオードＤ１の導通時における抵抗値と、コンデンサＣ１の容量値と、入力信号のマーク率の逆数との積から決まる。抵抗Ｒ１の抵抗値は、ダイオードＤ１の抵抗に比べて十分に大きく設定され、ダイオードＤ１が導通状態となってコンデンサＣ１に電荷が蓄積されている状態のときは、抵抗Ｒ１の効果はほとんど無視でき、ダイオードＤ１に流れる電流がそのままコンデンサＣ１の充電電流となるものとみなすことが出来る。
【０００４】
ピークホールド回路への入力信号の振幅が小さくなり、ダイオードＤ１のアノードに入力される信号のピーク電位が、ダイオードＤ１のカソードの電位にダイオードＤ１のしきい値を加えた電位より低くなると、ダイオードＤ１は常時遮断状態になるので、ダイオードＤ１からコンデンサＣ１への電流供給はなくなる。よって、コンデンサＣ１に蓄積された電荷は抵抗Ｒ１を経由して放電され、ダイオードＤ１のカソード電位、すなわち、ピークホールド回路の出力電位は、ダイオードＤ１のアノードに入力された新たな信号のピーク電位からダイオードＤ１のしきい値を引いた値にまで放電により下がっていく。その放電時の時定数は、コンデンサＣ１の容量値と抵抗Ｒ１の抵抗値との積で決まる。この時定数は、入力信号において規定される同符号連続時間より長く設定しておく必要がある。
【０００５】
以上説明したように、ピークホールド回路への入力信号の振幅が大きくなると、ピークホールド回路の出力電位はダイオードＤ１の導通時の抵抗値とコンデンサＣ１の容量値と信号のマーク率の逆数とから決まる時定数で上昇し、逆に、ピークホールド回路への入力信号の振幅が小さくなると、ピークホールド回路の出力電位は抵抗Ｒ１の抵抗値とコンデンサＣ１の容量値とから決まる時定数で降下する。いずれの場合でも、ピークホールド回路の出力電位はダイオードＤ１のアノード電位からダイオードＤ１のしきい値を引いた値に達したところでその値が保持される。
図４の従来のピークホールド回路に示したように、増幅器の一方の出力のみを利用してピーク電位を検出・保持する回路としては、上記「特許文献１」や「特許文献２」に例が示されている。ピークホールド回路の重要な応用として、光通信システムの受信装置における信号断検出回路が挙げられる。構成例を図５に示す。フォトダイオード１０３によって受信された光信号が電流信号に変換され、その電流信号が前置増幅器１０４によって電圧信号に変換される。後置増幅器１０５では、前置増幅器１０４の出力信号を増幅し、信号断検出回路１０２に信号を送る。この信号はクロック抽出系にも送られるがここでは省略した。信号断検出回路１０２では、入力信号のピーク電位をピークホールド回路１００によって検出・保持し、保持されたピーク電位を比較器１０１で信号断検出のしきい値ＶＴＨと比較し、その比較結果がアラーム出力に出力される。通信路に障害等があり入力信号断が発生した場合は、ピークホールド回路１００の出力電位がＶＴＨより小さくなり、信号断アラームが発出される。入力信号があり、ピークホールド回路１００の出力電位がＶＴＨより大きくなると、信号断アラームが解除される。
一般に、通信路の障害などが起きて信号断となってから信号断アラームの発出までは、ある程度の時間をかけることが望ましい。これは、通信路に障害がなくても通信路上のスイッチの切替などで、瞬断が起きたように見える場合もあるからである。少なくとも、信号の同符号連続時間以上の時間はかける必要がある。
これに対し、通信路が障害から復旧して信号断アラームを解除する際は、できるだけ早いアラーム解除が望ましい。なぜなら、信号断アラームが解除される前の受信したデータは廃棄され、無駄になってしまうからである。よって、アラーム解除時に信号断検出回路１０２が高速に応答すること、すなわち、入力信号の振幅が大きくなったときのピークホールド回路における出力電位の上昇が高速に行われることが望まれる。
【０００６】
【発明が解決しようとする課題】
図４に示す従来のピークホールド回路では、入力信号の振幅が大きくなってピークホールド回路の出力電位が上昇するときの時定数は、前述のようにダイオードＤ１の導通状態での抵抗値とコンデンサＣ１の容量値と信号のマーク率の逆数との積で決まってくる。この時定数を小さくしてピークホールド回路の出力電位の上昇を高速に行うことが望ましいことは前述したとおりである。そのためには、ダイオードＤ１の抵抗値を小さくするか、コンデンサＣ１の容量値を小さくするか、もしくは、信号のマーク率を大きくするかの、何れかの方法がある。まず、コンデンサＣ１の容量値を小さくすると、信号断が起きてピークホールド回路の出力がコンデンサＣ１の放電によるときの時定数も小さくなってしまい、かつ、出力と基準電位の容量カップリングによる出力電位の安定性も損なわれるので、コンデンサＣ１の容量値はあまり小さくできない。次に、ダイオードＤ１の抵抗値を小さくすることを考えると、この抵抗値を小さくするには、ダイオードを大きくする、すなわち、ダイオードの接合面積を大きくすればよい。しかしながら、ダイオードＤ１を大きくすると、差動増幅器Ａ１の容量性負荷が増えてしまうという間題点がある。そのため、差動増幅器Ａ１の出力、すなわち、ダイオードＤ１への入力の立ち上がり時間と立ち下がり時間が劣化し、波形がつぶれ、ピーク電位が本来の値より小さくなってしまう恐れがある。
最後に、信号のマーク率であるが、これは信号伝送に用いるプロトコルにより決定されるもので、一般的には１／２であり、回路設計側で勝手に大きくしたり小さくしたりできる性質のものではない。いずれにせよ、このように、従来のピークホールド回路では、出力電位上昇に対しての更なる高速化は困難である。
本発明は、上記問題点を解決するためになされたもので、増幅器出力の立ち上がり時間と立ち下がり時間の劣化無しに、入力振幅値が増大したときのピーク電位の検出速度を高速化する回路の提供を目的としたものである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の最も主要な特徴とするところは、差動増幅器の正相出力と逆相出力の両差動出力を共に利用してピーク電位の検出・保持を行うところにある。このため、
請求項１においては、差動出力を有する入力増幅器と、この入力増幅器の正逆両相出力側にそれぞれ第１および第２の整流特性を有する素子が接続され、これら整流特性を有する素子の出力側は一個のコンデンサの一方の電極に接続され、このコンデンサの他方の電極は基準電位に接続されており、かつ、このコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【０００８】
請求項２においては、前記の差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１のダイオードのアノードが接続され、逆相側出力に前記第２の整流特性を有する素子として第２のダイオードのアノードが接続され、前記第１のダイオードのカソードと前記第２のダイオードのカソードが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【０００９】
請求項３においては、前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１の電界効果トランジスタのドレインとゲートが接続され、逆相側出力に前記第２の整流特性を有する素子として第２の電界効果トランジスタのドレインとゲートが接続され、前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【００１０】
請求項４においては、前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１の電界効果トランジスタのゲートが接続され、逆相側出力に前記第２の整流特性を有する素子として第２の電界効果トランジスタのゲートが接続され、前記第１の電界効果トランジスタのドレインと前記第２の電界効果トランジスタのドレインが、共に高電位電源に接続され、前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【００１１】
請求項５においては、前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１のバイポーラトランジスタのコレクタとベースが接続され、逆相側出力に前記第２の整流特性を有する素子として第２のバイポーラトランジスタのコレクタとベースが接続され、前記第１のバイポーラトランジスタのエミッタと前記第２のバイポーラトランジスタのエミッタが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【００１２】
請求項６においては、前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１のバイポーラトランジスタのベースが接続され、逆相側出力に前記第２の整流特性を有する素子として第２のバイポーラトランジスタのベースが接続され、前記第１のバイポーラトランジスタのコレクタと前記第２のバイポーラトランジスタのコレクタが、共に高電位電源に接続され、前記第１のバイポーラトランジスタのエミッタと前記第２のバイポーラトランジスタのエミッタが、共に前記コンデンサの一方の電極に接続されており、かつこのコンデンサに蓄積された電荷を放電する電荷放電手段を有している構成について規定している。
【００１３】
請求項７においては、前記電荷放電手段として、一端が前記コンデンサの一方の電極に、他端が前記コンデンサの他方の電極に接続された抵抗を具備することを特徴とする、請求項１乃至請求項６の何れかに記載されている回路構成について規定している。
【００１４】
【作用】
本発明にかかるピークホールド回路は、差動増幅器の正相出力と逆相出力の両方の出力電位のピーク値を、ダイオードあるいはトランジスタを介して、１個のコンデンサに蓄積する。すなわち、差動増幅器の正逆両相の出力をピーク電位の検出・保持に利用している。よって、コンデンサＣ１には、入力信号が全波整流されて電荷が蓄積されることになる。これは、入力信号振幅が大きくなってピークホールド回路の出力電位が上昇するときの時定数を決める３つの要素（ダイオード或いはトランジスタの抵抗値、コンデンサの容量値、信号のマークとスペースの比で与えられるマーク率）のうち、信号のマーク率が従来の１／２から１になったことと同じである。これにより、時定数が従来の技術に比べて半減することが出来、ピークホールド回路の出力電位の上昇速度が２倍に高速化される。
一方、差動増幅器の出力負荷は、逆相出力にも負荷が付くことで増えたように見える。しかし、正相出力のみの負荷は従来の技術でも本発明でも変わらないので、正相出力の立ち上がり時間と立ち下がり時間は従来の技術と本発明で同じになり、かつ、本発明では正相出力と逆相出力の負荷が同じコンデンサなので、両出力の立ち上がり時間と立ち下がり時間は同じになり、結果として、本発明における差動増幅器の両出力の立ち上がり時間と立ち下がり時間は、従来の技術における正相出力のそれと同じになる。すなわち、立ち上がり時間と立ち下がり時間に劣化は無い。
以上により、本発明の目的である、入力振幅値が増大したときのピーク電位の検出速度を高速化する回路の提供を行うことができる。
【００１５】
【発明の実施の形態】
図１に本発明における第１の実施の形態を示す。
本第１の実施の形態は、差動増幅器Ａ１、整流用の第１のダイオードＤ１、第２のダイオードＤ２、電荷保持用のコンデンサＣ１、放電用の抵抗Ｒ１からなっている。ピークホールド回路への入力は差動増幅器Ａ１に入力され、差動増幅器Ａ１の正相側出力と逆相側出力はそれぞれ第１のダイオードＤ１のアノードと第２のダイオードＤ２のアノードに接続される。第１のダイオードＤ１のカソードと第２のダイオードＤ２のカソードは、ともに、同じコンデンサＣ１の一端と抵抗Ｒ１の一端に接続され、かつ、ピークホールド回路の出力となる。コンデンサＣ１の他端と抵抗Ｒ１の他端は基準電位（例えばグラウンド電位）に接続される。 まず、ピークホールド回路への入力信号振幅が大きくなったときの動作を説明する。
入力信号が差動増幅器Ａ１で増幅される。増幅された差動増幅器Ａ１の正相と逆相の両出力はダイオードＤ１とＤ２で整流され、これによりコンデンサＣ１に電荷が蓄積・保持される。そして、ピークホールド回路の出力電位は、ダイオードＤ１、Ｄ２のアノード電位のピーク値からダイオードのしきい値を引いた値にまで上昇する。この出力電位が上昇するときの時定数τは、ダイオードＤ１、Ｄ２の導通時の抵抗値ｒ１およびｒ２とコンデンサＣ１の容量値ｃの積で決まる。すなわち
τｐ＝ｒ１・ｃ または τｎ＝ｒ２・ｃ （１）
で与えられる。図４に示した従来の技術の例では、これに、信号のマーク率の逆数ｍ（一般的には１／２の逆数＝２）がかかってくるため、
τｐ＝ｒ１・ｃ・ｍ または τｎ＝ｒ２・ｃ・ｍ （２）
で表される。本発明においては、正相逆相の両出力を利用してコンデンサＣ１に電荷を蓄積しているため、全波整流と同じになり、上記式（２）においてマーク率ｍは１（ｍ＝１）となる。よって、ダイオードの抵抗値とコンデンサＣ１の容量値が本発明と図４に示した従来の技術とで同じであっても、出力電位上昇時の時定数は、式（１）と同じとなり、従来の技術に比べて１／２倍とすることができ、２倍の高速化が達成できる。なお、抵抗Ｒ１の抵抗値は、ダイオードＤ１、Ｄ２が導通状態のときの抵抗値に比べて十分大きく設定されるので、出力電位上昇時には抵抗Ｒ１の効果はほとんど無視できる。
【００１６】
次に、ピークホールド回路への入力信号振幅が小さくなったときの動作を説明する。
差動増幅器Ａ１の出力、すなわち、ダイオードＤ１とＤ２のアノードの信号のピーク電位が、ピークホールド回路の出力電位にダイオードのしきい値を加えた値より小さくなると、ダイオードＤ１とＤ２は常時遮断状態になるので、ダイオードＤ１、Ｄ２からコンデンサＣ１への電流供給はなくなる。よって、コンデンサＣ１に蓄積された電荷は、抵抗Ｒ１を経由して放電される。そして、ダイオードＤ１、Ｄ２のアノードの信号の新たなピーク電位からダイオードのしきい値を引いた値に、ピークホールド回路の出力電位は降下する。この出力電位降下時の時定数は、コンデンサＣ１の容量値と抵抗Ｒ１の抵抗値の積によって決まる。したがって、この時定数は、図４に示す従来の技術に同じである。
【００１７】
なお、この時定数は、「従来の技術」の項で述べたのと同様に、入力信号において規定される同符号連統時間より長く設定する必要がある。
また、差動増幅器Ａ１の負荷は、ダイオードの大きさが「従来の技術」と同じであれば、本発明と「従来の技術」の場合とで変わりはない。よって、差動増幅器の出力、すなわち、ダイオードＤ１、Ｄ２ヘの入力信号の波形劣化はないので、検出されるピーク電位が波形劣化によって本来の値より小さくなってしまうと言うことはない。
以上、本発明における第１の実施の形態における動作について説明した。第１の実施の形態によれば、入力信号の振幅値が大きくなって出力電位が上昇するときは、従来の技術に比べて出力電位上昇の時定数が１／２倍となって２倍の高速化が可能となる。一方、入力信号の振幅値が小さくなって出力電位が降下するときは、「従来の技術」の項で述べたものと同じ降下速度が保たれる。また、ダイオードヘの入力信号波形が従来の技術に比べて劣化することもないので、検出されるピーク電位が本来の値より小さくなることもない。
【００１８】
第１の実施の形態に係るピークホールド回路を図５に示す信号断検出回路に適用すれば、通信路が障害から復旧し、入力信号が復活してから信号断アラームが解除されるまでの時間は、ピークホールド回路の出力電位上昇時間の高速化によって短縮されるので、通信路が復旧するまで無駄に廃棄されてしまうデータを減らすことができる。一方、通信路に障害が起きて入力信号が遮断されてから信号断アラームが発出されるまでの時間は「従来の技術」の場合と同じに保たれる。ここまでは、ピークホールド回路の入力信号の振幅値が大きくなるときに、出力電位の上昇速度が高速化される効果を述べてきた。次は、ピークホールド回路の出力電位上昇時間は「従来の技術」の場合と変わらないが、入力信号のビットレートを上げられるという効果について説明する。
これまでの説明では、ダイオードＤ１、Ｄ２の導通時の抵抗値、すなわち、大きさを「従来の技術」の場合と本発明における第１の実施の形態とで同じとしてきた。ここで、ダイオードの大きさを「従来の技術」の場合に比べて１／２倍にする、すなわち、ダイオードの抵抗値を２倍にしてみる。すると、第１の実施の形態におけるピークホールド回路の出力電位上昇の時定数は、コンデンサＣ１の容量は変わらず、ダイオードＤ１、Ｄ２の抵抗値は２倍になり、マーク率の逆数は１／２倍になるので、結局、全体として前述の「従来の技術」の場合と同じになる。その一方で、ダイオードの大きさが１／２倍になることによって、差動増幅器Ａ１の出力負荷も１／２倍になる。よって、信号のビットレートを上げても差動増幅器Ａ１の出力波形の劣化は起こらない。このように、信号のビットレートを上げることができるのである。
【００１９】
図２に本発明による第２の実施の形態における回路を示す。
図２に示した第２の実施の形態は、第１の実施の形態におけるダイオードを、ドレインとゲートを結線しダイオード接続とした電界効果トランジスタＭ１およびＭ２に置き換えたものである。すなわち、第１の実施の形態におけるダイオードの代わりに、第１の電界効果トランジスタＭ１のゲートとドレインを差動増幅器Ａ１の正相出力に接続し、ソースをピークホールド回路の出力に接続し、第２の電界効果トランジスタＭ２のゲートとドレインを差動増幅器Ａ１の逆相出力に接続し、ソースをピークホールド回路の出力に接続したものである。その他の接続は第１の実施の形態に同じである。第２の実施の形態における電界効果トランジスタＭ１とＭ２はダイオードとして働き、電界効果トランジスタのしきい値がダイオードのしきい値と同じ役割をする。よって、定常状態における差動増幅器Ａ１の出力のピーク値とピークホールド回路の出力との電位差は、電界効果トランジスタのしきい値に一致する。
【００２０】
電界効果トランジスタＭ１とＭ２がダイオードとして働くということは、第２の実施の形態においても第１の実施の形態と同じ動作を行い、同じ効果が得られるということである。すなわち、第２の実施の形態によっても、差動増幅器の正相と逆相の両出力をピーク電位の検出・保持に利用することで、ピークホールド回路の出力電位が上昇する時間は短縮され、出力電位が降下する時間は一定に保たれる。また、電界効果トランジスタＭ１，Ｍ２のゲート幅を半分にして、差動増幅器Ａ１の出力負荷を半減させることで、ピークホールド回路の出力電位が上昇する時間はそのままで、信号のビットレートを上げることができる。
【００２１】
図３に、本発明における第３の実施の形態を示す。
第３の実施の形態も、第１の実施の形態におけるダイオードを電界効果トランジスタによるスイッチング素子に置き換えたものである。第１の実施の形態におけるダイオードの代わりに、第１の電界効果トランジスタＭ３のゲートを差動増幅器Ａ１の正相出力に、ドレインを高電位電源に、ソースをピークホールド回路の出力に接続し、第２の電界効果トランジスタＭ４のゲートを差動増幅器Ａ１の逆相出力に、ドレインを高電位電源に、ソースをピークホールド回路の出力に接続する。その他の接続は、第１の実施の形態に同じである。第３の実施の形態における電界効果トランジスタＭ３とＭ４の接続は、いわゆる、ソースフォロワであるが、本実施の形態においても、定常状態における差動増幅器Ａ１の出力のピーク値とピークホールド回路の出力の電位差は、第２の実施の形態と同じく電界効果トランジスタのしきい値に一致し、電界効果トランジスタＭ３とＭ４の動作はダイオードとみなすことができる。
【００２２】
よって、第３の実施の形態も、第１、第２の実施の形態と同じ動作を行い、同じ効果が得られる。以上、第１から第３の実施の形態について説明したが、第２、第３の実施の形態の電界効果トランジスタをバイポーラトランジスタに置き換えても、同じ効果が得られるのは明らかである。その際は、電界効果トランジスタのドレイン、ゲート、ソースを、それぞれ、バイポーラトランジスタのコレクタ、ベース、エミッタに置き換えればよい。バイポーラトランジスタのベース・エミッタ間電圧が、ダイオードのしきい値と同じ役割を果たす。さらに、第２、第３の実施の形態における電界効果トランジスタの置き換えは、バイポーラトランジスタに限ったものではなく、ダイオードのごとく整流特性を示すものであれば適用が可能であるのは明らかである。
【００２３】
【発明の効果】
以上説明したように、本発明にかかるピークホールド回路によれば、差動増幅器の正相側出力と逆相側出力の両方の出力をピーク電位の検出・保持に利用しているので、入力信号の振幅値が増大したときの出力電位の上昇時間を「従来の技術」に比べて短縮することができる。差動増幅器の出力負荷は従来の技術と変わらないので、差動増幅器の出力波形が劣化して検出されたピーク電位が変わるというようなことはなく、また、入力信号の振幅値が減少したときの出力電位の降下時間も変わることはない。
さらに、別の効果として、ダイオードあるいはトランジスタの大きさを「従来の技術」に比べて１／２倍にすることで、差動増幅器の出力負荷を半減させ、入力信号の振幅値が増大したときの出力電位の上昇時間を従来と同じにしたまま、より高いビットレートの信号に対応することが可能になる。この場合も、入力信号の振幅値が減少したときの出力電位の降下時間は変わることはない。
本発明にかかるピークホールド回路を信号断検出回路に適用すれば、信号断アラームが解除されるまでの時間を短縮して、データの無駄な廃棄を減らすことができるという効果、もしくは、より高いビットレートの信号に対応することができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明における第１の実施の形態によるピークホールド回路の回路図。
【図２】本発明における第２の実施の形態によるピークホールド回路の回路図。
【図３】本発明による第３の実施の形態によるピークホールド回路を示す回路図。
【図４】従来のピークホールド回路を示す回路図。
【図５】光通信システムにおける受信装置の構成例を示す回路図。
【符号の説明】
Ａ１：差動増幅器 Ｄ１，Ｄ２：ダイオード
Ｍ１，Ｍ２，Ｍ３，Ｍ４：電界効果トランジスタ
Ｃ１：コンデンサ Ｒ１：抵抗
１００：ピークホールド回路 １０１：比較器
１０２：信号断検出回路 １０３：フォトダイオード
１０４：前置増幅器 １０５：後置増幅器
Claims (7)
- 差動出力を有する入力増幅器と、該入力増幅器の正逆両相出力側にそれぞれ第１および第２の整流特性を有する素子が接続され、該第１および第２の整流特性を有する素子の出力側は同じコンデンサの一方の電極に接続され、該コンデンサの他方の電極は基準電位に接続されており、かつ、該コンデンサに蓄積された電荷を放電する電荷放電手段を有していることを特徴とするピークホールド回路。
- 前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１のダイオードのアノードが接続され、逆相側出力に前記第２の整流特性を有する素子として第２のダイオードのアノードが接続され、前記第１および第２のダイオードの各カソードが、共に前記コンデンサの一方の電極に接続されており、かつ前記コンデンサに蓄積された電荷を放電する電荷放電手段を有していることを特徴とする請求項１に記載のピークホールド回路。
- 前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１の電界効果トランジスタのドレインとゲートが接続され、逆相側出力に前記第２の整流特性を有する素子として第２の電界効果トランジスタのドレインとゲートが接続され、前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースが、共に前記コンデンサの一方の電極に接続されており、かつ前記コンデンサに蓄積された電荷を放電する電荷放電手段を有することを特徴とする請求項１に記載のピークホールド回路。
- 前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１の電界効果トランジスタのゲートが接続され、逆相側出力に前記第２の整流特性を有する素子として第２の電界効果トランジスタのゲートが接続され、前記第１の電界効果トランジスタのドレインと前記第２の電界効果トランジスタのドレインが、共に高電位電源に接続され、前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースが、共に前記コンデンサの一方の電極に接続されており、かつ前記コンデンサに蓄積された電荷を放電する電荷放電手段を有することを特徴とする請求項１に記載のピークホールド回路。
- 前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１のバイポーラトランジスタのコレクタとベースが接続され、逆相側出力に前記第２の整流特性を有する素子として第２のバイポーラトランジスタのコレクタとベースが接続され、前記第１のバイポーラトランジスタのエミッタと前記第２のバイポーラトランジスタのエミッタが、共に前記コンデンサの一方の電極に接続されており、かつ前記コンデンサに蓄積された電荷を放電する電荷放電手段を有することを特徴とする請求項１に記載のピークホールド回路。
- 前記差動出力をもつ増幅器の、正相側出力に前記第１の整流特性を有する素子として第１のバイポーラトランジスタのベースが接続され、逆相側出力に前記第２の整流特性を有する素子として第２のバイポーラトランジスタのベースが接続され、前記第１のバイポーラトランジスタのコレクタと前記第２のバイポーラトランジスタのコレクタが、共に、高電位電源に接続され、前記第１のバイポーラトランジスタのエミッタと前記第２のバイポーラトランジスタのエミッタが、共に前記コンデンサの一方の電極に接続されており、かつ前記コンデンサに蓄積された電荷を放電する電荷放電手段を有するたことを特徴とする請求項１に記載のピークホールド回路。
- 前記電荷放電手段として、一端が前記コンデンサの一方の電極に、他端が前記コンデンサの他方の電極に接続された抵抗を具備することを特徴とする、請求項１乃至請求項６の何れかに記載のピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115266A JP2004317456A (ja) | 2003-04-21 | 2003-04-21 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115266A JP2004317456A (ja) | 2003-04-21 | 2003-04-21 | ピークホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004317456A true JP2004317456A (ja) | 2004-11-11 |
Family
ID=33474515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003115266A Pending JP2004317456A (ja) | 2003-04-21 | 2003-04-21 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004317456A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011036051A (ja) * | 2009-08-03 | 2011-02-17 | Ricoh Co Ltd | 過電圧保護回路 |
| CN102012452A (zh) * | 2010-11-12 | 2011-04-13 | 深圳和而泰智能控制股份有限公司 | 一种交流电压检测方法、装置及其电路 |
| JP2012114684A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | ピークホールド回路及びボトムホールド回路 |
| CN103575962A (zh) * | 2013-11-07 | 2014-02-12 | 苏州爱科博瑞电源技术有限责任公司 | 无源峰值跟随电路 |
-
2003
- 2003-04-21 JP JP2003115266A patent/JP2004317456A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011036051A (ja) * | 2009-08-03 | 2011-02-17 | Ricoh Co Ltd | 過電圧保護回路 |
| CN102012452A (zh) * | 2010-11-12 | 2011-04-13 | 深圳和而泰智能控制股份有限公司 | 一种交流电压检测方法、装置及其电路 |
| JP2012114684A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | ピークホールド回路及びボトムホールド回路 |
| CN103575962A (zh) * | 2013-11-07 | 2014-02-12 | 苏州爱科博瑞电源技术有限责任公司 | 无源峰值跟随电路 |
| CN103575962B (zh) * | 2013-11-07 | 2016-03-02 | 苏州爱科博瑞电源技术有限责任公司 | 无源峰值跟随电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8451032B2 (en) | Capacitive isolator with schmitt trigger | |
| US8284953B2 (en) | Circuit and method of reducing pop-up noise in a digital amplifier | |
| JP2009049488A (ja) | 前置増幅回路 | |
| US20200186394A1 (en) | Methods, apparatus, and systems to increase common-mode transient immunity in isolation devices | |
| CN100488034C (zh) | Cmos自适应偏置电路 | |
| JP5088334B2 (ja) | 光受信回路 | |
| CN102882821B (zh) | 一种ook射频接收机 | |
| JP2011228847A (ja) | リミッタ装置 | |
| TWI279096B (en) | Optical receiver | |
| JP2005006334A (ja) | バーストモード光受信器のピーク及びボトム検出器 | |
| US20050213270A1 (en) | Optical receiver | |
| JP2004317456A (ja) | ピークホールド回路 | |
| US7847599B2 (en) | Start signal detection circuit | |
| CN102480270A (zh) | 功率放大器和使用了该功率放大器的mmic | |
| US6798282B1 (en) | Method and system for transimpedance amplifiers with high current input while maintaining high transimpedance gain and bandwidth | |
| JP7383980B2 (ja) | 光受信器 | |
| US5450024A (en) | ECL to CMOS signal converter circuit including toggle-fault detection | |
| CN101771401B (zh) | 振荡器电路 | |
| US8188790B1 (en) | Gated class H amplifier/line driver system and method | |
| JP3129704B2 (ja) | 広帯域増幅回路 | |
| JP5526935B2 (ja) | 電流制御回路 | |
| CN110797851B (zh) | 一种电压钳位电路及其电子设备 | |
| US20230077479A1 (en) | High-efficiency amplifier architecture with de-gain stage | |
| JP5181300B2 (ja) | 非接触通信システム | |
| US9166702B2 (en) | Signal level detect circuit with reduced loss-of-signal assertion delay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |