JP2004311597A

JP2004311597A - Semiconductor element with reinforcement, wiring board consisting of semiconductor element, reinforcement and substrate, and its producing process

Info

Publication number: JP2004311597A
Application number: JP2003100786A
Authority: JP
Inventors: Kozo Yamazaki; 耕三山崎; Shinji Yuri; 伸治由利
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2003-04-03
Filing date: 2003-04-03
Publication date: 2004-11-04

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable wiring board consisting of a semiconductor element, a reinforcement and a substrate with a high yield. <P>SOLUTION: The wiring board 11 consists of a semiconductor element 21, a reinforcement 31 and a substrate 41. The semiconductor element 21 has an element first major surface 23, an element second major surface 24, and a flip-chip connection terminal 22 formed on the element second major surface 24 side. The semiconductor element 21 has a thermal expansion coefficient smaller than 5.0 ppm/°C. The reinforcement 31 is bonded to the first major surface 23 under surface contact state. The reinforcement 31 is made of a material having rigidity higher than that of the semiconductor element 21. The resin substrate 41 has a substrate major surface 42. The semiconductor element 21 is flip-chip connected onto the substrate major surface 42. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
パソコンや携帯電話のようなエレクトロニクス機器の普及は、ＩＴ革命として社会構造に大きな変革をもたらしつつある。この技術の核となるのが大規模半導体集積回路（ＬＳＩ）技術であり、かかるＬＳＩの動作周波数は演算速度の向上を達成するために益々上がる傾向にある。しかし、ＬＳＩの高周波数化を実現しようとする場合、金属配線間を層間にて絶縁している材料の誘電率が高いと、信号の遅延を来たしてしまう。このため、次世代のＬＳＩの開発においては、低誘電率絶縁膜の開発が重要課題の１つとされている。また、このような低誘電率絶縁膜を実現するための具体的手法として、現段階では、絶縁膜中にサブナノメートルからナノメートル領域の微小空隙を形成し、絶縁膜を多孔質組織化することが提唱されている。
【０００３】
なお、このような低誘電率ＬＳＩチップについても、通常と同様に、ＬＳＩ搭載用基板上にフリップチップ接続してなる配線基板（いわゆる半導体パッケージ）の状態で使用される（例えば、特許文献１参照）。なお、ＬＳＩチップは、一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成される。一方、ＬＳＩ搭載用基板については、それよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成されることが多い。
【０００４】
【特許文献１】
特開２００２−２６５００号公報（図１）
【０００５】
【発明が解決しようとする課題】
ところで、低誘電率化を図るためにＬＳＩチップ表層の絶縁膜を多孔質組織化した場合、ＬＳＩチップの剛性の低下が避けられず、特に絶縁膜部分が脆くなる。しかし、はんだを用いてフリップチップ接続をする場合において、はんだが溶融温度から常温に冷却する際には、チップ材料と基板材料との熱膨張係数差に起因して、パッケージ全体をチップ搭載面側に反らそうとする熱応力が発生する。よって、かかる熱応力が作用して反りが生じる結果、脆い絶縁膜部分が破壊しやすくなる。また、絶縁膜部分の破壊に到らないような場合であっても、チップ接合部分にクラックが起こり、オープン不良などが生じるおそれもある。つまり、上記のような低誘電率のＬＳＩチップを用いて半導体パッケージを構成した場合、高い歩留まりや高い信頼性を実現できないという問題が生じる。
【０００６】
また最近では、少ない半導体材料を用いてより多くの演算回路を形成すべく、ＬＳＩチップを大型化（例えばチップ一辺の大きさが１０．０ｍｍ以上）かつ薄肉化（チップ厚みが１．０ｍｍ未満）する動向がある。この場合には、剛性が低下するにもかかわらず熱応力の影響を受けやすいチップ構造となるため、上記の問題がいっそう顕著になる。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、歩留まり及び信頼性が高い、半導体素子と補強材と基板とからなる配線基板及びその製造方法を提供することにある。また、本発明の別の目的は、上記の優れた配線基板を実現するうえで好適な補強材付き半導体素子を提供することにある。
【０００８】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決する手段としては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満である半導体素子と、前記素子第１主面に対して面接触状態で接合固定され、前記半導体素子よりも剛性の高い材料からなる補強材と、基板主面を有し、前記基板主面上に前記半導体素子がフリップチップ接続される樹脂基板とを備えることを特徴とする、半導体素子と補強材と基板とからなる配線基板がある。
【０００９】
また、半導体素子と補強材と基板とからなる上記の配線基板を実現するうえで好適なものとしては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満である半導体素子と、前記素子第１主面に対して面接触状態で接合固定され、前記半導体素子よりも剛性の高い材料からなる補強材とを備えることを特徴とする補強材付き半導体素子がある。
【００１０】
従って、これらの発明によれば、半導体素子に対して補強材を接合固定することにより、全体の厚さが増して半導体素子の剛性が向上する。その結果、樹脂基板との熱膨張係数差に起因する熱応力に半導体素子が十分に耐えられるようになり、半導体素子等が反りにくくなる。それゆえ、反りに起因する絶縁膜部分の破壊が防止されるとともに、接合部分におけるクラックの発生も防止される。以上の結果、例えば低誘電率の半導体素子を用いた場合であっても、高歩留まり及び高信頼性の配線基板を実現することが可能となる。
【００１１】
しかも、補強材は半導体素子に対して面接触状態で強固に接合固定されていて、いわば両者は一体化した状態となっている。ゆえに、補強材と半導体素子との界面にある程度大きな熱応力が集中したとしても、その界面には剥離が起こりにくい。従って、半導体素子に対して補強材に相当する部材を単に面接触させただけで接合固定していないものや、半導体素子に対して補強材に相当する部材を接合固定しているが面接触状態ではないもの（実質的に点接触状態または線接触状態にすぎないもの）等は、除かれる。
【００１２】
上記配線基板、補強材付き基板を構成する半導体素子としては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満のものが使用される。フリップチップ用接続端子とは、面接続によって電気的な接続を図るための端子を指す。かかるフリップチップ用接続端子は、例えば線状や格子状（千鳥状も含む）に形成される。面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。
【００１３】
半導体素子の熱膨張係数は、特に２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることがよく、その例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＬＳＩチップ）などを挙げることができる。前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量が増大しやすく熱応力の影響も受けやすいため、本願発明の課題が発生しやすくなるからである。また、前記半導体素子の厚さは１．０ｍｍ未満、さらには０．５ｍｍ未満であることがよい。このような薄肉の半導体素子になると、剛性が弱くなって熱応力の影響を受けやすくなるため、本願発明の課題が発生しやすくなるからである。ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜１００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。
【００１４】
前記半導体素子は配線間を絶縁するための絶縁膜を少なくとも表層部に備えるとともに、その絶縁膜は例えば多孔質組織により構成されていてもよい。この場合、半導体素子の比誘電率、正確にいうと半導体素子表層の絶縁膜の比誘電率は、少なくとも酸化シリコンの比誘電率よりも低い値、具体的には４．０未満であることがよく、さらには１．１以上３．０未満であることがよりよく、特には１．１以上２．０未満であることが最もよい。その理由は、上記の構造を有する半導体素子の場合、多孔質組織化に伴って絶縁膜部分が脆弱化するため、本願発明の課題が発生しやすくなるからである。
【００１５】
上記配線基板、補強材付き半導体素子を構成する補強材は、前記素子第１主面に対して面接触状態で接合固定される。仮にフリップチップ用接続端子のある素子第２主面に対して接合される補強材であると、表裏を貫通する何らかの導通構造を設ける必要が生じ、補強材の構造が複雑になるからである。また、かかる導通構造を設けようとした場合、補強材の製造が面倒になるおそれがあるからである。つまり、前記補強材はその内部に導通構造を有していないことが好ましい。また、前記補強材は単層構造であっても複数層構造であってもよいが、どちらかと言えば単層構造であることが好ましい。その理由は、単層構造であれば構造が比較的簡単となり製造も容易になるので、低コスト化を達成しやすくなるからである。また、単層構造であれば、内部に界面が存在しないため、たとえ大きな熱応力が作用したときでも、クラックの発生に至らないからである。
【００１６】
補強材の形状等は特に限定されず任意であるが、少なくとも、素子第１主面に対して面接触状態で接合固定されうる面（平面）を有していることがよい。従って、例えば、表面及び裏面を有する略板形状の補強材を用いることが、一般的には好ましい。このような板状の補強材の外形寸法及び厚さは、特に限定されないが、強いて言えば前記半導体素子の外形寸法及び厚さと同等またはそれよりも大きいことがよい。従って、例えば１０ｍｍ角かつ厚さ１．０ｍｍ未満の半導体素子を用いた場合には、補強材の外形寸法は１０ｍｍ角以上であることがよく、厚さは１．０ｍｍ以上であることがよい、ということになる。
【００１７】
その理由は、補強材の厚さが半導体素子に比べてあまりに薄すぎると、半導体素子全体の厚さを十分に増すことができず、半導体素子の剛性の向上が達成されにくくなるからである。また、補強材の外形寸法が半導体素子に比べてあまりに小さすぎると、たとえ十分な厚さの補強材を用いたとしても、やはり半導体素子の剛性の向上が達成されにくくなるからである。なお、補強材は半導体素子と必ずしも同一または相似の外形形状を有していなくてもよい。
【００１８】
前記補強材は少なくとも半導体素子よりも剛性の高い材料からなることが好ましく、例えば半導体素子よりもヤング率が高い材料からなることが好ましい。具体的には、補強材のヤング率は２００ＧＰａ以上、特には３００ＧＰａ以上であることが好適である。その理由は、補強材自体に高い剛性が付与されていれば、それを接合固定することで半導体素子に高い剛性を付与することができ、熱応力に対していっそう強くなるからである。また、高い剛性を有する補強材であれば、補強材の厚さを薄くしても半導体素子に十分高い剛性を付与することができるため、配線基板全体の薄肉化を阻害しないからである。なお、半導体素子よりもヤング率が高いという条件を満たすものであれば、補強材はセラミック製であっても金属製であってもよい。
【００１９】
また前記補強材は、高い剛性を有することに加えて、低い熱膨張係数を有することが好ましい。補強材の熱膨張係数は、少なくとも樹脂基板の熱膨張係数よりも低いことがよく、具体的には５．０ｐｐｍ／℃未満であること、特には３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることがよい。つまり、半導体素子と熱膨張係数が近いものであることがよい。その理由は、補強材と半導体素子とを強固に接合固定する構造を採用していることから、両者の熱膨張係数が整合している構造のほうが好都合だからである。従って、例えば熱膨張係数が２．６ｐｐｍ／℃程度のシリコン製ＬＳＩチップを選択した場合には、熱膨張係数が３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満の補強材を用いることが好適であると言える。なお、上記の熱膨張係数の条件を満たしているものであれば、補強材はセラミック製であっても金属製であってもよい。
【００２０】
さらに前記補強材は、高い剛性及び低い熱膨張係数を有するばかりでなく、高い放熱性を有することがより好ましい。ここで「高い放熱性」とは、少なくとも放熱性（例えば熱伝導率）が樹脂基板よりも高いことを意味する。その理由は、放熱性の高い補強材を用いれば、半導体素子が発生した熱を速やかに放散することができるため、熱応力の緩和を図ることができるからである。従って、大きな熱応力が作用しなくなり、反り等が確実に回避されるからである。勿論、上記の放熱性の条件を満たしているものであれば、補強材はセラミック製であっても金属製であってもよい。
【００２１】
そして、低熱膨張性、高剛性及び高放熱性を備える好適な金属材料としては、例えば、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）、いわゆる４２アロイ（Ｆｅ−Ｎｉ系合金、４２％Ｎｉ）、いわゆる５０アロイ（Ｆｅ−Ｎｉ系合金、５０％Ｎｉ）等といったＦｅ−Ｎｉ系合金、タングステン、モリブデンなどを挙げることができる。一方、低熱膨張性、高剛性及び高放熱性を備える好適なセラミック材料としては、例えば、窒化物系のエンジニアリングセラミック材料を挙げることができる。窒化物系のエンジニアリングセラミック材料の中でも、特に、窒化アルミニウム、窒化珪素、または、窒化アルミニウム及び窒化珪素の混合セラミック材料が好ましい。ちなみに、窒化アルミニウムの熱膨張係数は約４．４ｐｐｍ／℃、ヤング率は約３５０ＧＰａである。窒化珪素の熱膨張係数は約３．０ｐｐｍ／℃、ヤング率は約３００ＧＰａである。
【００２２】
前記補強材は素子第１主面に対して面接触状態で接合固定されるが、接合固定の手法は特に限定されることはなく、補強材を形成している材料の性質、形状等に合った周知の手法を採用することができる。例えば、補強材が金属板であるような場合には、ポリマを主成分とする接着剤等のような有機系接合材、はんだやロウ材等のように金属からなる無機系接合材を使用してそれを半導体素子に接合固定することができる。補強材がセラミック板であるような場合においても、ポリマを主成分とする接着剤等のような有機系接合材、はんだやロウ材等のように金属からなる無機系接合材を使用してそれを半導体素子に接合固定することができる。ただし、補強材がセラミック板である場合については、特にロウ材を用いて接合固定することが好ましい。その理由は、接着剤やはんだ等に比べてロウ材は融点が高い（最低でも３００℃以上である）ため、半導体素子を接合固定した後にプロセス上１００℃から２００℃程度の熱を加えたとしても、半導体素子の接合固定状態に何ら悪影響しないからである。
【００２３】
なお、ロウ材の種類としては、銀ロウ、金ロウ、銅ロウ、黄銅ロウ、ニッケルロウ、アルミニウムロウなどがある。例えば、シリコン製ＬＳＩチップとセラミック板とを接合固定したい場合には、組成中にシリコンを含むロウ材（例えばＡｕ−Ｓｉ系合金など）を使用することが好ましく、これによれば高い接合強度を得やすくなる。
【００２４】
ここで前記補強材は、素子第１主面のみに対して面接触状態で接合固定されていてもよいほか、前記基板主面に対しても面接触状態で接合固定されていてもよい。即ち、素子第１主面及び基板主面の両方に対して面接触状態で接合固定された構成であると、半導体素子ばかりでなく樹脂基板の剛性も向上する結果、より確実に反りを防止することができる。勿論、基板主面に対して補強材を接合固定の手法は特に限定されることはなく、補強材を形成している材料の性質、形状等に合った周知の手法を採用することができる。ただし、素子第１主面に対して補強材を接合固定する手法と同じ手法を用いて基板主面に対して補強材を接合固定すれば、工数の増加を回避することができ、生産性の低下を防ぐことができる。
【００２５】
上記配線基板を構成する樹脂基板としては、基板主面上に半導体素子がフリップチップ接続されるものが使用される。なお、樹脂基板の熱膨張係数は、５．０ｐｐｍ／℃以上２０．０ｐｐｍ／℃未満程度である。
【００２６】
前記樹脂基板とは、樹脂を主材料として用いて絶縁層部分が構成されている樹脂基板のことを指し、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。
【００２７】
樹脂基板を構成する樹脂の具体例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を、樹脂基板として使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を、樹脂基板として使用してもよい。また、樹脂基板における内層には、コアとして金属板（メタルコア）が設けられていてもよい。かかる金属板を構成する金属の例としては、銅や銅合金、銅以外の金属単体や合金などがある。銅合金としては、アルミニウム青銅（Ｃｕ−Ａｌ系）、りん青銅（Ｃｕ−Ｐ系）、黄銅（Ｃｕ−Ｚｎ系）、キュプロニッケル（Ｃｕ−Ｎｉ系）などがある。銅以外の金属単体としては、アルミニウム、鉄、クロム、ニッケル、モリブテンなどがある。銅以外の合金としては、ステンレス（Ｆｅ−Ｃｒ系、Ｆｅ−Ｃｒ−Ｎｉ系などの鉄合金）、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）、いわゆる４２アロイ（Ｆｅ−Ｎｉ系合金、４２％Ｎｉ）、いわゆる５０アロイ（Ｆｅ−Ｎｉ系合金、５０％Ｎｉ）、ニッケル合金（Ｎｉ−Ｐ系、Ｎｉ−Ｂ系、Ｎｉ−Ｃｕ−Ｐ系）、コバルト合金（Ｃｏ−Ｐ系、Ｃｏ−Ｂ系、Ｃｏ−Ｎｉ−Ｐ系）、スズ合金（Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ｐｄ系）などがある。また、樹脂基板は、特開２００２−２６５００号公報（図１）のように、コア基板（樹脂製）上に、絶縁層と配線層とを交互に形成した形態としてもよい。
【００２８】
前記樹脂基板は導体層を１層または複数層有する配線基板であることがよい。前記導体層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【００２９】
前記樹脂基板における基板主面上には、半導体素子のフリップチップ接続を可能とするために、複数の面接続パッドが設けられていてもよく、さらにそれらの面接続パッド上には、はんだ等からなるバンプが形成されていてもよい。面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。面接続パッドについても同様に、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。また、前記面接続パッドは基板主面上における任意の位置に配置可能であるが、通常は基板主面上におけるほぼ中央部に配置される。なお、半導体素子は基板主面上に１つのみ搭載されてもよいほか２つ以上搭載されてもよく、それに併せて面接続パッドも１群または２群以上配置される。
【００３０】
樹脂基板における基板主面上には、上記半導体素子のほかに電子部品が実装されていてもよい。前記電子部品としては、例えば、裏面または側面に複数の端子を有するチップ部品（例えばチップトランジスタ、チップダイオード、チップ抵抗、チップコンデンサ、チップコイルなど）などがある。前記電子部品は能動部品であっても受動部品であってもよい。
【００３１】
また、上記課題を解決するための別の手段としては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満である半導体素子と、前記素子第１主面に対して面接触状態で接合固定され、前記半導体素子よりも剛性の高いセラミック板からなる補強材と、基板主面を有し、前記基板主面上に前記半導体素子がフリップチップ接続される樹脂基板とを備える配線基板の製造方法において、前記半導体素子の前記素子第１主面に対して前記セラミック板をロウ材で接合固定するロウ付け工程と、前記セラミック板がロウ付けされた前記半導体素子を、前記樹脂基板の前記基板主面上にフリップチップ接続する半導体素子搭載工程とを含むことを特徴とする、半導体素子と補強材と基板とからなる配線基板の製造方法がある。
【００３２】
即ち、半導体素子をフリップチップ接続により基板に搭載する場合において加熱・冷却を行うと、半導体素子と樹脂基板との熱膨張係数差に起因して、反りの原因となる熱応力が発生する。よって、上記のように半導体素子搭載工程前にロウ付け工程を行って補強材で半導体素子をあらかじめ補強しておけば、半導体素子搭載工程の際に熱応力が作用したとしても、半導体素子等が反りにくくなる。よって、反りに起因する絶縁膜部分の破壊が防止され、歩留まりが確実に向上する。また、ロウ材ははんだ等に比べて高融点であるにもかかわらず、樹脂基板の耐熱温度はせいぜい３００℃前後である。従って、仮に半導体素子搭載工程後にロウ付け工程を行おうとしても、半導体素子接合用のはんだや樹脂基板がロウ付け時の熱に耐えられず、軟化したり溶融したりするおそれがある。その点、半導体素子搭載工程前にロウ付け工程を行っておけば、はんだや樹脂基板が高温に晒されるようなことがなく、信頼性に優れた配線基板を得ることができる。つまり、このような製造方法によれば、上記の優れた配線基板を比較的容易にかつ確実に製造することができる。
【００３３】
以下、上記の製造方法について説明する。補強材であるセラミック板は周知の手法により作製されることができ、具体的にはプレス成形法やシート成形法により作製されたグリーンシートを脱脂しかつ高温で焼成すること等により作製されることができる。半導体素子についても周知の手法により作製されることができる。特に、低誘電率絶縁膜を有する半導体素子については、例えば、絶縁膜中にサブナノメートルからナノメートル領域の微小空隙を形成し、絶縁膜を多孔質組織化すること等により作製されることができる。具体的な手法の一例を挙げると、プラズマＣＶＤ法を用いて多孔質絶縁膜を形成する方法などがある。
【００３４】
そして、ロウ付け工程では、前記半導体素子の前記素子第１主面及びセラミック板の片面のうちの少なくともいずれかにロウ材を配置または塗布しておき、半導体素子とセラミック板とを重ね合わせる。そして、ロウ材が溶融する所定温度に加熱後に冷却することにより、半導体素子及びセラミック板をロウ材で接合固定する。
【００３５】
続く半導体素子搭載工程では、前記セラミック板がロウ付けされた前記半導体素子を、前記樹脂基板の前記基板主面上にはんだ等を用いてフリップチップ接続する。なおこの工程に先立って、樹脂基板の基板主面上にバンプを形成しておいてもよく、半導体素子の素子第２主面側のフリップチップ用接続端子上にバンプを形成してもよく、あるいは両方にバンプを形成しておいてもよい。そして、前記バンプが溶融する温度に加熱し、その溶融したバンプを介して半導体素子と樹脂基板とを接合する。なお、このようなバンプに依らない接合方法を採用することも許容される。
【００３６】
この後、半導体素子と樹脂基板との隙間を埋めるアンダーフィル材の充填形成を行い、かつ、必要に応じて樹脂基板の基板裏面へのピン取り付けまたはボール取り付け等を行うことにより、所望の配線基板を完成させることができる。なお、ピン取り付けまたはボール取り付けは、アンダーフィル材形成工程前に実施されてもよく、半導体素子搭載工程前に実施されてもよい。
【００３７】
【発明の実施の形態】
［第１の実施の形態］
【００３８】
以下、本発明を具体化した一実施形態を図１〜図４に基づき詳細に説明する。図１は、ＬＳＩチップ（半導体素子）２１と、スティフナ（補強材）３１と、樹脂基板４１とからなる本実施形態の半導体パッケージ１１（配線基板）を示す概略断面図である。図２は、半導体パッケージ１１の製造過程において、接合固定前のスティフナ３１及びＬＳＩチップ２１を示す概略断面図である。図３は、同じく前記製造過程において、スティフナ３１とＬＳＩチップ２１とを接合固定してなる、スティフナ付きＬＳＩチップ５１（補強材付き半導体素子）を示す概略断面図である。図４は、同じく製造過程において、スティフナ付きＬＳＩチップ５１を樹脂基板４１上に搭載する工程を示す概略断面図である。
【００３９】
図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＬＳＩチップ２１と、スティフナ３１と、樹脂基板４１とからなるＰＧＡ（ピングリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＰＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。なお、かかる半導体パッケージ１１は、有機樹脂材料を主体として構成されるため、オーガニックパッケージとも呼ばれる。ＭＰＵとしての機能を有するＬＳＩチップ２１は、１０ｍｍ角かつ０．８ｍｍ厚の矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＬＳＩチップ２１の下面２４（素子第２主面）の表層には図示しない回路部が形成されている。前記回路部は微細な銅配線とその銅配線を層間絶縁する絶縁膜とからなり、前記絶縁膜は比誘電率が２．０前後の多孔質組織からなる。なお、ＬＳＩチップ２１の下面２４において前記回路部の周囲には、複数のフリップチップ用接続端子２２が規則的に設けられている。
【００４０】
図１に示されるように、前記樹脂基板４１は、上面４２（基板主面）及び下面４３を有する矩形平板状の部材からなり、複数層の樹脂絶縁層４４と複数層の導体回路４５とを有する、いわゆる多層樹脂配線基板である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる樹脂基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。樹脂基板４１の上面４２（基板主面）には、ＬＳＩチップ２１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。樹脂基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、隣り合うマザーボード接続用の面接続パッド４７，４７間のピッチは、隣り合うＬＳＩチップ接続用の面接続パッド４６，４６間のピッチよりも広いピッチ（中心間距離）となっている。マザーボード接続用の面接続パッド４７上には、マザーボード側の凹所に嵌挿可能な端子ピン４９が取り付けられている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、樹脂基板４１の上面４２（基板主面）には、ＬＳＩチップ２１以外にもその他の電子部品（図示略）が実装されていてもよい。
【００４１】
複数の面接続パッド４６上には、はんだバンプ３５が設けられている。そして、これらのはんだバンプ３５を介して、ＬＳＩチップ２１のフリップチップ用接続端子２２と面接続パッド４６とが互いに接続されている。また、ＬＳＩチップ２１と樹脂基板４１との隙間には、熱硬化性樹脂からなるアンダーフィル材３６が充填形成されている。
【００４２】
図１に示されるように、本実施形態におけるスティフナ３１は窒化アルミニウム板からなる。かかる窒化アルミニウム板は単層構造をなしていて、ビア等の導通構造については特に備えていない。前記スティフナ３１は矩形平板状かつ１０ｍｍ角であって、外形形状及び寸法がＬＳＩチップ２１と等しくなっている。ただし、厚さについてはスティフナ３１のほうがＬＳＩチップ２１よりも厚く、具体的には２ｍｍに設定されている。
【００４３】
窒化アルミニウム板からなるスティフナ３１の熱膨張係数は約４．４ｐｐｍ／℃、ヤング率は約３５０ＧＰａである。従って、このスティフナ３１の熱膨張係数は、樹脂基板４１の熱膨張係数よりも小さく、かつ、ＬＳＩチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のスティフナ３１は、樹脂基板４１よりも低い熱膨張性を備えており、むしろＬＳＩチップ２１に近い熱膨張性を備えていると言える。また、窒化アルミニウムのヤング率はシリコンよりも高いことから、本実施形態のスティフナ３１はＬＳＩチップ２１よりも高い剛性を備えていることになる。
【００４４】
かかるスティフナ３１はＬＳＩチップ２１の上面２３（素子第１主面）全体に対して面接触した状態で配置され、かつ、Ａｕ−Ｓｉ系合金からなるロウ材２５を用いて前記上面２３に強固に接合固定されている。このロウ材２５を構成するＡｕ−Ｓｉ系合金は共晶組成を有するものであるため、３７０℃という比較的低い融点を有する。
【００４５】
ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。
【００４６】
まず、周知の導体回路形成技術を利用して樹脂基板４１を作製した後、その樹脂基板４１における複数の面接続パッド４６上に略半球状のはんだバンプ３５を形成しておく。はんだバンプ３５を形成する手法としては特に限定されず、印刷法やめっき法などの周知の手法を採用することができる。一方、周知のセラミックグリーンシート形成技術によって窒化アルミニウムグリーンシートを形成し、これを還元雰囲気中で脱脂、焼成することにより、窒化アルミニウム焼結体からなるスティフナ３１を作製しておく。
【００４７】
次に、ＬＳＩチップ２１の上面２３（素子第１主面）のほぼ全体にＡｕ−Ｓｉ系合金からなるロウ材２５を配置したうえで、前記上面２３（素子第１主面）にスティフナ３１を載置する（図２参照）。そして、Ａｕ−Ｓｉ系合金からなるロウ材２５の融点である３７０℃以上の温度に加熱して、ロウ材２５を一旦溶融させた後、冷却・固化させる。その結果、スティフナ３１がＬＳＩチップ２１に対して接合固定され、図３に示すスティフナ付きＬＳＩチップ５１（補強材付き半導体素子）が完成する。
【００４８】
次に、図４に示されるように、スティフナ付きＬＳＩチップ５１を樹脂基板４１の上面４２（基板主面）上に載置する。このとき、ＬＳＩチップ２１側のフリップチップ用接続端子２２と、樹脂基板４１側の面接続パッド４６とを位置合わせするようにする。そして、２００℃前後の温度に加熱して各はんだバンプ３５をリフローすることにより、各フリップチップ用接続端子２２と各面接続パッド４６とを接合する。なお、本実施形態の製造方法では、半導体素子搭載工程前にロウ付け工程を行っているため、スティフナ３１によってＬＳＩチップ２１があらかじめ補強されている。よって、半導体素子搭載工程の際に熱応力が発生したとしても、その熱応力によってＬＳＩチップ２１が反るようなことがない。ゆえに、反りに起因する絶縁膜部分の破壊が防止され、歩留まりを確実に向上させることができる。また、本実施形態の製造方法では、半導体素子搭載工程前にロウ付け工程を行っているので、はんだや樹脂基板４１が３７０℃という高温に晒されることもない。ゆえに、はんだや樹脂基板４１がロウ付け時の熱に耐えられず、軟化、溶融する等の不都合も生じない。従って、信頼性の低下を未然に防止することができる。
【００４９】
この後、はんだ付けにより端子ピン４９の取り付けを行った後、ＬＳＩチップ２１と樹脂基板４１との隙間にアンダーフィル材３６である熱硬化性樹脂を充填しかつ熱硬化させる。その結果、図１に示す半導体パッケージ１１を得ることができる。
【００５０】
従って、本実施形態によれば以下の効果を得ることができる。
【００５１】
（１）ＬＳＩチップ２１に対してスティフナ３１を接合固定しているため、全体の厚さが増してＬＳＩチップ２１の剛性が向上する。その結果、樹脂基板４１との熱膨張係数差に起因する熱応力にＬＳＩチップ２１が十分に耐えられるようになり、ＬＳＩチップ２１等が反りにくくなる。それゆえ、反りに起因する絶縁膜部分の破壊が防止されるとともに、接合部分におけるクラックの発生も防止される。以上の結果、低誘電率のＬＳＩチップ２１を用いた本実施形態の場合であっても、高歩留まり及び高信頼性の半導体パッケージ１１を実現することが可能となる。しかも、スティフナ３１はＬＳＩチップ２１に対して面接触状態で強固に接合固定されていて、いわば両者は一体化した状態となっている。ゆえに、スティフナ３１とＬＳＩチップ２１との界面にある程度大きな熱応力が集中したとしても、その界面には剥離が起こりにくい。
【００５２】
（２）本実施形態の窒化アルミニウムからなるスティフナ３１は、高い剛性を有することに加えて低い熱膨張係数を有しており、ＬＳＩチップ２１との熱膨張係数が整合している。さらに前記スティフナ３１は高い放熱性も有しているため、ＬＳＩチップ２１が発生した熱を速やかに放散でき、熱応力の緩和を図ることができる。また、前記スティフナ３１は層構造を有しない比較的単純なものであるので、製造が容易で低コスト化に向いていることに加え、クラックが発生しにくいという利点がある。
［第２の実施の形態］
【００５３】
以下、本発明を具体化した第２の実施形態を図５に基づき詳細に説明する。図５は、ＬＳＩチップ２１（半導体素子）と、スティフナ６１（補強材）と、樹脂基板４１とからなる本実施形態の半導体パッケージ１１（配線基板）を示す概略断面図である。なお、第１の実施形態と同じ構成については共通の部材番号を付す代わりに、その詳細な説明を省略する。
【００５４】
本実施形態のスティフナ６１は、第１実施形態のスティフナ３１よりも外形寸法が大きく、ＬＳＩチップ２１の側方にかなり張り出している。従って、本実施形態のスティフナ６１は、樹脂基板４１の外形形状及び寸法とほぼ等しくなっている。スティフナ６１において張り出した部分については相対的に厚肉に形成されており、かつ、樹脂基板４１の上面４２（基板主面）に対して面接触状態で接合固定されている。ここでは、スティフナ６１とＬＳＩチップ２１とを接合するための接合材、及び、スティフナ６１と樹脂基板４１とを接合するための接合材として、熱硬化性樹脂からなる接着剤６２が用いられている。
【００５５】
そして、このような構造の半導体パッケージ１１であっても、第１実施形態と同様に、歩留まり及び信頼性に優れたものとすることができる。特にこの場合には、ＬＳＩチップ２１ばかりでなく樹脂基板４１の剛性も向上するため、より確実に反りを防止することができる。
【００５６】
なお、本発明の実施形態は上記実施形態のみに限定されることはなく、発明の趣旨を逸脱しない範囲内において任意に変更することができる。例えば、図６に示す別の実施形態のようにしてもよい。即ち、矩形平板状のスティフナ３１をＬＳＩチップ２１の上面２３（素子第１主面）に接合固定するとともに、抜き穴７２を有する矩形平板状のスティフナ７１を樹脂基板４１の上面４２（基板主面）に接合固定する。このような構造であっても、ＬＳＩチップ２１及び樹脂基板４１双方の剛性を向上させることができる。
【００５７】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００５８】
（１）前記半導体素子はその少なくとも表層に多孔質組織を有するとともに、その多孔質組織の比誘電率が４未満であることを特徴とする請求項１乃至５のいずれか１項に記載の補強材付き半導体素子。
【００５９】
（２）前記半導体素子における少なくとも一辺は１０．０ｍｍ以上であることを特徴とする請求項１乃至５のいずれか１項に記載の補強材付き半導体素子。
【００６０】
（３）前記半導体素子の厚さは１．０ｍｍ未満であることを特徴とする請求項１乃至５のいずれか１項に記載の補強材付き半導体素子。
【００６１】
（４）前記半導体素子はその少なくとも表層に多孔質組織を有するとともに、その多孔質組織の比誘電率が４未満であり、前記半導体素子における少なくとも一辺は１０ｍｍ以上であり、前記半導体素子の厚さは１．０ｍｍ未満であることを特徴とする請求項１乃至５のいずれか１項に記載の補強材付き半導体素子。
【００６２】
（５）前記補強材は、ヤング率が２００ＧＰａ以上のセラミック材料からなることを特徴とする請求項１乃至５のいずれか１項に記載の補強材付き半導体素子。従って、この構成によると、補強材自体の剛性が高いため、半導体素子に高い剛性を付与でき、熱応力に対していっそう強くなる。
【００６３】
（６）前記補強材は、窒化物系のエンジニアリングセラミックからなることを特徴とする請求項１乃至５のいずれか１項に記載の補強材付き半導体素子。従って、好適な熱膨張性、剛性及び放熱性を有する材料を用いて補強材を構成していることから、熱応力に対して極めて強く、反りにくい補強材付き半導体素子を提供することができる。
【００６４】
（７）前記補強材は、窒化アルミニウム、窒化珪素、または、窒化アルミニウム及び窒化珪素の混合セラミック材料を用いて形成されることを特徴とする請求項１乃至５のいずれか１項に記載の補強材付き半導体素子。従って、極めて好適な熱膨張性、剛性及び放熱性を有する材料を用いて補強材を構成していることから、熱応力に対して極めて強く、反りにくい補強材付き半導体素子を提供することができる。
【００６５】
（８）素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満である多孔質組織を有する半導体素子と、前記素子第１主面に対して面接触状態で接合固定され、前記半導体素子よりも剛性の高い材料からなり、内部導体を持たない単体構造の補強材とを備えることを特徴とする補強材付き半導体素子。従って、この構成によれば、補強材を比較的簡単に製造できるため低コスト化を図ることができる。
【００６６】
（９）素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満であり、比誘電率が４未満である多孔質組織を有する半導体素子と、熱膨張係数が３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であり、前記素子第１主面に対して面接触状態で接合固定され、前記半導体素子よりも剛性が高くて、内部導体を持たない単体構造のセラミック板と、前記セラミック板を前記素子第１主面に対して面接触状態で接合固定するロウ材とを備えることを特徴とする補強材付き半導体素子。従って、この構成によれば、補強材を比較的簡単に製造できるため低コスト化を図ることができる。
【００６７】
（１０）素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満であり、比誘電率が４未満である多孔質シリコン組織を表層に有する半導体集積回路素子と、熱膨張係数が３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であり、前記素子第１主面に対して面接触状態で接合固定され、前記半導体集積回路素子よりも剛性が高くて、内部導体を持たない単体構造の窒化アルミニウム板と、前記窒化アルミニウム板を前記素子第１主面に対して面接触状態で接合固定する金−シリコン系のロウ材とを備えることを特徴とする補強材付き半導体素子。
【図面の簡単な説明】
【図１】本発明を具体化した第１実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【図２】第１実施形態の半導体パッケージ（配線基板）の製造過程において、接合固定前のスティフナ（補強材）及びＬＳＩチップ（半導体素子）を示す概略断面図。
【図３】同じく前記製造過程において、スティフナ（補強材）とＬＳＩチップ（半導体素子）とを接合固定してなる、スティフナ付きＬＳＩチップ（補強材付き半導体素子）を示す概略断面図。
【図４】同じく製造過程において、スティフナ付きＬＳＩチップ（補強材付き半導体素子）を樹脂基板上に搭載する工程を示す概略断面図。
【図５】本発明を具体化した第２実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【図６】別の実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【符号の説明】
１１…半導体素子と補強材と基板とからなる配線基板としての半導体パッケージ
２１…半導体素子としてのＬＳＩチップ
２２…フリップチップ用接続端子
２３…素子第１主面
２４…素子第２主面
２５…ロウ材
３１，６１，７１…補強材としてのスティフナ
４１…樹脂基板
４２…基板主面
５１…補強材付き半導体素子としてのスティフナ付きＬＳＩチップ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor element with a reinforcing material, a wiring board including a semiconductor element, a reinforcing material, and a substrate, and a method for manufacturing the same.
[0002]
[Prior art]
The spread of electronic devices such as personal computers and mobile phones is bringing about a major change in the social structure as an IT revolution. The core of this technology is a large-scale semiconductor integrated circuit (LSI) technology, and the operating frequency of such an LSI tends to increase more and more in order to improve the operation speed. However, when an attempt is made to increase the frequency of an LSI, if the dielectric constant of a material that insulates between metal wirings between layers is high, signal delay occurs. For this reason, in the development of the next generation LSI, development of a low dielectric constant insulating film is one of the important issues. As a specific method for realizing such a low dielectric constant insulating film, at this stage, microscopic voids in the sub-nanometer to nanometer range are formed in the insulating film to form a porous structure of the insulating film. Has been advocated.
[0003]
It should be noted that such a low dielectric constant LSI chip is used in a state of a wiring board (so-called semiconductor package) formed by flip-chip connection on an LSI mounting board in the same manner as usual (for example, see Patent Document 1). ). Note that an LSI chip is generally formed using a semiconductor material (for example, silicon or the like) having a coefficient of thermal expansion of about 2.0 ppm / ° C. to 5.0 ppm / ° C. On the other hand, an LSI mounting substrate is often formed using a resin material or the like having a significantly higher thermal expansion coefficient.
[0004]
[Patent Document 1]
JP-A-2002-26500 (FIG. 1)
[0005]
[Problems to be solved by the invention]
By the way, when the insulating film of the surface layer of the LSI chip is formed into a porous structure in order to reduce the dielectric constant, a reduction in the rigidity of the LSI chip is inevitable, and the insulating film portion is particularly brittle. However, in the case of flip-chip connection using solder, when the solder cools from the melting temperature to room temperature, the entire package is placed on the chip mounting surface side due to the difference in thermal expansion coefficient between the chip material and the substrate material. Thermal stress is generated to warp. Therefore, as a result of such thermal stress acting and causing warpage, the brittle insulating film portion is easily broken. Even in the case where the insulating film portion is not destroyed, cracks may occur at the chip bonding portion and open failure may occur. That is, when a semiconductor package is formed using an LSI chip having a low dielectric constant as described above, there arises a problem that high yield and high reliability cannot be realized.
[0006]
In recent years, in order to form more arithmetic circuits using less semiconductor material, LSI chips have been made larger (for example, the size of each chip is 10.0 mm or more) and thinner (the chip thickness is less than 1.0 mm). There is a trend to do. In this case, the above-described problem becomes more remarkable because the chip structure is easily affected by thermal stress despite the reduced rigidity.
[0007]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a wiring board including a semiconductor element, a reinforcing member, and a substrate, which has high yield and high reliability, and a method for manufacturing the same. Another object of the present invention is to provide a semiconductor element with a reinforcing material suitable for realizing the above-described excellent wiring board.
[0008]
Means for Solving the Problems, Functions and Effects
Means for solving the above-mentioned problem include a first element main surface, an element second main surface, and a flip chip connection terminal formed on the element second main surface side, and a thermal expansion coefficient of 5.0 ppm / A reinforcing element made of a material having a higher rigidity than the semiconductor element; a reinforcing member made of a material having a higher rigidity than the semiconductor element; There is provided a wiring board comprising a semiconductor element, a reinforcing material, and a substrate, wherein a resin substrate to which the semiconductor element is flip-chip connected is provided on a surface.
[0009]
Further, in order to realize the above-mentioned wiring board composed of a semiconductor element, a reinforcing material, and a substrate, it is preferable to form the wiring board on the first element main surface, the second element main surface, and the second element main surface side. A semiconductor element having a flip-chip connection terminal and having a coefficient of thermal expansion of less than 5.0 ppm / ° C., is fixedly bonded to the first element main surface in a surface contact state, and has higher rigidity than the semiconductor element; There is a semiconductor device with a reinforcing material, which comprises a reinforcing material made of a material.
[0010]
Therefore, according to these inventions, by joining and fixing the reinforcing material to the semiconductor element, the overall thickness is increased and the rigidity of the semiconductor element is improved. As a result, the semiconductor element can sufficiently withstand thermal stress caused by a difference in thermal expansion coefficient from the resin substrate, and the semiconductor element and the like are less likely to warp. Therefore, the destruction of the insulating film portion due to the warpage is prevented, and the occurrence of cracks in the joint portion is also prevented. As a result, even when a semiconductor element having a low dielectric constant is used, for example, a wiring board with high yield and high reliability can be realized.
[0011]
In addition, the reinforcing member is firmly joined and fixed to the semiconductor element in a surface contact state, so that the two are integrated. Therefore, even if a large amount of thermal stress is concentrated on the interface between the reinforcing material and the semiconductor element, peeling is less likely to occur on the interface. Therefore, a member corresponding to the reinforcing material is simply brought into surface contact with the semiconductor element and is not fixed and joined, or a member corresponding to the reinforcing material is joined and fixed to the semiconductor element but in a surface contact state. Not (substantially only a point contact state or a line contact state) are excluded.
[0012]
The semiconductor element constituting the wiring substrate and the substrate with the reinforcing material includes a first element main surface, an element second main surface, and a flip-chip connection terminal formed on the element second main surface side, and is thermally expanded. Those having a coefficient of less than 5.0 ppm / ° C. are used. The flip-chip connection terminal refers to a terminal for achieving electrical connection by surface connection. Such flip-chip connection terminals are formed in, for example, a linear shape or a lattice shape (including a staggered shape). The term “surface connection” refers to a case where pads or terminals are formed in a line shape or a lattice shape (including a staggered shape) on a plane of an object to be connected, and these are connected to each other.
[0013]
The thermal expansion coefficient of the semiconductor element is preferably 2.0 ppm / ° C. or more and less than 5.0 ppm / ° C., for example, a semiconductor integrated circuit chip made of silicon having a thermal expansion coefficient of about 2.6 ppm / ° C. (LSI chip). The size and shape of the semiconductor element are not particularly limited, but it is preferable that at least one side is 10.0 mm or more. This is because such a large-sized semiconductor element easily generates an increased amount of heat and is easily affected by thermal stress, and thus easily causes the problem of the present invention. The thickness of the semiconductor element is preferably less than 1.0 mm, and more preferably less than 0.5 mm. This is because such a thin semiconductor element has a low rigidity and is easily affected by thermal stress, so that the problem of the present invention is likely to occur. Here, the “thermal expansion coefficient” means a thermal expansion coefficient in a direction (XY direction) perpendicular to a thickness direction (Z direction), and is a TMA (thermomechanical analyzer) between 0 ° C. and 100 ° C. ) Means the value measured. “TMA” refers to thermomechanical analysis, for example, as defined in JPCA-BU01.
[0014]
The semiconductor element may include an insulating film for insulating between wirings at least in a surface layer portion, and the insulating film may be made of, for example, a porous structure. In this case, the relative permittivity of the semiconductor element, more precisely, the relative permittivity of the insulating film on the surface of the semiconductor element may be at least lower than the relative permittivity of silicon oxide, specifically, less than 4.0. More preferably, it is more preferably 1.1 or more and less than 3.0, and most preferably 1.1 or more and less than 2.0. The reason is that, in the case of a semiconductor element having the above structure, the insulating film portion is weakened with the formation of the porous structure, so that the problem of the present invention is likely to occur.
[0015]
The wiring board and the reinforcing material constituting the semiconductor device with the reinforcing material are bonded and fixed to the first main surface of the device in a surface contact state. This is because if the reinforcing material is bonded to the element second main surface having the flip-chip connection terminal, it is necessary to provide some conductive structure that penetrates the front and back surfaces, which complicates the structure of the reinforcing material. Also, if such a conductive structure is to be provided, the production of the reinforcing material may be troublesome. That is, it is preferable that the reinforcing member does not have a conductive structure therein. The reinforcing material may have a single-layer structure or a multi-layer structure. However, it is preferable that the reinforcing material has a single-layer structure. The reason is that a single-layer structure makes the structure relatively simple and easy to manufacture, so that it is easy to achieve low cost. In addition, in the case of a single-layer structure, since no interface exists inside, even when a large thermal stress acts, no crack is generated.
[0016]
The shape and the like of the reinforcing material are not particularly limited and are arbitrary. However, it is preferable that the reinforcing material has at least a surface (flat surface) that can be joined and fixed to the element first main surface in a surface contact state. Therefore, for example, it is generally preferable to use a substantially plate-shaped reinforcing material having a front surface and a back surface. The outer dimensions and thickness of such a plate-like reinforcing material are not particularly limited, but, to put it simply, are preferably equal to or larger than the outer dimensions and thickness of the semiconductor element. Therefore, for example, when using a semiconductor element of 10 mm square and less than 1.0 mm thick, the outer dimensions of the reinforcing member are preferably 10 mm square or more, and the thickness is preferably 1.0 mm or more. It turns out that.
[0017]
The reason for this is that if the thickness of the reinforcing material is too thin compared to the semiconductor element, the thickness of the entire semiconductor element cannot be sufficiently increased, and it is difficult to improve the rigidity of the semiconductor element. Also, if the outer dimensions of the reinforcing material are too small compared to the semiconductor element, even if a reinforcing material having a sufficient thickness is used, improvement in the rigidity of the semiconductor element is still difficult to be achieved. The reinforcing material does not necessarily have to have the same or similar outer shape as the semiconductor element.
[0018]
The reinforcing material is preferably made of a material having higher rigidity than at least the semiconductor element, for example, is preferably made of a material having a higher Young's modulus than the semiconductor element. Specifically, the reinforcing material preferably has a Young's modulus of 200 GPa or more, particularly 300 GPa or more. The reason is that if the reinforcing material itself has a high rigidity, the semiconductor element can be provided with a high rigidity by joining and fixing the reinforcing material itself, and it becomes even more resistant to thermal stress. In addition, if the reinforcing material has high rigidity, a sufficiently high rigidity can be imparted to the semiconductor element even if the thickness of the reinforcing material is reduced, so that the thinning of the entire wiring board is not hindered. The reinforcing material may be made of ceramic or metal as long as it satisfies the condition that the Young's modulus is higher than that of the semiconductor element.
[0019]
In addition, the reinforcing material preferably has a low coefficient of thermal expansion in addition to having high rigidity. The thermal expansion coefficient of the reinforcing material is preferably at least lower than the thermal expansion coefficient of the resin substrate, specifically, less than 5.0 ppm / ° C, particularly 3.0 ppm / ° C or more and less than 5.0 ppm / ° C. It is good to be. That is, it is preferable that the thermal expansion coefficient is close to that of the semiconductor element. The reason is that since a structure in which the reinforcing material and the semiconductor element are firmly joined and fixed is adopted, a structure in which the thermal expansion coefficients of both are matched is more convenient. Therefore, for example, when a silicon LSI chip having a thermal expansion coefficient of about 2.6 ppm / ° C. is selected, it is preferable to use a reinforcing material having a thermal expansion coefficient of 3.0 ppm / ° C. or more and less than 5.0 ppm / ° C. It can be said that there is. The reinforcing material may be made of ceramic or metal as long as it satisfies the above condition of the coefficient of thermal expansion.
[0020]
Further, it is more preferable that the reinforcing material has not only high rigidity and a low coefficient of thermal expansion but also high heat dissipation. Here, “high heat dissipation” means that at least heat dissipation (for example, thermal conductivity) is higher than that of the resin substrate. The reason is that when a reinforcing material having high heat dissipation properties is used, the heat generated by the semiconductor element can be quickly dissipated, so that thermal stress can be reduced. Therefore, a large thermal stress does not act, and warpage or the like is reliably avoided. Of course, the reinforcing material may be made of ceramic or metal as long as it satisfies the above condition of heat dissipation.
[0021]
As a suitable metal material having low thermal expansion, high rigidity and high heat dissipation, for example, Invar (Fe-Ni alloy, 36% Ni), so-called 42 alloy (Fe-Ni alloy, 42% Ni) And an alloy of Fe-Ni such as so-called 50 alloy (Fe-Ni alloy, 50% Ni), tungsten, molybdenum, and the like. On the other hand, as a suitable ceramic material having low thermal expansion, high rigidity and high heat dissipation, for example, a nitride-based engineering ceramic material can be mentioned. Among nitride-based engineering ceramic materials, aluminum nitride, silicon nitride, or a mixed ceramic material of aluminum nitride and silicon nitride is particularly preferable. Incidentally, aluminum nitride has a thermal expansion coefficient of about 4.4 ppm / ° C. and a Young's modulus of about 350 GPa. Silicon nitride has a thermal expansion coefficient of about 3.0 ppm / ° C. and a Young's modulus of about 300 GPa.
[0022]
The reinforcing member is bonded and fixed to the first main surface of the element in a surface contact state, but the method of bonding and fixing is not particularly limited, and it is suitable for the property, shape, etc. of the material forming the reinforcing member. Well-known techniques can be adopted. For example, when the reinforcing material is a metal plate, an organic bonding material such as an adhesive mainly composed of a polymer and an inorganic bonding material made of a metal such as a solder or a brazing material are used. Thus, it can be fixedly bonded to the semiconductor element. Even when the reinforcing material is a ceramic plate, an organic bonding material such as an adhesive mainly composed of a polymer and an inorganic bonding material made of a metal such as a solder or a brazing material are used. Can be bonded and fixed to the semiconductor element. However, in the case where the reinforcing material is a ceramic plate, it is particularly preferable to fix and bond using a brazing material. The reason is that since the brazing material has a higher melting point than the adhesive or the solder (at least 300 ° C. or higher), heat of about 100 ° C. to 200 ° C. is applied in the process after the semiconductor element is bonded and fixed. This does not adversely affect the fixed state of the semiconductor element.
[0023]
The types of brazing materials include silver brazing, gold brazing, copper brazing, brass brazing, nickel brazing, and aluminum brazing. For example, when it is desired to bond and fix a silicon LSI chip and a ceramic plate, it is preferable to use a brazing material (for example, an Au-Si alloy or the like) containing silicon in the composition. It will be easier to obtain.
[0024]
Here, the reinforcing material may be bonded and fixed to only the element first main surface in a surface contact state, or may be bonded and fixed to the substrate main surface in a surface contact state. That is, if the configuration is such that both the first element main surface and the substrate main surface are joined and fixed in a surface contact state, the rigidity of not only the semiconductor element but also the resin substrate is improved, so that warpage is more reliably prevented. be able to. Of course, the method of joining and fixing the reinforcing material to the main surface of the substrate is not particularly limited, and a well-known method suitable for the properties and shape of the material forming the reinforcing material can be adopted. However, if the reinforcing member is bonded and fixed to the substrate main surface using the same method as the method for bonding and fixing the reinforcing material to the element first main surface, an increase in man-hours can be avoided, and the productivity can be reduced. Drop can be prevented.
[0025]
As the resin substrate constituting the wiring substrate, a resin substrate in which a semiconductor element is flip-chip connected on a main surface of the substrate is used. The thermal expansion coefficient of the resin substrate is about 5.0 ppm / ° C. or more and less than 20.0 ppm / ° C.
[0026]
The resin substrate refers to a resin substrate in which an insulating layer portion is formed using resin as a main material, and may be appropriately selected in consideration of cost, workability, insulation, mechanical strength, and the like. it can.
[0027]
Specific examples of the resin constituting the resin substrate include an EP resin (epoxy resin), a PI resin (polyimide resin), a BT resin (bismaleimide-triazine resin), and a PPE resin (polyphenylene ether resin). In addition, a substrate made of a composite material of such a resin and an organic fiber such as glass fiber (glass woven fabric or glass nonwoven fabric) or polyamide fiber may be used as the resin substrate. Alternatively, a substrate made of a resin-resin composite material in which a thermosetting resin such as an epoxy resin is impregnated into a three-dimensional network-like fluororesin base material such as continuous porous PTFE may be used as the resin substrate. Further, a metal plate (metal core) may be provided as a core in the inner layer of the resin substrate. Examples of the metal constituting such a metal plate include copper, copper alloys, simple metals and alloys other than copper. Examples of the copper alloy include aluminum bronze (Cu-Al system), phosphor bronze (Cu-P system), brass (Cu-Zn system), cupronickel (Cu-Ni system), and the like. Metals other than copper include aluminum, iron, chromium, nickel, molybdenum, and the like. As alloys other than copper, stainless steel (iron alloys such as Fe-Cr-based and Fe-Cr-Ni-based), amber (Fe-Ni-based alloy, 36% Ni), so-called 42 alloy (Fe-Ni-based alloy, 42 % Ni), so-called 50 alloy (Fe-Ni alloy, 50% Ni), nickel alloy (Ni-P, Ni-B, Ni-Cu-P), cobalt alloy (Co-P, Co- B-based, Co-Ni-P-based), tin alloy (Sn-Pb-based, Sn-Pb-Pd-based) and the like. Further, the resin substrate may have a form in which insulating layers and wiring layers are alternately formed on a core substrate (made of resin) as in JP-A-2002-26500 (FIG. 1).
[0028]
The resin substrate is preferably a wiring substrate having one or more conductive layers. The conductor layer is mainly made of copper, and is formed by a known method such as a subtractive method, a semi-additive method, and a full-additive method. Specifically, for example, a technique such as copper foil etching, electroless copper plating or electrolytic copper plating is applied. Note that it is also possible to form a conductor layer by etching after forming a thin film by a method such as sputtering or CVD, or to form a conductor layer by printing a conductive paste or the like.
[0029]
On the main surface of the resin substrate, a plurality of surface connection pads may be provided in order to enable flip chip connection of the semiconductor element. Bumps may be formed. The surface connection pad refers to a terminal pad for electrical connection, which is connected by surface connection. Such surface connection pads are formed in, for example, a linear shape or a lattice shape (including a staggered shape). Similarly, the surface connection pad is formed by a known method such as a subtractive method, a semi-additive method, and a full-additive method. The surface connection pad can be arranged at an arbitrary position on the main surface of the substrate, but is usually arranged at a substantially central portion on the main surface of the substrate. It is to be noted that only one semiconductor element may be mounted on the main surface of the substrate, or two or more semiconductor elements may be mounted, and one or two or more groups of the surface connection pads are also arranged.
[0030]
Electronic components other than the semiconductor element may be mounted on the main surface of the resin substrate. Examples of the electronic component include a chip component having a plurality of terminals on a back surface or a side surface (for example, a chip transistor, a chip diode, a chip resistor, a chip capacitor, a chip coil, and the like). The electronic component may be an active component or a passive component.
[0031]
Further, as another means for solving the above-mentioned problem, there is provided an element first main surface, an element second main surface, and a flip-chip connection terminal formed on the element second main surface side, and has a coefficient of thermal expansion. A semiconductor element having a value of less than 5.0 ppm / ° C., a reinforcing member made of a ceramic plate having a higher rigidity than the semiconductor element, which is bonded and fixed to the first element main surface in a surface contact state; And a resin substrate on which the semiconductor element is flip-chip connected on the substrate main surface, wherein the ceramic plate is brazed with respect to the element first main surface of the semiconductor element. A semiconductor device, comprising: a brazing step of bonding and fixing; and a semiconductor element mounting step of flip-chip connecting the semiconductor element to which the ceramic plate is brazed on the substrate main surface of the resin substrate. There are manufacturing step of a wiring board comprising a reinforcing material and the substrate child.
[0032]
That is, when heating and cooling are performed when a semiconductor element is mounted on a substrate by flip-chip connection, thermal stress that causes warpage is generated due to a difference in thermal expansion coefficient between the semiconductor element and the resin substrate. Therefore, as described above, if the semiconductor element is reinforced in advance by performing the brazing step before the semiconductor element mounting step and the reinforcing element is used, even if thermal stress acts during the semiconductor element mounting step, the semiconductor element etc. It becomes difficult to warp. Therefore, destruction of the insulating film portion due to the warpage is prevented, and the yield is reliably improved. In addition, although the brazing material has a higher melting point than solder or the like, the heat resistant temperature of the resin substrate is at most around 300 ° C. Therefore, even if an attempt is made to perform a brazing step after the semiconductor element mounting step, the solder for bonding the semiconductor element or the resin substrate may not withstand heat during brazing, and may be softened or melted. In this regard, if the brazing step is performed before the semiconductor element mounting step, the wiring board with excellent reliability can be obtained without the solder or resin substrate being exposed to high temperatures. That is, according to such a manufacturing method, the above-described excellent wiring board can be manufactured relatively easily and reliably.
[0033]
Hereinafter, the above manufacturing method will be described. The ceramic plate, which is a reinforcing material, can be manufactured by a well-known method. Specifically, a green sheet manufactured by a press forming method or a sheet forming method is degreased and fired at a high temperature. Can be. The semiconductor element can also be manufactured by a known method. In particular, a semiconductor element having a low-dielectric-constant insulating film can be manufactured by, for example, forming microvoids in a subnanometer to nanometer region in the insulating film and forming the insulating film into a porous structure. . As an example of a specific method, there is a method of forming a porous insulating film using a plasma CVD method.
[0034]
In the brazing step, a brazing material is arranged or applied to at least one of the element first main surface of the semiconductor element and one surface of the ceramic plate, and the semiconductor element and the ceramic plate are overlapped. Then, the semiconductor element and the ceramic plate are joined and fixed with the brazing material by cooling after heating to a predetermined temperature at which the brazing material melts.
[0035]
In a subsequent semiconductor element mounting step, the semiconductor element to which the ceramic plate is brazed is flip-chip connected to the main surface of the resin substrate using solder or the like. Prior to this step, bumps may be formed on the substrate main surface of the resin substrate, or bumps may be formed on flip-chip connection terminals on the element second main surface side of the semiconductor element, Alternatively, bumps may be formed on both. Then, the semiconductor element is heated to a temperature at which the bumps melt, and the semiconductor element and the resin substrate are joined via the melted bumps. It should be noted that the use of such a bonding method that does not rely on bumps is also permitted.
[0036]
Thereafter, the underfill material for filling the gap between the semiconductor element and the resin substrate is formed and, if necessary, pins or balls are attached to the back surface of the resin substrate to form a desired wiring board. Can be completed. The pin mounting or the ball mounting may be performed before the underfill material forming step, or may be performed before the semiconductor element mounting step.
[0037]
BEST MODE FOR CARRYING OUT THE INVENTION
[First Embodiment]
[0038]
Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. FIG. 1 is a schematic cross-sectional view showing a semiconductor package 11 (wiring board) of the present embodiment including an LSI chip (semiconductor element) 21, a stiffener (reinforcing material) 31, and a resin substrate 41. FIG. 2 is a schematic cross-sectional view showing the stiffener 31 and the LSI chip 21 before bonding and fixing in the process of manufacturing the semiconductor package 11. FIG. 3 is a schematic cross-sectional view showing an LSI chip 51 with a stiffener (a semiconductor element with a reinforcing material) in which the stiffener 31 and the LSI chip 21 are joined and fixed in the same manufacturing process. FIG. 4 is a schematic cross-sectional view showing a process of mounting the LSI chip 51 with the stiffener on the resin substrate 41 in the same manufacturing process.
[0039]
As shown in FIG. 1, the semiconductor package 11 of the present embodiment is a PGA (pin grid array) including the LSI chip 21, the stiffener 31, and the resin substrate 41 as described above. The form of the semiconductor package 11 is not limited to PGA alone, and may be, for example, BGA (ball grid array), LGA (land grid array), or the like. Since the semiconductor package 11 is mainly composed of an organic resin material, it is also called an organic package. The LSI chip 21 having a function as an MPU is a rectangular flat plate having a size of 10 mm square and a thickness of 0.8 mm, and is made of silicon having a coefficient of thermal expansion of about 2.6 ppm / ° C. A circuit portion (not shown) is formed on the surface layer of the lower surface 24 (second element main surface) of the LSI chip 21. The circuit section includes fine copper wiring and an insulating film for interlayer insulating the copper wiring, and the insulating film has a porous structure having a relative dielectric constant of about 2.0. A plurality of flip-chip connection terminals 22 are regularly provided around the circuit section on the lower surface 24 of the LSI chip 21.
[0040]
As shown in FIG. 1, the resin substrate 41 is formed of a rectangular plate-like member having an upper surface 42 (substrate main surface) and a lower surface 43, and includes a plurality of resin insulation layers 44 and a plurality of conductor circuits 45. A so-called multilayer resin wiring board. In the case of the present embodiment, specifically, the resin insulating layer 44 is formed of an insulating base material obtained by impregnating a glass cloth with an epoxy resin, and the conductive circuit 45 is formed of a copper foil or a copper plating layer. The thermal expansion coefficient of the resin substrate 41 is not less than 13.0 ppm / ° C. and less than 16.0 ppm / ° C. On the upper surface 42 (substrate main surface) of the resin substrate 41, a plurality of surface connection pads 46 for electrical connection with the LSI chip 21 side are formed in a lattice shape. On the lower surface 43 of the resin substrate 41, a plurality of surface connection pads 47 for making an electrical connection with a motherboard (not shown) are formed in a lattice shape. The pitch between adjacent surface connection pads 47 for motherboard connection is larger than the pitch between adjacent surface connection pads 46 for connecting LSI chips (center-to-center distance). On the surface connection pad 47 for motherboard connection, a terminal pin 49 that can be inserted into a recess on the motherboard side is attached. Via-hole conductors 48 are provided in the resin insulation layer 44, and via these via-hole conductors 48, conductor circuits 45, surface connection pads 46, and surface connection pads 47 of different layers are electrically connected to each other. . Further, other electronic components (not shown) other than the LSI chip 21 may be mounted on the upper surface 42 (substrate main surface) of the resin substrate 41.
[0041]
The solder bumps 35 are provided on the plurality of surface connection pads 46. The flip-chip connection terminals 22 of the LSI chip 21 and the surface connection pads 46 are connected to each other via these solder bumps 35. The gap between the LSI chip 21 and the resin substrate 41 is filled with an underfill material 36 made of a thermosetting resin.
[0042]
As shown in FIG. 1, the stiffener 31 in the present embodiment is made of an aluminum nitride plate. Such an aluminum nitride plate has a single-layer structure and does not particularly have a conductive structure such as a via. The stiffener 31 has a rectangular plate shape and a size of 10 mm square, and has the same outer shape and dimensions as those of the LSI chip 21. However, the thickness of the stiffener 31 is thicker than that of the LSI chip 21, specifically, 2 mm.
[0043]
The stiffener 31 made of an aluminum nitride plate has a coefficient of thermal expansion of about 4.4 ppm / ° C. and a Young's modulus of about 350 GPa. Therefore, the coefficient of thermal expansion of the stiffener 31 is smaller than the coefficient of thermal expansion of the resin substrate 41 and larger than the coefficient of thermal expansion of the LSI chip 21. That is, it can be said that the stiffener 31 of the present embodiment has a lower thermal expansion than the resin substrate 41, and has a thermal expansion closer to that of the LSI chip 21. Since the Young's modulus of aluminum nitride is higher than that of silicon, the stiffener 31 of the present embodiment has higher rigidity than the LSI chip 21.
[0044]
The stiffener 31 is disposed in surface contact with the entire upper surface 23 (first element main surface) of the LSI chip 21, and is firmly attached to the upper surface 23 by using a brazing material 25 made of an Au—Si alloy. Bonded and fixed. Since the Au-Si alloy constituting the brazing material 25 has a eutectic composition, it has a relatively low melting point of 370 ° C.
[0045]
Here, a procedure for manufacturing the semiconductor package 11 having the above structure will be described.
[0046]
First, after a resin substrate 41 is manufactured by using a known conductor circuit forming technique, a substantially hemispherical solder bump 35 is formed on a plurality of surface connection pads 46 on the resin substrate 41. A method for forming the solder bump 35 is not particularly limited, and a known method such as a printing method or a plating method can be employed. On the other hand, an aluminum nitride green sheet is formed by a well-known ceramic green sheet forming technique, degreased and fired in a reducing atmosphere to produce a stiffener 31 made of an aluminum nitride sintered body.
[0047]
Next, after a brazing material 25 made of an Au-Si alloy is disposed on almost the entire upper surface 23 (element first main surface) of the LSI chip 21, a stiffener 31 is placed on the upper surface 23 (element first main surface). Place (see FIG. 2). Then, the brazing material 25 is heated to a temperature of 370 ° C. or higher, which is the melting point of the brazing material 25 made of an Au—Si alloy, and once melted, cooled and solidified. As a result, the stiffener 31 is bonded and fixed to the LSI chip 21, and the LSI chip 51 with stiffener (semiconductor element with reinforcing material) shown in FIG. 3 is completed.
[0048]
Next, as shown in FIG. 4, the LSI chip 51 with the stiffener is placed on the upper surface 42 (substrate main surface) of the resin substrate 41. At this time, the flip chip connection terminals 22 on the LSI chip 21 side and the surface connection pads 46 on the resin substrate 41 side are aligned. Then, each flip-chip connection terminal 22 and each surface connection pad 46 are joined by heating to a temperature of about 200 ° C. and reflowing each solder bump 35. In the manufacturing method of the present embodiment, since the brazing step is performed before the semiconductor element mounting step, the LSI chip 21 is reinforced by the stiffener 31 in advance. Therefore, even if thermal stress occurs during the semiconductor element mounting process, the LSI chip 21 does not warp due to the thermal stress. Therefore, destruction of the insulating film portion due to the warpage can be prevented, and the yield can be reliably improved. Further, in the manufacturing method of the present embodiment, since the brazing step is performed before the semiconductor element mounting step, the solder and the resin substrate 41 are not exposed to a high temperature of 370 ° C. Therefore, the solder and the resin substrate 41 cannot withstand the heat at the time of brazing, and there is no problem such as softening or melting. Therefore, a decrease in reliability can be prevented.
[0049]
Then, after the terminal pins 49 are attached by soldering, the gap between the LSI chip 21 and the resin substrate 41 is filled with a thermosetting resin as the underfill material 36 and is thermoset. As a result, the semiconductor package 11 shown in FIG. 1 can be obtained.
[0050]
Therefore, according to the present embodiment, the following effects can be obtained.
[0051]
(1) Since the stiffener 31 is bonded and fixed to the LSI chip 21, the overall thickness increases and the rigidity of the LSI chip 21 improves. As a result, the LSI chip 21 can sufficiently withstand thermal stress caused by a difference in thermal expansion coefficient from the resin substrate 41, and the LSI chip 21 and the like are less likely to warp. Therefore, the destruction of the insulating film portion due to the warpage is prevented, and the occurrence of cracks in the joint portion is also prevented. As a result, even in the case of the present embodiment using the LSI chip 21 with a low dielectric constant, it is possible to realize the semiconductor package 11 with high yield and high reliability. In addition, the stiffener 31 is firmly fixed to the LSI chip 21 in surface contact with the LSI chip 21, so that the stiffener 31 and the LSI chip 21 are integrated. Therefore, even if a large amount of thermal stress is concentrated at the interface between the stiffener 31 and the LSI chip 21, peeling is less likely to occur at the interface.
[0052]
(2) The stiffener 31 made of aluminum nitride according to the present embodiment has a high coefficient of thermal expansion in addition to the high rigidity, and the coefficient of thermal expansion matches the LSI chip 21. Further, since the stiffener 31 also has high heat dissipation, the heat generated by the LSI chip 21 can be quickly dissipated, and the thermal stress can be reduced. In addition, since the stiffener 31 has a relatively simple structure without a layer structure, the stiffener 31 is advantageous in that it is easy to manufacture and is suitable for cost reduction and that cracks are hardly generated.
[Second embodiment]
[0053]
Hereinafter, a second embodiment of the present invention will be described in detail with reference to FIG. FIG. 5 is a schematic cross-sectional view showing the semiconductor package 11 (wiring board) of the present embodiment including the LSI chip 21 (semiconductor element), the stiffener 61 (reinforcing material), and the resin substrate 41. In addition, about the same structure as 1st Embodiment, detailed description is abbreviate | omitted instead of attaching a common member number.
[0054]
The stiffener 61 according to the present embodiment has a larger outer dimension than the stiffener 31 according to the first embodiment, and projects considerably to the side of the LSI chip 21. Therefore, the stiffener 61 of the present embodiment has substantially the same outer shape and dimensions as the resin substrate 41. The protruding portion of the stiffener 61 is formed to be relatively thick, and is bonded and fixed to the upper surface 42 (substrate main surface) of the resin substrate 41 in a surface contact state. Here, an adhesive 62 made of a thermosetting resin is used as a joining material for joining the stiffener 61 and the LSI chip 21 and a joining material for joining the stiffener 61 and the resin substrate 41. .
[0055]
Further, even with the semiconductor package 11 having such a structure, the yield and the reliability can be improved similarly to the first embodiment. In particular, in this case, the rigidity of the resin substrate 41 as well as the LSI chip 21 is improved, so that warpage can be more reliably prevented.
[0056]
The embodiment of the present invention is not limited to the above embodiment, and can be arbitrarily changed without departing from the gist of the invention. For example, another embodiment shown in FIG. 6 may be used. That is, the rectangular plate-shaped stiffener 31 is bonded and fixed to the upper surface 23 (element first main surface) of the LSI chip 21, and the rectangular plate-shaped stiffener 71 having the punched hole 72 is attached to the upper surface 42 of the resin substrate 41 (the substrate main surface). ). Even with such a structure, the rigidity of both the LSI chip 21 and the resin substrate 41 can be improved.
[0057]
Next, in addition to the technical ideas described in the claims, technical ideas grasped by the above-described embodiments will be listed below.
[0058]
(1) The reinforcement according to any one of claims 1 to 5, wherein the semiconductor element has a porous structure in at least a surface layer thereof, and a relative dielectric constant of the porous structure is less than 4. Semiconductor element with material.
[0059]
(2) The semiconductor device with a reinforcing material according to any one of claims 1 to 5, wherein at least one side of the semiconductor device is 10.0 mm or more.
[0060]
(3) The semiconductor device with a reinforcing material according to any one of claims 1 to 5, wherein the thickness of the semiconductor device is less than 1.0 mm.
[0061]
(4) The semiconductor element has a porous structure in at least a surface layer thereof, the relative permittivity of the porous structure is less than 4, at least one side of the semiconductor element is 10 mm or more, and the thickness of the semiconductor element is The semiconductor element with a reinforcing material according to any one of claims 1 to 5, wherein is less than 1.0 mm.
[0062]
(5) The semiconductor device with a reinforcing material according to any one of claims 1 to 5, wherein the reinforcing material is made of a ceramic material having a Young's modulus of 200 GPa or more. Therefore, according to this configuration, since the rigidity of the reinforcing material itself is high, high rigidity can be imparted to the semiconductor element, and the semiconductor element is more resistant to thermal stress.
[0063]
(6) The semiconductor device with a reinforcing material according to any one of claims 1 to 5, wherein the reinforcing material is made of a nitride engineering ceramic. Therefore, since the reinforcing member is formed using a material having a suitable thermal expansion property, rigidity, and heat dissipation property, a semiconductor element with a reinforcing member that is extremely resistant to thermal stress and hard to warp can be provided.
[0064]
(7) The reinforcement according to any one of claims 1 to 5, wherein the reinforcing material is formed using aluminum nitride, silicon nitride, or a mixed ceramic material of aluminum nitride and silicon nitride. Semiconductor element with material. Therefore, since the reinforcing member is formed using a material having extremely favorable thermal expansion properties, rigidity, and heat dissipation, a semiconductor element with a reinforcing member that is extremely resistant to thermal stress and hardly warps can be provided. .
[0065]
(8) A porous structure having an element first main surface, an element second main surface, and a flip-chip connection terminal formed on the element second main surface side, and having a thermal expansion coefficient of less than 5.0 ppm / ° C. And a reinforcing member having a unitary structure made of a material having a higher rigidity than the semiconductor element and fixedly joined to the first element main surface in a surface contact state, and having no internal conductor. Characteristic semiconductor element with reinforcement. Therefore, according to this configuration, since the reinforcing member can be manufactured relatively easily, the cost can be reduced.
[0066]
(9) The device has a first main surface of the element, a second main surface of the element, and a connection terminal for a flip chip formed on the side of the second main surface of the element, a coefficient of thermal expansion of less than 5.0 ppm / ° C., and a relative dielectric constant. A semiconductor element having a porous structure having a rate of less than 4 and a thermal expansion coefficient of not less than 3.0 ppm / ° C. and less than 5.0 ppm / ° C., and being bonded and fixed in a surface contact state with respect to the first main surface of the element; A ceramic plate having a higher rigidity than the semiconductor element and having no internal conductor and having a single structure, and a brazing material for joining and fixing the ceramic plate to the first main surface of the element in surface contact. Characteristic semiconductor element with reinforcement. Therefore, according to this configuration, since the reinforcing member can be manufactured relatively easily, the cost can be reduced.
[0067]
(10) having a first main surface of the element, a second main surface of the element, and a flip-chip connection terminal formed on the side of the second main surface of the element, having a coefficient of thermal expansion of less than 5.0 ppm / ° C., A semiconductor integrated circuit device having a porous silicon structure having a rate of less than 4 in the surface layer and having a thermal expansion coefficient of not less than 3.0 ppm / ° C. and less than 5.0 ppm / ° C., and having surface contact with the first main surface of the device An aluminum nitride plate having a higher rigidity than the semiconductor integrated circuit element and having no internal conductor and having a single structure, and the aluminum nitride plate being bonded to the first main surface of the element in a surface contact state. A semiconductor element with a reinforcing material, comprising: a gold-silicon brazing material to be fixed.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a semiconductor package (wiring board) including an LSI chip (semiconductor element), a stiffener (reinforcing material), and a resin substrate in a first embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing a stiffener (reinforcing material) and an LSI chip (semiconductor element) before bonding and fixing in a manufacturing process of the semiconductor package (wiring board) of the first embodiment.
FIG. 3 is a schematic cross-sectional view showing an LSI chip with a stiffener (semiconductor element with a reinforcing material) formed by bonding and fixing a stiffener (a reinforcing material) and an LSI chip (semiconductor element) in the same manufacturing process.
FIG. 4 is a schematic sectional view showing a step of mounting an LSI chip with a stiffener (semiconductor element with a reinforcing material) on a resin substrate in the same manufacturing process.
FIG. 5 is a schematic cross-sectional view showing a semiconductor package (wiring board) including an LSI chip (semiconductor element), a stiffener (reinforcing material), and a resin substrate in a second embodiment of the invention.
FIG. 6 is a schematic cross-sectional view showing a semiconductor package (wiring board) including an LSI chip (semiconductor element), a stiffener (reinforcing member), and a resin substrate in another embodiment.
[Explanation of symbols]
11: Semiconductor package as a wiring board composed of a semiconductor element, a reinforcing material, and a substrate
21 ... LSI chip as semiconductor element
22 Connection terminal for flip chip
23: Element first main surface
24: Element second main surface
25 ... brazing material
31, 61, 71 ... stiffener as reinforcement
41 ... resin substrate
42: Main surface of substrate
51: LSI chip with stiffener as semiconductor element with reinforcement

Claims

A semiconductor element having an element first main surface, an element second main surface, and a flip-chip connection terminal formed on the element second main surface side, and having a thermal expansion coefficient of less than 5.0 ppm / ° C .;
A reinforcing member made of a material having a higher rigidity than the semiconductor element, the reinforcing element being joined and fixed to the element first main surface in a surface contact state.

2. The semiconductor device with a reinforcing material according to claim 1, wherein a thermal expansion coefficient of the reinforcing material is not less than 3.0 ppm / ° C. and less than 5.0 ppm / ° C. 3.

3. The semiconductor device with a reinforcing material according to claim 1, wherein an outer dimension and a thickness of the reinforcing member are equal to or larger than an outer dimension and a thickness of the semiconductor element. 4.

The reinforcing material according to any one of claims 1 to 3, wherein the reinforcing material is a ceramic plate, and the ceramic plate is fixedly joined to the first main surface of the element with a brazing material. With semiconductor element.

The semiconductor device with a reinforcing material according to claim 1, wherein a relative dielectric constant of the semiconductor device is less than 4.0.

A semiconductor element having an element first main surface, an element second main surface, and a flip-chip connection terminal formed on the element second main surface side, and having a thermal expansion coefficient of less than 5.0 ppm / ° C .;
A reinforcing member made of a material having a higher rigidity than the semiconductor element, which is joined and fixed to the element first main surface in a surface contact state;
A wiring board comprising a semiconductor element, a reinforcing material, and a substrate, wherein the wiring board has a substrate main surface and a resin substrate to which the semiconductor element is flip-chip connected on the substrate main surface.

7. The wiring board according to claim 6, wherein the thermal expansion coefficient of the reinforcing material is 3.0 ppm / ° C. or more and less than 5.0 ppm / ° C. 8.

8. The wiring comprising a semiconductor element, a reinforcing member, and a substrate according to claim 6, wherein an outer dimension and a thickness of the reinforcing member are equal to or larger than an outer dimension and a thickness of the semiconductor element. substrate.

9. The semiconductor device according to claim 6, wherein the reinforcing member is a ceramic plate, and the ceramic plate is fixedly joined to the first main surface of the device with a brazing material. Wiring board consisting of a reinforcing material and a board.

The outer dimensions and the thickness of the reinforcing member are larger than the outer dimensions and the thickness of the semiconductor element, and the reinforcing member is joined and fixed to the main surface of the substrate in a surface contact state. Item 8. A wiring substrate comprising the semiconductor element according to item 6 or 7, a reinforcing material, and a substrate.

The wiring board comprising a semiconductor element, a reinforcing material, and a substrate according to any one of claims 6 to 10, wherein a relative dielectric constant of the semiconductor element is less than 4.0.

A semiconductor element having an element first main surface, an element second main surface, and a flip-chip connection terminal formed on the element second main surface side and having a thermal expansion coefficient of less than 5.0 ppm / ° C .; A reinforcing member made of a ceramic plate having a higher rigidity than the semiconductor element, which is joined and fixed to the first main surface in a surface contact state; and a substrate main surface, wherein the semiconductor element is flip-chip mounted on the substrate main surface. In a method of manufacturing a wiring board including a resin substrate to be connected,
A brazing step of joining and fixing the ceramic plate to the element first main surface of the semiconductor element with a brazing material;
A semiconductor element mounting step of flip-chip connecting the semiconductor element to which the ceramic plate is brazed on the substrate main surface of the resin substrate, comprising a semiconductor element, a reinforcing material, and a substrate. Manufacturing method of wiring board.