JP2004304671A - 伝送路遅延調整機能を有する伝送装置および伝送システム - Google Patents
伝送路遅延調整機能を有する伝送装置および伝送システム Download PDFInfo
- Publication number
- JP2004304671A JP2004304671A JP2003097448A JP2003097448A JP2004304671A JP 2004304671 A JP2004304671 A JP 2004304671A JP 2003097448 A JP2003097448 A JP 2003097448A JP 2003097448 A JP2003097448 A JP 2003097448A JP 2004304671 A JP2004304671 A JP 2004304671A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- delay
- transmission line
- ring network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
【課題】無瞬断切換え機能を実現するために伝送路信号の遅延を調整する機能においては、遅延の小さい伝送路信号に対してメモリ等を用いて遅延を付加して伝送路信号の位相を調整していたため、伝送容量が増大するとメモリ容量の増大を生じていた。本発明は、伝送路遅延の少ない伝送路信号がリングネットワークを周回することで伝送路信号の遅延差を調整する伝送装置および伝送システムを提供することを目的とする。
【解決手段】伝送路の冗長構成を有するリングネットワークに使用され、リングネットワークの伝送帯域に空きチャネルが存在することを前提とし、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、遅延の小さい伝送路信号がリングネットワークを周回することで伝送路遅延時間を調整する。
【選択図】 図１
【解決手段】伝送路の冗長構成を有するリングネットワークに使用され、リングネットワークの伝送帯域に空きチャネルが存在することを前提とし、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、遅延の小さい伝送路信号がリングネットワークを周回することで伝送路遅延時間を調整する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は無瞬断切換え機能を実現するために伝送路信号の遅延を調整する機能を備えた伝送装置に関し、特に複数の該伝送装置によりリング状に構成され、ＢＬＳＲ（ｂｉ−ｄｉｒｅｃｔｉｏｎａｌ ｌｉｎｅ ｓｗｉｔｃｈｅｄ ｒｉｎｇ）等のプロテクション機能により伝送路信号の冗長構成を有するリングネットワークにおいて、伝送路経路長の差異によって生じる冗長化された伝送路信号の位相差を吸収するために、遅延の少ない伝送路信号を該リングネットワークを１周回することで伝送路信号の遅延差を調整する伝送装置および伝送システムに関する。
【０００２】
今日の情報流通社会における地域系リングネットワークでは、インターネット等の通信需要を見込んで、該リングネットワークの広範囲化のため、伝送速度の高速化や伝送路のＷＤＭ（ｗａｖｅｌｅｎｇｔｈ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ：波長分割多重）化による伝送容量の大容量化が進んでいる。また、該リングネットワークの高信頼性等から支障移転等の工事の時に必要となる伝送路の無瞬断切換え機能が求められている。
【０００３】
【従来の技術】
無瞬断切換え機能は、冗長構成の２本の伝送路信号の内、伝送路遅延が小さい伝送路信号に対しメモリ等で遅延を付加して該２本の伝送路信号の位相を等しくすることで実現している。
前記伝送路遅延量の差をメモリによって伝送路信号に遅延を付加する際に、装置内の信号遅延を最小にする技術が考えられている（例えば、特許文献１参照）。
【０００４】
図１０は、従来の伝送路遅延制御を説明するシステム構成図であり、伝送装置１００，２００，３００，４００，５００，６００、各伝送装置間で遅延時間を有する伝送路によってリング状に接続されている。各伝送装置間の伝送路遅延は、伝送装置１００から右回りで伝送装置２００に接続する伝送路遅延Ｒ１Ｔ、伝送装置２００から右回りで伝送装置３００に接続する伝送路遅延Ｒ２Ｔ、同様に伝送路遅延Ｒ３Ｔ，Ｒ４Ｔ，Ｒ５Ｔ、そして、伝送装置６００から右回りで伝送装置１００に接続する伝送路遅延Ｒ６Ｔ、また、伝送装置１００から左回りで伝送装置６００に接続する伝送路遅延Ｌ６Ｔ、伝送装置６００から左回りで伝送装置５００に接続する伝送路遅延Ｌ５Ｔ、同様に伝送路遅延Ｌ４Ｔ，Ｌ３Ｔ，Ｌ２Ｔ、そして、伝送装置２００から左回りで伝送装置１００に接続する伝送路遅延Ｌ１Ｔを表している。
【０００５】
図１０では、伝送装置１００から伝送装置５００に向けたパスに信号Ａを送信し、伝送装置５００では、伝送装置１００〜Ｒ１Ｔ〜伝送装置２００〜Ｒ２Ｔ〜伝送装置３００〜Ｒ３Ｔ〜伝送装置４００〜Ｒ４Ｔ〜伝送装置５００の経路となる右回り回線からの伝送路信号と、伝送装置１００〜Ｌ６Ｔ〜伝送装置６００〜Ｌ５Ｔ〜伝送装置５００の経路となる左回り回線からの伝送路信号を遅延調整部５０１で信号位相を合わせ、ＳＷ部５０２で伝送装置１００と伝送装置５００間のパスの切り換えを行うことでパスの無瞬断切換えを実現している。
【０００６】
図１１は従来の伝送路遅延制御を説明する伝送装置の機能構成図である。右回り回線が伝送装置を通過する（以降、ＴＨＲと記載する。）パスはＯ／Ｅ部１３０、ＤＭＵＸ部１４０、ＡＤＭ部１１０、ＭＵＸ部１５０、Ｅ／Ｏ部１６０を、左回り回線が伝送装置をＴＨＲするパスはＯ／Ｅ部１３１、ＤＭＵＸ部１４１、ＡＤＭ部１１０、ＭＵＸ部１５１、Ｅ／Ｏ部１６１を介する。
【０００７】
右回り回線が伝送装置に落ちる（以降、ＤＲＯＰと記載する。）パスはＯ／Ｅ部１３０で光電気変換し、ＤＭＵＸ部１４０でチャネル毎に分離し、ＡＤＭ部１１０でＤＲＯＰされ遅延調整部１２０に入力され、ＭＦ同期部１２１でマルチフレーム同期が執られる。同様に、左回り回線が伝送装置にＤＲＯＰするパスはＯ／Ｅ部１３１、ＤＭＵＸ部１４１を介しＡＤＭ部１１０にてＤＲＯＰされ遅延調整部１２０に入力され、ＭＦ同期部１２２でマルチフレーム同期が執られる。該ＭＦ同期部１２１，１２２で検出されたマルチフレーム位相により、遅延差検出部１２３で該マルチフレーム位相の差を検出する。図１０の場合では、右回り回線の伝送路遅延量はＲ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔ、左回り回線の伝送路遅延量はＬ６Ｔ＋Ｌ５Ｔとなる。該遅延差検出部１２３では伝送路遅延差（Ｒ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔ）−（Ｌ６Ｔ＋Ｌ５Ｔ）を検出することによって、伝送路遅延が小さい回線に対してメモリ制御部１２４で該伝送路遅延差に相当する遅延を付加することでマルチフレーム位相を合わせ、ＳＷ部１２５によりパスの切り換えを行うことでパスの無瞬断切換えを実現する。
【０００８】
なお、図１１のＡＤＭ部１１０にて伝送装置が受信するリング伝送路に収容されているパスがリング伝送路に送信され伝送装置を通過するパスをＴＨＲパスと記載し、伝送装置が受信するリング伝送路に収容されているパスが該伝送装置配下の回線に落ちるパスをＤＲＯＰパスと記載する。
上記の様に、無瞬断切換えを実現するために、伝送装置はＤＲＯＰパス毎に伝送路遅延差を吸収するためのメモリを備える必要があり、該メモリは１つのパスに対し最悪の場合を想定しリング１周回分の伝送路遅延を吸収するメモリ容量が必要となる。該最悪の場合は、ＤＲＯＰパスが伝送装置１００〜伝送装置６００間で張られており、Ｌ６Ｔが極めて小さい場合であり、この場合、伝送路遅延差＝Ｒ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔ＋Ｒ５Ｔ−Ｌ６Ｔ≒リング１周回の伝送時間、との関係になる。
【０００９】
【特許文献１】
特許第２７３５４３７号公報「無瞬断切替装置」
【００１０】
【発明が解決しようとする課題】
以上記載したように、リングネットワークの伝送容量が増大すると伝送路遅延調整機能を有する伝送装置が取り扱うパスの総容量も増大するため、無瞬断切換えを実現するためにますます大容量のメモリを備えることが必要となり、伝送装置のハード規模、消費電力の増加を誘発している。
【００１１】
本発明は、伝送路経路長の差異によって生じる冗長化された伝送路信号の位相差を吸収するために、伝送路遅延の少ない伝送路信号をリングネットワーク上を周回することで伝送路信号の遅延差を調整する伝送装置および伝送システムを提供することを目的とする。
【００１２】
【課題を解決するための手段】
第一の発明は、伝送路信号の冗長構成を有するリングネットワークに使用され無瞬断切換え機能を実現するために、伝送路信号の遅延を調整する機能を有する伝送装置において、
リングネットワークを１周回する伝送時間を測定する手段と、冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を予め割り当てたチャネルを使用して該リングネットワークを周回する手段と、該予め割り当てたチャネルを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段とを有することを特徴とする伝送装置である。
【００１３】
第一の発明によれば、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、予め割り当てたチャネルを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行うことになり、また、該周回する伝送路信号をリングネットワークシステムにおいて予め割り当てた周回するためのチャネルを使用することにより、伝送装置が備える伝送路遅延差を調整するメモリ容量が従来の二分の一になり、ハード規模を軽減できる伝送装置を提供することが可能となる。
【００１４】
第二の発明は、第一の発明に記載の伝送装置において、
前記冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を該リングネットワークの空きチャネルを使用して該リングネットワークを周回する手段と、該空きチャネルを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段とを有することを特徴とする伝送装置である。
【００１５】
第二の発明によれば、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、空きチャネルを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行うことになり、また、該周回する伝送路信号をリングネットワークシステムにおいて空きチャネルを使用することにより、伝送装置が備える伝送路遅延差を調整するメモリ容量が従来の二分の一になり、ハード規模を軽減できる伝送装置を提供することが可能となる。
【００１６】
第三の発明は、第一の発明もしくは第二の発明のいずれかに記載の伝送装置によりリングネットワークを構成することを特徴とする伝送システムである。
第三の発明によれば、伝送路信号の冗長構成を有するリングネットワークに使用され無瞬断切換え機能を実現するために、伝送路信号の遅延を調整する手段としてリングネットワークを周回する遅延を用いる伝送システムを提供することが可能となる。
【００１７】
【発明の実施の形態】
以降、図面を併用して本発明の詳細を説明する。
図１は、本発明の遅延制御を説明するシステム構成図であり、先ず本発明の概要について説明する。
伝送装置１が送信する信号Ａが右回りのパスと左回りのパスを通って伝送装置５にて受信され、遅延調整部５１にて右回りのパスからの伝送路信号と左回りのパスからの伝送路信号の伝送路遅延差を調整し、ＳＷ部５２にて右回りのパスからの伝送路信号と左回りのパスからの伝送路信号を切り換え、信号Ｂとなることを表している。
【００１８】
該信号Ａは、伝送装置１において右回りのパスと左回りのパスに分岐挿入され、右回りのパスでは伝送装置２，３，４をＴＨＲして伝送装置５に到達し、左周りのパスでは伝送装置６をＴＨＲして伝送装置５に到達するが、後記にて説明する条件式を満たす場合は、該到達した伝送路遅延が小さい左回りのパスの信号Ａを伝送装置４に向けてＴＨＲさせ、伝送装置３，２，１，６をＴＨＲし伝送装置５に再度到達する。
【００１９】
右回りのパスでの伝送装置１から伝送装置２への伝送路遅延はＲ１Ｔ、伝送装置２から伝送装置３への伝送路遅延はＲ２Ｔ、同様にＲ３Ｔ、Ｒ４Ｔ、Ｒ５Ｔ、そして伝送装置６から伝送装置１への伝送路遅延はＲ６Ｔとする。また、左回りのパスでの伝送装置１から伝送装置６への伝送路遅延はＬ６Ｔ、伝送装置６から伝送装置５への伝送路遅延はＬ５Ｔ、同様にＬ４Ｔ、Ｌ３Ｔ、Ｌ２Ｔ、そして伝送装置２から伝送装置１への伝送路遅延はＬ１Ｔとする。
【００２０】
伝送装置５で、右回りのパスをＴＨＲしてきた信号Ａの伝送路遅延をｄｌｙ１とすると、ｄｌｙ１＝（Ｒ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔ）となり、左回りのパスを通過してきた信号Ａの伝送路遅延をｄｌｙ２、更に１周回してきた信号Ａの伝送路遅延をｄｌｙ２１とすると、ｄｌｙ２＝（Ｌ６Ｔ＋Ｌ５Ｔ）、ｄｌｙ２１＝（ｄｌｙ２＋ｄｌｙ２＋ｄｌｙ１）となる。
【００２１】
ｄｌｙ１＞ｄｌｙ２とする時、遅延調整部５１は従来では左回りのパスの信号に対して（ｄｌｙ１−ｄｌｙ２）に相当するフレーム分の遅延を付加して位相を合わせるが、本発明では、右回りのパスの信号に対して（ｄｌｙ２１−ｄｌｙ１）に相当するフレーム分の遅延を付加することになる。
図２は遅延の相関関係を説明する図である。ＤＬＹ１は前記右回りのパスの伝送路遅延量ｄｌｙ１を、ＤＬＹ２は前記左回りのパスの伝送路遅延量ｄｌｙ２を、ＤＬＹ２１は前記左周りのパスを更に１周回した伝送路遅延量ｄｌｙ２１を、そしてＴｏｔａｌはリングネットワークを１周回する伝送時間ｔｏｔａｌを表している。
【００２２】
本発明の伝送路遅延調整機能を有する伝送装置では、ｔｏｔａｌと伝送路遅延差ｄｉｆｆ１が測定可能であり、ｔｏｔａｌ＝（ｄｌｙ１＋ｄｌｙ２）、ｄｉｆｆ１＝（ｄｌｙ１−ｄｌｙ２）であり、ｄｌｙ１＝１／２×（ｔｏｔａｌ＋ｄｉｆｆ１）、ｄｌｙ２＝１／２×（ｔｏｔａｌ−ｄｉｆｆ１）となる（▲３▼、▲４▼）。そして、更に１周回した場合の伝送路遅延差ｄｉｆｆ１１＝（ｄｌｙ２１−ｄｌｙ１）となり、ｄｌｙ２１＝（ｄｌｙ２＋ｄｌｙ１＋ｄｌｙ２）よりｄｉｆｆ１１＝２×ｄｌｙ２となる（▲５▼）。
【００２３】
本発明において、ｄｉｆｆ１＞ｄｉｆ１１が成り立つ場合には、ｄｌｙ２の伝送路信号を更に１周回するために図１の伝送装置５にて左回りの伝送路信号をＴＨＲさせる。該ｄｉｆｆ１＞ｄｉｆ１１が成り立つ場合は、ｄｌｙ１＞３×ｄｌｙ２となり（▲７▼）、ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つ場合である。つまり、伝送路遅延差ｄｉｆｆ１がリングネットワークを１周回する伝送時間ｔｏｔａｌの１／２以上の場合、遅延の少ない伝送路信号を伝送装置５においてＴＨＲし、リングネットワークを１周回してきたｄｌｙ２１の伝送路信号とｄｌｙ１の伝送路信号との間で位相調整した方が伝送路遅延調整量（メモリ容量）が小さくなる。
【００２４】
図３は第一の発明を説明する伝送装置機能構成図である。右回りｉｎ信号はＤＭＵＸ部２１でチャネルに分離され、ＡＤＭ部１０においてＡＤＭ制御部（図示せず）とＴＨＲ制御部１１の制御によってＡＤＭ処理部１２はチャネルごとにＤＲＯＰもしくはＴＨＲを実施する。また、ＡＤＭ制御部（図示せず）によって挿入（以降、ＡＤＤと記載する。）された信号と前記ＴＨＲされた信号はＭＵＸ部２２によって多重され右回りｏｕｔ信号となる。同様に、左回りｉｎ信号はＤＭＵＸ部２３によりチャネルに分離され、ＡＤＭ部１０においてＡＤＭ制御部（図示せず）とＴＨＲ制御部１１の制御によってＡＤＭ処理部１３はチャネルごとにＤＲＯＰもしくはＴＨＲを実施する。また、ＡＤＭ制御部（図示せず）によってＡＤＤされた信号と前記ＴＨＲされた信号はＭＵＸ部２４によって多重され左回りｏｕｔ信号となる。
【００２５】
次に、前記の伝送路遅延差の結果により伝送路遅延の小さい伝送路信号を更に１周回する手段について説明する。
ＡＤＭ制御部（図示せず）によってＤＲＯＰされる信号は右回りｉｎ信号のＣＨ１と左回りｉｎ信号のＣＨ１とし、ＤＲＯＰチャネル番号としてＣＨ１，ＣＨ２になるとする。
【００２６】
該ＤＲＯＰ信号ＣＨ１，ＣＨ２はＭＦ同期部３１，３２でマルチフレーム同期が執られ、遅延差検出部３３はそれぞれのマルチフレーム位相の差より知れる伝送路遅延差と、後記にて説明する周回時間フレーム数から前記で説明した条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌを満足するかを判定する。
前記条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌを満足しない場合は、伝送路遅延の少ない伝送路信号に対し前記ｄｉｆｆ１相当のフレーム数をメモリ制御部にて遅延させることで該マルチフレームを一致させて、ＳＷ部４０にてパスを切り換えることでパスの無瞬断切換えを実現する。
【００２７】
前記条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌを満足する場合は、ＴＨＲ制御部１１の制御によりＡＤＭ処理部１２もしくはＡＤＭ処理部１３は伝送路遅延の少ないチャネルに対しＴＨＲを実行する。その際、ＴＨＲする信号は予め割り当てたチャネルを使用する。そして、１周回した伝送路信号は予め割り当てたチャネルからＤＲＯＰされ、前記と同様にＭＦ同期部３１，３２でマルチフレーム同期が執られ、遅延差検出部３３でｄｉｆｆ１１を検出し該ｄｉｆｆ１１相当のフレーム数をメモリ制御部にて遅延させることで該マルチフレーム位相を一致させて、ＳＷ部４０にてパスを切り換えることでパスの無瞬断切換えを実現する。
【００２８】
図９はＰＯＨのマルチフレーム化構成を説明する図であり、上記で説明した伝送路信号の位相を認識するための手段としてフレームをマルチフレーム化してフレーム単位に伝送路信号の位相を認識する。図９では、フレームフォーマットにＳＯＮＥＴ（ｓｙｎｃｈｒｏｎｏｕｓ ｏｐｔｉｃａｌ ｎｅｔｗｏｒｋ）もしくはＳＤＨ（ｓｙｎｃｈｒｏｎｏｕｓ ｄｉｇｉｔａｌ ｈｉｅｒａｒｃｈｙ）を用い、２．４Ｇｂｉｔ／ｓ，１０Ｇｂｉｔ／ｓ等の帯域のＳＴＳ（ｓｙｎｃｈｒｏｎｏｕｓ ｔｒａｎｓｐｏｒｔ ｓｉｇｎａｌ）−ｍ信号フレーム中のＰＯＨ（ｐａｔｈ ｏｖｅｒｈｅａｄ）のＪ１バイト、Ｈ４バイト等をマルチフレーム化されたＳＴＳ−ｎ信号フレームを示している。
【００２９】
１フレームは１２５μｓｅｃであり、例えば６４マルチフレーム化することで１マルチフレームは８ｍｓｅｃとなる。一般に、１フレーム長の１２５μｓｅｃは伝送路長として２５Ｋｍに換算されるため、６４マルチフレーム化された信号は１，６００Ｋｍ相当となり、冗長構成の伝送路信号の位相関係を認識するため半分の８００Ｋｍの伝送路遅延を許容できることになる。つまり、６４マルチフレーム化されたＳＯＮＥＴもしくはＳＤＨフレーム信号を用いたリングネットワークシステムでは、リング伝送路長が最大８００Ｋｍまでは伝送路遅延の調整が可能となる。
【００３０】
なお、上記説明において、右回りの信号、左回りの信号をＡＤＭ部１０によってチャネル単位にＤＲＯＰ、ＴＨＲ、ＡＤＤを実現しているが、チャネル単位にチャネル位置を変換するクロスコネクト機能にてＤＲＯＰ、ＴＨＲ、ＡＤＤを実現することも可能である。
次に、前記の説明の中の本発明の伝送路遅延調整機能を有する伝送装置が測定するリングネットワークを１周回する伝送時間となる周回時間フレーム数について説明する。
【００３１】
図４は、周回時間フレーム数を説明するシステム構成図であり、図１で説明したシステム構成と同じである。伝送装置５は予め割り当てたチャネルを使用してリングネットワークを１周回する伝送時間を測定するために、右回りの伝送路にマルチフレーム化されたフレーム信号を送出し、１周回してきた該マルチフレーム化されたフレーム信号を受信し、遅延差検出部５３は送信したマルチフレーム位置と受信したマルチフレーム位置から周回時間を検出し、該周回時間に相当するフレーム数を周回時間フレーム数として出力する。なお、前記の検出された伝送路遅延差は、Ｒ５Ｔ＋Ｒ６Ｔ＋Ｒ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔとなる。
【００３２】
図５は、周回時間フレーム数の測定を説明するシーケンス図であり、前記の図４と同じシステム構成であるが、伝送装置３，４については伝送装置１，２，６と同じ動作となるため省略している。
前記の図４で説明したように、伝送装置５は伝送装置６に向けてマルチフレーム化されたフレーム信号を送出する。（ａ−１）
該マルチフレーム化されたフレーム信号を受信した伝送装置６は、該マルチフレーム化されたフレーム信号をＴＨＲ処理する。（ｂ−１）
同様に、伝送装置１，２は受信した該マルチフレーム化されたフレーム信号をＴＨＲ処理する。（ｃ−１，ｄ−１）
該マルチフレーム化されたフレーム信号を受信した伝送装置５は、送信したマルチフレーム位置と受信したマルチフレーム位置から周回時間を検出し、該周回時間に相当するフレーム数を周回時間フレーム数として出力する。それと共に、該周回時間フレーム数を該マルチフレーム化されたフレーム信号の予め割り当てたタイムスロットに格納し、該マルチフレーム化されたフレーム信号を伝送装置６に向けて送信する。（ａ−２）
該周回時間フレーム数が格納されマルチフレーム化されたフレーム信号を受信した伝送装置６は、該周回時間フレーム数をモニタし、該周回時間フレーム数が格納されマルチフレーム化されたフレーム信号をＴＨＲ処理する。（ｂ−２）
同様に、伝送装置１，２は、該周回時間フレーム数をモニタし、該周回時間フレーム数が格納されマルチフレーム化されたフレーム信号をＴＨＲ処理する。（ｃ−２，ｄ−２）
なお、該周回時間フレーム数の測定は、リングネットワークを構成する予め設定された一つの伝送装置が右回りもしくは左回りの伝送路に対して実施する。
【００３３】
図６は第二の発明を説明する伝送装置の機能構成図（１）である。右回りｉｎ信号はＤＭＵＸ部２１でチャネルに分離され、ＤＲＯＰされる運用チャネル（以降、運用ＣＨと記載する。）の信号はＭＦ同期部５１にてマルチフレームが執られ、また、左回りｉｎ信号はＤＭＵＸ部２３でチャネルに分離され、ＤＲＯＰされる運用ＣＨの信号はＭＦ同期部５２にてマルチフレームが執られ、遅延差検出部５６にて、それぞれのマルチフレーム位相から伝送路遅延差を検出しＭＦ同期部５３からの周回時間フレーム数との関係から前記にて説明した条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つか否かをＴＨＲ／ＤＲＯＰ判断部５７に通知する。
【００３４】
ここで、該ＭＦ同期部５３は予め割り当てられた周回ＣＨを使用して測定するところの、前記図４、図５で説明した周回時間フレーム数を測定するためのマルチフレーム位相を認識している。
該ＴＨＲ／ＤＲＯＰ判断部５７は、該条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立たない場合、ＤＲＯＰ選択部５９にＡＤＭ処理部６１，６２でＤＲＯＰした信号について遅延調整するためのＤＲＯＰ−Ｎ信号を通知する。該ＤＲＯＰ−Ｎ信号を受信したＤＲＯＰ選択部５９は、ＡＤＭ処理部６１，６２でＤＲＯＰした信号を選択し、該選択した信号を遅延調整部７０に出力する。
【００３５】
一方、該ＴＨＲ／ＤＲＯＰ判断部５７は、該条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つ場合、伝送路遅延の小さい方向に対し更に１周回させるための制御信号、つまり右回りの伝送路遅延が小さい場合はＴＨＲ−Ｒ、左回りの伝送路遅延が小さい場合はＴＨＲ−Ｌを制御情報付加部５８に通知すると共に、ＤＲＯＰ選択部５９に空きチャネル（以降、空きＣＨと記載する。）の信号について遅延調整するためのＤＲＯＰ−Ｃ信号を通知する。該ＤＲＯＰ−Ｃ信号を通知する際に、該ＴＨＲ／ＤＲＯＰ判断部５７は、空きＣＨの制御情報（後記の制御情報付加部５８にて説明する。）を監視する制御情報監視部５４，５５から、１周回した信号が到着したことを検出した情報を認識して該ＤＲＯＰ−Ｃ信号を該ＤＲＯＰ選択部５９に通知する。
【００３６】
該ＴＨＲ／ＤＲＯＰ判断部５７からのＴＨＲ−Ｒ、ＴＨＲ−Ｌを受信した制御情報付加部５８は、空きＣＨに受信した伝送路信号を１周回させるために、１周回要求情報（ＲＱ）、１周回要求装置番号（ＮＤ）、適用パス番号（ＴＳ）、使用チャネル帯域（ＣＢ）から構成される制御情報を該当する方向のＡＤＭ処理部６１，６２に通知する。
【００３７】
該制御情報を受信したＡＤＭ処理部６１，６２は、該制御情報をＡＤＤすると共に該適用パス番号（ＴＳ）より知れる伝送路信号をＴＨＲし、空きＣＨに送信する。
該ＤＲＯＰ選択部５９は、前記条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立たつ場合には空きＣＨを使用して１周回した信号を選択し、遅延調整部７０に出力する。
【００３８】
該遅延調整部７０のメモリ制御部７１は、ＭＦ同期部５１，５２及び制御情報監視部５４，５５からのマルチフレーム位相をもとに、該ＤＲＯＰ選択部５９からの伝送路信号の遅延の少ない伝送路信号に前記ｄｉｆｆ１１相当の遅延を付加することで位相を調整し、該マルチフレームを一致させる。
ＳＷ部７２は、該マルチフレーム位相が一致したパス信号を切り換えることでパスの無瞬断切換えを実現し、ＤＲＯＰｏｕｔ信号として出力する。
【００３９】
図７は第二の発明を説明する伝送装置の機能構成図（２）である。前記図６の説明では、リングネットワークにおいて伝送路信号をＤＲＯＰして伝送路遅延を調整する伝送装置について説明したが、図７では、図６で説明した伝送装置が空きＣＨを使用して１周回する伝送路信号をＴＨＲ処理する場合の伝送装置について説明する。よって、図７で示す伝送装置は図６で示した伝送装置と同じ機能構成であるが、図７には該空きＣＨを使用して１周回する伝送路信号をＴＨＲ処理する場合に必要な機能を記載し、説明する。
【００４０】
右回りｉｎ信号はＤＭＵＸ部２１でチャネルに分離し、運用ＣＨについてはＡＤＭ制御部（図示せず）の制御によりＡＤＭ処理部６１にてＴＨＲ処理を行い、ＭＵＸ部２２で多重処理し右回りｏｕｔ信号として出力する。左回りｉｎ信号も同様にＡＤＭ処理部６２、ＭＵＸ部２４を介して左回りｏｕｔ信号として出力する。
【００４１】
前記図６で説明した空きＣＨを使用して１周回する伝送路信号が、右回りの信号の場合、空きＣＨを使用して１周回する伝送路信号は該ＤＭＵＸ部２１でチャネルに分離され制御情報監視部５４にて監視される。
該制御情報監視部５４は、空きＣＨの伝送路信号のマルチフレーム同期を執り、前記の１周回要求情報（ＲＱ）、１周回要求装置番号（ＮＤ）、適用パス番号（ＴＳ）、使用チャネル帯域（ＣＢ）から構成される制御情報を監視し、該１周回要求情報（ＲＱ）があれば、該制御情報をＴＨＲ／ＤＲＯＰ判断部５７に通知する。左回りの信号の場合も同様に制御情報監視部５５にてマルチフレーム同期を執り該制御情報を監視し、該制御情報をＴＨＲ／ＤＲＯＰ判断部５７に通知する。
【００４２】
該ＴＨＲ／ＤＲＯＰ判断部５７は、該制御信号の１周回要求装置番号（ＮＤ）が自装置番号と異なることを確認することで適用パス番号（ＴＳ）、使用チャネル帯域（ＣＢ）から知れる１周回する信号を判断する。右回りの伝送路信号の空きＣＨに１周回する信号がある場合は、ＴＨＲ−Ｒ信号を介して該制御情報を制御情報付加部５８に通知する。同様に、左回りの伝送路信号の空きＣＨに１周回する信号がある場合は、ＴＨＲ−Ｌ信号を介して該制御情報を制御情報付加部５８に通知する。
【００４３】
該制御情報付加部５８は、該ＴＨＲ−Ｒ信号、ＴＨＲ−Ｌ信号を受信し、該当するＡＤＭ処理部６１，６２に対し、該制御情報より知れる空きＣＨをＴＨＲするべく制御する。
なお、本発明を適用するシステムがＷＤＭを用いたシステムである場合、第二の発明において使用する空きＣＨを、ＷＤＭシステムが使用する波長で空きの光波長に確保して使用することも可能である。
【００４４】
図８は第三の発明の遅延制御を説明するシステムシーケンス図であり、前記の図５と同じシステム構成であり、前記第一の発明もしくは第二の発明の伝送装置１，２，５，６によりシステムが構成されている。
前記図４、図５にて説明した周回時間フレーム数を、該伝送装置１，２，５，６は認識しているとする。
【００４５】
伝送装置１は伝送装置５へのマルチフレーム化された伝送路信号を、右回りの信号として伝送装置２へ送信する。（ｅ）
同時に、伝送装置１は伝送装置５へのマルチフレーム化された伝送路信号を、左回りの信号として伝送装置６に送出する。（ｇ）
伝送装置２，６は、前記の図７で説明したように空きＣＨを監視し制御情報により空きＣＨの使用の有無を判断する。ここでは、空きＣＨの使用は無いとする。よって、ＡＤＭ制御部（図示せず）により運用ＣＨの伝送路信号をＴＨＲし、それぞれ伝送装置５へ送出する。（ｆ）（ｈ）
伝送装置５は、前記伝送装置２からの右回りの伝送路信号と前記伝送装置６からの左回りの伝送路信号を受信し、該伝送路信号間の遅延差を検出する。前記の周回時間フレーム数と該伝送路信号間の遅延差に相当するフレーム数より、条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つかを判定する。この場合、該条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つとするので、伝送装置５は伝送路遅延の小さい左回りの伝送路信号をＴＨＲする。（ｉ）
前記のＴＨＲする伝送路信号は、第一の発明の場合には予め割り当てられたＣＨを使用する。第二の発明の場合には空きＣＨを使用すると共に前記ＴＨＲする伝送路信号に前記図６で説明した制御情報を付加する。
【００４６】
伝送装置２は該左回りの伝送路信号（ｉ）を受信する。第一の発明の場合にはＡＤＭ制御部（図示せず）により該受信した伝送路信号をＴＨＲする。第二の発明の場合には空きＣＨを監視し制御情報により該受信した伝送路信号をＴＨＲする。（ｊ）
同様に、伝送装置１，６は受信した伝送路信号をＴＨＲする。（ｋ）（ｌ）
伝送装置５は、第一の発明の場合は、右回りの伝送路信号と該予め割り当てられたＣＨの１周回した左回りの伝送路信号に対してマルチフレーム位相を合わせるべく伝送路遅延の少ない右回りの伝送路信号の伝送路遅延を調整しパスの切り換えを行い、ＤＲＯＰｏｕｔ信号として出力する。第二の発明の場合は、空きＣＨを監視し制御情報の１周回要求装置番号（ＮＤ）が自装置番号と一致することを確認し、右回りの伝送路信号と該空きＣＨの１周回した左回りの伝送路信号に対してマルチフレーム位相を合わせるべく伝送路遅延の少ない右回りの伝送路信号の伝送路遅延を調整し伝送路信号の切り換えを行い、ＤＲＯＰｏｕｔ信号として出力する。
【００４７】
（付記１）伝送路信号の冗長構成を有するリングネットワークに使用され無瞬断切換え機能を実現するために、伝送路信号の遅延を調整する機能を有する伝送装置において、リングネットワークを１周回する伝送時間を測定する手段と、冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を予め割り当てたチャネルを使用して該リングネットワークを周回する手段と、該予め割り当てたチャネルを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段とを有することを特徴とする伝送装置。
【００４８】
（付記２）付記１に記載の伝送装置において、前記冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を該リングネットワークの空きＣＨを使用して該リングネットワークを周回する手段と、該空きＣＨを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段とを有することを特徴とする伝送装置。
【００４９】
（付記３）付記１もしくは付記２のいずれかに記載の伝送装置によりリングネットワークを構成することを特徴とする伝送システム。
（付記４）付記２に記載の伝送装置において、前記リングネットワークの空きＣＨを伝送路信号が周回する伝送帯域として使用する場合に、該空きＣＨが周回する該伝送路信号を監視するため、１周回要求情報、１周回要求装置番号、適用パス番号、使用チャネル帯域から構成する制御情報が該周回する伝送路信号とともに該リングネットワークの空きＣＨを周回することを特徴とする伝送装置。
【００５０】
【発明の効果】
以上記載したように、無瞬断切換え機能を実現するために伝送路信号の遅延を調整する機能においては、遅延の小さい伝送路信号に対してメモリ等を用いて遅延を付加して伝送路信号の位相を調整していたが、本発明では、伝送路信号の冗長構成を有するリングネットワークに使用され、リングネットワークの伝送帯域に空きＣＨが存在することを前提とし、遅延の小さい伝送路信号を周回し伝送路遅延時間を調整することで、伝送路遅延を調整するメモリ容量を削減することを可能とする。
【００５１】
第一の発明によれば、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行うことになり、また、該周回する伝送路信号をリングネットワークシステムにおいて予め割り当てた周回するためのチャネルを使用することにより、伝送装置が備える伝送路遅延差を調整するメモリ容量が従来の二分の一になり、ハード規模を軽減できる伝送装置を提供することが可能となる。
【００５２】
第二の発明によれば、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行うことになり、また、該周回する伝送路信号をリングネットワークシステムにおいて空きＣＨを使用することにより、伝送装置が備える伝送路遅延差を調整するメモリ容量が従来の二分の一になり、ハード規模を軽減できる伝送装置を提供することが可能となる。
【００５３】
第三の発明によれば、伝送路の冗長構成を有するリングネットワークに使用され無瞬断切換え機能を実現するために、伝送路信号の遅延を調整する手段としてリングネットワークを周回する遅延を用いる伝送システムを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の遅延制御を説明するシステム構成図
【図２】遅延の相関関係を説明する図
【図３】第一の発明を説明する伝送装置の機能構成図
【図４】周回時間フレーム数の測定を説明するシステム構成図
【図５】周回時間フレーム数の測定を説明するシーケンス図
【図６】第二の発明を説明する伝送装置の機能構成図（１）
【図７】第二の発明を説明する伝送装置の機能構成図（２）
【図８】第三の発明を説明するシーケンス図
【図９】ＰＯＨのマルチフレーム化構成を説明する図
【図１０】従来の伝送路遅延制御を説明するシステム構成図
【図１１】従来の伝送路遅延制御を説明する伝送装置の機能構成図
【符号の説明】
１，２，３，４，５，６，１００，２００，３００，４００，５００，６００伝送装置
３０，５１，７０，１２０，５０１ 遅延調整部
４０，５２，７２，１２５，５０２ ＳＷ部
１０，５０，１１０ ＡＤＭ部
１１ ＴＨＲ制御部
１２，１３，６１，６２ ＡＤＭ処理部
２１，２３，１４０，１４１ ＤＭＵＸ部
２２，２４，１５０，１５１ ＭＵＸ部
３１，３２，５１，５２，５３，１２１，１２２ ＭＦ同期部
３３，５６，１２３ 遅延差検出部
３４，７１，１２４ メモリ制御部
５４，５５ 制御情報監視部
５７ ＴＨＲ／ＤＲＯＰ判断部
５８ 制御情報付加部
５９ ＤＲＯＰ選択部
１３０，１３１ Ｏ／Ｅ部
１６０，１６１ Ｅ／Ｏ部
【発明の属する技術分野】
本発明は無瞬断切換え機能を実現するために伝送路信号の遅延を調整する機能を備えた伝送装置に関し、特に複数の該伝送装置によりリング状に構成され、ＢＬＳＲ（ｂｉ−ｄｉｒｅｃｔｉｏｎａｌ ｌｉｎｅ ｓｗｉｔｃｈｅｄ ｒｉｎｇ）等のプロテクション機能により伝送路信号の冗長構成を有するリングネットワークにおいて、伝送路経路長の差異によって生じる冗長化された伝送路信号の位相差を吸収するために、遅延の少ない伝送路信号を該リングネットワークを１周回することで伝送路信号の遅延差を調整する伝送装置および伝送システムに関する。
【０００２】
今日の情報流通社会における地域系リングネットワークでは、インターネット等の通信需要を見込んで、該リングネットワークの広範囲化のため、伝送速度の高速化や伝送路のＷＤＭ（ｗａｖｅｌｅｎｇｔｈ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ：波長分割多重）化による伝送容量の大容量化が進んでいる。また、該リングネットワークの高信頼性等から支障移転等の工事の時に必要となる伝送路の無瞬断切換え機能が求められている。
【０００３】
【従来の技術】
無瞬断切換え機能は、冗長構成の２本の伝送路信号の内、伝送路遅延が小さい伝送路信号に対しメモリ等で遅延を付加して該２本の伝送路信号の位相を等しくすることで実現している。
前記伝送路遅延量の差をメモリによって伝送路信号に遅延を付加する際に、装置内の信号遅延を最小にする技術が考えられている（例えば、特許文献１参照）。
【０００４】
図１０は、従来の伝送路遅延制御を説明するシステム構成図であり、伝送装置１００，２００，３００，４００，５００，６００、各伝送装置間で遅延時間を有する伝送路によってリング状に接続されている。各伝送装置間の伝送路遅延は、伝送装置１００から右回りで伝送装置２００に接続する伝送路遅延Ｒ１Ｔ、伝送装置２００から右回りで伝送装置３００に接続する伝送路遅延Ｒ２Ｔ、同様に伝送路遅延Ｒ３Ｔ，Ｒ４Ｔ，Ｒ５Ｔ、そして、伝送装置６００から右回りで伝送装置１００に接続する伝送路遅延Ｒ６Ｔ、また、伝送装置１００から左回りで伝送装置６００に接続する伝送路遅延Ｌ６Ｔ、伝送装置６００から左回りで伝送装置５００に接続する伝送路遅延Ｌ５Ｔ、同様に伝送路遅延Ｌ４Ｔ，Ｌ３Ｔ，Ｌ２Ｔ、そして、伝送装置２００から左回りで伝送装置１００に接続する伝送路遅延Ｌ１Ｔを表している。
【０００５】
図１０では、伝送装置１００から伝送装置５００に向けたパスに信号Ａを送信し、伝送装置５００では、伝送装置１００〜Ｒ１Ｔ〜伝送装置２００〜Ｒ２Ｔ〜伝送装置３００〜Ｒ３Ｔ〜伝送装置４００〜Ｒ４Ｔ〜伝送装置５００の経路となる右回り回線からの伝送路信号と、伝送装置１００〜Ｌ６Ｔ〜伝送装置６００〜Ｌ５Ｔ〜伝送装置５００の経路となる左回り回線からの伝送路信号を遅延調整部５０１で信号位相を合わせ、ＳＷ部５０２で伝送装置１００と伝送装置５００間のパスの切り換えを行うことでパスの無瞬断切換えを実現している。
【０００６】
図１１は従来の伝送路遅延制御を説明する伝送装置の機能構成図である。右回り回線が伝送装置を通過する（以降、ＴＨＲと記載する。）パスはＯ／Ｅ部１３０、ＤＭＵＸ部１４０、ＡＤＭ部１１０、ＭＵＸ部１５０、Ｅ／Ｏ部１６０を、左回り回線が伝送装置をＴＨＲするパスはＯ／Ｅ部１３１、ＤＭＵＸ部１４１、ＡＤＭ部１１０、ＭＵＸ部１５１、Ｅ／Ｏ部１６１を介する。
【０００７】
右回り回線が伝送装置に落ちる（以降、ＤＲＯＰと記載する。）パスはＯ／Ｅ部１３０で光電気変換し、ＤＭＵＸ部１４０でチャネル毎に分離し、ＡＤＭ部１１０でＤＲＯＰされ遅延調整部１２０に入力され、ＭＦ同期部１２１でマルチフレーム同期が執られる。同様に、左回り回線が伝送装置にＤＲＯＰするパスはＯ／Ｅ部１３１、ＤＭＵＸ部１４１を介しＡＤＭ部１１０にてＤＲＯＰされ遅延調整部１２０に入力され、ＭＦ同期部１２２でマルチフレーム同期が執られる。該ＭＦ同期部１２１，１２２で検出されたマルチフレーム位相により、遅延差検出部１２３で該マルチフレーム位相の差を検出する。図１０の場合では、右回り回線の伝送路遅延量はＲ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔ、左回り回線の伝送路遅延量はＬ６Ｔ＋Ｌ５Ｔとなる。該遅延差検出部１２３では伝送路遅延差（Ｒ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔ）−（Ｌ６Ｔ＋Ｌ５Ｔ）を検出することによって、伝送路遅延が小さい回線に対してメモリ制御部１２４で該伝送路遅延差に相当する遅延を付加することでマルチフレーム位相を合わせ、ＳＷ部１２５によりパスの切り換えを行うことでパスの無瞬断切換えを実現する。
【０００８】
なお、図１１のＡＤＭ部１１０にて伝送装置が受信するリング伝送路に収容されているパスがリング伝送路に送信され伝送装置を通過するパスをＴＨＲパスと記載し、伝送装置が受信するリング伝送路に収容されているパスが該伝送装置配下の回線に落ちるパスをＤＲＯＰパスと記載する。
上記の様に、無瞬断切換えを実現するために、伝送装置はＤＲＯＰパス毎に伝送路遅延差を吸収するためのメモリを備える必要があり、該メモリは１つのパスに対し最悪の場合を想定しリング１周回分の伝送路遅延を吸収するメモリ容量が必要となる。該最悪の場合は、ＤＲＯＰパスが伝送装置１００〜伝送装置６００間で張られており、Ｌ６Ｔが極めて小さい場合であり、この場合、伝送路遅延差＝Ｒ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔ＋Ｒ５Ｔ−Ｌ６Ｔ≒リング１周回の伝送時間、との関係になる。
【０００９】
【特許文献１】
特許第２７３５４３７号公報「無瞬断切替装置」
【００１０】
【発明が解決しようとする課題】
以上記載したように、リングネットワークの伝送容量が増大すると伝送路遅延調整機能を有する伝送装置が取り扱うパスの総容量も増大するため、無瞬断切換えを実現するためにますます大容量のメモリを備えることが必要となり、伝送装置のハード規模、消費電力の増加を誘発している。
【００１１】
本発明は、伝送路経路長の差異によって生じる冗長化された伝送路信号の位相差を吸収するために、伝送路遅延の少ない伝送路信号をリングネットワーク上を周回することで伝送路信号の遅延差を調整する伝送装置および伝送システムを提供することを目的とする。
【００１２】
【課題を解決するための手段】
第一の発明は、伝送路信号の冗長構成を有するリングネットワークに使用され無瞬断切換え機能を実現するために、伝送路信号の遅延を調整する機能を有する伝送装置において、
リングネットワークを１周回する伝送時間を測定する手段と、冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を予め割り当てたチャネルを使用して該リングネットワークを周回する手段と、該予め割り当てたチャネルを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段とを有することを特徴とする伝送装置である。
【００１３】
第一の発明によれば、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、予め割り当てたチャネルを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行うことになり、また、該周回する伝送路信号をリングネットワークシステムにおいて予め割り当てた周回するためのチャネルを使用することにより、伝送装置が備える伝送路遅延差を調整するメモリ容量が従来の二分の一になり、ハード規模を軽減できる伝送装置を提供することが可能となる。
【００１４】
第二の発明は、第一の発明に記載の伝送装置において、
前記冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を該リングネットワークの空きチャネルを使用して該リングネットワークを周回する手段と、該空きチャネルを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段とを有することを特徴とする伝送装置である。
【００１５】
第二の発明によれば、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、空きチャネルを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行うことになり、また、該周回する伝送路信号をリングネットワークシステムにおいて空きチャネルを使用することにより、伝送装置が備える伝送路遅延差を調整するメモリ容量が従来の二分の一になり、ハード規模を軽減できる伝送装置を提供することが可能となる。
【００１６】
第三の発明は、第一の発明もしくは第二の発明のいずれかに記載の伝送装置によりリングネットワークを構成することを特徴とする伝送システムである。
第三の発明によれば、伝送路信号の冗長構成を有するリングネットワークに使用され無瞬断切換え機能を実現するために、伝送路信号の遅延を調整する手段としてリングネットワークを周回する遅延を用いる伝送システムを提供することが可能となる。
【００１７】
【発明の実施の形態】
以降、図面を併用して本発明の詳細を説明する。
図１は、本発明の遅延制御を説明するシステム構成図であり、先ず本発明の概要について説明する。
伝送装置１が送信する信号Ａが右回りのパスと左回りのパスを通って伝送装置５にて受信され、遅延調整部５１にて右回りのパスからの伝送路信号と左回りのパスからの伝送路信号の伝送路遅延差を調整し、ＳＷ部５２にて右回りのパスからの伝送路信号と左回りのパスからの伝送路信号を切り換え、信号Ｂとなることを表している。
【００１８】
該信号Ａは、伝送装置１において右回りのパスと左回りのパスに分岐挿入され、右回りのパスでは伝送装置２，３，４をＴＨＲして伝送装置５に到達し、左周りのパスでは伝送装置６をＴＨＲして伝送装置５に到達するが、後記にて説明する条件式を満たす場合は、該到達した伝送路遅延が小さい左回りのパスの信号Ａを伝送装置４に向けてＴＨＲさせ、伝送装置３，２，１，６をＴＨＲし伝送装置５に再度到達する。
【００１９】
右回りのパスでの伝送装置１から伝送装置２への伝送路遅延はＲ１Ｔ、伝送装置２から伝送装置３への伝送路遅延はＲ２Ｔ、同様にＲ３Ｔ、Ｒ４Ｔ、Ｒ５Ｔ、そして伝送装置６から伝送装置１への伝送路遅延はＲ６Ｔとする。また、左回りのパスでの伝送装置１から伝送装置６への伝送路遅延はＬ６Ｔ、伝送装置６から伝送装置５への伝送路遅延はＬ５Ｔ、同様にＬ４Ｔ、Ｌ３Ｔ、Ｌ２Ｔ、そして伝送装置２から伝送装置１への伝送路遅延はＬ１Ｔとする。
【００２０】
伝送装置５で、右回りのパスをＴＨＲしてきた信号Ａの伝送路遅延をｄｌｙ１とすると、ｄｌｙ１＝（Ｒ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔ）となり、左回りのパスを通過してきた信号Ａの伝送路遅延をｄｌｙ２、更に１周回してきた信号Ａの伝送路遅延をｄｌｙ２１とすると、ｄｌｙ２＝（Ｌ６Ｔ＋Ｌ５Ｔ）、ｄｌｙ２１＝（ｄｌｙ２＋ｄｌｙ２＋ｄｌｙ１）となる。
【００２１】
ｄｌｙ１＞ｄｌｙ２とする時、遅延調整部５１は従来では左回りのパスの信号に対して（ｄｌｙ１−ｄｌｙ２）に相当するフレーム分の遅延を付加して位相を合わせるが、本発明では、右回りのパスの信号に対して（ｄｌｙ２１−ｄｌｙ１）に相当するフレーム分の遅延を付加することになる。
図２は遅延の相関関係を説明する図である。ＤＬＹ１は前記右回りのパスの伝送路遅延量ｄｌｙ１を、ＤＬＹ２は前記左回りのパスの伝送路遅延量ｄｌｙ２を、ＤＬＹ２１は前記左周りのパスを更に１周回した伝送路遅延量ｄｌｙ２１を、そしてＴｏｔａｌはリングネットワークを１周回する伝送時間ｔｏｔａｌを表している。
【００２２】
本発明の伝送路遅延調整機能を有する伝送装置では、ｔｏｔａｌと伝送路遅延差ｄｉｆｆ１が測定可能であり、ｔｏｔａｌ＝（ｄｌｙ１＋ｄｌｙ２）、ｄｉｆｆ１＝（ｄｌｙ１−ｄｌｙ２）であり、ｄｌｙ１＝１／２×（ｔｏｔａｌ＋ｄｉｆｆ１）、ｄｌｙ２＝１／２×（ｔｏｔａｌ−ｄｉｆｆ１）となる（▲３▼、▲４▼）。そして、更に１周回した場合の伝送路遅延差ｄｉｆｆ１１＝（ｄｌｙ２１−ｄｌｙ１）となり、ｄｌｙ２１＝（ｄｌｙ２＋ｄｌｙ１＋ｄｌｙ２）よりｄｉｆｆ１１＝２×ｄｌｙ２となる（▲５▼）。
【００２３】
本発明において、ｄｉｆｆ１＞ｄｉｆ１１が成り立つ場合には、ｄｌｙ２の伝送路信号を更に１周回するために図１の伝送装置５にて左回りの伝送路信号をＴＨＲさせる。該ｄｉｆｆ１＞ｄｉｆ１１が成り立つ場合は、ｄｌｙ１＞３×ｄｌｙ２となり（▲７▼）、ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つ場合である。つまり、伝送路遅延差ｄｉｆｆ１がリングネットワークを１周回する伝送時間ｔｏｔａｌの１／２以上の場合、遅延の少ない伝送路信号を伝送装置５においてＴＨＲし、リングネットワークを１周回してきたｄｌｙ２１の伝送路信号とｄｌｙ１の伝送路信号との間で位相調整した方が伝送路遅延調整量（メモリ容量）が小さくなる。
【００２４】
図３は第一の発明を説明する伝送装置機能構成図である。右回りｉｎ信号はＤＭＵＸ部２１でチャネルに分離され、ＡＤＭ部１０においてＡＤＭ制御部（図示せず）とＴＨＲ制御部１１の制御によってＡＤＭ処理部１２はチャネルごとにＤＲＯＰもしくはＴＨＲを実施する。また、ＡＤＭ制御部（図示せず）によって挿入（以降、ＡＤＤと記載する。）された信号と前記ＴＨＲされた信号はＭＵＸ部２２によって多重され右回りｏｕｔ信号となる。同様に、左回りｉｎ信号はＤＭＵＸ部２３によりチャネルに分離され、ＡＤＭ部１０においてＡＤＭ制御部（図示せず）とＴＨＲ制御部１１の制御によってＡＤＭ処理部１３はチャネルごとにＤＲＯＰもしくはＴＨＲを実施する。また、ＡＤＭ制御部（図示せず）によってＡＤＤされた信号と前記ＴＨＲされた信号はＭＵＸ部２４によって多重され左回りｏｕｔ信号となる。
【００２５】
次に、前記の伝送路遅延差の結果により伝送路遅延の小さい伝送路信号を更に１周回する手段について説明する。
ＡＤＭ制御部（図示せず）によってＤＲＯＰされる信号は右回りｉｎ信号のＣＨ１と左回りｉｎ信号のＣＨ１とし、ＤＲＯＰチャネル番号としてＣＨ１，ＣＨ２になるとする。
【００２６】
該ＤＲＯＰ信号ＣＨ１，ＣＨ２はＭＦ同期部３１，３２でマルチフレーム同期が執られ、遅延差検出部３３はそれぞれのマルチフレーム位相の差より知れる伝送路遅延差と、後記にて説明する周回時間フレーム数から前記で説明した条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌを満足するかを判定する。
前記条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌを満足しない場合は、伝送路遅延の少ない伝送路信号に対し前記ｄｉｆｆ１相当のフレーム数をメモリ制御部にて遅延させることで該マルチフレームを一致させて、ＳＷ部４０にてパスを切り換えることでパスの無瞬断切換えを実現する。
【００２７】
前記条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌを満足する場合は、ＴＨＲ制御部１１の制御によりＡＤＭ処理部１２もしくはＡＤＭ処理部１３は伝送路遅延の少ないチャネルに対しＴＨＲを実行する。その際、ＴＨＲする信号は予め割り当てたチャネルを使用する。そして、１周回した伝送路信号は予め割り当てたチャネルからＤＲＯＰされ、前記と同様にＭＦ同期部３１，３２でマルチフレーム同期が執られ、遅延差検出部３３でｄｉｆｆ１１を検出し該ｄｉｆｆ１１相当のフレーム数をメモリ制御部にて遅延させることで該マルチフレーム位相を一致させて、ＳＷ部４０にてパスを切り換えることでパスの無瞬断切換えを実現する。
【００２８】
図９はＰＯＨのマルチフレーム化構成を説明する図であり、上記で説明した伝送路信号の位相を認識するための手段としてフレームをマルチフレーム化してフレーム単位に伝送路信号の位相を認識する。図９では、フレームフォーマットにＳＯＮＥＴ（ｓｙｎｃｈｒｏｎｏｕｓ ｏｐｔｉｃａｌ ｎｅｔｗｏｒｋ）もしくはＳＤＨ（ｓｙｎｃｈｒｏｎｏｕｓ ｄｉｇｉｔａｌ ｈｉｅｒａｒｃｈｙ）を用い、２．４Ｇｂｉｔ／ｓ，１０Ｇｂｉｔ／ｓ等の帯域のＳＴＳ（ｓｙｎｃｈｒｏｎｏｕｓ ｔｒａｎｓｐｏｒｔ ｓｉｇｎａｌ）−ｍ信号フレーム中のＰＯＨ（ｐａｔｈ ｏｖｅｒｈｅａｄ）のＪ１バイト、Ｈ４バイト等をマルチフレーム化されたＳＴＳ−ｎ信号フレームを示している。
【００２９】
１フレームは１２５μｓｅｃであり、例えば６４マルチフレーム化することで１マルチフレームは８ｍｓｅｃとなる。一般に、１フレーム長の１２５μｓｅｃは伝送路長として２５Ｋｍに換算されるため、６４マルチフレーム化された信号は１，６００Ｋｍ相当となり、冗長構成の伝送路信号の位相関係を認識するため半分の８００Ｋｍの伝送路遅延を許容できることになる。つまり、６４マルチフレーム化されたＳＯＮＥＴもしくはＳＤＨフレーム信号を用いたリングネットワークシステムでは、リング伝送路長が最大８００Ｋｍまでは伝送路遅延の調整が可能となる。
【００３０】
なお、上記説明において、右回りの信号、左回りの信号をＡＤＭ部１０によってチャネル単位にＤＲＯＰ、ＴＨＲ、ＡＤＤを実現しているが、チャネル単位にチャネル位置を変換するクロスコネクト機能にてＤＲＯＰ、ＴＨＲ、ＡＤＤを実現することも可能である。
次に、前記の説明の中の本発明の伝送路遅延調整機能を有する伝送装置が測定するリングネットワークを１周回する伝送時間となる周回時間フレーム数について説明する。
【００３１】
図４は、周回時間フレーム数を説明するシステム構成図であり、図１で説明したシステム構成と同じである。伝送装置５は予め割り当てたチャネルを使用してリングネットワークを１周回する伝送時間を測定するために、右回りの伝送路にマルチフレーム化されたフレーム信号を送出し、１周回してきた該マルチフレーム化されたフレーム信号を受信し、遅延差検出部５３は送信したマルチフレーム位置と受信したマルチフレーム位置から周回時間を検出し、該周回時間に相当するフレーム数を周回時間フレーム数として出力する。なお、前記の検出された伝送路遅延差は、Ｒ５Ｔ＋Ｒ６Ｔ＋Ｒ１Ｔ＋Ｒ２Ｔ＋Ｒ３Ｔ＋Ｒ４Ｔとなる。
【００３２】
図５は、周回時間フレーム数の測定を説明するシーケンス図であり、前記の図４と同じシステム構成であるが、伝送装置３，４については伝送装置１，２，６と同じ動作となるため省略している。
前記の図４で説明したように、伝送装置５は伝送装置６に向けてマルチフレーム化されたフレーム信号を送出する。（ａ−１）
該マルチフレーム化されたフレーム信号を受信した伝送装置６は、該マルチフレーム化されたフレーム信号をＴＨＲ処理する。（ｂ−１）
同様に、伝送装置１，２は受信した該マルチフレーム化されたフレーム信号をＴＨＲ処理する。（ｃ−１，ｄ−１）
該マルチフレーム化されたフレーム信号を受信した伝送装置５は、送信したマルチフレーム位置と受信したマルチフレーム位置から周回時間を検出し、該周回時間に相当するフレーム数を周回時間フレーム数として出力する。それと共に、該周回時間フレーム数を該マルチフレーム化されたフレーム信号の予め割り当てたタイムスロットに格納し、該マルチフレーム化されたフレーム信号を伝送装置６に向けて送信する。（ａ−２）
該周回時間フレーム数が格納されマルチフレーム化されたフレーム信号を受信した伝送装置６は、該周回時間フレーム数をモニタし、該周回時間フレーム数が格納されマルチフレーム化されたフレーム信号をＴＨＲ処理する。（ｂ−２）
同様に、伝送装置１，２は、該周回時間フレーム数をモニタし、該周回時間フレーム数が格納されマルチフレーム化されたフレーム信号をＴＨＲ処理する。（ｃ−２，ｄ−２）
なお、該周回時間フレーム数の測定は、リングネットワークを構成する予め設定された一つの伝送装置が右回りもしくは左回りの伝送路に対して実施する。
【００３３】
図６は第二の発明を説明する伝送装置の機能構成図（１）である。右回りｉｎ信号はＤＭＵＸ部２１でチャネルに分離され、ＤＲＯＰされる運用チャネル（以降、運用ＣＨと記載する。）の信号はＭＦ同期部５１にてマルチフレームが執られ、また、左回りｉｎ信号はＤＭＵＸ部２３でチャネルに分離され、ＤＲＯＰされる運用ＣＨの信号はＭＦ同期部５２にてマルチフレームが執られ、遅延差検出部５６にて、それぞれのマルチフレーム位相から伝送路遅延差を検出しＭＦ同期部５３からの周回時間フレーム数との関係から前記にて説明した条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つか否かをＴＨＲ／ＤＲＯＰ判断部５７に通知する。
【００３４】
ここで、該ＭＦ同期部５３は予め割り当てられた周回ＣＨを使用して測定するところの、前記図４、図５で説明した周回時間フレーム数を測定するためのマルチフレーム位相を認識している。
該ＴＨＲ／ＤＲＯＰ判断部５７は、該条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立たない場合、ＤＲＯＰ選択部５９にＡＤＭ処理部６１，６２でＤＲＯＰした信号について遅延調整するためのＤＲＯＰ−Ｎ信号を通知する。該ＤＲＯＰ−Ｎ信号を受信したＤＲＯＰ選択部５９は、ＡＤＭ処理部６１，６２でＤＲＯＰした信号を選択し、該選択した信号を遅延調整部７０に出力する。
【００３５】
一方、該ＴＨＲ／ＤＲＯＰ判断部５７は、該条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つ場合、伝送路遅延の小さい方向に対し更に１周回させるための制御信号、つまり右回りの伝送路遅延が小さい場合はＴＨＲ−Ｒ、左回りの伝送路遅延が小さい場合はＴＨＲ−Ｌを制御情報付加部５８に通知すると共に、ＤＲＯＰ選択部５９に空きチャネル（以降、空きＣＨと記載する。）の信号について遅延調整するためのＤＲＯＰ−Ｃ信号を通知する。該ＤＲＯＰ−Ｃ信号を通知する際に、該ＴＨＲ／ＤＲＯＰ判断部５７は、空きＣＨの制御情報（後記の制御情報付加部５８にて説明する。）を監視する制御情報監視部５４，５５から、１周回した信号が到着したことを検出した情報を認識して該ＤＲＯＰ−Ｃ信号を該ＤＲＯＰ選択部５９に通知する。
【００３６】
該ＴＨＲ／ＤＲＯＰ判断部５７からのＴＨＲ−Ｒ、ＴＨＲ−Ｌを受信した制御情報付加部５８は、空きＣＨに受信した伝送路信号を１周回させるために、１周回要求情報（ＲＱ）、１周回要求装置番号（ＮＤ）、適用パス番号（ＴＳ）、使用チャネル帯域（ＣＢ）から構成される制御情報を該当する方向のＡＤＭ処理部６１，６２に通知する。
【００３７】
該制御情報を受信したＡＤＭ処理部６１，６２は、該制御情報をＡＤＤすると共に該適用パス番号（ＴＳ）より知れる伝送路信号をＴＨＲし、空きＣＨに送信する。
該ＤＲＯＰ選択部５９は、前記条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立たつ場合には空きＣＨを使用して１周回した信号を選択し、遅延調整部７０に出力する。
【００３８】
該遅延調整部７０のメモリ制御部７１は、ＭＦ同期部５１，５２及び制御情報監視部５４，５５からのマルチフレーム位相をもとに、該ＤＲＯＰ選択部５９からの伝送路信号の遅延の少ない伝送路信号に前記ｄｉｆｆ１１相当の遅延を付加することで位相を調整し、該マルチフレームを一致させる。
ＳＷ部７２は、該マルチフレーム位相が一致したパス信号を切り換えることでパスの無瞬断切換えを実現し、ＤＲＯＰｏｕｔ信号として出力する。
【００３９】
図７は第二の発明を説明する伝送装置の機能構成図（２）である。前記図６の説明では、リングネットワークにおいて伝送路信号をＤＲＯＰして伝送路遅延を調整する伝送装置について説明したが、図７では、図６で説明した伝送装置が空きＣＨを使用して１周回する伝送路信号をＴＨＲ処理する場合の伝送装置について説明する。よって、図７で示す伝送装置は図６で示した伝送装置と同じ機能構成であるが、図７には該空きＣＨを使用して１周回する伝送路信号をＴＨＲ処理する場合に必要な機能を記載し、説明する。
【００４０】
右回りｉｎ信号はＤＭＵＸ部２１でチャネルに分離し、運用ＣＨについてはＡＤＭ制御部（図示せず）の制御によりＡＤＭ処理部６１にてＴＨＲ処理を行い、ＭＵＸ部２２で多重処理し右回りｏｕｔ信号として出力する。左回りｉｎ信号も同様にＡＤＭ処理部６２、ＭＵＸ部２４を介して左回りｏｕｔ信号として出力する。
【００４１】
前記図６で説明した空きＣＨを使用して１周回する伝送路信号が、右回りの信号の場合、空きＣＨを使用して１周回する伝送路信号は該ＤＭＵＸ部２１でチャネルに分離され制御情報監視部５４にて監視される。
該制御情報監視部５４は、空きＣＨの伝送路信号のマルチフレーム同期を執り、前記の１周回要求情報（ＲＱ）、１周回要求装置番号（ＮＤ）、適用パス番号（ＴＳ）、使用チャネル帯域（ＣＢ）から構成される制御情報を監視し、該１周回要求情報（ＲＱ）があれば、該制御情報をＴＨＲ／ＤＲＯＰ判断部５７に通知する。左回りの信号の場合も同様に制御情報監視部５５にてマルチフレーム同期を執り該制御情報を監視し、該制御情報をＴＨＲ／ＤＲＯＰ判断部５７に通知する。
【００４２】
該ＴＨＲ／ＤＲＯＰ判断部５７は、該制御信号の１周回要求装置番号（ＮＤ）が自装置番号と異なることを確認することで適用パス番号（ＴＳ）、使用チャネル帯域（ＣＢ）から知れる１周回する信号を判断する。右回りの伝送路信号の空きＣＨに１周回する信号がある場合は、ＴＨＲ−Ｒ信号を介して該制御情報を制御情報付加部５８に通知する。同様に、左回りの伝送路信号の空きＣＨに１周回する信号がある場合は、ＴＨＲ−Ｌ信号を介して該制御情報を制御情報付加部５８に通知する。
【００４３】
該制御情報付加部５８は、該ＴＨＲ−Ｒ信号、ＴＨＲ−Ｌ信号を受信し、該当するＡＤＭ処理部６１，６２に対し、該制御情報より知れる空きＣＨをＴＨＲするべく制御する。
なお、本発明を適用するシステムがＷＤＭを用いたシステムである場合、第二の発明において使用する空きＣＨを、ＷＤＭシステムが使用する波長で空きの光波長に確保して使用することも可能である。
【００４４】
図８は第三の発明の遅延制御を説明するシステムシーケンス図であり、前記の図５と同じシステム構成であり、前記第一の発明もしくは第二の発明の伝送装置１，２，５，６によりシステムが構成されている。
前記図４、図５にて説明した周回時間フレーム数を、該伝送装置１，２，５，６は認識しているとする。
【００４５】
伝送装置１は伝送装置５へのマルチフレーム化された伝送路信号を、右回りの信号として伝送装置２へ送信する。（ｅ）
同時に、伝送装置１は伝送装置５へのマルチフレーム化された伝送路信号を、左回りの信号として伝送装置６に送出する。（ｇ）
伝送装置２，６は、前記の図７で説明したように空きＣＨを監視し制御情報により空きＣＨの使用の有無を判断する。ここでは、空きＣＨの使用は無いとする。よって、ＡＤＭ制御部（図示せず）により運用ＣＨの伝送路信号をＴＨＲし、それぞれ伝送装置５へ送出する。（ｆ）（ｈ）
伝送装置５は、前記伝送装置２からの右回りの伝送路信号と前記伝送装置６からの左回りの伝送路信号を受信し、該伝送路信号間の遅延差を検出する。前記の周回時間フレーム数と該伝送路信号間の遅延差に相当するフレーム数より、条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つかを判定する。この場合、該条件式ｄｉｆｆ１＞１／２×ｔｏｔａｌが成り立つとするので、伝送装置５は伝送路遅延の小さい左回りの伝送路信号をＴＨＲする。（ｉ）
前記のＴＨＲする伝送路信号は、第一の発明の場合には予め割り当てられたＣＨを使用する。第二の発明の場合には空きＣＨを使用すると共に前記ＴＨＲする伝送路信号に前記図６で説明した制御情報を付加する。
【００４６】
伝送装置２は該左回りの伝送路信号（ｉ）を受信する。第一の発明の場合にはＡＤＭ制御部（図示せず）により該受信した伝送路信号をＴＨＲする。第二の発明の場合には空きＣＨを監視し制御情報により該受信した伝送路信号をＴＨＲする。（ｊ）
同様に、伝送装置１，６は受信した伝送路信号をＴＨＲする。（ｋ）（ｌ）
伝送装置５は、第一の発明の場合は、右回りの伝送路信号と該予め割り当てられたＣＨの１周回した左回りの伝送路信号に対してマルチフレーム位相を合わせるべく伝送路遅延の少ない右回りの伝送路信号の伝送路遅延を調整しパスの切り換えを行い、ＤＲＯＰｏｕｔ信号として出力する。第二の発明の場合は、空きＣＨを監視し制御情報の１周回要求装置番号（ＮＤ）が自装置番号と一致することを確認し、右回りの伝送路信号と該空きＣＨの１周回した左回りの伝送路信号に対してマルチフレーム位相を合わせるべく伝送路遅延の少ない右回りの伝送路信号の伝送路遅延を調整し伝送路信号の切り換えを行い、ＤＲＯＰｏｕｔ信号として出力する。
【００４７】
（付記１）伝送路信号の冗長構成を有するリングネットワークに使用され無瞬断切換え機能を実現するために、伝送路信号の遅延を調整する機能を有する伝送装置において、リングネットワークを１周回する伝送時間を測定する手段と、冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を予め割り当てたチャネルを使用して該リングネットワークを周回する手段と、該予め割り当てたチャネルを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段とを有することを特徴とする伝送装置。
【００４８】
（付記２）付記１に記載の伝送装置において、前記冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を該リングネットワークの空きＣＨを使用して該リングネットワークを周回する手段と、該空きＣＨを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段とを有することを特徴とする伝送装置。
【００４９】
（付記３）付記１もしくは付記２のいずれかに記載の伝送装置によりリングネットワークを構成することを特徴とする伝送システム。
（付記４）付記２に記載の伝送装置において、前記リングネットワークの空きＣＨを伝送路信号が周回する伝送帯域として使用する場合に、該空きＣＨが周回する該伝送路信号を監視するため、１周回要求情報、１周回要求装置番号、適用パス番号、使用チャネル帯域から構成する制御情報が該周回する伝送路信号とともに該リングネットワークの空きＣＨを周回することを特徴とする伝送装置。
【００５０】
【発明の効果】
以上記載したように、無瞬断切換え機能を実現するために伝送路信号の遅延を調整する機能においては、遅延の小さい伝送路信号に対してメモリ等を用いて遅延を付加して伝送路信号の位相を調整していたが、本発明では、伝送路信号の冗長構成を有するリングネットワークに使用され、リングネットワークの伝送帯域に空きＣＨが存在することを前提とし、遅延の小さい伝送路信号を周回し伝送路遅延時間を調整することで、伝送路遅延を調整するメモリ容量を削減することを可能とする。
【００５１】
第一の発明によれば、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行うことになり、また、該周回する伝送路信号をリングネットワークシステムにおいて予め割り当てた周回するためのチャネルを使用することにより、伝送装置が備える伝送路遅延差を調整するメモリ容量が従来の二分の一になり、ハード規模を軽減できる伝送装置を提供することが可能となる。
【００５２】
第二の発明によれば、冗長構成の複数の伝送路信号の伝送遅延時間差がリングネットワークを１周回する伝送時間の二分の一より大きい場合に、周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行うことになり、また、該周回する伝送路信号をリングネットワークシステムにおいて空きＣＨを使用することにより、伝送装置が備える伝送路遅延差を調整するメモリ容量が従来の二分の一になり、ハード規模を軽減できる伝送装置を提供することが可能となる。
【００５３】
第三の発明によれば、伝送路の冗長構成を有するリングネットワークに使用され無瞬断切換え機能を実現するために、伝送路信号の遅延を調整する手段としてリングネットワークを周回する遅延を用いる伝送システムを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の遅延制御を説明するシステム構成図
【図２】遅延の相関関係を説明する図
【図３】第一の発明を説明する伝送装置の機能構成図
【図４】周回時間フレーム数の測定を説明するシステム構成図
【図５】周回時間フレーム数の測定を説明するシーケンス図
【図６】第二の発明を説明する伝送装置の機能構成図（１）
【図７】第二の発明を説明する伝送装置の機能構成図（２）
【図８】第三の発明を説明するシーケンス図
【図９】ＰＯＨのマルチフレーム化構成を説明する図
【図１０】従来の伝送路遅延制御を説明するシステム構成図
【図１１】従来の伝送路遅延制御を説明する伝送装置の機能構成図
【符号の説明】
１，２，３，４，５，６，１００，２００，３００，４００，５００，６００伝送装置
３０，５１，７０，１２０，５０１ 遅延調整部
４０，５２，７２，１２５，５０２ ＳＷ部
１０，５０，１１０ ＡＤＭ部
１１ ＴＨＲ制御部
１２，１３，６１，６２ ＡＤＭ処理部
２１，２３，１４０，１４１ ＤＭＵＸ部
２２，２４，１５０，１５１ ＭＵＸ部
３１，３２，５１，５２，５３，１２１，１２２ ＭＦ同期部
３３，５６，１２３ 遅延差検出部
３４，７１，１２４ メモリ制御部
５４，５５ 制御情報監視部
５７ ＴＨＲ／ＤＲＯＰ判断部
５８ 制御情報付加部
５９ ＤＲＯＰ選択部
１３０，１３１ Ｏ／Ｅ部
１６０，１６１ Ｅ／Ｏ部
Claims (3)
- 伝送路信号の冗長構成を有するリングネットワークに使用され無瞬断切換え機能を実現するために、伝送路信号の遅延を調整する機能を有する伝送装置において、
リングネットワークを１周回する伝送時間を測定する手段と、
冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を予め割り当てたチャネルを使用して該リングネットワークを周回する手段と、
該予め割り当てたチャネルを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段と、
を有することを特徴とする伝送装置。 - 請求項１に記載の伝送装置において、
前記冗長構成の複数の伝送路信号の伝送遅延時間差が該リングネットワークを１周回する伝送時間の二分の一より大きい場合に、該冗長構成の複数の伝送路信号で伝送遅延時間が小さい伝送路信号を該リングネットワークの空きチャネルを使用して該リングネットワークを周回する手段と、
該空きチャネルを使用してリングネットワークを周回した伝送路信号と該冗長構成の複数の伝送路信号で伝送遅延時間が大きい伝送路信号との無瞬断切換えを行う手段と、
を有することを特徴とする伝送装置。 - 請求項１もしくは請求項２のいずれかに記載の伝送装置によりリングネットワークを構成することを特徴とする伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003097448A JP4042607B2 (ja) | 2003-03-31 | 2003-03-31 | 伝送路遅延調整機能を有する伝送装置および伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003097448A JP4042607B2 (ja) | 2003-03-31 | 2003-03-31 | 伝送路遅延調整機能を有する伝送装置および伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004304671A true JP2004304671A (ja) | 2004-10-28 |
| JP4042607B2 JP4042607B2 (ja) | 2008-02-06 |
Family
ID=33409231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003097448A Expired - Fee Related JP4042607B2 (ja) | 2003-03-31 | 2003-03-31 | 伝送路遅延調整機能を有する伝送装置および伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4042607B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017152818A (ja) * | 2016-02-23 | 2017-08-31 | 日本電信電話株式会社 | 光集線ネットワークシステム、光伝送装置及び光伝送方法 |
-
2003
- 2003-03-31 JP JP2003097448A patent/JP4042607B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017152818A (ja) * | 2016-02-23 | 2017-08-31 | 日本電信電話株式会社 | 光集線ネットワークシステム、光伝送装置及び光伝送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4042607B2 (ja) | 2008-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4416268B2 (ja) | マルチプレクサ、デマルチプレクサおよびインターフェース装置 | |
| US6868093B1 (en) | Methods and apparatuses for providing synchronization in a communication network | |
| JP3102471B2 (ja) | 信号切替方法 | |
| JP4402650B2 (ja) | 光伝送システム、光送信器および光受信器 | |
| US6122249A (en) | Add-drop multiplexing apparatus | |
| US7145920B2 (en) | SDH transmission apparatus and frame timing re-clocking method for SDH transmission apparatus | |
| JP4410921B2 (ja) | 回線再配置方法およびそのための回路 | |
| US8068518B2 (en) | Method and device for virtual concatenation transmission | |
| JP3656140B2 (ja) | Ｓｄｈデータ伝送システムのリタイミング構造 | |
| JP4042607B2 (ja) | 伝送路遅延調整機能を有する伝送装置および伝送システム | |
| US6633537B1 (en) | Hitless path switching ring network, hitless path switching transmission system, node device for a hitless path switching ring network, and failure occurrence-time hitless path switching transmission method in a ring network | |
| US8355318B2 (en) | Node apparatus interconnecting ring network | |
| JP4236394B2 (ja) | 冗長切替装置 | |
| US7599460B2 (en) | Transmitting apparatus | |
| JP3976693B2 (ja) | 無瞬断切替システム | |
| RU2288543C2 (ru) | Способ и устройство для уменьшения фазовых скачков при переключении источников синхронизации | |
| JP4411111B2 (ja) | 無瞬断切替装置 | |
| US6600742B1 (en) | Add-drop multiplexer in an SDH transmission unit | |
| US20110103222A1 (en) | Signal transmission method and transmission device | |
| JP4181867B2 (ja) | 同期網確立方法及びその装置 | |
| JP3192111B2 (ja) | 無瞬断切替方式 | |
| KR101092530B1 (ko) | 광 버스트 스위칭 네트워크에서 버스트 데이터의 수신시점조절 장치 및 방법 | |
| JP2001237694A (ja) | ホールドオーバ機能付きｐｌｌ回路 | |
| JP2004015172A (ja) | 無瞬断切替方式および無瞬断切替方法 | |
| EP3876471B1 (en) | Transmission device and transmission system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
| A977 | Report on retrieval |
Effective date: 20071016 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20071105 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |