JP2004303767A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004303767A JP2004303767A JP2003091557A JP2003091557A JP2004303767A JP 2004303767 A JP2004303767 A JP 2004303767A JP 2003091557 A JP2003091557 A JP 2003091557A JP 2003091557 A JP2003091557 A JP 2003091557A JP 2004303767 A JP2004303767 A JP 2004303767A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- gate electrode
- semiconductor device
- channel
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】連続的な値として、位置ずれ値が測定できるだけでなく、周波数測定により容易かつ高精度の位置ずれ検出を行うことができる半導体装置を提供することを課題とする。
【解決手段】チャネル領域を挟んだソース（１１２）及びドレイン（１１３）を含む拡散領域（１１１）と、チャネル領域上にゲート絶縁膜を介して設けられるゲート電極（１０１）とを有する半導体装置が提供される。その半導体装置は、チャネル長に相当するゲート電極の長さであるゲート長は一定ではなく位置によって変化して前記ゲート長が前記拡散領域の境界付近で徐々に変化する、又はチャネル幅を決める拡散領域の幅は一定ではなく位置によって変化してチャネル幅を決める前記拡散領域の幅の境界線が前記ゲート電極の垂直方向から傾いた角度の直線又は曲線で設けられる。
【選択図】 図１
【解決手段】チャネル領域を挟んだソース（１１２）及びドレイン（１１３）を含む拡散領域（１１１）と、チャネル領域上にゲート絶縁膜を介して設けられるゲート電極（１０１）とを有する半導体装置が提供される。その半導体装置は、チャネル長に相当するゲート電極の長さであるゲート長は一定ではなく位置によって変化して前記ゲート長が前記拡散領域の境界付近で徐々に変化する、又はチャネル幅を決める拡散領域の幅は一定ではなく位置によって変化してチャネル幅を決める前記拡散領域の幅の境界線が前記ゲート電極の垂直方向から傾いた角度の直線又は曲線で設けられる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にゲート、ソース及びドレインを有する半導体装置に関する。
【０００２】
【従来の技術】
トランジスタの性能評価を行うためには、ゲート長などの各種パラメータを変化させたときの影響により、変動するトランジスタ特性を把握する必要がある。
しかし、ゲート長などの各種パラメータを変えても、ゲートなどの位置ずれの影響により、他のパラメータが変動し、結果として、純粋なパラメータの影響を把握することは難しいと考えられる。トランジスタ特性の解析を正確に行うためにも、位置ずれの影響を知ることは必要である。また、これまで位置ずれとの影響を受けなかったような項目に対して、微細化に伴い、今後、位置ずれの影響無しには評価できないものとなることが、十分に予想できる。
【０００３】
従来、特定形状の導体を複数配置し、それらが位置ずれにより、どこかの導体とショートしてしまうことを利用して、位置ずれの測定を行っていたが、位置ずれ精度は導体の配置に依存してしまい、飛び飛びの位置ずれ値でしか情報を得ることができない。
【０００４】
また、下記の特許文献１が公開されている。
【０００５】
【特許文献１】
特開２００１−２９１７５４号公報
【０００６】
【発明が解決しようとする課題】
本発明の目的は、連続的な値として、位置ずれ値が測定できるだけでなく、周波数測定により容易かつ高精度の位置ずれ検出を行うことができる半導体装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明によれば、チャネル領域を挟んだソース及びドレインを含む拡散領域と、チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有する半導体装置が提供される。その半導体装置は、チャネル長に相当するゲート電極の長さであるゲート長は一定ではなく位置によって変化して前記ゲート長が前記拡散領域の境界付近で徐々に変化する、又はチャネル幅を決める拡散領域の幅は一定ではなく位置によって変化してチャネル幅を決める前記拡散領域の幅の境界線が前記ゲート電極の垂直方向から傾いた角度の直線又は曲線で設けられる。
【０００８】
ゲート電極又は拡散領域に特定の形状を施すことによりゲート電極と拡散領域との相対的位置ずれをトランジスタの動作速度として検出することができる。すなわち、トランジスタの動作速度を測定することにより、ゲート電極と拡散領域との相対的位置ずれを検出することができる。また、そのトランジスタを用いたインバータを奇数個接続してリング発振器を構成すれば、位置ずれの変化を発振周波数の変化として検出することができる。これにより、リング発振器の周波数測定という簡単な方法で、高精度の位置ずれ測定を行うことができる。
【０００９】
【発明の実施の形態】
図１（Ａ）は、本発明の実施形態によるトランジスタを含む半導体装置の表面図である。拡散領域１１１は、チャネル領域を挟んだソース領域１１２及びドレイン領域１１３を含む。ゲート電極１０１は、ポリシリコンにより構成され、チャネル領域上にゲート絶縁膜を介して設けられるゲート電極部１０２を有する。
通常のトランジスタでは、ゲート電極１０１は、ゲート電極部１０２のみからなる。本実施形態では、ゲート電極１０１は、さらに、位置ずれ検出を行うためのゲート電極部１０３を有する。これにより、拡散領域１１１とゲート電極１０１との相対的位置ずれを検出することができる。すなわち、拡散領域１１１及びゲート電極１０１は、実際には、設計通りの位置に形成されずに、ずれた位置に形成されることがある。本実施形態による半導体装置は、そのような位置ずれを検出することができる。図１（Ａ）は設計上の半導体装置を示し、図１（Ｂ）は実際に製造される半導体装置を示す。
【００１０】
図１（Ｂ）に示すように、実際に製造すると、ゲート電極１０１には丸まり部１２１が生じる。すなわち、図１（Ａ）のゲート電極部１０２及び１０３が直角に交わる部分に、図１（Ｂ）の丸まり部１２１が生じる。この丸まり部１２１は、長さが長いと曲線になり、長さが短くなるほど直線に近づく。
【００１１】
図１（Ｃ）は、図１（Ｂ）の半導体装置が位置ずれした例を示す半導体装置の表面図である。実線で示す拡散領域１１１は設計上の拡散領域の位置を示し、破線で示す拡散領域１３１は実際の製造により位置ずれした拡散領域の位置を示す。拡散領域１３１は、拡散領域１１１に対して例えば上方向に相対的にずれる。
実際には、まず拡散領域１３１を形成し、その後にゲート電極１０１を形成するので、ゲート電極１０１が拡散領域１３１に対してずれることになる。以下、説明の簡単のため、拡散領域１３１がゲート電極１０１に対して相対的にずれるものとして説明する。
【００１２】
ゲート長Ｌは、チャネル長に相当するゲート電極１０１の長さであり、一定ではなく位置によって変化する。具体的には、ゲート長Ｌは、拡散領域１１１の下部の境界付近で徐々に変化する。
【００１３】
拡散領域１３１の場合は、拡散領域１３１とゲート電極１０１の重なる部分がチャネルになる。したがって、チャネル長に相当するゲート長Ｌは、全拡散領域１３１において一定である。
【００１４】
それに対して、拡散領域１１１の場合は、拡散領域１１１とゲート電極１０１の重なる部分がチャネルになり、チャネル長に相当するゲート長Ｌは下部において徐々に長くなる。ゲート長Ｌが長くなると、ソース−ドレイン間に流れるドレイン電流が小さくなる。その結果、トランジスタの動作速度が遅くなる。
【００１５】
以上のように、拡散領域１１１及び１３１を比較すると、拡散領域１３１の場合には、ドレイン電流が大きくなり、トランジスタ動作速度が速くなる。それに対し、拡散領域１１１の場合には、ドレイン電流が小さくなり、トランジスタ動作速度が遅くなる。このように、拡散領域１１１，１３１の位置ずれに応じて、トランジスタの動作速度が変わる。トランジスタの動作速度を測定することにより、拡散領域１１１，１３１の位置ずれを検出することができる。
【００１６】
図２（Ａ）は、本発明の他の実施形態によるトランジスタを含む半導体装置の表面図である。拡散領域２１１は、チャネル領域を挟んだソース領域２１２及びドレイン領域２１３を含む。ゲート電極２０１は、ポリシリコンにより構成され、チャネル領域上にゲート絶縁膜を介して設けられる。本実施形態では、拡散領域２１１は、さらに、位置ずれ検出を行うための凸形状の拡散領域部２１４を有する。通常のトランジスタでは、拡散領域部２１４がない。拡散領域部２１４は、ソース領域２１２の一部である。拡散領域部２１４を設けることにより、拡散領域２１１とゲート電極２０１との相対的位置ずれを検出することができる。図２（Ａ）は設計上の半導体装置を示し、図２（Ｂ）は実際に製造される半導体装置を示す。
【００１７】
図２（Ｂ）に示すように、実際に製造すると、拡散領域２１１には丸まり部２２１が生じる。すなわち、図２（Ａ）の拡散領域部２１４による直角部分に、図２（Ｂ）の丸まり部２２１が生じる。この丸まり部２２１は、長さが長いと曲線になり、長さが短くなるほど直線に近づく。
【００１８】
図２（Ｃ）は、図２（Ｂ）の半導体装置が位置ずれした例を示す半導体装置の表面図である。実線で示す拡散領域２１１は設計上の拡散領域の位置を示し、破線で示す拡散領域２３１は実際の製造により位置ずれした拡散領域の位置を示す。拡散領域２３１は、拡散領域２１１に対して例えば右方向に相対的にずれる。
実際には、まず拡散領域２３１を形成し、その後にゲート電極２０１を形成するので、ゲート電極２０１が拡散領域２３１に対してずれることになる。以下、説明の簡単のため、拡散領域２３１がゲート電極２０１に対して相対的にずれるものとして説明する。
【００１９】
拡散領域２１１，２３１とゲート電極２０１とが重なる部分がチャネルになる。チャネル幅Ｗは、上記の重なり領域における拡散領域２１１，２３１の幅である。チャネル幅Ｗを決める拡散領域の幅は、一定ではなく位置によって変化する。具体的には、チャネル幅を決める拡散領域の幅の境界線は、丸まり部２２１において、ゲート電極２０１の垂直方向（図の水平方向）から傾いた角度の直線又は曲線で設けられる。ソース領域２１２のチャネル幅とドレイン領域２１３のチャネル幅とは異なる。
【００２０】
拡散領域２１１及び２３１を比較すると、拡散領域２１１の場合は、ソース領域２１２周辺のチャネル幅が比較的狭い。チャネル幅が狭いと、ソース−ドレイン間に流れるドレイン電流が小さくなる。その結果、トランジスタの動作速度が遅くなる。
【００２１】
それに対し、拡散領域２３１の場合は、ソース領域２１２周辺のチャネル幅が比較的広い。チャネル幅が広いと、ソース−ドレイン間に流れるドレイン電流が大きくなる。その結果、トランジスタの動作速度が速くなる。
【００２２】
以上のように、拡散領域２３１の場合には、ドレイン電流が大きくなり、トランジスタ動作速度が速くなる。それに対し、拡散領域２１１の場合には、ドレイン電流が小さくなり、トランジスタ動作速度が遅くなる。このように、拡散領域２１１，２３１の位置ずれに応じて、トランジスタの動作速度が変わる。トランジスタの動作速度を測定することにより、拡散領域２１１，２３１の位置ずれを検出することができる。
【００２３】
図３は、リング発振器の構成例を示す。リング発振器は、奇数個のインバータ３０１をリング接続することにより構成される。すなわち、奇数個のインバータ３０１がリング状に直列接続される。出力信号３０２は、リング発振器内の所定のインバータ３０１の出力である。波形３０３は、出力信号３０２の波形である。インバータ３０１は、図１（Ｃ）のトランジスタ又は図２（Ｃ）のトランジスタを用いて構成される。インバータ３０１の動作速度は、トランジスタの動作速度により決まる。インバータ３０１の動作速度に応じて、波形３０３の周波数が変化する。すなわち、トランジスタの動作速度に応じて、波形３０３の周波数が変化する。
【００２４】
具体的には、図１（Ｃ）の拡散領域１３１のときには動作速度が速くて波形３０３の周波数が高くなり、図１（Ｃ）の拡散領域１１１のときには動作速度が遅くて波形３０３の周波数が低くなる。また、図２（Ｃ）の拡散領域２１１のときには動作速度が遅くて波形３０３の周波数が低くなり、図２（Ｃ）の拡散領域２３１のときには動作速度が速くて波形３０３の周波数が高くなる。波形３０３の周波数を測定することにより、拡散領域とゲート電極との相対的位置ずれを検出することができる。
【００２５】
図４は、図３のリング発振器内のインバータ３０１の基本的構成例を示す半導体装置の表面図である。図５（Ａ）は、インバータ３０１の回路図である。以下、ＭＯＳ電界効果トランジスタ（ＦＥＴ）を、単にトランジスタという。ｐチャネルトランジスタ５０２は、ゲートが入力端子５０１に接続され、ソースが電源電位に接続され、ドレインが出力端子５０４に接続される。ｎチャネルトランジスタ５０３は、ゲートが入力端子５０１に接続され、ソースが基準（グランド）電位に接続され、ドレインが出力端子５０４に接続される。
【００２６】
図４において、拡散領域４０１は、ソース領域（ｐチャネルトランジスタ５０２のソース）４１１及びドレイン領域（ｐチャネルトランジスタ５０２のドレイン）４１２を有する。拡散領域４０２は、ソース領域（ｎチャネルトランジスタ５０３のソース）４２１及びドレイン領域（ｎチャネルトランジスタ５０３のドレイン）４２２を有する。メタル配線４１４は、ソース領域４１１と電源電位ＶＤＤとを接続する。メタル配線４１６は、ソース領域４２１と基準電位ＶＳＳとを接続する。メタル配線４１５は、ドレイン領域４１２及び４２２を接続する。
ゲート電極４１３は、ポリシリコンにより形成され、トランジスタ５０２及び５０３のゲートを接続した構成を有する。
【００２７】
図５（Ｂ）は、図４のＩ−Ｉ線に沿った半導体装置の断面図である。チャネル領域５１４を挟んでソース領域４１１及びドレイン領域４１２が形成される。ゲート電極４１３は、チャネル領域５１４上にゲート絶縁膜５１３を介して形成される。メタル配線４１４は、ビア５１１を介してソース領域４１１に接続される。メタル配線４１５は、ビア５１２を介してドレイン領域４１２に接続される。
【００２８】
図３のリング発振器は、半導体装置上に少なくとも４つ形成される。第１のリング発振器は図６（Ａ）のインバータが奇数個接続され、第２のリング発振器は図６（Ｂ）のインバータが奇数個接続され、第３のリング発振器は図６（Ｃ）のインバータが奇数個接続され、第４のリング発振器は図６（Ｄ）のインバータが奇数個接続される。図６（Ａ）〜（Ｄ）は、図１（Ａ）と同様に設計上の半導体装置を示す。
【００２９】
図６（Ａ）は、第１のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図１（Ａ）と同様に、位置ずれ検出用のゲート電極（ポリシリコン）６０１及び６０２を付加したものである。
【００３０】
図６（Ｂ）は、第２のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図１（Ａ）と同様に、位置ずれ検出用のゲート電極（ポリシリコン）６２１及び６２２を付加したものである。
【００３１】
図６（Ｃ）は、第３のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図１（Ａ）と同様に、位置ずれ検出用のゲート電極（ポリシリコン）６３１及び６３２を付加したものである。
【００３２】
図６（Ｄ）は、第４のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図１（Ａ）と同様に、位置ずれ検出用のゲート電極（ポリシリコン）６４１及び６４２を付加したものである。
【００３３】
図６（Ａ）及び（Ｃ）のインバータは、位置ずれ検出用ゲート電極をトランジスタの上（正のｙ軸方向）に形成する。図６（Ｂ）及び（Ｄ）のインバータは、位置ずれ検出用ゲート電極をトランジスタの下（負のｙ軸方向）に形成する。これらのインバータは、ゲート長の変化する方向が異なることになる。例えば、設計上の拡散領域４０１及び４０２が、製造上、拡散領域６１１及び６１２のように上にずれると、図６（Ａ）及び（Ｃ）ではゲート長が長くなり、ドレイン電流が小さくなり、インバータの動作速度が遅くなる。これに対し、図６（Ｂ）及び（Ｄ）ではゲート長が短くなり、ドレイン電流が大きくなり、インバータの動作速度が速くなる。これらのリング発振器の発振周波数を測定することにより、ゲート電極と拡散領域との相対的位置ずれ方向を知ることができる。
【００３４】
図６（Ａ）及び（Ｂ）のインバータでは、位置ずれ検出用ゲート電極６０１，６０２，６２１，６２２と設計拡散領域４０１，４０２との間隔がＤ２である。
図６（Ｃ）及び（Ｄ）のインバータでは、位置ずれ検出用ゲート電極６３１，６３２，６４１，６４２と設計拡散領域４０１，４０２との間隔がＤ１である。間隔Ｄ１は、間隔Ｄ２よりも狭い。これらのインバータは、ゲート長が変化する相対的位置（間隔）が異なる。これらのリング発振器の発振周波数を測定することにより、ゲート電極と拡散領域との相対的位置ずれ量を知ることができる。
【００３５】
図６（Ａ）〜（Ｄ）の４つのインバータは、ゲート長の変化する相対的位置及び方向の組み合わせが異なる。第１〜第４のリング発振器の発振周波数を測定することにより、ずれ方向及びずれ量を検出することができる。
【００３６】
設計拡散領域４０１及び４０２に対して、製造上、拡散領域６１１及び６１２のように上に位置ずれしたとする。この場合、図６（Ａ）では、位置ずれ検出用ゲート電極６０１，６０２と拡散領域６１１，６１２との間隔はｄ２になる。図６（Ｂ）では、位置ずれ検出用ゲート電極６２１，６２２と拡散領域６１１，６１２との間隔はｄ４になる。図６（Ｃ）では、位置ずれ検出用ゲート電極６３１，６３２と拡散領域６１１，６１２との間隔はｄ１になる。図６（Ｄ）では、位置ずれ検出用ゲート電極６４１，６４２と拡散領域６１１，６１２との間隔はｄ３になる。間隔ｄは、ｄ１＜ｄ２＜ｄ３＜ｄ４の関係がある。この間隔ｄが狭いほど、ゲート長Ｌが長くなり、発振周波数が低くなる。
【００３７】
図８は、設計間隔Ｄと遅延時間ｔｐｄの関係を示すグラフである。横軸は、設計間隔Ｄであり、位置ずれ検出用ゲート電極６０１，６０２と設計拡散領域４０１，４０２との間隔を示す。縦軸は、リング発振器の遅延時間ｔｐｄを示し、リング発振器の出力波形の周期に相当する。遅延時間ｔｐｄが大きいほど、発振周波数が低くなる。
【００３８】
遅延時間ｔｐｄ１は、図６（Ｃ）に対応し、設計間隔がＤ１であり、実間隔がｄ１のときの遅延時間である。遅延時間ｔｐｄ２は、図６（Ａ）に対応し、設計間隔がＤ２であり、実間隔がｄ２のときの遅延時間である。遅延時間ｔｐｄ３は、図６（Ｄ）に対応し、設計間隔がＤ１であり、実間隔がｄ３のときの遅延時間である。遅延時間ｔｐｄ４は、図６（Ｂ）に対応し、設計間隔がＤ２であり、実間隔がｄ４のときの遅延時間である。遅延時間ｔｐｄ１〜ｔｐｄ４は、実間隔ｄ１〜ｄ４に対応する遅延時間である。実間隔ｄが狭いほど、遅延時間ｔｐｄが大きくなる。遅延時間ｔｐｄは、ｔｐｄ１＞ｔｐｄ２＞ｔｐｄ３＞ｔｐｄ４の関係を有する。
【００３９】
間隔Ｄが十分に大きく、位置ずれの影響がないときには、図６（Ａ）〜（Ｄ）に対応する第１〜第４のすべてのリング発振器の遅延時間ｔｐｄがｔｐｄ０になる。このときの間隔をＤ０とする。間隔Ｄが狭くなるにつれ、図６（Ａ）〜（Ｄ）の種類の違いが遅延時間ｔｐｄに現れてくる。位置ずれが起きない場合、インバータのゲート電極の丸まり部の影響のみが現れ、実線８０３のように、一本線上に収束する。
【００４０】
しかし、位置ずれが起こった場合、第１〜第４のリング発振器の遅延時間ｔｐｄは２本の実線８０１及び８０２の軌跡のようになる。間隔Ｄ０の遅延時間ｔｐｄ０と比較して、遅延時間ｔｐｄ１〜ｔｐｄ４は、ゲート電極の丸まり部と位置ずれの影響を受けている。そのずれ量ｑは、Ｄ０＞ｑ＞Ｄ２となると推測できる。
【００４１】
これに対し、図９に示すように、２本の実線９０１及び９０２に示すように、遅延時間ｔｐｄ２＝ｔｐｄ４＝ｔｐｄ０の場合、実線９０１及び９０２は、間隔Ｄ２で交わる。間隔Ｄ１において、遅延時間ｔｐｄ１は、遅延時間ｔｐｄ３より大きくなるとする。そのときのずれ量ｑは、Ｄ２＞ｑ＞Ｄ１となると推測できる。
【００４２】
次に、位置ずれ方向の検出方法を説明する。図８において、遅延時間ｔｐｄ２及び遅延時間ｔｐｄ４の間隔８０４は、位置ずれ量が小さくなるほど狭くなる。
位置ずれ量が０であれば、遅延時間ｔｐｄ２及び遅延時間ｔｐｄ４は実線８０３上で同じになる。遅延時間ｔｐｄ２が遅延時間ｔｐｄ４よりも大きく、遅延時間ｔｐｄ１が遅延時間ｔｐｄ３よりも大きいときには、図６（Ａ）〜（Ｄ）に示すように、拡散領域がゲート電極に対して上方向（正のｙ軸方向）にずれたことを意味する。逆に、遅延時間ｔｐｄ４が遅延時間ｔｐｄ２よりも大きく、遅延時間ｔｐｄ３が遅延時間ｔｐｄ１よりも大きいときには、拡散領域がゲート電極に対して下方向（負のｙ軸方向）にずれたことを意味する。また、遅延時間ｔｐｄ２及びｔｐｄ４が同じであり、遅延時間ｔｐｄ１及びｔｐｄ３が同じであるときには、位置ずれがないことを意味する。
【００４３】
図６（Ａ）〜（Ｄ）のインバータは、ｙ軸方向の位置ずれを検出することができる。図６（Ａ）〜（Ｄ）のインバータを９０度回転させて配置すれば、上記と同様に、ｘ軸方向の位置ずれを検出することができる。また、間隔Ｄのポイント数が多ければ多いほど、すなわち多種類の間隔Ｄのリング発振器を設けるほど、細かくずれ量ｑを検出することができる。
【００４４】
図６（Ａ）〜（Ｄ）は図１（Ａ）〜（Ｃ）に対応するリング発振器内のインバータを示すものとして説明した。次に、図２（Ａ）〜（Ｃ）に対応するリング発振器内のインバータを、図７（Ａ）〜（Ｄ）に示す。上記と同様に、図３のリング発振器は、半導体装置上に少なくとも４つ形成される。第１のリング発振器は図７（Ａ）のインバータが奇数個接続され、第２のリング発振器は図７（Ｂ）のインバータが奇数個接続され、第３のリング発振器は図７（Ｃ）のインバータが奇数個接続され、第４のリング発振器は図７（Ｄ）のインバータが奇数個接続される。図７（Ａ）〜（Ｄ）は、図２（Ａ）と同様に設計上の半導体装置を示す。
【００４５】
図７（Ａ）は、第１のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図２（Ａ）と同様に、位置ずれ検出用の拡散領域（ソース領域）７０１及び７０２を付加したものである。
【００４６】
図７（Ｂ）は、第２のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図２（Ａ）と同様に、位置ずれ検出用の拡散領域（ソース領域）７２１及び７２２を付加したものである。ただし、図７（Ｂ）は、図７（Ａ）に対して左右反転しているインバータである。
【００４７】
図７（Ｃ）は、第３のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図２（Ａ）と同様に、位置ずれ検出用の拡散領域（ソース領域）７３１及び７３２を付加したものである。
【００４８】
図７（Ｄ）は、第４のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図２（Ａ）と同様に、位置ずれ検出用の拡散領域（ソース領域）７４１及び７４２を付加したものである。ただし、図７（Ｄ）は、図７（Ｃ）に対して左右反転しているインバータである。
【００４９】
図７（Ａ）及び（Ｃ）のインバータは、位置ずれ検出用拡散領域をトランジスタの左部（負のｘ軸方向）に形成する。図７（Ｂ）及び（Ｄ）のインバータは、位置ずれ検出用拡散領域をトランジスタの右部（正のｘ軸方向）に形成する。これらのインバータは、チャネル幅（拡散領域幅）の変化する方向が異なることになる。例えば、設計上の拡散領域４０１及び４０２が、製造上、拡散領域７１１及び７１２のように右にずれると、図７（Ａ）及び（Ｃ）ではチャネル幅が広くなり、ドレイン電流が大きくなり、インバータの動作速度が速くなる。これに対し、図７（Ｂ）及び（Ｄ）ではチャネル幅が狭くなり、ドレイン電流が小さくなり、インバータの動作速度が遅くなる。これらのリング発振器の発振周波数を測定することにより、ゲート電極と拡散領域との相対的位置ずれ方向を知ることができる。すなわち、ｘ軸の正負ずれ方向を検出することができる。
【００５０】
図７（Ａ）及び（Ｂ）のインバータでは、拡散領域４０１，４０２内の位置ずれ検出用拡散領域７０１，７０２，７２１，７２２とゲート電極４１３との間隔がＤ１である。図７（Ｃ）及び（Ｄ）のインバータでは、拡散領域４０１，４０２内の位置ずれ検出用拡散領域７３１，７３２，７４１，７４２とゲート電極４１３との間隔がＤ２である。間隔Ｄ１は、間隔Ｄ２よりも広い。これらのインバータは、チャネル幅（拡散領域幅）の変化する相対的位置（間隔）が異なる。これらのリング発振器の発振周波数を測定することにより、ゲート電極と拡散領域との相対的位置ずれ量を知ることができる。
【００５１】
図７（Ａ）〜（Ｄ）のインバータは、チャネル幅（拡散領域幅）の変化する相対的位置及び方向の組み合わせが異なる。第１〜第４のリング発振器の発振周波数を測定することにより、ずれ方向及びずれ量を検出することができる。
【００５２】
設計拡散領域４０１及び４０２に対して、製造上、拡散領域７１１及び７１２のように右に位置ずれしたとする。この場合、図７（Ａ）では、位置ずれ検出用拡散領域７０１，７０２とゲート電極４１３との間隔はｄ３になる。図７（Ｂ）では、位置ずれ検出用拡散領域７２１，７２２とゲート電極４１３との間隔はｄ１になる。図７（Ｃ）では、位置ずれ検出用拡散領域７３１，７３２とゲート電極４１３との間隔はｄ４になる。図７（Ｄ）では、位置ずれ検出用拡散領域７４１，７４２とゲート電極４１３との間隔はｄ２になる。間隔ｄは、ｄ１＞ｄ２＞ｄ３＞ｄ４の関係がある。この間隔ｄが狭いほど、チャネル幅Ｗが広くなり、発振周波数が高くなる。
【００５３】
この場合も、図８のグラフの説明と同様にして、拡散領域とゲート電極との相対的位置ずれを検出することができる。具体的には、ずれ方向及びずれ量を検出することができる。遅延時間ｔｐｄ１〜ｔｐｄ４は、間隔ｄ１〜ｄ４に対応する遅延時間である。ただし、間隔ｄが狭いほど、遅延時間ｔｐｄが小さくなる点が上記の説明と異なる。遅延時間ｔｐｄ１は、図７（Ｂ）に対応し、設計間隔がＤ１であり、間隔がｄ１のときの遅延時間である。遅延時間ｔｐｄ２は、図７（Ｄ）に対応し、設計間隔がＤ２であり、間隔がｄ２のときの遅延時間である。遅延時間ｔｐｄ３は、図７（Ａ）に対応し、設計間隔がＤ１であり、実間隔がｄ３のときの遅延時間である。遅延時間ｔｐｄ４は、図７（Ｃ）に対応し、設計間隔がＤ２であり、間隔がｄ４のときの遅延時間である。遅延時間ｔｐｄは、ｔｐｄ１＞ｔｐｄ２＞ｔｐｄ３＞ｔｐｄ４の関係を有する。
【００５４】
また、図７（Ａ）〜（Ｄ）のように、インバータを縦に配置すれば、ｘ軸方向の位置ずれを検出することができる。これに対し、図７（Ａ）〜（Ｄ）のインバータを９０度回転させ、インバータを横に配置すれば、ｙ軸方向の位置ずれを検出することができる。また、間隔Ｄのポイント数が多ければ多いほど、すなわち多種類の間隔Ｄのリング発振器を設けるほど、細かくずれ量ｑを検出することができる。
【００５５】
以上のように、本実施形態によれば、チャネル領域を挟んだソース及びドレインを含む拡散領域と、チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有する半導体装置が提供される。図１（Ａ）〜（Ｃ）は、チャネル長に相当するゲート電極の長さであるゲート長が一定ではなく位置によって変化する半導体装置である。図２（Ａ）〜（Ｃ）は、チャネル幅を決める拡散領域の幅が一定ではなく位置によって変化する半導体装置である。
【００５６】
拡散領域とゲート電極を有するＬＳＩ等の半導体装置において、拡散領域に対するゲート電極の相対的位置ずれを検出できるプロセス評価方法を提供することができる。ゲート電極又は拡散領域に特定の形状を施したトランジスタでリング発振器を構成し、位置ずれの変化を発振周波数の変化として検出することができる。これにより、リング発振器の周波数測定という簡単な方法で、高精度の位置ずれ測定を行うことができる。また、丸まり部の位置を変化させることで、位置ずれの感度調整を行うことができる。
【００５７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５８】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００５９】
（付記１）チャネル領域を挟んだソース及びドレインを含む拡散領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有し、チャネル長に相当する前記ゲート電極の長さであるゲート長が一定ではなく位置によって変化し、前記ゲート長が前記拡散領域の境界付近で徐々に変化する半導体装置。
（付記２）前記ゲート電極は、ポリシリコンにより形成される付記１記載の半導体装置。
（付記３）前記拡散領域は、ｐチャネルＭＯＳ電界効果トランジスタのための拡散領域及びｎチャネルＭＯＳ電界効果トランジスタのための拡散領域を含み、前記ゲート電極は、ｐチャネルＭＯＳ電界効果トランジスタのためのゲート電極及びｎチャネルＭＯＳ電界効果トランジスタのためのゲート電極を含む付記１記載の半導体装置。
（付記４）前記ｐチャネルＭＯＳ電界効果トランジスタ及び前記ｎチャネルＭＯＳ電界効果トランジスタは、インバータを構成する付記３記載の半導体装置。
（付記５）前記インバータは、奇数個のインバータがリング接続されてリング発振器を構成する付記４記載の半導体装置。
（付記６）前記リング発振器は、少なくとも２つのリング発振器が設けられ、該２つのリング発振器を構成するインバータは前記ゲート長の変化する相対的位置が異なる付記５記載の半導体装置。
（付記７）前記リング発振器は、少なくとも２つのリング発振器が設けられ、該２つのリング発振器を構成するインバータは前記ゲート長の変化する方向が異なる付記５記載の半導体装置。
（付記８）前記リング発振器は、少なくとも４つのリング発振器が設けられ、該４つのリング発振器を構成するインバータは前記ゲート長の変化する相対的位置及び方向の組み合わせが異なる付記５記載の半導体装置。
（付記９）チャネル領域を挟んだソース及びドレインを含む拡散領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有し、チャネル幅を決める前記拡散領域の幅が一定ではなく位置によって変化し、チャネル幅を決める前記拡散領域の幅の境界線が前記ゲート電極の垂直方向から傾いた角度の直線又は曲線で設けられる半導体装置。
（付記１０）前記ソースのチャネル幅と前記ドレインのチャネル幅とが異なる付記９記載の半導体装置。
（付記１１）前記ゲート電極は、ポリシリコンにより形成される付記９記載の半導体装置。
（付記１２）前記拡散領域は、ｐチャネルＭＯＳ電界効果トランジスタのための拡散領域及びｎチャネルＭＯＳ電界効果トランジスタのための拡散領域を含み、
前記ゲート電極は、ｐチャネルＭＯＳ電界効果トランジスタのためのゲート電極及びｎチャネルＭＯＳ電界効果トランジスタのためのゲート電極を含む付記９記載の半導体装置。
（付記１３）前記ｐチャネルＭＯＳ電界効果トランジスタ及び前記ｎチャネルＭＯＳ電界効果トランジスタは、インバータを構成する付記１２記載の半導体装置。
（付記１４）前記インバータは、奇数個のインバータがリング接続されてリング発振器を構成する付記１３記載の半導体装置。
（付記１５）前記リング発振器は、少なくとも２つのリング発振器が設けられ、該２つのリング発振器を構成するインバータは前記拡散領域幅の変化する相対的位置が異なる付記１４記載の半導体装置。
（付記１６）前記リング発振器は、少なくとも２つのリング発振器が設けられ、該２つのリング発振器を構成するインバータは前記拡散領域幅の変化する方向が異なる付記１４記載の半導体装置。
（付記１７）前記リング発振器は、少なくとも４つのリング発振器が設けられ、該４つのリング発振器を構成するインバータは前記拡散領域幅の変化する相対的位置及び方向の組み合わせが異なる付記１４記載の半導体装置。
【００６０】
【発明の効果】
以上説明したように、ゲート電極又は拡散領域に特定の形状を施すことによりゲート電極と拡散領域との相対的位置ずれをトランジスタの動作速度として検出することができる。すなわち、トランジスタの動作速度を測定することにより、ゲート電極と拡散領域との相対的位置ずれを検出することができる。また、そのトランジスタを用いたインバータを奇数個接続してリング発振器を構成すれば、位置ずれの変化を発振周波数の変化として検出することができる。これにより、リング発振器の周波数測定という簡単な方法で、高精度の位置ずれ測定を行うことができる。
【図面の簡単な説明】
【図１】図１（Ａ）〜（Ｃ）は、本発明の実施形態によるトランジスタを含む半導体装置の表面図である。
【図２】図２（Ａ）〜（Ｃ）は、本発明の他の実施形態によるトランジスタを含む半導体装置の表面図である。
【図３】リング発振器の構成例を示す回路図である。
【図４】リング発振器内のインバータの基本的構成例を示す半導体装置の表面図である。
【図５】図５（Ａ）はインバータの回路図であり、図５（Ｂ）は図４のＩ−Ｉ線に沿った半導体装置の断面図である。
【図６】図６（Ａ）〜（Ｄ）は、リング発振器を構成するインバータの半導体装置の表面図である。
【図７】図７（Ａ）〜（Ｄ）は、リング発振器を構成する他のインバータの半導体装置の表面図である。
【図８】拡散領域−ゲート電極の間隔と遅延時間との関係を示すグラフである。
【図９】拡散領域−ゲート電極の間隔と遅延時間との他の関係を示すグラフである。
【符号の説明】
１０１ ゲート電極
１０２，１０３ ゲート電極部
１１１ 拡散領域
１１２ ソース領域
１１３ ドレイン領域
１２１ 丸まり部
１３１ 拡散領域
【発明の属する技術分野】
本発明は、半導体装置に関し、特にゲート、ソース及びドレインを有する半導体装置に関する。
【０００２】
【従来の技術】
トランジスタの性能評価を行うためには、ゲート長などの各種パラメータを変化させたときの影響により、変動するトランジスタ特性を把握する必要がある。
しかし、ゲート長などの各種パラメータを変えても、ゲートなどの位置ずれの影響により、他のパラメータが変動し、結果として、純粋なパラメータの影響を把握することは難しいと考えられる。トランジスタ特性の解析を正確に行うためにも、位置ずれの影響を知ることは必要である。また、これまで位置ずれとの影響を受けなかったような項目に対して、微細化に伴い、今後、位置ずれの影響無しには評価できないものとなることが、十分に予想できる。
【０００３】
従来、特定形状の導体を複数配置し、それらが位置ずれにより、どこかの導体とショートしてしまうことを利用して、位置ずれの測定を行っていたが、位置ずれ精度は導体の配置に依存してしまい、飛び飛びの位置ずれ値でしか情報を得ることができない。
【０００４】
また、下記の特許文献１が公開されている。
【０００５】
【特許文献１】
特開２００１−２９１７５４号公報
【０００６】
【発明が解決しようとする課題】
本発明の目的は、連続的な値として、位置ずれ値が測定できるだけでなく、周波数測定により容易かつ高精度の位置ずれ検出を行うことができる半導体装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明によれば、チャネル領域を挟んだソース及びドレインを含む拡散領域と、チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有する半導体装置が提供される。その半導体装置は、チャネル長に相当するゲート電極の長さであるゲート長は一定ではなく位置によって変化して前記ゲート長が前記拡散領域の境界付近で徐々に変化する、又はチャネル幅を決める拡散領域の幅は一定ではなく位置によって変化してチャネル幅を決める前記拡散領域の幅の境界線が前記ゲート電極の垂直方向から傾いた角度の直線又は曲線で設けられる。
【０００８】
ゲート電極又は拡散領域に特定の形状を施すことによりゲート電極と拡散領域との相対的位置ずれをトランジスタの動作速度として検出することができる。すなわち、トランジスタの動作速度を測定することにより、ゲート電極と拡散領域との相対的位置ずれを検出することができる。また、そのトランジスタを用いたインバータを奇数個接続してリング発振器を構成すれば、位置ずれの変化を発振周波数の変化として検出することができる。これにより、リング発振器の周波数測定という簡単な方法で、高精度の位置ずれ測定を行うことができる。
【０００９】
【発明の実施の形態】
図１（Ａ）は、本発明の実施形態によるトランジスタを含む半導体装置の表面図である。拡散領域１１１は、チャネル領域を挟んだソース領域１１２及びドレイン領域１１３を含む。ゲート電極１０１は、ポリシリコンにより構成され、チャネル領域上にゲート絶縁膜を介して設けられるゲート電極部１０２を有する。
通常のトランジスタでは、ゲート電極１０１は、ゲート電極部１０２のみからなる。本実施形態では、ゲート電極１０１は、さらに、位置ずれ検出を行うためのゲート電極部１０３を有する。これにより、拡散領域１１１とゲート電極１０１との相対的位置ずれを検出することができる。すなわち、拡散領域１１１及びゲート電極１０１は、実際には、設計通りの位置に形成されずに、ずれた位置に形成されることがある。本実施形態による半導体装置は、そのような位置ずれを検出することができる。図１（Ａ）は設計上の半導体装置を示し、図１（Ｂ）は実際に製造される半導体装置を示す。
【００１０】
図１（Ｂ）に示すように、実際に製造すると、ゲート電極１０１には丸まり部１２１が生じる。すなわち、図１（Ａ）のゲート電極部１０２及び１０３が直角に交わる部分に、図１（Ｂ）の丸まり部１２１が生じる。この丸まり部１２１は、長さが長いと曲線になり、長さが短くなるほど直線に近づく。
【００１１】
図１（Ｃ）は、図１（Ｂ）の半導体装置が位置ずれした例を示す半導体装置の表面図である。実線で示す拡散領域１１１は設計上の拡散領域の位置を示し、破線で示す拡散領域１３１は実際の製造により位置ずれした拡散領域の位置を示す。拡散領域１３１は、拡散領域１１１に対して例えば上方向に相対的にずれる。
実際には、まず拡散領域１３１を形成し、その後にゲート電極１０１を形成するので、ゲート電極１０１が拡散領域１３１に対してずれることになる。以下、説明の簡単のため、拡散領域１３１がゲート電極１０１に対して相対的にずれるものとして説明する。
【００１２】
ゲート長Ｌは、チャネル長に相当するゲート電極１０１の長さであり、一定ではなく位置によって変化する。具体的には、ゲート長Ｌは、拡散領域１１１の下部の境界付近で徐々に変化する。
【００１３】
拡散領域１３１の場合は、拡散領域１３１とゲート電極１０１の重なる部分がチャネルになる。したがって、チャネル長に相当するゲート長Ｌは、全拡散領域１３１において一定である。
【００１４】
それに対して、拡散領域１１１の場合は、拡散領域１１１とゲート電極１０１の重なる部分がチャネルになり、チャネル長に相当するゲート長Ｌは下部において徐々に長くなる。ゲート長Ｌが長くなると、ソース−ドレイン間に流れるドレイン電流が小さくなる。その結果、トランジスタの動作速度が遅くなる。
【００１５】
以上のように、拡散領域１１１及び１３１を比較すると、拡散領域１３１の場合には、ドレイン電流が大きくなり、トランジスタ動作速度が速くなる。それに対し、拡散領域１１１の場合には、ドレイン電流が小さくなり、トランジスタ動作速度が遅くなる。このように、拡散領域１１１，１３１の位置ずれに応じて、トランジスタの動作速度が変わる。トランジスタの動作速度を測定することにより、拡散領域１１１，１３１の位置ずれを検出することができる。
【００１６】
図２（Ａ）は、本発明の他の実施形態によるトランジスタを含む半導体装置の表面図である。拡散領域２１１は、チャネル領域を挟んだソース領域２１２及びドレイン領域２１３を含む。ゲート電極２０１は、ポリシリコンにより構成され、チャネル領域上にゲート絶縁膜を介して設けられる。本実施形態では、拡散領域２１１は、さらに、位置ずれ検出を行うための凸形状の拡散領域部２１４を有する。通常のトランジスタでは、拡散領域部２１４がない。拡散領域部２１４は、ソース領域２１２の一部である。拡散領域部２１４を設けることにより、拡散領域２１１とゲート電極２０１との相対的位置ずれを検出することができる。図２（Ａ）は設計上の半導体装置を示し、図２（Ｂ）は実際に製造される半導体装置を示す。
【００１７】
図２（Ｂ）に示すように、実際に製造すると、拡散領域２１１には丸まり部２２１が生じる。すなわち、図２（Ａ）の拡散領域部２１４による直角部分に、図２（Ｂ）の丸まり部２２１が生じる。この丸まり部２２１は、長さが長いと曲線になり、長さが短くなるほど直線に近づく。
【００１８】
図２（Ｃ）は、図２（Ｂ）の半導体装置が位置ずれした例を示す半導体装置の表面図である。実線で示す拡散領域２１１は設計上の拡散領域の位置を示し、破線で示す拡散領域２３１は実際の製造により位置ずれした拡散領域の位置を示す。拡散領域２３１は、拡散領域２１１に対して例えば右方向に相対的にずれる。
実際には、まず拡散領域２３１を形成し、その後にゲート電極２０１を形成するので、ゲート電極２０１が拡散領域２３１に対してずれることになる。以下、説明の簡単のため、拡散領域２３１がゲート電極２０１に対して相対的にずれるものとして説明する。
【００１９】
拡散領域２１１，２３１とゲート電極２０１とが重なる部分がチャネルになる。チャネル幅Ｗは、上記の重なり領域における拡散領域２１１，２３１の幅である。チャネル幅Ｗを決める拡散領域の幅は、一定ではなく位置によって変化する。具体的には、チャネル幅を決める拡散領域の幅の境界線は、丸まり部２２１において、ゲート電極２０１の垂直方向（図の水平方向）から傾いた角度の直線又は曲線で設けられる。ソース領域２１２のチャネル幅とドレイン領域２１３のチャネル幅とは異なる。
【００２０】
拡散領域２１１及び２３１を比較すると、拡散領域２１１の場合は、ソース領域２１２周辺のチャネル幅が比較的狭い。チャネル幅が狭いと、ソース−ドレイン間に流れるドレイン電流が小さくなる。その結果、トランジスタの動作速度が遅くなる。
【００２１】
それに対し、拡散領域２３１の場合は、ソース領域２１２周辺のチャネル幅が比較的広い。チャネル幅が広いと、ソース−ドレイン間に流れるドレイン電流が大きくなる。その結果、トランジスタの動作速度が速くなる。
【００２２】
以上のように、拡散領域２３１の場合には、ドレイン電流が大きくなり、トランジスタ動作速度が速くなる。それに対し、拡散領域２１１の場合には、ドレイン電流が小さくなり、トランジスタ動作速度が遅くなる。このように、拡散領域２１１，２３１の位置ずれに応じて、トランジスタの動作速度が変わる。トランジスタの動作速度を測定することにより、拡散領域２１１，２３１の位置ずれを検出することができる。
【００２３】
図３は、リング発振器の構成例を示す。リング発振器は、奇数個のインバータ３０１をリング接続することにより構成される。すなわち、奇数個のインバータ３０１がリング状に直列接続される。出力信号３０２は、リング発振器内の所定のインバータ３０１の出力である。波形３０３は、出力信号３０２の波形である。インバータ３０１は、図１（Ｃ）のトランジスタ又は図２（Ｃ）のトランジスタを用いて構成される。インバータ３０１の動作速度は、トランジスタの動作速度により決まる。インバータ３０１の動作速度に応じて、波形３０３の周波数が変化する。すなわち、トランジスタの動作速度に応じて、波形３０３の周波数が変化する。
【００２４】
具体的には、図１（Ｃ）の拡散領域１３１のときには動作速度が速くて波形３０３の周波数が高くなり、図１（Ｃ）の拡散領域１１１のときには動作速度が遅くて波形３０３の周波数が低くなる。また、図２（Ｃ）の拡散領域２１１のときには動作速度が遅くて波形３０３の周波数が低くなり、図２（Ｃ）の拡散領域２３１のときには動作速度が速くて波形３０３の周波数が高くなる。波形３０３の周波数を測定することにより、拡散領域とゲート電極との相対的位置ずれを検出することができる。
【００２５】
図４は、図３のリング発振器内のインバータ３０１の基本的構成例を示す半導体装置の表面図である。図５（Ａ）は、インバータ３０１の回路図である。以下、ＭＯＳ電界効果トランジスタ（ＦＥＴ）を、単にトランジスタという。ｐチャネルトランジスタ５０２は、ゲートが入力端子５０１に接続され、ソースが電源電位に接続され、ドレインが出力端子５０４に接続される。ｎチャネルトランジスタ５０３は、ゲートが入力端子５０１に接続され、ソースが基準（グランド）電位に接続され、ドレインが出力端子５０４に接続される。
【００２６】
図４において、拡散領域４０１は、ソース領域（ｐチャネルトランジスタ５０２のソース）４１１及びドレイン領域（ｐチャネルトランジスタ５０２のドレイン）４１２を有する。拡散領域４０２は、ソース領域（ｎチャネルトランジスタ５０３のソース）４２１及びドレイン領域（ｎチャネルトランジスタ５０３のドレイン）４２２を有する。メタル配線４１４は、ソース領域４１１と電源電位ＶＤＤとを接続する。メタル配線４１６は、ソース領域４２１と基準電位ＶＳＳとを接続する。メタル配線４１５は、ドレイン領域４１２及び４２２を接続する。
ゲート電極４１３は、ポリシリコンにより形成され、トランジスタ５０２及び５０３のゲートを接続した構成を有する。
【００２７】
図５（Ｂ）は、図４のＩ−Ｉ線に沿った半導体装置の断面図である。チャネル領域５１４を挟んでソース領域４１１及びドレイン領域４１２が形成される。ゲート電極４１３は、チャネル領域５１４上にゲート絶縁膜５１３を介して形成される。メタル配線４１４は、ビア５１１を介してソース領域４１１に接続される。メタル配線４１５は、ビア５１２を介してドレイン領域４１２に接続される。
【００２８】
図３のリング発振器は、半導体装置上に少なくとも４つ形成される。第１のリング発振器は図６（Ａ）のインバータが奇数個接続され、第２のリング発振器は図６（Ｂ）のインバータが奇数個接続され、第３のリング発振器は図６（Ｃ）のインバータが奇数個接続され、第４のリング発振器は図６（Ｄ）のインバータが奇数個接続される。図６（Ａ）〜（Ｄ）は、図１（Ａ）と同様に設計上の半導体装置を示す。
【００２９】
図６（Ａ）は、第１のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図１（Ａ）と同様に、位置ずれ検出用のゲート電極（ポリシリコン）６０１及び６０２を付加したものである。
【００３０】
図６（Ｂ）は、第２のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図１（Ａ）と同様に、位置ずれ検出用のゲート電極（ポリシリコン）６２１及び６２２を付加したものである。
【００３１】
図６（Ｃ）は、第３のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図１（Ａ）と同様に、位置ずれ検出用のゲート電極（ポリシリコン）６３１及び６３２を付加したものである。
【００３２】
図６（Ｄ）は、第４のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図１（Ａ）と同様に、位置ずれ検出用のゲート電極（ポリシリコン）６４１及び６４２を付加したものである。
【００３３】
図６（Ａ）及び（Ｃ）のインバータは、位置ずれ検出用ゲート電極をトランジスタの上（正のｙ軸方向）に形成する。図６（Ｂ）及び（Ｄ）のインバータは、位置ずれ検出用ゲート電極をトランジスタの下（負のｙ軸方向）に形成する。これらのインバータは、ゲート長の変化する方向が異なることになる。例えば、設計上の拡散領域４０１及び４０２が、製造上、拡散領域６１１及び６１２のように上にずれると、図６（Ａ）及び（Ｃ）ではゲート長が長くなり、ドレイン電流が小さくなり、インバータの動作速度が遅くなる。これに対し、図６（Ｂ）及び（Ｄ）ではゲート長が短くなり、ドレイン電流が大きくなり、インバータの動作速度が速くなる。これらのリング発振器の発振周波数を測定することにより、ゲート電極と拡散領域との相対的位置ずれ方向を知ることができる。
【００３４】
図６（Ａ）及び（Ｂ）のインバータでは、位置ずれ検出用ゲート電極６０１，６０２，６２１，６２２と設計拡散領域４０１，４０２との間隔がＤ２である。
図６（Ｃ）及び（Ｄ）のインバータでは、位置ずれ検出用ゲート電極６３１，６３２，６４１，６４２と設計拡散領域４０１，４０２との間隔がＤ１である。間隔Ｄ１は、間隔Ｄ２よりも狭い。これらのインバータは、ゲート長が変化する相対的位置（間隔）が異なる。これらのリング発振器の発振周波数を測定することにより、ゲート電極と拡散領域との相対的位置ずれ量を知ることができる。
【００３５】
図６（Ａ）〜（Ｄ）の４つのインバータは、ゲート長の変化する相対的位置及び方向の組み合わせが異なる。第１〜第４のリング発振器の発振周波数を測定することにより、ずれ方向及びずれ量を検出することができる。
【００３６】
設計拡散領域４０１及び４０２に対して、製造上、拡散領域６１１及び６１２のように上に位置ずれしたとする。この場合、図６（Ａ）では、位置ずれ検出用ゲート電極６０１，６０２と拡散領域６１１，６１２との間隔はｄ２になる。図６（Ｂ）では、位置ずれ検出用ゲート電極６２１，６２２と拡散領域６１１，６１２との間隔はｄ４になる。図６（Ｃ）では、位置ずれ検出用ゲート電極６３１，６３２と拡散領域６１１，６１２との間隔はｄ１になる。図６（Ｄ）では、位置ずれ検出用ゲート電極６４１，６４２と拡散領域６１１，６１２との間隔はｄ３になる。間隔ｄは、ｄ１＜ｄ２＜ｄ３＜ｄ４の関係がある。この間隔ｄが狭いほど、ゲート長Ｌが長くなり、発振周波数が低くなる。
【００３７】
図８は、設計間隔Ｄと遅延時間ｔｐｄの関係を示すグラフである。横軸は、設計間隔Ｄであり、位置ずれ検出用ゲート電極６０１，６０２と設計拡散領域４０１，４０２との間隔を示す。縦軸は、リング発振器の遅延時間ｔｐｄを示し、リング発振器の出力波形の周期に相当する。遅延時間ｔｐｄが大きいほど、発振周波数が低くなる。
【００３８】
遅延時間ｔｐｄ１は、図６（Ｃ）に対応し、設計間隔がＤ１であり、実間隔がｄ１のときの遅延時間である。遅延時間ｔｐｄ２は、図６（Ａ）に対応し、設計間隔がＤ２であり、実間隔がｄ２のときの遅延時間である。遅延時間ｔｐｄ３は、図６（Ｄ）に対応し、設計間隔がＤ１であり、実間隔がｄ３のときの遅延時間である。遅延時間ｔｐｄ４は、図６（Ｂ）に対応し、設計間隔がＤ２であり、実間隔がｄ４のときの遅延時間である。遅延時間ｔｐｄ１〜ｔｐｄ４は、実間隔ｄ１〜ｄ４に対応する遅延時間である。実間隔ｄが狭いほど、遅延時間ｔｐｄが大きくなる。遅延時間ｔｐｄは、ｔｐｄ１＞ｔｐｄ２＞ｔｐｄ３＞ｔｐｄ４の関係を有する。
【００３９】
間隔Ｄが十分に大きく、位置ずれの影響がないときには、図６（Ａ）〜（Ｄ）に対応する第１〜第４のすべてのリング発振器の遅延時間ｔｐｄがｔｐｄ０になる。このときの間隔をＤ０とする。間隔Ｄが狭くなるにつれ、図６（Ａ）〜（Ｄ）の種類の違いが遅延時間ｔｐｄに現れてくる。位置ずれが起きない場合、インバータのゲート電極の丸まり部の影響のみが現れ、実線８０３のように、一本線上に収束する。
【００４０】
しかし、位置ずれが起こった場合、第１〜第４のリング発振器の遅延時間ｔｐｄは２本の実線８０１及び８０２の軌跡のようになる。間隔Ｄ０の遅延時間ｔｐｄ０と比較して、遅延時間ｔｐｄ１〜ｔｐｄ４は、ゲート電極の丸まり部と位置ずれの影響を受けている。そのずれ量ｑは、Ｄ０＞ｑ＞Ｄ２となると推測できる。
【００４１】
これに対し、図９に示すように、２本の実線９０１及び９０２に示すように、遅延時間ｔｐｄ２＝ｔｐｄ４＝ｔｐｄ０の場合、実線９０１及び９０２は、間隔Ｄ２で交わる。間隔Ｄ１において、遅延時間ｔｐｄ１は、遅延時間ｔｐｄ３より大きくなるとする。そのときのずれ量ｑは、Ｄ２＞ｑ＞Ｄ１となると推測できる。
【００４２】
次に、位置ずれ方向の検出方法を説明する。図８において、遅延時間ｔｐｄ２及び遅延時間ｔｐｄ４の間隔８０４は、位置ずれ量が小さくなるほど狭くなる。
位置ずれ量が０であれば、遅延時間ｔｐｄ２及び遅延時間ｔｐｄ４は実線８０３上で同じになる。遅延時間ｔｐｄ２が遅延時間ｔｐｄ４よりも大きく、遅延時間ｔｐｄ１が遅延時間ｔｐｄ３よりも大きいときには、図６（Ａ）〜（Ｄ）に示すように、拡散領域がゲート電極に対して上方向（正のｙ軸方向）にずれたことを意味する。逆に、遅延時間ｔｐｄ４が遅延時間ｔｐｄ２よりも大きく、遅延時間ｔｐｄ３が遅延時間ｔｐｄ１よりも大きいときには、拡散領域がゲート電極に対して下方向（負のｙ軸方向）にずれたことを意味する。また、遅延時間ｔｐｄ２及びｔｐｄ４が同じであり、遅延時間ｔｐｄ１及びｔｐｄ３が同じであるときには、位置ずれがないことを意味する。
【００４３】
図６（Ａ）〜（Ｄ）のインバータは、ｙ軸方向の位置ずれを検出することができる。図６（Ａ）〜（Ｄ）のインバータを９０度回転させて配置すれば、上記と同様に、ｘ軸方向の位置ずれを検出することができる。また、間隔Ｄのポイント数が多ければ多いほど、すなわち多種類の間隔Ｄのリング発振器を設けるほど、細かくずれ量ｑを検出することができる。
【００４４】
図６（Ａ）〜（Ｄ）は図１（Ａ）〜（Ｃ）に対応するリング発振器内のインバータを示すものとして説明した。次に、図２（Ａ）〜（Ｃ）に対応するリング発振器内のインバータを、図７（Ａ）〜（Ｄ）に示す。上記と同様に、図３のリング発振器は、半導体装置上に少なくとも４つ形成される。第１のリング発振器は図７（Ａ）のインバータが奇数個接続され、第２のリング発振器は図７（Ｂ）のインバータが奇数個接続され、第３のリング発振器は図７（Ｃ）のインバータが奇数個接続され、第４のリング発振器は図７（Ｄ）のインバータが奇数個接続される。図７（Ａ）〜（Ｄ）は、図２（Ａ）と同様に設計上の半導体装置を示す。
【００４５】
図７（Ａ）は、第１のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図２（Ａ）と同様に、位置ずれ検出用の拡散領域（ソース領域）７０１及び７０２を付加したものである。
【００４６】
図７（Ｂ）は、第２のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図２（Ａ）と同様に、位置ずれ検出用の拡散領域（ソース領域）７２１及び７２２を付加したものである。ただし、図７（Ｂ）は、図７（Ａ）に対して左右反転しているインバータである。
【００４７】
図７（Ｃ）は、第３のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図２（Ａ）と同様に、位置ずれ検出用の拡散領域（ソース領域）７３１及び７３２を付加したものである。
【００４８】
図７（Ｄ）は、第４のリング発振器を構成するインバータの構成例を示す。このインバータは、図４のインバータに対して、図２（Ａ）と同様に、位置ずれ検出用の拡散領域（ソース領域）７４１及び７４２を付加したものである。ただし、図７（Ｄ）は、図７（Ｃ）に対して左右反転しているインバータである。
【００４９】
図７（Ａ）及び（Ｃ）のインバータは、位置ずれ検出用拡散領域をトランジスタの左部（負のｘ軸方向）に形成する。図７（Ｂ）及び（Ｄ）のインバータは、位置ずれ検出用拡散領域をトランジスタの右部（正のｘ軸方向）に形成する。これらのインバータは、チャネル幅（拡散領域幅）の変化する方向が異なることになる。例えば、設計上の拡散領域４０１及び４０２が、製造上、拡散領域７１１及び７１２のように右にずれると、図７（Ａ）及び（Ｃ）ではチャネル幅が広くなり、ドレイン電流が大きくなり、インバータの動作速度が速くなる。これに対し、図７（Ｂ）及び（Ｄ）ではチャネル幅が狭くなり、ドレイン電流が小さくなり、インバータの動作速度が遅くなる。これらのリング発振器の発振周波数を測定することにより、ゲート電極と拡散領域との相対的位置ずれ方向を知ることができる。すなわち、ｘ軸の正負ずれ方向を検出することができる。
【００５０】
図７（Ａ）及び（Ｂ）のインバータでは、拡散領域４０１，４０２内の位置ずれ検出用拡散領域７０１，７０２，７２１，７２２とゲート電極４１３との間隔がＤ１である。図７（Ｃ）及び（Ｄ）のインバータでは、拡散領域４０１，４０２内の位置ずれ検出用拡散領域７３１，７３２，７４１，７４２とゲート電極４１３との間隔がＤ２である。間隔Ｄ１は、間隔Ｄ２よりも広い。これらのインバータは、チャネル幅（拡散領域幅）の変化する相対的位置（間隔）が異なる。これらのリング発振器の発振周波数を測定することにより、ゲート電極と拡散領域との相対的位置ずれ量を知ることができる。
【００５１】
図７（Ａ）〜（Ｄ）のインバータは、チャネル幅（拡散領域幅）の変化する相対的位置及び方向の組み合わせが異なる。第１〜第４のリング発振器の発振周波数を測定することにより、ずれ方向及びずれ量を検出することができる。
【００５２】
設計拡散領域４０１及び４０２に対して、製造上、拡散領域７１１及び７１２のように右に位置ずれしたとする。この場合、図７（Ａ）では、位置ずれ検出用拡散領域７０１，７０２とゲート電極４１３との間隔はｄ３になる。図７（Ｂ）では、位置ずれ検出用拡散領域７２１，７２２とゲート電極４１３との間隔はｄ１になる。図７（Ｃ）では、位置ずれ検出用拡散領域７３１，７３２とゲート電極４１３との間隔はｄ４になる。図７（Ｄ）では、位置ずれ検出用拡散領域７４１，７４２とゲート電極４１３との間隔はｄ２になる。間隔ｄは、ｄ１＞ｄ２＞ｄ３＞ｄ４の関係がある。この間隔ｄが狭いほど、チャネル幅Ｗが広くなり、発振周波数が高くなる。
【００５３】
この場合も、図８のグラフの説明と同様にして、拡散領域とゲート電極との相対的位置ずれを検出することができる。具体的には、ずれ方向及びずれ量を検出することができる。遅延時間ｔｐｄ１〜ｔｐｄ４は、間隔ｄ１〜ｄ４に対応する遅延時間である。ただし、間隔ｄが狭いほど、遅延時間ｔｐｄが小さくなる点が上記の説明と異なる。遅延時間ｔｐｄ１は、図７（Ｂ）に対応し、設計間隔がＤ１であり、間隔がｄ１のときの遅延時間である。遅延時間ｔｐｄ２は、図７（Ｄ）に対応し、設計間隔がＤ２であり、間隔がｄ２のときの遅延時間である。遅延時間ｔｐｄ３は、図７（Ａ）に対応し、設計間隔がＤ１であり、実間隔がｄ３のときの遅延時間である。遅延時間ｔｐｄ４は、図７（Ｃ）に対応し、設計間隔がＤ２であり、間隔がｄ４のときの遅延時間である。遅延時間ｔｐｄは、ｔｐｄ１＞ｔｐｄ２＞ｔｐｄ３＞ｔｐｄ４の関係を有する。
【００５４】
また、図７（Ａ）〜（Ｄ）のように、インバータを縦に配置すれば、ｘ軸方向の位置ずれを検出することができる。これに対し、図７（Ａ）〜（Ｄ）のインバータを９０度回転させ、インバータを横に配置すれば、ｙ軸方向の位置ずれを検出することができる。また、間隔Ｄのポイント数が多ければ多いほど、すなわち多種類の間隔Ｄのリング発振器を設けるほど、細かくずれ量ｑを検出することができる。
【００５５】
以上のように、本実施形態によれば、チャネル領域を挟んだソース及びドレインを含む拡散領域と、チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有する半導体装置が提供される。図１（Ａ）〜（Ｃ）は、チャネル長に相当するゲート電極の長さであるゲート長が一定ではなく位置によって変化する半導体装置である。図２（Ａ）〜（Ｃ）は、チャネル幅を決める拡散領域の幅が一定ではなく位置によって変化する半導体装置である。
【００５６】
拡散領域とゲート電極を有するＬＳＩ等の半導体装置において、拡散領域に対するゲート電極の相対的位置ずれを検出できるプロセス評価方法を提供することができる。ゲート電極又は拡散領域に特定の形状を施したトランジスタでリング発振器を構成し、位置ずれの変化を発振周波数の変化として検出することができる。これにより、リング発振器の周波数測定という簡単な方法で、高精度の位置ずれ測定を行うことができる。また、丸まり部の位置を変化させることで、位置ずれの感度調整を行うことができる。
【００５７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５８】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００５９】
（付記１）チャネル領域を挟んだソース及びドレインを含む拡散領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有し、チャネル長に相当する前記ゲート電極の長さであるゲート長が一定ではなく位置によって変化し、前記ゲート長が前記拡散領域の境界付近で徐々に変化する半導体装置。
（付記２）前記ゲート電極は、ポリシリコンにより形成される付記１記載の半導体装置。
（付記３）前記拡散領域は、ｐチャネルＭＯＳ電界効果トランジスタのための拡散領域及びｎチャネルＭＯＳ電界効果トランジスタのための拡散領域を含み、前記ゲート電極は、ｐチャネルＭＯＳ電界効果トランジスタのためのゲート電極及びｎチャネルＭＯＳ電界効果トランジスタのためのゲート電極を含む付記１記載の半導体装置。
（付記４）前記ｐチャネルＭＯＳ電界効果トランジスタ及び前記ｎチャネルＭＯＳ電界効果トランジスタは、インバータを構成する付記３記載の半導体装置。
（付記５）前記インバータは、奇数個のインバータがリング接続されてリング発振器を構成する付記４記載の半導体装置。
（付記６）前記リング発振器は、少なくとも２つのリング発振器が設けられ、該２つのリング発振器を構成するインバータは前記ゲート長の変化する相対的位置が異なる付記５記載の半導体装置。
（付記７）前記リング発振器は、少なくとも２つのリング発振器が設けられ、該２つのリング発振器を構成するインバータは前記ゲート長の変化する方向が異なる付記５記載の半導体装置。
（付記８）前記リング発振器は、少なくとも４つのリング発振器が設けられ、該４つのリング発振器を構成するインバータは前記ゲート長の変化する相対的位置及び方向の組み合わせが異なる付記５記載の半導体装置。
（付記９）チャネル領域を挟んだソース及びドレインを含む拡散領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有し、チャネル幅を決める前記拡散領域の幅が一定ではなく位置によって変化し、チャネル幅を決める前記拡散領域の幅の境界線が前記ゲート電極の垂直方向から傾いた角度の直線又は曲線で設けられる半導体装置。
（付記１０）前記ソースのチャネル幅と前記ドレインのチャネル幅とが異なる付記９記載の半導体装置。
（付記１１）前記ゲート電極は、ポリシリコンにより形成される付記９記載の半導体装置。
（付記１２）前記拡散領域は、ｐチャネルＭＯＳ電界効果トランジスタのための拡散領域及びｎチャネルＭＯＳ電界効果トランジスタのための拡散領域を含み、
前記ゲート電極は、ｐチャネルＭＯＳ電界効果トランジスタのためのゲート電極及びｎチャネルＭＯＳ電界効果トランジスタのためのゲート電極を含む付記９記載の半導体装置。
（付記１３）前記ｐチャネルＭＯＳ電界効果トランジスタ及び前記ｎチャネルＭＯＳ電界効果トランジスタは、インバータを構成する付記１２記載の半導体装置。
（付記１４）前記インバータは、奇数個のインバータがリング接続されてリング発振器を構成する付記１３記載の半導体装置。
（付記１５）前記リング発振器は、少なくとも２つのリング発振器が設けられ、該２つのリング発振器を構成するインバータは前記拡散領域幅の変化する相対的位置が異なる付記１４記載の半導体装置。
（付記１６）前記リング発振器は、少なくとも２つのリング発振器が設けられ、該２つのリング発振器を構成するインバータは前記拡散領域幅の変化する方向が異なる付記１４記載の半導体装置。
（付記１７）前記リング発振器は、少なくとも４つのリング発振器が設けられ、該４つのリング発振器を構成するインバータは前記拡散領域幅の変化する相対的位置及び方向の組み合わせが異なる付記１４記載の半導体装置。
【００６０】
【発明の効果】
以上説明したように、ゲート電極又は拡散領域に特定の形状を施すことによりゲート電極と拡散領域との相対的位置ずれをトランジスタの動作速度として検出することができる。すなわち、トランジスタの動作速度を測定することにより、ゲート電極と拡散領域との相対的位置ずれを検出することができる。また、そのトランジスタを用いたインバータを奇数個接続してリング発振器を構成すれば、位置ずれの変化を発振周波数の変化として検出することができる。これにより、リング発振器の周波数測定という簡単な方法で、高精度の位置ずれ測定を行うことができる。
【図面の簡単な説明】
【図１】図１（Ａ）〜（Ｃ）は、本発明の実施形態によるトランジスタを含む半導体装置の表面図である。
【図２】図２（Ａ）〜（Ｃ）は、本発明の他の実施形態によるトランジスタを含む半導体装置の表面図である。
【図３】リング発振器の構成例を示す回路図である。
【図４】リング発振器内のインバータの基本的構成例を示す半導体装置の表面図である。
【図５】図５（Ａ）はインバータの回路図であり、図５（Ｂ）は図４のＩ−Ｉ線に沿った半導体装置の断面図である。
【図６】図６（Ａ）〜（Ｄ）は、リング発振器を構成するインバータの半導体装置の表面図である。
【図７】図７（Ａ）〜（Ｄ）は、リング発振器を構成する他のインバータの半導体装置の表面図である。
【図８】拡散領域−ゲート電極の間隔と遅延時間との関係を示すグラフである。
【図９】拡散領域−ゲート電極の間隔と遅延時間との他の関係を示すグラフである。
【符号の説明】
１０１ ゲート電極
１０２，１０３ ゲート電極部
１１１ 拡散領域
１１２ ソース領域
１１３ ドレイン領域
１２１ 丸まり部
１３１ 拡散領域
Claims (10)
- チャネル領域を挟んだソース及びドレインを含む拡散領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有し、チャネル長に相当する前記ゲート電極の長さであるゲート長が一定ではなく位置によって変化し、前記ゲート長が前記拡散領域の境界付近で徐々に変化する半導体装置。 - 前記拡散領域は、ｐチャネルＭＯＳ電界効果トランジスタのための拡散領域及びｎチャネルＭＯＳ電界効果トランジスタのための拡散領域を含み、
前記ゲート電極は、ｐチャネルＭＯＳ電界効果トランジスタのためのゲート電極及びｎチャネルＭＯＳ電界効果トランジスタのためのゲート電極を含む請求項１記載の半導体装置。 - 前記ｐチャネルＭＯＳ電界効果トランジスタ及び前記ｎチャネルＭＯＳ電界効果トランジスタは、インバータを構成する請求項２記載の半導体装置。
- 前記インバータは、奇数個のインバータがリング接続されてリング発振器を構成する請求項３記載の半導体装置。
- 前記リング発振器は、少なくとも４つのリング発振器が設けられ、該４つのリング発振器を構成するインバータは前記ゲート長の変化する相対的位置及び方向の組み合わせが異なる請求項４記載の半導体装置。
- チャネル領域を挟んだソース及びドレインを含む拡散領域と、
前記チャネル領域上にゲート絶縁膜を介して設けられるゲート電極とを有し、チャネル幅を決める前記拡散領域の幅が一定ではなく位置によって変化し、チャネル幅を決める前記拡散領域の幅の境界線が前記ゲート電極の垂直方向から傾いた角度の直線又は曲線で設けられる半導体装置。 - 前記拡散領域は、ｐチャネルＭＯＳ電界効果トランジスタのための拡散領域及びｎチャネルＭＯＳ電界効果トランジスタのための拡散領域を含み、
前記ゲート電極は、ｐチャネルＭＯＳ電界効果トランジスタのためのゲート電極及びｎチャネルＭＯＳ電界効果トランジスタのためのゲート電極を含む請求項６記載の半導体装置。 - 前記ｐチャネルＭＯＳ電界効果トランジスタ及び前記ｎチャネルＭＯＳ電界効果トランジスタは、インバータを構成する請求項７記載の半導体装置。
- 前記インバータは、奇数個のインバータがリング接続されてリング発振器を構成する請求項８記載の半導体装置。
- 前記リング発振器は、少なくとも４つのリング発振器が設けられ、該４つのリング発振器を構成するインバータは前記拡散領域幅の変化する相対的位置及び方向の組み合わせが異なる請求項９記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091557A JP3732187B2 (ja) | 2003-03-28 | 2003-03-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091557A JP3732187B2 (ja) | 2003-03-28 | 2003-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004303767A true JP2004303767A (ja) | 2004-10-28 |
| JP3732187B2 JP3732187B2 (ja) | 2006-01-05 |
Family
ID=33404901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003091557A Expired - Fee Related JP3732187B2 (ja) | 2003-03-28 | 2003-03-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3732187B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100563068B1 (ko) | 2004-06-30 | 2006-03-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| JP2007121867A (ja) * | 2005-10-31 | 2007-05-17 | Fujitsu Ltd | パターンレイアウト及びレイアウトデータの生成方法 |
-
2003
- 2003-03-28 JP JP2003091557A patent/JP3732187B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100563068B1 (ko) | 2004-06-30 | 2006-03-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| JP2007121867A (ja) * | 2005-10-31 | 2007-05-17 | Fujitsu Ltd | パターンレイアウト及びレイアウトデータの生成方法 |
| JP4575274B2 (ja) * | 2005-10-31 | 2010-11-04 | 富士通セミコンダクター株式会社 | パターンレイアウト、レイアウトデータの生成方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3732187B2 (ja) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102075184B (zh) | 运行参数监控电路和方法 | |
| US7365611B2 (en) | Element substrate, test method for element substrate, and manufacturing method for semiconductor device | |
| US7679458B2 (en) | Ring oscillator for determining select-to-output delay of a multiplexer | |
| US20110090015A1 (en) | Semiconductor integrated circuit and electronic device | |
| CN108508340A (zh) | 一种mos管的工艺角检测方法 | |
| US9972586B2 (en) | Semiconductor device and authentication system | |
| US7265639B2 (en) | Methods and apparatus for ring oscillator based MOSFET gate capacitance measurements | |
| US7595654B2 (en) | Methods and apparatus for inline variability measurement of integrated circuit components | |
| US8890542B2 (en) | On-chip measurement of AC variability in individual transistor devices | |
| KR100342631B1 (ko) | 지연 회로 | |
| KR101400328B1 (ko) | 테스트 장치 및 반도체 집적 회로 장치 | |
| JP3732187B2 (ja) | 半導体装置 | |
| KR101426486B1 (ko) | 테스트 장치 및 반도체 집적 회로 장치 | |
| KR20100008916A (ko) | 테스트 장치 및 반도체 집적 회로 장치 | |
| CN100362358C (zh) | 环形振荡器的散射测量方法 | |
| US20100174503A1 (en) | Monitoring NFET/PFET Skew in Complementary Metal Oxide Semiconductor Devices | |
| JPH10270644A (ja) | 半導体集積回路装置 | |
| JP3962384B2 (ja) | 半導体装置及び回路シミュレーション方法 | |
| JP2013012969A (ja) | 半導体集積回路装置 | |
| JP6872837B2 (ja) | 発振回路及び電圧制御装置 | |
| CN115184762A (zh) | 测试电路、采用测试电路的测试方法以及装置 | |
| JP2009252955A (ja) | テスト回路および半導体装置の評価方法 | |
| JP2010062211A (ja) | 半導体回路装置及び半導体回路装置製造方法 | |
| KR20000062473A (ko) | 다이나믹 상보형 모스 트랜지스터를 갖는실리콘-온-절연체 논리 회로에서의 셋업 시험 방법 및 그장치 | |
| JP2005057164A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081021 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081021 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |