JP2004302679A - 情報処理装置、ｃｐｕの周波数制御方法およびプログラム - Google Patents
情報処理装置、ｃｐｕの周波数制御方法およびプログラム Download PDFInfo
- Publication number
- JP2004302679A JP2004302679A JP2003092635A JP2003092635A JP2004302679A JP 2004302679 A JP2004302679 A JP 2004302679A JP 2003092635 A JP2003092635 A JP 2003092635A JP 2003092635 A JP2003092635 A JP 2003092635A JP 2004302679 A JP2004302679 A JP 2004302679A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- information
- frequency
- predetermined
- predetermined information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【課題】本発明は、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずにＣＰＵの周波数を多段階に切り替え制御できる情報処理装置、ＣＰＵの周波数制御方法およびプログラムを提供することを課題とする。
【解決手段】ＢＩＯＳ−ＲＯＭ１２に格納されたＢＩＯＳに、ＦＤＤ１５から供給されたＣＰＵ１１の周波数と電圧値を定義したテーブル（ＴＢＬ）をフラッシュメモリ１３に更新する処理機能と、フラッシュメモリ１３に格納されたテーブル（ＴＢＬ）に基づく周波数および電圧値をＣＰＵ１１に設定しＣＰＵ１１の周波数を制御する処理機能とを具備することにより、外部記憶装置から供給するＣＰＵの周波数と電圧値を定義したテーブルを変更するだけで、動作周波数を異にするすべてのＣＰＵを対象に所望の周波数設定を行うことができる。
【選択図】 図１
【解決手段】ＢＩＯＳ−ＲＯＭ１２に格納されたＢＩＯＳに、ＦＤＤ１５から供給されたＣＰＵ１１の周波数と電圧値を定義したテーブル（ＴＢＬ）をフラッシュメモリ１３に更新する処理機能と、フラッシュメモリ１３に格納されたテーブル（ＴＢＬ）に基づく周波数および電圧値をＣＰＵ１１に設定しＣＰＵ１１の周波数を制御する処理機能とを具備することにより、外部記憶装置から供給するＣＰＵの周波数と電圧値を定義したテーブルを変更するだけで、動作周波数を異にするすべてのＣＰＵを対象に所望の周波数設定を行うことができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵを実装した各種の電子機器を含む情報処理装置、ＣＰＵの周波数制御方法、およびプログラムに関する。
【０００２】
【従来の技術】
コンピュータシステムに於けるＣＰＵの周波数切り替えはＢＩＯＳ（基本入出力システム）の制御により行われる。
【０００３】
ＣＰＵの周波数を２段階に制御するコンピュータシステムでは、ＢＩＯＳが周波数を制御する際に、切り替え可能な周波数の値を、ＣＰＵの内部レジスタから取得したデータをもとに計算により求めることができ、また電圧値についてもＣＰＵから判断することができた。この周波数切り替えを従来では外部回路を用いて行っていた。また、この周波数切り替えを外部回路に代わりＢＩＯＳを入れ替えて若しくは書き換えて対処することでハードウェアの簡素化を図った技術も存在する（例えば、特許文献１参照）。
【０００４】
しかし、ＣＰＵの切り替え可能な周波数が３段階以上の多段階になると、切り替え可能な周波数の値と電圧値のすべてをＣＰＵの内部レジスタから取得することはできない。
【０００５】
【特許文献１】
特開平１０−２８９０３１号公報
【０００６】
【発明が解決しようとする課題】
上述したように従来では、周波数を多段階に切り替えることのできるＣＰＵを実装するシステムに於いては、ＣＰＵから周波数の値と電圧値を自動的に求めることができないことから、ＣＰＵの種類の数だけＢＩＯＳが必要になり、切り替え可能な周波数の選択肢を変更したい場合はＢＩＯＳの書換えが必要になるなどの問題があった。
【０００７】
本発明は上記実情に鑑みなされたもので、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳ（基本入出力システム）を用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、しかも外部回路を不要にして簡単かつ容易にＣＰＵの周波数を多段階に切り替え制御できる情報処理装置、ＣＰＵの周波数制御方法およびプログラムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、周波数を多段階に切り替えることのできるＣＰＵを実装するシステムに於いて、ＢＩＯＳに、所定記憶領域に置かれたテーブルを用いて、ＣＰＵに周波数および電圧値を設定する処理手段、および外部より読み込んだテーブルのデータファイルを前記所定記憶領域に書き込むことで前記テーブルの内容を更新する処理手段を設けた構成として、例えばフロッピィディスクドライブ等の外部記憶装置から提供したデータファイルにより、動作周波数を異にする複数種のＣＰＵに対して、実装ＣＰＵに適合した周波数および電圧値を設定できるようにしたことを特徴とする。これにより、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、しかも外部回路を不要にして簡単かつ容易にＣＰＵの周波数を多段階に切り替え制御できる。
【０００９】
即ち、本発明は、実装するＣＰＵの動作用周波数を外部より設定可能にした情報処理装置であって、前記ＣＰＵに設定する動作周波数を含んだ所定の情報が記憶される不揮発性メモリと、前記不揮発性メモリに記憶される所定の情報を外部記憶装置から読み出す読出手段と、前記読出手段で読み出された所定の情報が前記ＣＰＵに適合した情報であるか否かを判定する判定手段と、前記読出手段で読み出された前記所定の情報が前記判定手段で前記ＣＰＵに適合した情報であると判定された際に、当該所定の情報を前記不揮発性メモリに書き込む書込み手段とを具備したことを特徴とする。
【００１０】
実施形態に従えば、本発明は、実装するＣＰＵの動作用周波数を外部より設定可能にした情報処理装置であって、前記ＣＰＵに設定する周波数および電圧値を含んだ所定の情報をもつテーブルの保存領域を割り当てた不揮発性メモリと、前記テーブルのデータファイルを外部より読み込む読込手段と、前記読込手段で読み込んだテーブルのデータファイルに含まれる特定の情報から当該データファイルが前記ＣＰＵに適合したファイルであるか否かを判定するチェック手段と、前記読込手段で読み込んだテーブルのデータファイルが前記チェック手段で前記ＣＰＵに適合したファイルであると判定された際に、当該テーブルのデータファイルを前記不揮発性メモリの前記テーブル保存領域に書き込み、前記不揮発性メモリに保存されるテーブルの内容を更新するテーブル更新手段とを具備し、前記各手段をＢＩＯＳにより実現することで、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、実装ＣＰＵに設定する周波数および電圧値を外部から供給されるテーブルのデータファイルにより容易にアップデートできるようにしたことを特徴とする。
【００１１】
また、本発明は、前記情報処理装置に於いて、システム電源の投入に伴い前記不揮発性メモリの前記テーブル保存領域に保存されたテーブルの内容が前記ＣＰＵに適合するか否かを判定するテーブルチェック手段と、前記テーブルチェック手段で前記テーブル保存領域に保存されたテーブルの内容が前記ＣＰＵに適合すると判定された際に、前記テーブル保存領域に保存されたテーブルの内容に従う周波数および電圧値を前記ＣＰＵに設定する設定手段と、前記設定手段の設定内容に従い前記ＣＰＵの周波数を制御しシステムを起動する起動手段とをさらに具備し、前記外部から読み込んだテーブルのデータファイルの内容に従いシステムを起動できる構成として、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、実装ＣＰＵに設定する周波数および電圧値を外部から供給されるテーブルのデータファイルによりアップデートできるようにしたことを特徴とする。
【００１２】
更に、前記情報処理装置に於いて、前記テーブル更新手段により前記テーブル保存領域に保存されるテーブルの内容が更新された際に、システムを再起動するシステム制御手段をさらに具備することで、テーブルの内容更新に伴う再起動操作を不要にし簡素化できるとともに、更新されたテーブルの内容を反映したシステムの再起動処理機能を実現できる。
【００１３】
また、本発明は、ＣＰＵの周波数制御方法に於いて、システム起動時の処理に、前記ＣＰＵに適合する周波数を含んだ所定の情報が予め定められた不揮発性メモリ領域に存在するか否かを判断し、前記ＣＰＵに適合する周波数を含んだ所定の情報が前記不揮発性メモリ領域に存在するとき、前記ＣＰＵに前記所定の情報に基づく周波数を設定するＣＰＵへの周波数設定ステップを含み、システム起動後の処理に、前記不揮発性メモリ領域に書き込む所定の情報が外部より読み込まれた際、当該所定の情報が前記ＣＰＵに適合した情報であるか否かを判断し、ＣＰＵに適合した情報であると判断した際に、前記外部より読み込まれた所定の情報を前記不揮発性メモリ領域に書き込む書込ステップを含むことを特徴とする。
【００１４】
実施形態に従えば、本発明は、ＢＩＯＳによるＣＰＵの周波数制御方法に於いて、システム起動時の処理に、前記ＣＰＵに適合する周波数および電圧値を含んだテーブルが所定の不揮発性メモリ領域に存在するか否かを判断し、前記ＣＰＵに適合する周波数および電圧値を含んだテーブルが前記不揮発性メモリ領域に存在するとき、当該テーブルを用いて前記ＣＰＵに周波数および電圧値を設定するＣＰＵへの周波数設定ステップを含み、システム起動後の処理に、前記不揮発性メモリ領域に保存するテーブルのデータファイルが外部より読み込まれた際、当該データファイルが前記ＣＰＵに適合するテーブルのデータファイルであるか否かを判断し、ＣＰＵに適合するテーブルのデータファイルであることが確認された際に、当該データファイルを前記不揮発性メモリ領域に書き込んで前記不揮発性メモリ領域のテーブル内容を更新するステップを含むことを特徴とする。このようなＣＰＵの周波数制御方法を用いることにより、周波数を多段階に切り替えることのできるＣＰＵを実装するシステムに於いて、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、ＣＰＵ周波数のアップデートをに行うことができる。
【００１５】
また、本発明は、ＣＰＵの周波数制御装置としてコンピュータを機能させるためのプログラムであって、システム起動時の処理に於いて、前記ＣＰＵに適合した周波数を含んだ所定の情報が所定の不揮発性メモリ領域に存在するか否かを判断する機能と、前記ＣＰＵに適合した周波数を含んだ所定の情報が前記所定の不揮発性メモリ領域に存在する際に、当該所定の情報に基づく周波数を前記ＣＰＵに設定する機能とをコンピュータに実現させ、システム起動後の処理に於いて、前記ＣＰＵに設定する周波数含んだ所定の情報が外部より読み込まれた際に、当該情報に含まれる特定情報から当該所定の情報が前記ＣＰＵに適合した情報であるか否かを判定する機能と、前記外部より読み込まれた所定の情報が前記ＣＰＵに適合した情報であると判定された際に、当該所定の情報を前記不揮発性メモリの所定の保存領域に書き込む機能とをコンピュータに実現させるプログラム構成としたことを特徴とする。
【００１６】
実施形態に従えば、本発明は、ＣＰＵの周波数制御装置としてコンピュータを機能させるためのプログラムであって、システム起動時の処理に於いて、前記ＣＰＵに適合する周波数および電圧値を含んだテーブルが所定の不揮発性メモリ領域に存在するか否かを判断する機能と、前記ＣＰＵに適合する周波数および電圧値を含んだテーブルが所定の不揮発性メモリ領域に存在する際に、当該テーブルを用いて前記ＣＰＵに周波数および電圧値を設定する機能とをコンピュータに実現させ、システム起動後の処理に於いて、前記ＣＰＵに設定する周波数および電圧値を含んだ所定の情報をもつテーブルのデータファイルが外部より読み込まれた際に、当該テーブルのデータファイルに含まれる特定の情報から当該データファイルが前記ＣＰＵに適合したファイルであるか否かを判定する機能と、前記テーブルのデータファイルが前記ＣＰＵに適合したファイルであると判定された際に、当該テーブルのデータファイルを前記不揮発性メモリの所定のテーブル保存領域に書き込み、前記テーブル保存領域に保存されるテーブルの内容を更新する機能とをコンピュータに実現させるプログラム構成としたことを特徴とする。このようなプログラム機能をＢＩＯＳにもたせることで、ＣＰＵの周波数制御方法を用いることにより、周波数を多段階に切り替えることのできるＣＰＵを実装するシステムに於いて、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、ＣＰＵ周波数のアップデートを行うことができる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１８】
本発明の実施形態に於ける情報処理装置は、図１に示すように、ＣＰＵ１１、ＢＩＯＳ−ＲＯＭ１２、フラッシュメモリ１３、ＲＡＭ１４、フロッピィディスクドライブ（ＦＤＤ）１５等を有して構成される。
【００１９】
ＣＰＵ１１は、装置内のマザーボードに実装され、上記ＢＩＯＳ−ＲＯＭ１２に格納されたＢＩＯＳのプログラム処理、およびＲＡＭ１４に格納された、ＯＳ（オペレーティングシステム）、各種アプリケーションプログラム等に従う処理を実行する。この実施形態では、図３乃至図５に示すようなＢＩＯＳ内のプログラム処理を実行する。この処理については後述する。
【００２０】
ＢＩＯＳ−ＲＯＭ１２、およびフラッシュメモリ１３は、それぞれ不揮発性のメモリにより構成されるもので、ここでは本発明を分かり易く説明するために別々のハードウェア構成のように示しているが、実際の構成では同一の不揮発性メモリにより実現される構成であってよい。ＢＩＯＳ−ＲＯＭ１２にはＢＩＯＳ（基本入出力システム）が格納される。ここでは、図３乃至図５に示すような処理手順によるＣＰＵの周波数制御処理ルーチンを含んだＢＩＯＳが格納される。
【００２１】
フラッシュメモリ１３は、実装ＣＰＵ１１の周波数設定を行う際に用いられるテーブル（ＴＢＬ）の保存領域となるもので、上記ＲＡＭ１４に置かれたテーブル（ＴＢＬ）のデータファイルが実装ＣＰＵ１１に適合したファイルであるか否かを判定するチェックに於いて、実装ＣＰＵ１１に適合したファイルであると判定されたとき、そのデータファイルが書き込まれ、当該メモリ上で保存対象にあるテーブル（ＴＢＬ）が更新される。
【００２２】
ＲＡＭ１４は、ＣＰＵ１１が実行する、ＯＳ、および各種アプリケーションプログラム等の各種プログラムの格納領域として用いられるとともに、ＣＰＵ１１の処理に供される作業領域として用いられる。ここではユーティリティプログラムの制御でフロッピィディスクドライブ（ＦＤＤ）１５から読み込まれたＣＰＵの周波数設定に用いられるテーブル（ＴＢＬ）のデータファイルが記憶される。このテーブル（ＴＢＬ）の構成については図２を参照して後述する。
【００２３】
フロッピィディスクドライブ（ＦＤＤ）１５は外部記憶装置として各種データの入出力に供されるもので、ここではフロッピィディスクに記録したテーブル（ＴＢＬ）のデータファイルが、テーブルをアップデートする際にユーティリティプログラムの制御でリードアクセスされ、ＲＡＭ１４上に書き込まれる。
【００２４】
図２は上記フラッシュメモリ１３に保存される、ＣＰＵの周波数設定に用いられるテーブル（ＴＢＬ）の構成例を示したもので、上記ＲＡＭ１４上に読み込まれるテーブル（ＴＢＬ）のデータファイルについても同様のデータ構造である。この図２に示すデータ構造は、データファイルのヘッダー情報（１バイト、例＝“Ｇ”）、サイズ情報（１バイト）、チェックサム（１バイト）、ＣＰＵのＩＤ情報（２バイト）、最高周波数を示す情報（１バイト）、最高電圧値を示す情報（１バイト）等のチェック用の情報と、ＣＰＵがサポートしている周波数および電圧値のサポートステート数を示す情報（１バイト）と、当該各サポートステート数に従う各ステート毎の周波数および電圧値と消費電力（パワー）値示すＣＰＵ設定情報（各５バイト）とが記述される。ＣＰＵのＩＤ情報（ＣＰＵ ＩＤ）と、最高周波数と、最高電圧値とは実装ＣＰＵ１１の内部レジスタから取得可能である。
【００２５】
図３乃至図５はそれぞれ上記ＢＩＯＳ−ＲＯＭ１２に格納されたＢＩＯＳにより実行される上記ＣＰＵの周波数制御処理ルーチンを示すフローチャートである。このうち、図３はシステム電源オンに伴うシステム起動時の処理に含まれるＣＰＵの処理手順、図４は図３のステップＳ１８の処理手順、図５はシステム起動後の処理に含まれる処理手順を示している。尚、図５に示すステップＳ２１の処理についてはユーティリティプログラムの処理により実行される。
【００２６】
ここで上記各図を参照して本発明の実施形態に於ける動作を説明する。
【００２７】
システム電源が投入されると、ＣＰＵ１１はＢＩＯＳ−ＲＯＭ１２に格納されたＢＩＯＳのプログラムを実行する。この処理に於いて、ＣＰＵ１１は、フラッシュメモリ１３に格納されたテーブル（ＴＢＬ）からヘッダー情報とチェックサムを読み込み（図３ステップＳ１１）、そのヘッダー情報（“Ｇ”）とチェックサムを用いてフラッシュメモリ１３に正規のテーブルが保存されているか否かをチェックする（図３ステップＳ１２）。
【００２８】
ここで、少なくともヘッダー情報若しくはチェックサムの一致がとれず、正規のテーブルが保存されている確認がとれない際は（図３ステップＳ１３ Ｎｏ）、ＣＰＵ１１に予め設定されているブート周波数でシステムを起動する（図３ステップＳ１９）。
【００２９】
また、ヘッダー情報およびチェックサムの一致により正規のテーブルが保存されている確認がとれたならば（図３ステップＳ１３ Ｙｅｓ）、次にフラッシュメモリ１３から、ＣＰＵ ＩＤ、最高周波数（ｆ ｍａｘ）、最高電圧値（Ｖ ｍａｘ）を読み込み（図３ステップＳ１４）、ＣＰＵ１１の内部レジスタより読んだＣＰＵ ＩＤ、最高周波数、最高電圧値と比較する（図３ステップＳ１５，Ｓ１６）。
【００３０】
ここで、ＣＰＵ ＩＤ、最高周波数、最高電圧値の少なくともいずれかが一致しなかった場合は（図３ステップＳ１７ Ｎｏ）、ＣＰＵ１１に予め設定されているブート周波数でシステムを起動する（図３ステップＳ１９）。
【００３１】
また、ＣＰＵ ＩＤ、最高周波数、最高電圧値のすべてが一致し、フラッシュメモリ１３に正規のテーブル（ＴＢＬ）が存在されていることを確認した際は（図３ステップＳ１７ Ｙｅｓ）、当該テーブル（ＴＢＬ）に記憶されている周波数情報をもとに、ＣＰＵ１１の周波数を設定してシステムを起動する（図３ステップＳ１９）。
【００３２】
この際は、例えばセットアップ画面等で設定されたセットアップ情報から、使用するＣＰＵ周波数のステート番号情報を取得し（図４ステップＳ１８１）、そのステート番号に対応した周波数、および電圧値をフラッシュメモリ１３から取得して（図４ステップＳ１８２）、ＣＰＵ１１に設定（ＣＰＵ１１の内部レジスタに書き込んで当該内部レジスタの内容を更新）した後（図４ステップＳ１８３）、その設定周波数でＣＰＵ１１を動作させシステムを起動する（図４ステップＳ１８４）。
【００３３】
その後、ＯＳ上でユーティリティが実行され、フロッピィディスクドライブ（ＦＤＤ）１５から、テーブル（ＴＢＬ）のデータファイルが読み込まれると（図５ステップＳ２１）、ＢＩＯＳはユーティリティからの通知を受けて、上記フロッピィディスクドライブ（ＦＤＤ）１５から読み込んだテーブル（ＴＢＬ）のデータファイルをＲＡＭ１４に格納する。この際は、ＣＰＵ１１のＢＩＯＳ処理に於いて、ＲＡＭ１４に格納されたテーブル（ＴＢＬ）のデータファイルがもつヘッダー情報とチェックサムを確認する（図５ステップＳ２２）。この際の処理は上記したシステム起動の際の確認処理と同様に、そのヘッダー情報とチェックサムを用いてＲＡＭ１４のデータファイルが正規のテーブル（ＴＢＬ）のデータファイルであるか否かをチェックすることにより行われる。
【００３４】
ここで、少なくともヘッダー情報若しくはチェックサムの一致がとれず、正規のテーブルのデータファイルでないと判定した際は（図５ステップＳ２２ Ｎｏ）、上記フロッピィディスクドライブ（ＦＤＤ）１５から読み込んだＲＡＭ１４上のデータファイルを破棄する（図５ステップＳ２５）。
【００３５】
また、ヘッダー情報およびチェックサムの一致によりＲＡＭ１４上のデータファイルが正規のテーブル（ＴＢＬ）のデータファイルであると判定した際は（図５ステップＳ２２ Ｙｅｓ）、次にＲＡＭ１４上の上記データファイルに記述された、ＣＰＵ ＩＤ、最高周波数、最高電圧値が実装ＣＰＵ１１に適合したものであるか否かをチェックする（図５ステップＳ２３）。この際の処理は上記したシステム起動の際の確認処理と同様に、ＲＡＭ１４から読み込んだ、ＣＰＵ ＩＤ、最高周波数、最高電圧値と、ＣＰＵ１１の内部レジスタより読んだＣＰＵ ＩＤ、最高周波数、最高電圧値とを比較することによって行われる。
【００３６】
ここで、ＣＰＵ ＩＤ、最高周波数、最高電圧値の少なくともいずれかが一致しない際は（図５ステップＳ２３ Ｎｏ）、上記フロッピィディスクドライブ（ＦＤＤ）１５から読み込んだＲＡＭ１４上のデータファイルを破棄する（図５ステップＳ２５）。
【００３７】
また、ＣＰＵ ＩＤ、最高周波数、最高電圧値のすべてが一致した際は、上記ＲＡＭ１４上のテーブル（ＴＢＬ）のデータファイルをフラッシュメモリ１３に書き込み、フラッシュメモリ１３上のテーブル（ＴＢＬ）のデータファイルを更新（アップデート）する（図５ステップＳ２４）。これにより、以後、システム電源が投入されると、上述した図３に示すＢＩＯＳ処理により、上記アップデートされたテーブル（ＴＢＬ）に従う設定周波数でＣＰＵ１１が動作しシステムを起動する
また、上記したアップデート処理に於いて、テーブル（ＴＢＬ）のデータファイルをアップデートした後、ＢＩＯＳ上で再起動のトリガをかけることにより、ユーザの再立上げ操作を介在することなく、上記した図３に示す処理が実行され、フラッシュメモリ１３上の更新されたテーブル（ＴＢＬ）に基づく設定周波数でＣＰＵ１１が動作してシステムを起動する。
【００３８】
このように、外部記憶装置から供給されたＣＰＵの周波数と電圧値を定義したテーブルを不揮発性メモリに更新するＢＩＯＳの処理機能と、不揮発性メモリに格納されたテーブルのデータファイルをＣＰＵに設定しＣＰＵの周波数を制御するＢＩＯＳの処理機能とを具備することにより、外部記憶装置から供給するＣＰＵの周波数と電圧値を定義したテーブルを変更するだけで、動作周波数を異にするすべてのＣＰＵを対象に所望の周波数設定を行うことができる。
【００３９】
【発明の効果】
以上詳記したように本発明によれば、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、しかも外部回路を不要にして簡単かつ容易にＣＰＵの周波数を多段階に切り替え制御することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に於ける情報処理装置の構成を示すブロック図。
【図２】上記実施形態に於けるテーブルの構造を示す図。
【図３】上記実施形態の処理手順を示すフローチャート。
【図４】上記実施形態の処理手順を示すフローチャート。
【図５】上記実施形態の処理手順を示すフローチャート。
【符号の説明】
１１…ＣＰＵ、１２…ＢＩＯＳ、１３…フラッシュメモリ、１４…ＲＡＭ、１５…フロッピィディスクドライブ（ＦＤＤ）、ＴＢＬ…テーブル。
【発明の属する技術分野】
本発明は、ＣＰＵを実装した各種の電子機器を含む情報処理装置、ＣＰＵの周波数制御方法、およびプログラムに関する。
【０００２】
【従来の技術】
コンピュータシステムに於けるＣＰＵの周波数切り替えはＢＩＯＳ（基本入出力システム）の制御により行われる。
【０００３】
ＣＰＵの周波数を２段階に制御するコンピュータシステムでは、ＢＩＯＳが周波数を制御する際に、切り替え可能な周波数の値を、ＣＰＵの内部レジスタから取得したデータをもとに計算により求めることができ、また電圧値についてもＣＰＵから判断することができた。この周波数切り替えを従来では外部回路を用いて行っていた。また、この周波数切り替えを外部回路に代わりＢＩＯＳを入れ替えて若しくは書き換えて対処することでハードウェアの簡素化を図った技術も存在する（例えば、特許文献１参照）。
【０００４】
しかし、ＣＰＵの切り替え可能な周波数が３段階以上の多段階になると、切り替え可能な周波数の値と電圧値のすべてをＣＰＵの内部レジスタから取得することはできない。
【０００５】
【特許文献１】
特開平１０−２８９０３１号公報
【０００６】
【発明が解決しようとする課題】
上述したように従来では、周波数を多段階に切り替えることのできるＣＰＵを実装するシステムに於いては、ＣＰＵから周波数の値と電圧値を自動的に求めることができないことから、ＣＰＵの種類の数だけＢＩＯＳが必要になり、切り替え可能な周波数の選択肢を変更したい場合はＢＩＯＳの書換えが必要になるなどの問題があった。
【０００７】
本発明は上記実情に鑑みなされたもので、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳ（基本入出力システム）を用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、しかも外部回路を不要にして簡単かつ容易にＣＰＵの周波数を多段階に切り替え制御できる情報処理装置、ＣＰＵの周波数制御方法およびプログラムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、周波数を多段階に切り替えることのできるＣＰＵを実装するシステムに於いて、ＢＩＯＳに、所定記憶領域に置かれたテーブルを用いて、ＣＰＵに周波数および電圧値を設定する処理手段、および外部より読み込んだテーブルのデータファイルを前記所定記憶領域に書き込むことで前記テーブルの内容を更新する処理手段を設けた構成として、例えばフロッピィディスクドライブ等の外部記憶装置から提供したデータファイルにより、動作周波数を異にする複数種のＣＰＵに対して、実装ＣＰＵに適合した周波数および電圧値を設定できるようにしたことを特徴とする。これにより、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、しかも外部回路を不要にして簡単かつ容易にＣＰＵの周波数を多段階に切り替え制御できる。
【０００９】
即ち、本発明は、実装するＣＰＵの動作用周波数を外部より設定可能にした情報処理装置であって、前記ＣＰＵに設定する動作周波数を含んだ所定の情報が記憶される不揮発性メモリと、前記不揮発性メモリに記憶される所定の情報を外部記憶装置から読み出す読出手段と、前記読出手段で読み出された所定の情報が前記ＣＰＵに適合した情報であるか否かを判定する判定手段と、前記読出手段で読み出された前記所定の情報が前記判定手段で前記ＣＰＵに適合した情報であると判定された際に、当該所定の情報を前記不揮発性メモリに書き込む書込み手段とを具備したことを特徴とする。
【００１０】
実施形態に従えば、本発明は、実装するＣＰＵの動作用周波数を外部より設定可能にした情報処理装置であって、前記ＣＰＵに設定する周波数および電圧値を含んだ所定の情報をもつテーブルの保存領域を割り当てた不揮発性メモリと、前記テーブルのデータファイルを外部より読み込む読込手段と、前記読込手段で読み込んだテーブルのデータファイルに含まれる特定の情報から当該データファイルが前記ＣＰＵに適合したファイルであるか否かを判定するチェック手段と、前記読込手段で読み込んだテーブルのデータファイルが前記チェック手段で前記ＣＰＵに適合したファイルであると判定された際に、当該テーブルのデータファイルを前記不揮発性メモリの前記テーブル保存領域に書き込み、前記不揮発性メモリに保存されるテーブルの内容を更新するテーブル更新手段とを具備し、前記各手段をＢＩＯＳにより実現することで、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、実装ＣＰＵに設定する周波数および電圧値を外部から供給されるテーブルのデータファイルにより容易にアップデートできるようにしたことを特徴とする。
【００１１】
また、本発明は、前記情報処理装置に於いて、システム電源の投入に伴い前記不揮発性メモリの前記テーブル保存領域に保存されたテーブルの内容が前記ＣＰＵに適合するか否かを判定するテーブルチェック手段と、前記テーブルチェック手段で前記テーブル保存領域に保存されたテーブルの内容が前記ＣＰＵに適合すると判定された際に、前記テーブル保存領域に保存されたテーブルの内容に従う周波数および電圧値を前記ＣＰＵに設定する設定手段と、前記設定手段の設定内容に従い前記ＣＰＵの周波数を制御しシステムを起動する起動手段とをさらに具備し、前記外部から読み込んだテーブルのデータファイルの内容に従いシステムを起動できる構成として、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、実装ＣＰＵに設定する周波数および電圧値を外部から供給されるテーブルのデータファイルによりアップデートできるようにしたことを特徴とする。
【００１２】
更に、前記情報処理装置に於いて、前記テーブル更新手段により前記テーブル保存領域に保存されるテーブルの内容が更新された際に、システムを再起動するシステム制御手段をさらに具備することで、テーブルの内容更新に伴う再起動操作を不要にし簡素化できるとともに、更新されたテーブルの内容を反映したシステムの再起動処理機能を実現できる。
【００１３】
また、本発明は、ＣＰＵの周波数制御方法に於いて、システム起動時の処理に、前記ＣＰＵに適合する周波数を含んだ所定の情報が予め定められた不揮発性メモリ領域に存在するか否かを判断し、前記ＣＰＵに適合する周波数を含んだ所定の情報が前記不揮発性メモリ領域に存在するとき、前記ＣＰＵに前記所定の情報に基づく周波数を設定するＣＰＵへの周波数設定ステップを含み、システム起動後の処理に、前記不揮発性メモリ領域に書き込む所定の情報が外部より読み込まれた際、当該所定の情報が前記ＣＰＵに適合した情報であるか否かを判断し、ＣＰＵに適合した情報であると判断した際に、前記外部より読み込まれた所定の情報を前記不揮発性メモリ領域に書き込む書込ステップを含むことを特徴とする。
【００１４】
実施形態に従えば、本発明は、ＢＩＯＳによるＣＰＵの周波数制御方法に於いて、システム起動時の処理に、前記ＣＰＵに適合する周波数および電圧値を含んだテーブルが所定の不揮発性メモリ領域に存在するか否かを判断し、前記ＣＰＵに適合する周波数および電圧値を含んだテーブルが前記不揮発性メモリ領域に存在するとき、当該テーブルを用いて前記ＣＰＵに周波数および電圧値を設定するＣＰＵへの周波数設定ステップを含み、システム起動後の処理に、前記不揮発性メモリ領域に保存するテーブルのデータファイルが外部より読み込まれた際、当該データファイルが前記ＣＰＵに適合するテーブルのデータファイルであるか否かを判断し、ＣＰＵに適合するテーブルのデータファイルであることが確認された際に、当該データファイルを前記不揮発性メモリ領域に書き込んで前記不揮発性メモリ領域のテーブル内容を更新するステップを含むことを特徴とする。このようなＣＰＵの周波数制御方法を用いることにより、周波数を多段階に切り替えることのできるＣＰＵを実装するシステムに於いて、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、ＣＰＵ周波数のアップデートをに行うことができる。
【００１５】
また、本発明は、ＣＰＵの周波数制御装置としてコンピュータを機能させるためのプログラムであって、システム起動時の処理に於いて、前記ＣＰＵに適合した周波数を含んだ所定の情報が所定の不揮発性メモリ領域に存在するか否かを判断する機能と、前記ＣＰＵに適合した周波数を含んだ所定の情報が前記所定の不揮発性メモリ領域に存在する際に、当該所定の情報に基づく周波数を前記ＣＰＵに設定する機能とをコンピュータに実現させ、システム起動後の処理に於いて、前記ＣＰＵに設定する周波数含んだ所定の情報が外部より読み込まれた際に、当該情報に含まれる特定情報から当該所定の情報が前記ＣＰＵに適合した情報であるか否かを判定する機能と、前記外部より読み込まれた所定の情報が前記ＣＰＵに適合した情報であると判定された際に、当該所定の情報を前記不揮発性メモリの所定の保存領域に書き込む機能とをコンピュータに実現させるプログラム構成としたことを特徴とする。
【００１６】
実施形態に従えば、本発明は、ＣＰＵの周波数制御装置としてコンピュータを機能させるためのプログラムであって、システム起動時の処理に於いて、前記ＣＰＵに適合する周波数および電圧値を含んだテーブルが所定の不揮発性メモリ領域に存在するか否かを判断する機能と、前記ＣＰＵに適合する周波数および電圧値を含んだテーブルが所定の不揮発性メモリ領域に存在する際に、当該テーブルを用いて前記ＣＰＵに周波数および電圧値を設定する機能とをコンピュータに実現させ、システム起動後の処理に於いて、前記ＣＰＵに設定する周波数および電圧値を含んだ所定の情報をもつテーブルのデータファイルが外部より読み込まれた際に、当該テーブルのデータファイルに含まれる特定の情報から当該データファイルが前記ＣＰＵに適合したファイルであるか否かを判定する機能と、前記テーブルのデータファイルが前記ＣＰＵに適合したファイルであると判定された際に、当該テーブルのデータファイルを前記不揮発性メモリの所定のテーブル保存領域に書き込み、前記テーブル保存領域に保存されるテーブルの内容を更新する機能とをコンピュータに実現させるプログラム構成としたことを特徴とする。このようなプログラム機能をＢＩＯＳにもたせることで、ＣＰＵの周波数制御方法を用いることにより、周波数を多段階に切り替えることのできるＣＰＵを実装するシステムに於いて、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、ＣＰＵ周波数のアップデートを行うことができる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１８】
本発明の実施形態に於ける情報処理装置は、図１に示すように、ＣＰＵ１１、ＢＩＯＳ−ＲＯＭ１２、フラッシュメモリ１３、ＲＡＭ１４、フロッピィディスクドライブ（ＦＤＤ）１５等を有して構成される。
【００１９】
ＣＰＵ１１は、装置内のマザーボードに実装され、上記ＢＩＯＳ−ＲＯＭ１２に格納されたＢＩＯＳのプログラム処理、およびＲＡＭ１４に格納された、ＯＳ（オペレーティングシステム）、各種アプリケーションプログラム等に従う処理を実行する。この実施形態では、図３乃至図５に示すようなＢＩＯＳ内のプログラム処理を実行する。この処理については後述する。
【００２０】
ＢＩＯＳ−ＲＯＭ１２、およびフラッシュメモリ１３は、それぞれ不揮発性のメモリにより構成されるもので、ここでは本発明を分かり易く説明するために別々のハードウェア構成のように示しているが、実際の構成では同一の不揮発性メモリにより実現される構成であってよい。ＢＩＯＳ−ＲＯＭ１２にはＢＩＯＳ（基本入出力システム）が格納される。ここでは、図３乃至図５に示すような処理手順によるＣＰＵの周波数制御処理ルーチンを含んだＢＩＯＳが格納される。
【００２１】
フラッシュメモリ１３は、実装ＣＰＵ１１の周波数設定を行う際に用いられるテーブル（ＴＢＬ）の保存領域となるもので、上記ＲＡＭ１４に置かれたテーブル（ＴＢＬ）のデータファイルが実装ＣＰＵ１１に適合したファイルであるか否かを判定するチェックに於いて、実装ＣＰＵ１１に適合したファイルであると判定されたとき、そのデータファイルが書き込まれ、当該メモリ上で保存対象にあるテーブル（ＴＢＬ）が更新される。
【００２２】
ＲＡＭ１４は、ＣＰＵ１１が実行する、ＯＳ、および各種アプリケーションプログラム等の各種プログラムの格納領域として用いられるとともに、ＣＰＵ１１の処理に供される作業領域として用いられる。ここではユーティリティプログラムの制御でフロッピィディスクドライブ（ＦＤＤ）１５から読み込まれたＣＰＵの周波数設定に用いられるテーブル（ＴＢＬ）のデータファイルが記憶される。このテーブル（ＴＢＬ）の構成については図２を参照して後述する。
【００２３】
フロッピィディスクドライブ（ＦＤＤ）１５は外部記憶装置として各種データの入出力に供されるもので、ここではフロッピィディスクに記録したテーブル（ＴＢＬ）のデータファイルが、テーブルをアップデートする際にユーティリティプログラムの制御でリードアクセスされ、ＲＡＭ１４上に書き込まれる。
【００２４】
図２は上記フラッシュメモリ１３に保存される、ＣＰＵの周波数設定に用いられるテーブル（ＴＢＬ）の構成例を示したもので、上記ＲＡＭ１４上に読み込まれるテーブル（ＴＢＬ）のデータファイルについても同様のデータ構造である。この図２に示すデータ構造は、データファイルのヘッダー情報（１バイト、例＝“Ｇ”）、サイズ情報（１バイト）、チェックサム（１バイト）、ＣＰＵのＩＤ情報（２バイト）、最高周波数を示す情報（１バイト）、最高電圧値を示す情報（１バイト）等のチェック用の情報と、ＣＰＵがサポートしている周波数および電圧値のサポートステート数を示す情報（１バイト）と、当該各サポートステート数に従う各ステート毎の周波数および電圧値と消費電力（パワー）値示すＣＰＵ設定情報（各５バイト）とが記述される。ＣＰＵのＩＤ情報（ＣＰＵ ＩＤ）と、最高周波数と、最高電圧値とは実装ＣＰＵ１１の内部レジスタから取得可能である。
【００２５】
図３乃至図５はそれぞれ上記ＢＩＯＳ−ＲＯＭ１２に格納されたＢＩＯＳにより実行される上記ＣＰＵの周波数制御処理ルーチンを示すフローチャートである。このうち、図３はシステム電源オンに伴うシステム起動時の処理に含まれるＣＰＵの処理手順、図４は図３のステップＳ１８の処理手順、図５はシステム起動後の処理に含まれる処理手順を示している。尚、図５に示すステップＳ２１の処理についてはユーティリティプログラムの処理により実行される。
【００２６】
ここで上記各図を参照して本発明の実施形態に於ける動作を説明する。
【００２７】
システム電源が投入されると、ＣＰＵ１１はＢＩＯＳ−ＲＯＭ１２に格納されたＢＩＯＳのプログラムを実行する。この処理に於いて、ＣＰＵ１１は、フラッシュメモリ１３に格納されたテーブル（ＴＢＬ）からヘッダー情報とチェックサムを読み込み（図３ステップＳ１１）、そのヘッダー情報（“Ｇ”）とチェックサムを用いてフラッシュメモリ１３に正規のテーブルが保存されているか否かをチェックする（図３ステップＳ１２）。
【００２８】
ここで、少なくともヘッダー情報若しくはチェックサムの一致がとれず、正規のテーブルが保存されている確認がとれない際は（図３ステップＳ１３ Ｎｏ）、ＣＰＵ１１に予め設定されているブート周波数でシステムを起動する（図３ステップＳ１９）。
【００２９】
また、ヘッダー情報およびチェックサムの一致により正規のテーブルが保存されている確認がとれたならば（図３ステップＳ１３ Ｙｅｓ）、次にフラッシュメモリ１３から、ＣＰＵ ＩＤ、最高周波数（ｆ ｍａｘ）、最高電圧値（Ｖ ｍａｘ）を読み込み（図３ステップＳ１４）、ＣＰＵ１１の内部レジスタより読んだＣＰＵ ＩＤ、最高周波数、最高電圧値と比較する（図３ステップＳ１５，Ｓ１６）。
【００３０】
ここで、ＣＰＵ ＩＤ、最高周波数、最高電圧値の少なくともいずれかが一致しなかった場合は（図３ステップＳ１７ Ｎｏ）、ＣＰＵ１１に予め設定されているブート周波数でシステムを起動する（図３ステップＳ１９）。
【００３１】
また、ＣＰＵ ＩＤ、最高周波数、最高電圧値のすべてが一致し、フラッシュメモリ１３に正規のテーブル（ＴＢＬ）が存在されていることを確認した際は（図３ステップＳ１７ Ｙｅｓ）、当該テーブル（ＴＢＬ）に記憶されている周波数情報をもとに、ＣＰＵ１１の周波数を設定してシステムを起動する（図３ステップＳ１９）。
【００３２】
この際は、例えばセットアップ画面等で設定されたセットアップ情報から、使用するＣＰＵ周波数のステート番号情報を取得し（図４ステップＳ１８１）、そのステート番号に対応した周波数、および電圧値をフラッシュメモリ１３から取得して（図４ステップＳ１８２）、ＣＰＵ１１に設定（ＣＰＵ１１の内部レジスタに書き込んで当該内部レジスタの内容を更新）した後（図４ステップＳ１８３）、その設定周波数でＣＰＵ１１を動作させシステムを起動する（図４ステップＳ１８４）。
【００３３】
その後、ＯＳ上でユーティリティが実行され、フロッピィディスクドライブ（ＦＤＤ）１５から、テーブル（ＴＢＬ）のデータファイルが読み込まれると（図５ステップＳ２１）、ＢＩＯＳはユーティリティからの通知を受けて、上記フロッピィディスクドライブ（ＦＤＤ）１５から読み込んだテーブル（ＴＢＬ）のデータファイルをＲＡＭ１４に格納する。この際は、ＣＰＵ１１のＢＩＯＳ処理に於いて、ＲＡＭ１４に格納されたテーブル（ＴＢＬ）のデータファイルがもつヘッダー情報とチェックサムを確認する（図５ステップＳ２２）。この際の処理は上記したシステム起動の際の確認処理と同様に、そのヘッダー情報とチェックサムを用いてＲＡＭ１４のデータファイルが正規のテーブル（ＴＢＬ）のデータファイルであるか否かをチェックすることにより行われる。
【００３４】
ここで、少なくともヘッダー情報若しくはチェックサムの一致がとれず、正規のテーブルのデータファイルでないと判定した際は（図５ステップＳ２２ Ｎｏ）、上記フロッピィディスクドライブ（ＦＤＤ）１５から読み込んだＲＡＭ１４上のデータファイルを破棄する（図５ステップＳ２５）。
【００３５】
また、ヘッダー情報およびチェックサムの一致によりＲＡＭ１４上のデータファイルが正規のテーブル（ＴＢＬ）のデータファイルであると判定した際は（図５ステップＳ２２ Ｙｅｓ）、次にＲＡＭ１４上の上記データファイルに記述された、ＣＰＵ ＩＤ、最高周波数、最高電圧値が実装ＣＰＵ１１に適合したものであるか否かをチェックする（図５ステップＳ２３）。この際の処理は上記したシステム起動の際の確認処理と同様に、ＲＡＭ１４から読み込んだ、ＣＰＵ ＩＤ、最高周波数、最高電圧値と、ＣＰＵ１１の内部レジスタより読んだＣＰＵ ＩＤ、最高周波数、最高電圧値とを比較することによって行われる。
【００３６】
ここで、ＣＰＵ ＩＤ、最高周波数、最高電圧値の少なくともいずれかが一致しない際は（図５ステップＳ２３ Ｎｏ）、上記フロッピィディスクドライブ（ＦＤＤ）１５から読み込んだＲＡＭ１４上のデータファイルを破棄する（図５ステップＳ２５）。
【００３７】
また、ＣＰＵ ＩＤ、最高周波数、最高電圧値のすべてが一致した際は、上記ＲＡＭ１４上のテーブル（ＴＢＬ）のデータファイルをフラッシュメモリ１３に書き込み、フラッシュメモリ１３上のテーブル（ＴＢＬ）のデータファイルを更新（アップデート）する（図５ステップＳ２４）。これにより、以後、システム電源が投入されると、上述した図３に示すＢＩＯＳ処理により、上記アップデートされたテーブル（ＴＢＬ）に従う設定周波数でＣＰＵ１１が動作しシステムを起動する
また、上記したアップデート処理に於いて、テーブル（ＴＢＬ）のデータファイルをアップデートした後、ＢＩＯＳ上で再起動のトリガをかけることにより、ユーザの再立上げ操作を介在することなく、上記した図３に示す処理が実行され、フラッシュメモリ１３上の更新されたテーブル（ＴＢＬ）に基づく設定周波数でＣＰＵ１１が動作してシステムを起動する。
【００３８】
このように、外部記憶装置から供給されたＣＰＵの周波数と電圧値を定義したテーブルを不揮発性メモリに更新するＢＩＯＳの処理機能と、不揮発性メモリに格納されたテーブルのデータファイルをＣＰＵに設定しＣＰＵの周波数を制御するＢＩＯＳの処理機能とを具備することにより、外部記憶装置から供給するＣＰＵの周波数と電圧値を定義したテーブルを変更するだけで、動作周波数を異にするすべてのＣＰＵを対象に所望の周波数設定を行うことができる。
【００３９】
【発明の効果】
以上詳記したように本発明によれば、動作周波数を異にする複数種のＣＰＵに対して、それぞれの種類に応じたＢＩＯＳを用意することなく、またＢＩＯＳの書き換え、変更等を伴わずに、しかも外部回路を不要にして簡単かつ容易にＣＰＵの周波数を多段階に切り替え制御することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に於ける情報処理装置の構成を示すブロック図。
【図２】上記実施形態に於けるテーブルの構造を示す図。
【図３】上記実施形態の処理手順を示すフローチャート。
【図４】上記実施形態の処理手順を示すフローチャート。
【図５】上記実施形態の処理手順を示すフローチャート。
【符号の説明】
１１…ＣＰＵ、１２…ＢＩＯＳ、１３…フラッシュメモリ、１４…ＲＡＭ、１５…フロッピィディスクドライブ（ＦＤＤ）、ＴＢＬ…テーブル。
Claims (16)
- ＣＰＵと、
前記ＣＰＵに設定する動作周波数を含んだ所定の情報が記憶される不揮発性メモリと、
前記不揮発性メモリに記憶される所定の情報を外部記憶装置から読み出す読出手段と、
前記読出手段で読み出された所定の情報が前記ＣＰＵに適合した情報であるか否かを判定する判定手段と、
前記読出手段で読み出された前記所定の情報が前記判定手段で前記ＣＰＵに適合した情報であると判定された際に、当該所定の情報を前記不揮発性メモリに書き込む書込み手段と
を具備したことを特徴とする情報処理装置。 - システム電源の投入に伴い前記不揮発性メモリに記憶されている前記所定の情報が前記ＣＰＵに適合した情報であるか否かを判定する第２の判定手段と、
前記第２の判定手段で前記所定の情報が前記ＣＰＵに適合した情報であると判定された際に、前記所定の情報に基づく周波数を前記ＣＰＵに設定する設定手段と、
前記設定手段の設定内容に従い前記ＣＰＵの周波数を制御しシステムを起動する起動手段と
をさらに具備する請求項１記載の情報処理装置。 - 前記書込み手段により、前記不揮発性メモリに所定の情報が書込まれた際に、システムを再起動するシステム制御手段をさらに具備する請求項１記載の情報処理装置。
- 前記所定の情報に含まれる情報は、前記データファイルのヘッダ情報、サイズ情報、チェック情報、ＣＰＵのＩＤ情報、最高周波数を示す情報、最高電圧値を示す情報のすべて若しくは一部である請求項１記載の情報処理装置。
- 前記所定の情報には、前記ＣＰＵがサポートしている周波数および電圧値のステート数を示す情報と、当該ステート数に従う各ステート毎の周波数および電圧値をもつＣＰＵ設定情報とが含まれる請求項１記載の情報処理装置。
- 前記設定手段は、前記不揮発性メモリに保存された所定の情報に含まれる、前記ＣＰＵがサポートしている、周波数並びに電圧値をそれぞれ異にする複数のステートから、一つのステートを選択する手段と、前記所定の情報から、前記選択されたステートに従う周波数および電圧値を取得する手段とを有して、前記取得した周波数および電圧値を前記ＣＰＵの内部レジスタに設定する請求項２記載の情報処理装置。
- ＣＰＵの周波数制御方法に於いて、
システム起動時の処理に、前記ＣＰＵに適合する周波数を含んだ所定の情報が予め定められた不揮発性メモリ領域に存在するか否かを判断し、前記ＣＰＵに適合する周波数を含んだ所定の情報が前記不揮発性メモリ領域に存在するとき、前記ＣＰＵに前記所定の情報に基づく周波数を設定するＣＰＵへの周波数設定ステップを含み、
システム起動後の処理に、前記不揮発性メモリ領域に書き込む所定の情報が外部より読み込まれた際、当該所定の情報が前記ＣＰＵに適合した情報であるか否かを判断し、ＣＰＵに適合した情報であると判断した際に、前記外部より読み込まれた所定の情報を前記不揮発性メモリ領域に書き込む書込ステップを含むことを特徴とするＣＰＵの周波数制御方法。 - 前記書込ステップには、前記不揮発性メモリ領域の所定の情報をアップデートした後、システムを再起動するステップを含む請求項７記載のＣＰＵの周波数制御方法。
- 前記ＣＰＵへの周波数設定ステップには、前記不揮発性メモリ領域に保存された所定の情報に含まれる複数ステートの周波数および電圧値から、１ステートの周波数および電圧値を選択するステップを含む請求項７記載のＣＰＵの周波数制御方法。
- 前記ＣＰＵへの周波数設定ステップには、前記不揮発性メモリ領域に保存された所定の情報に含まれる、ＣＰＵのＩＤ情報、最高周波数を示す情報、最高電圧値を示す情報のすべて若しくは一部を用いて前記ＣＰＵに適合する情報であるか否かを判断するステップが含まれる請求項７記載のＣＰＵの周波数制御方法。
- 前記不揮発性メモリ領域の情報を更新するステップは、前記不揮発性メモリ領域に保存された所定の情報に含まれる、ヘッダ情報、サイズ情報、チェック情報、ＣＰＵのＩＤ情報、最高周波数を示す情報、最高電圧値を示す情報のすべて若しくは一部を用いて前記ＣＰＵに適合した情報であるか否かを判断する請求項７記載のＣＰＵの周波数制御方法。
- ＣＰＵの周波数制御機能を実現するコンピュータにより読み取り可能な記録媒体であって、
前記ＣＰＵに設定する周波数を含んだ所定の情報が外部より読み込まれた際に、当該所定の情報に含まれる特定情報から当該所定の情報が前記ＣＰＵに適合した情報であるか否かを判定する機能と、
前記外部より読み込まれた所定の情報が前記ＣＰＵに適合した情報であると判定された際に、当該所定の情報を不揮発性メモリの所定の保存領域に書き込む機能と、
前記ＣＰＵに適合した周波数を含んだ所定の情報が前記不揮発性メモリの所定の保存領域に存在するか否かを判断する機能と、
前記ＣＰＵに適合した周波数を含んだ所定の情報が前記不揮発性メモリ領域の所定の保存領域に存在する際に、当該所定の情報に基づく周波数を前記ＣＰＵに設定する機能と
を実現させるためのプログラムを記録した機械読み取り可能な記録媒体。 - 前記不揮発性メモリの所定の保存領域に所定の情報を書き込む機能には、前記所定の保存領域に前記所定の情報を書き込んだ後、システムを再起動させる機能を含む請求項１２記載の記録媒体。
- ＣＰＵの周波数制御装置としてコンピュータを機能させるためのプログラムであって、
システム起動時の処理に於いて、
前記ＣＰＵに適合した周波数を含んだ所定の情報が所定の不揮発性メモリ領域に存在するか否かを判断する機能と、
前記ＣＰＵに適合した周波数を含んだ所定の情報が前記所定の不揮発性メモリ領域に存在する際に、当該所定の情報に基づく周波数を前記ＣＰＵに設定する機能とをコンピュータに実現させ、
システム起動後の処理に於いて、
前記ＣＰＵに設定する周波数含んだ所定の情報が外部より読み込まれた際に、当該情報に含まれる特定情報から当該所定の情報が前記ＣＰＵに適合した情報であるか否かを判定する機能と、
前記外部より読み込まれた所定の情報が前記ＣＰＵに適合した情報であると判定された際に、当該所定の情報を前記不揮発性メモリの所定の保存領域に書き込む機能とをコンピュータに実現させるためのプログラム。 - 前記所定の保存領域に前記所定の情報を書き込む機能には、前記所定の保存領域に前記所定の情報を書き込んだ後、システムを再起動させる機能を含む請求項１４記載のプログラム。
- 前記所定の情報に基づく周波数を前記ＣＰＵに設定する機能には、
前記所定の保存領域に保存された所定の情報に含まれる、前記ＣＰＵがサポートしている、周波数並びに電圧値をそれぞれ異にする複数のステートから、一つのステートを選択する機能と、
前記所定の保存領域に保存された所定の情報から、前記選択されたステートに従う周波数および電圧値を取得する機能と、
前記取得した周波数および電圧値を前記ＣＰＵの内部レジスタに設定する機能とが含まれる請求項１４記載のプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003092635A JP3715631B2 (ja) | 2003-03-28 | 2003-03-28 | 情報処理装置、ｃｐｕの周波数制御方法およびプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003092635A JP3715631B2 (ja) | 2003-03-28 | 2003-03-28 | 情報処理装置、ｃｐｕの周波数制御方法およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004302679A true JP2004302679A (ja) | 2004-10-28 |
| JP3715631B2 JP3715631B2 (ja) | 2005-11-09 |
Family
ID=33405667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003092635A Expired - Fee Related JP3715631B2 (ja) | 2003-03-28 | 2003-03-28 | 情報処理装置、ｃｐｕの周波数制御方法およびプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3715631B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007058788A (ja) * | 2005-08-26 | 2007-03-08 | Canon Inc | 情報処理装置及びその外部バスクロック設定方法 |
| JP2007257251A (ja) * | 2006-03-23 | 2007-10-04 | Nec Corp | 情報処理装置、プロセッサ動作クロック周波数の検証方法及びプロセッサ動作クロック周波数の検証プログラム |
| JP2008112452A (ja) * | 2006-10-30 | 2008-05-15 | Intel Corp | メモリ・モジュールの熱管理 |
-
2003
- 2003-03-28 JP JP2003092635A patent/JP3715631B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007058788A (ja) * | 2005-08-26 | 2007-03-08 | Canon Inc | 情報処理装置及びその外部バスクロック設定方法 |
| JP2007257251A (ja) * | 2006-03-23 | 2007-10-04 | Nec Corp | 情報処理装置、プロセッサ動作クロック周波数の検証方法及びプロセッサ動作クロック周波数の検証プログラム |
| JP2008112452A (ja) * | 2006-10-30 | 2008-05-15 | Intel Corp | メモリ・モジュールの熱管理 |
| US7830690B2 (en) | 2006-10-30 | 2010-11-09 | Intel Corporation | Memory module thermal management |
| US9778664B2 (en) | 2006-10-30 | 2017-10-03 | Intel Corporation | Memory module thermal management |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3715631B2 (ja) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7614050B2 (en) | Machine and method for deployment of OS image | |
| JP5307706B2 (ja) | オペレーティングシステムの段階的ブート処理 | |
| US7000101B2 (en) | System and method for updating BIOS for a multiple-node computer system | |
| US20070094656A1 (en) | Self-modifying copier for downloading executable code in a non-disruptive manner | |
| CA2636160C (en) | System and method for storing a program using partial compression | |
| TW200530910A (en) | Method and apparatus for remote modification of system configuration | |
| WO2012079400A1 (zh) | 一种嵌入式系统bootrom的升级方法和装置 | |
| JP2003345730A (ja) | インタフェース装置、インタフェース装置におけるファームウェアの更新方法、及びそのプログラム | |
| JPWO2019207729A1 (ja) | 産業用コンピュータ、産業用コンピュータシステム、オペレーティングシステム更新方法及びプログラム | |
| JP2010044574A (ja) | 携帯端末、携帯端末制御方法、及び携帯端末制御プログラム | |
| JP2004302679A (ja) | 情報処理装置、ｃｐｕの周波数制御方法およびプログラム | |
| JP3732764B2 (ja) | Ｏｓ立上げ方法およびｏｓ立上げシステム | |
| JPH09282169A (ja) | 入出力データ管理方式 | |
| JP5619999B2 (ja) | ユーティリティプログラムを実行する方法、コンピュータシステム及びコンピュータプログラムプロダクト | |
| JP7541893B2 (ja) | 情報処理装置、制御方法およびプログラム | |
| US7107407B2 (en) | Arithmetic unit with reduced startup time and method of loading data | |
| US20020078339A1 (en) | Booting system and booting method for an assistant operation system | |
| JP2004320591A (ja) | 携帯通信端末 | |
| JP2845839B2 (ja) | 無線選択呼出受信機 | |
| US11669339B2 (en) | Hardware setting device and hardware setting method thereof | |
| JP2003296119A (ja) | ソフトウェアバージョンアップ方法、サーバ装置及びクライアント装置 | |
| JPH06208525A (ja) | 処理装置の動作モード切替え方法 | |
| JP4723913B2 (ja) | 新しいビデオｂｉｏｓを動作させる方法 | |
| JP2004302953A (ja) | 端末装置およびクライアントサーバシステム | |
| JP2004334593A (ja) | メモリブリッジ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050825 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3715631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |