JP2004288999A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004288999A JP2004288999A JP2003081192A JP2003081192A JP2004288999A JP 2004288999 A JP2004288999 A JP 2004288999A JP 2003081192 A JP2003081192 A JP 2003081192A JP 2003081192 A JP2003081192 A JP 2003081192A JP 2004288999 A JP2004288999 A JP 2004288999A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrodes
- pair
- semiconductor device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】抵抗値を高精度に測定することのできる半導体装置を提供する。
【解決手段】絶縁性基板11上に凹部14aと14bを形成する。凹部14aと14bを充填するように所定形状の導電性ペーストを印刷する。続いて、導電性ペーストを焼成して、凹部14a、14bに配置された電極13aと13bと、両電極13a,13bに跨るように形成された厚膜状の抵抗体12を形成する。凹部に14a、14bに形成されている分、電極13a、13bの方が抵抗体12よりも厚く、電極13a,13bのシート抵抗は抵抗体12のシート抵抗よりも小さい。従って、電極13aと13bにプローブを接触させて抵抗体12の抵抗値を測定する際に、接触位置にばらつきが生じても、測定値に大きなばらつき影響を与えない。
【選択図】 図1
【解決手段】絶縁性基板11上に凹部14aと14bを形成する。凹部14aと14bを充填するように所定形状の導電性ペーストを印刷する。続いて、導電性ペーストを焼成して、凹部14a、14bに配置された電極13aと13bと、両電極13a,13bに跨るように形成された厚膜状の抵抗体12を形成する。凹部に14a、14bに形成されている分、電極13a、13bの方が抵抗体12よりも厚く、電極13a,13bのシート抵抗は抵抗体12のシート抵抗よりも小さい。従って、電極13aと13bにプローブを接触させて抵抗体12の抵抗値を測定する際に、接触位置にばらつきが生じても、測定値に大きなばらつき影響を与えない。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、抵抗値を高精度に測定可能な抵抗体を備えた半導体装置とその製造方法に関する。
【0002】
【従来の技術】
ハイブリッドICのように、絶縁性基板の上に一対の導体膜状の電極が形成され、その電極に跨るように厚膜状の抵抗体が形成された半導体装置が存在する。電極は、AgPdやAgPtなどの導電性ペーストをスクリーン印刷などの方法で塗布し、焼成することにより形成される。また、厚膜抵抗体は、RuO2等から構成される抵抗ペーストをスクリーン印刷などの方法で印刷し、焼成することにより形成される(例えば、特許文献1)。
【0003】
【特許文献1】
特開平8−46141号公報
【0004】
AgPd導電性ペーストおよびAgPt導電性ペーストを焼成して得られる電極のシート抵抗は、それぞれ15〜25mΩ、3〜5mΩである。また、RuO2等から構成される抵抗ペーストを焼成することにより形成される厚膜抵抗体のシート抵抗は、電極のシート抵抗よりもかなり高く、数Ω程度以上である。
【0005】
【発明が解決しようとする課題】
抵抗体を備えたハイブリッドIC等において、回路設計上、抵抗体の抵抗値を、例えば、50mΩ以下に抑えたい場合がある。しかしながら、RuO2等を用いる方法では、厚膜抵抗体のシート抵抗、換言すれば、その材料たるRuO2ペースト膜のシート抵抗が大きすぎるため、低抵抗の抵抗体を良好に形成することができない。
【0006】
そこで、厚膜抵抗体を電極と同様に、抵抗率の十分に低い導電性ペーストで形成することが考えられる。
【0007】
しかし、厚膜抵抗体と電極とを共に導電性ペーストから形成すると、完成した抵抗体の抵抗値を精度良く測定することが困難となる。即ち、この種の抵抗体の抵抗値を測定する際には、まず一対の測定用プローブを電極に当接させて所定の電流を流し、抵抗体の両端に生じる電圧値(電圧降下)を求める。次に、得られた電圧値から、算出式R(抵抗値)=V(電圧値)/I(所定電流値)に基づいて抵抗値を算出する。その際に、抵抗体のシート抵抗の値と電極のシート抵抗の値とが近いときは、電極とプローブの当接位置のばらつきによって、測定される抵抗値がばらついてしまう。具体的には、一対のプローブの間隔が小さいと測定される抵抗値は相対的に小さく、一対のプローブの間隔が大きいと測定される抵抗値は相対的に大きくなる。
【0008】
本発明は上記実状に鑑みてなされたものであり、抵抗値の測定を高精度におこなうことのできる抵抗を備えた半導体装置とその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の観点に係る半導体装置は、
絶縁性基板と、
前記絶縁性基板に形成された一対の電極と、
前記一対の電極間に、前記一対の電極と少なくとも一部が同一の材料から形成された抵抗体と、
を備え、電極と前記抵抗体とは、前記電極のシート抵抗が前記抵抗体のシート抵抗よりも小さくなるように形成されている。
【0010】
この構成によれば、抵抗体と電極の少なくとも一部を同一の材料、例えば、導電性ペーストの焼成物から構成することができる。しかも、電極のシート抵抗の方が、抵抗体のシート抵抗よりも小さく形成されている。従って、抵抗体の抵抗値を測定するためのプローブと電極との接触位置がばらついたとしても、測定値のばらつきが比較的小さく、比較的正確に抵抗値を測定できる。
【0011】
なお、前記一対の電極と前記抵抗体とを同一の材料から形成してもよい。この場合、前記電極は前記抵抗体よりも厚く形成される。
前記電極と前記抵抗体とは、実質的に同一の上面を備えていてもよい。
【0012】
例えば、前記絶縁性基板の一面には、一対の凹部が形成され、前記一対の電極は、前記絶縁性基板の前記一対の凹部に形成され、前記抵抗体は、前記絶縁性基板の前記一対の凹部間の領域に形成され、前記電極と実質的に同一の上面を有して形成される。
【0013】
例えば、前記一対の電極は、第1の導電材料で形成された第1の層と、前記第1の層よりも抵抗率が高く、前記抵抗体と実質的に同一の材料から形成された第2の層との少なくとも2つの層が積層されて形成されてもよい。この場合、前記抵抗体と前記第2の層とは、一体に形成されてもよい。
【0014】
前記絶縁性基板の前記一対の凹部間の領域を、前記絶縁性基板の一面に対して窪ませ、この窪み部に前記抵抗層を形成してもよい。
【0015】
前記電極と前記抵抗体とは、例えば、導電ペーストを焼成して形成されている。
【0016】
前記絶縁性基板の一面に平行に延び、前記一対の電極にそれぞれ接続された測定プローブ接触用の測定端子をさらに配置し、例えば、4端子ケルビン法等を可能としてもよい。
【0017】
上記目的を達成するため、本発明の第2の観点に係る半導体装置の製造方法は、
一面に互いに離間して配置された一対の凹部を有する絶縁性基板を用意する工程と、
前記絶縁性基板の前記一対の凹部を含む領域に導電性ペーストを塗布する塗布工程と、
前記導電性ペーストを焼成し、膜状の抵抗体と前記抵抗体よりも厚く、シート抵抗の小さい一対の電極を形成する工程と、
を備える。
【0018】
前記抵抗体と前記半導体と形成するための導電性ペーストは、例えば、同一の材質を有していてもよい。この場合、前記塗布工程は、例えば、前記一対の電極と前記抵抗体とを形成するための導電性ペーストを印刷する印刷工程から構成される。
【0019】
前記塗布工程は、例えば、一対の凹部の底部に第1の導電性ペーストを配置し、続いて、前記抵抗体を形成する第1の導電性ペーストを塗布する工程と、から構成される。
【0020】
前記塗布工程後、塗布された導電性ペーストの表面を均一にするレベリング工程を実行してもよい。
【0021】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態として、本発明をハイブリッドICに適用した例について説明する。
【0022】
本実施の形態に係るハイブリッドIC1は、図1に断面で、図2に平面で示すように、絶縁性基板11と、抵抗体12と、一対の電極13a、13bと、支持板15とを備える。
【0023】
絶縁性基板11は、例えば、ガラス繊維を含有したエポキシ樹脂やセラミック等の絶縁体から構成され、一面Aの所定距離離れた位置に2つの凹部14aと14bとが形成されている。凹部14aと14bとは、幅がmでほぼ同一の平面矩形状の形状を有し、深さfを有する。
【0024】
電極13aと13bとは、それぞれ、凹部14aと14bに配置されている。電極13aと13bとは、凹部14aと14bを充填して、実質的に同一の形状を有し、絶縁性基板11の一面Aよりdだけ突出して形成されている。従って、その総厚eは、d+fとなる。この総厚eは、突出量dの3倍以上となるように選択されている。
【0025】
抵抗体12は、絶縁性基板11の一面A上に膜状に形成され、厚さd、幅mの膜状の構成を有し、一端は電極13aに接続され、他端は電極13bに接続されている。即ち、抵抗体12は、電極13aと13bに跨るように形成されており、抵抗体12と電極13a、13bとは、同一(面一)の上面と同一の幅を有している。また、抵抗体12と電極13a、13bとは、同一の材料から構成されており、同一の抵抗率を有する。ただし、電極13a、13bの方が約3倍厚いため、電極13a、13bのシート抵抗の方が抵抗体12のシート抵抗よりも低い。
【0026】
支持板15は、絶縁性基板11の他面Bに固着され、放熱板を兼ねる金属製の板から構成される。
【0027】
なお、図1、図2からは省略したが、実際のハイブリッドIC1には、絶縁性基板11の上に半導体素子や導電膜、抵抗膜等から構成される電気回路が形成されており、支持板15にはこの電気回路に接続された電力用半導体素子が固着されている。
なお、絶縁性基板11、抵抗体12,電極13a、13b、支持板15等は、必要に応じて、樹脂封止体によって被覆される。
【0028】
上記構成を有する抵抗体12の抵抗値を測定する場合、まず、図3に模式的に示すように、一対の電極13aと13bの間に抵抗体12を介して、所定の定電流Iを流す。また、一対の電極13aと13bとに電圧検出装置のプローブを当接させて、抵抗体12の両端に生じた電圧Vを測定する。この測定によって検出された電圧Vに基づいて、R=V/Iによって抵抗体12の抵抗値を算出する。この測定の際、プローブの電極13a、13bへの接触位置P1,P2にばらつきが生じるが、電極13aと13bが抵抗体12の3倍程度に厚く形成され、そのシート抵抗が十分に低く抑えられているので、接触位置のばらつきによる測定電圧の変化は小さく、正確な電圧測定が可能となる。
【0029】
次に、上記構成を有するハイブリッドIC1の製造方法を図4を参照して説明する。
【0030】
はじめに、絶縁性基板11の一面Aを、フォトエッチング工程(PEP)によりエッチングし、図4(a)に示すように、所望の平面形状を有する深さfの凹部14a、14bを形成する。
次に、絶縁性基板11上に、スクリーン印刷法を用いて、図2に示す抵抗体12と電極13a、13bの平面パターンの形状に導電性ペースト17を塗布する。この際、導電性ペースト17をフォトリソグラフィ技術によりパターニングしてもよい。
【0031】
これを室温で一定時間放置し、レベリング処理を行い、抵抗体12と電極13aと13bを構成する導電性ペーストの上面を平坦にし、さらに、凹部14a、14bを充填させる。
【0032】
続いて、120℃〜150℃で10分間程度乾燥させた後、絶縁性基板11を焼成炉に入れ、約850℃の温度で焼成する。この焼成の作業により、導電性ペースト17が導電性を有する膜となり、抵抗体12と電極13a、13bが形成される。
その後、必要に応じて、形成された抵抗体12と電極13a,13bの表面(上面)を研磨して平坦化し、樹脂封止材、セラミック封止材等により、絶縁性基板11全体を封止する。
【0033】
この製造方法によれば、抵抗体12と電極13aと13bとを、導電性ペーストを焼成して形成しているため、低抵抗の厚膜状の抵抗体を得ることができる。また、導電性ペーストを抵抗体12と電極13aと13bとの形成予定領域に印刷により配置しているので、導電性ペーストの塗布とパターニングが容易である。
【0034】
導電性ペーストの塗布前に、電極形成用の凹部14aと14bとを形成しておくので、ある程度の流動性を有する導電性ペーストを用いたり、レベリング処理を行っているにも拘わらず、電極形成部分の厚さを所望の厚さに維持することができる。さらに、電極と抵抗体の厚み比e:dを凹部の深さfによって比較的正確にかつ容易に制御することができる。これに対し、例えば、平坦面に抵抗体を形成するための薄い導電性ペースト膜と電極を形成するための厚い導電性ペースト膜を配置し、これを焼成する場合には、その形状を維持することは困難であり、所望の特性の抵抗素子を得ること自体が困難となる虞がある。
【0035】
また、抵抗体と電極とを同一の導電性ペーストで印刷、焼成して形成するため、製造が容易である。
【0036】
なお、この発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。
例えば、上記実施の形態では、凹部14aと14bとを同一の形状・サイズ・深さに形成したが、これらは互いに異なっていてもよい。同様に、図2では、抵抗体12の幅と電極13a,13bの幅とを同一としたが、これらは異なっていてもよい。さらに、抵抗体12の厚さdと電極13a、13bが絶縁性基板11の一面Aから突出する量も(e−f)とは、互いに異なってもよい。
【0037】
また、図3の説明では、測定用プローブを電極13a,13bに当接させて、抵抗体12の両端に生じる電圧を測定した。しかし、正確に抵抗体12の抵抗値を測定するためには、4端子ケルビン法を使用することが望ましい。この4端子ケルビン法による電圧測定を容易かつ正確に実施可能とするために、例えば、図5に断面で、図6に平面で示すように、電極13a、13bから水平方向に突起した測定端子16a、16bを形成して、この測定端子16a,16bにプローブを接触させて、電圧測定を行ってもよい。
【0038】
この場合には、例えば、凹部14a、14bを形成すると共に測定端子16a、16b形成用の凹部を絶縁性基板11に形成し、導電性ペーストを測定端子16a、16bの形成予定領域にも塗布し、これを焼成して、測定端子16a、16bを形成する。
【0039】
上述の説明では、電極13a,13bの厚みeを抵抗体12の厚みdの3倍に設定したが、電極13aと13bの厚さと抵抗体12の厚さdの比を、3よりも大きくしてもよく、逆に3より小さくしてもよい。ただし、電極13a,13bとプローブとの当接位置のずれによって測定値が大きく増減することがないように、電極13a,13bの厚みeを抵抗体12の厚みdの2倍以上、望ましくは3倍以上に設定するのが好ましい。
【0040】
また、絶縁性基板11の凹部14a,14bの間の抵抗体12形成領域をエッチングして窪ませることにより、図7に断面で示すように、抵抗体形成領域を絶縁性基板11の一面Aよりも下側に位置させても良い。このような構成とすることにより、一面Aからあまり突出させることなく、比較的厚くシート抵抗の小さい抵抗体12を得ることができる。
【0041】
上記実施の形態では、電極13a,13bの厚さを調整することにより、電極13a,13bのシート抵抗を小さくしたが、電極13a,13bのシート抵抗を抑える手法は任意である。例えば、図8に示すように、電極13a,13bを抵抗率の小さい導電材料から構成された低抵抗層18a、18bと、抵抗体12を構成する導電材料から構成される抵抗形成層19a,19bとから構成することも可能である。この場合には、例えば、抵抗率の小さい第1の導電ペーストを凹部14a,14bの底部(例えば、絶縁性基板11の一面まで)に配置し、続いて、その上に、第1の導電性ペーストよりも、抵抗率の高い抵抗体12と電極13a,13bの一部を形成する導電性ペーストを印刷(塗布)し、これを焼成すればよい。
【0042】
【発明の効果】
以上説明したように本発明によれば、低抵抗の抵抗体を備えた半導体装置が得られ、さらにその抵抗値を精度良く測定することを可能とする。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るハイブリッドICの模式的な断面図である。
【図2】本発明の実施の形態に係るハイブリッドICを模式的な平面図である。
【図3】抵抗体の抵抗値を求める方法を説明するための図である。
【図4】本発明の実施の形態に係るハイブリッドICの製造方法を説明するための工程図である。
【図5】測定端子を備える半導体装置の断面図である。
【図6】測定端子を備える半導体装置の平面図である。
【図7】絶縁性基板の表面よりも低い位置に下面を持つ抵抗体を備える半導体装置の断面図である。
【図8】多層構造を有する電極を備える半導体装置の断面図である。
【符号の説明】
11 絶縁性基板
12 抵抗体
13a、13b 電極
14a,14b 凹部
15 支持板
16a、16b 測定端子
17 導電性ペースト
18a,18b 底抵抗層
19a,19b,抵抗形成層
【発明の属する技術分野】
本発明は、抵抗値を高精度に測定可能な抵抗体を備えた半導体装置とその製造方法に関する。
【0002】
【従来の技術】
ハイブリッドICのように、絶縁性基板の上に一対の導体膜状の電極が形成され、その電極に跨るように厚膜状の抵抗体が形成された半導体装置が存在する。電極は、AgPdやAgPtなどの導電性ペーストをスクリーン印刷などの方法で塗布し、焼成することにより形成される。また、厚膜抵抗体は、RuO2等から構成される抵抗ペーストをスクリーン印刷などの方法で印刷し、焼成することにより形成される(例えば、特許文献1)。
【0003】
【特許文献1】
特開平8−46141号公報
【0004】
AgPd導電性ペーストおよびAgPt導電性ペーストを焼成して得られる電極のシート抵抗は、それぞれ15〜25mΩ、3〜5mΩである。また、RuO2等から構成される抵抗ペーストを焼成することにより形成される厚膜抵抗体のシート抵抗は、電極のシート抵抗よりもかなり高く、数Ω程度以上である。
【0005】
【発明が解決しようとする課題】
抵抗体を備えたハイブリッドIC等において、回路設計上、抵抗体の抵抗値を、例えば、50mΩ以下に抑えたい場合がある。しかしながら、RuO2等を用いる方法では、厚膜抵抗体のシート抵抗、換言すれば、その材料たるRuO2ペースト膜のシート抵抗が大きすぎるため、低抵抗の抵抗体を良好に形成することができない。
【0006】
そこで、厚膜抵抗体を電極と同様に、抵抗率の十分に低い導電性ペーストで形成することが考えられる。
【0007】
しかし、厚膜抵抗体と電極とを共に導電性ペーストから形成すると、完成した抵抗体の抵抗値を精度良く測定することが困難となる。即ち、この種の抵抗体の抵抗値を測定する際には、まず一対の測定用プローブを電極に当接させて所定の電流を流し、抵抗体の両端に生じる電圧値(電圧降下)を求める。次に、得られた電圧値から、算出式R(抵抗値)=V(電圧値)/I(所定電流値)に基づいて抵抗値を算出する。その際に、抵抗体のシート抵抗の値と電極のシート抵抗の値とが近いときは、電極とプローブの当接位置のばらつきによって、測定される抵抗値がばらついてしまう。具体的には、一対のプローブの間隔が小さいと測定される抵抗値は相対的に小さく、一対のプローブの間隔が大きいと測定される抵抗値は相対的に大きくなる。
【0008】
本発明は上記実状に鑑みてなされたものであり、抵抗値の測定を高精度におこなうことのできる抵抗を備えた半導体装置とその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の観点に係る半導体装置は、
絶縁性基板と、
前記絶縁性基板に形成された一対の電極と、
前記一対の電極間に、前記一対の電極と少なくとも一部が同一の材料から形成された抵抗体と、
を備え、電極と前記抵抗体とは、前記電極のシート抵抗が前記抵抗体のシート抵抗よりも小さくなるように形成されている。
【0010】
この構成によれば、抵抗体と電極の少なくとも一部を同一の材料、例えば、導電性ペーストの焼成物から構成することができる。しかも、電極のシート抵抗の方が、抵抗体のシート抵抗よりも小さく形成されている。従って、抵抗体の抵抗値を測定するためのプローブと電極との接触位置がばらついたとしても、測定値のばらつきが比較的小さく、比較的正確に抵抗値を測定できる。
【0011】
なお、前記一対の電極と前記抵抗体とを同一の材料から形成してもよい。この場合、前記電極は前記抵抗体よりも厚く形成される。
前記電極と前記抵抗体とは、実質的に同一の上面を備えていてもよい。
【0012】
例えば、前記絶縁性基板の一面には、一対の凹部が形成され、前記一対の電極は、前記絶縁性基板の前記一対の凹部に形成され、前記抵抗体は、前記絶縁性基板の前記一対の凹部間の領域に形成され、前記電極と実質的に同一の上面を有して形成される。
【0013】
例えば、前記一対の電極は、第1の導電材料で形成された第1の層と、前記第1の層よりも抵抗率が高く、前記抵抗体と実質的に同一の材料から形成された第2の層との少なくとも2つの層が積層されて形成されてもよい。この場合、前記抵抗体と前記第2の層とは、一体に形成されてもよい。
【0014】
前記絶縁性基板の前記一対の凹部間の領域を、前記絶縁性基板の一面に対して窪ませ、この窪み部に前記抵抗層を形成してもよい。
【0015】
前記電極と前記抵抗体とは、例えば、導電ペーストを焼成して形成されている。
【0016】
前記絶縁性基板の一面に平行に延び、前記一対の電極にそれぞれ接続された測定プローブ接触用の測定端子をさらに配置し、例えば、4端子ケルビン法等を可能としてもよい。
【0017】
上記目的を達成するため、本発明の第2の観点に係る半導体装置の製造方法は、
一面に互いに離間して配置された一対の凹部を有する絶縁性基板を用意する工程と、
前記絶縁性基板の前記一対の凹部を含む領域に導電性ペーストを塗布する塗布工程と、
前記導電性ペーストを焼成し、膜状の抵抗体と前記抵抗体よりも厚く、シート抵抗の小さい一対の電極を形成する工程と、
を備える。
【0018】
前記抵抗体と前記半導体と形成するための導電性ペーストは、例えば、同一の材質を有していてもよい。この場合、前記塗布工程は、例えば、前記一対の電極と前記抵抗体とを形成するための導電性ペーストを印刷する印刷工程から構成される。
【0019】
前記塗布工程は、例えば、一対の凹部の底部に第1の導電性ペーストを配置し、続いて、前記抵抗体を形成する第1の導電性ペーストを塗布する工程と、から構成される。
【0020】
前記塗布工程後、塗布された導電性ペーストの表面を均一にするレベリング工程を実行してもよい。
【0021】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態として、本発明をハイブリッドICに適用した例について説明する。
【0022】
本実施の形態に係るハイブリッドIC1は、図1に断面で、図2に平面で示すように、絶縁性基板11と、抵抗体12と、一対の電極13a、13bと、支持板15とを備える。
【0023】
絶縁性基板11は、例えば、ガラス繊維を含有したエポキシ樹脂やセラミック等の絶縁体から構成され、一面Aの所定距離離れた位置に2つの凹部14aと14bとが形成されている。凹部14aと14bとは、幅がmでほぼ同一の平面矩形状の形状を有し、深さfを有する。
【0024】
電極13aと13bとは、それぞれ、凹部14aと14bに配置されている。電極13aと13bとは、凹部14aと14bを充填して、実質的に同一の形状を有し、絶縁性基板11の一面Aよりdだけ突出して形成されている。従って、その総厚eは、d+fとなる。この総厚eは、突出量dの3倍以上となるように選択されている。
【0025】
抵抗体12は、絶縁性基板11の一面A上に膜状に形成され、厚さd、幅mの膜状の構成を有し、一端は電極13aに接続され、他端は電極13bに接続されている。即ち、抵抗体12は、電極13aと13bに跨るように形成されており、抵抗体12と電極13a、13bとは、同一(面一)の上面と同一の幅を有している。また、抵抗体12と電極13a、13bとは、同一の材料から構成されており、同一の抵抗率を有する。ただし、電極13a、13bの方が約3倍厚いため、電極13a、13bのシート抵抗の方が抵抗体12のシート抵抗よりも低い。
【0026】
支持板15は、絶縁性基板11の他面Bに固着され、放熱板を兼ねる金属製の板から構成される。
【0027】
なお、図1、図2からは省略したが、実際のハイブリッドIC1には、絶縁性基板11の上に半導体素子や導電膜、抵抗膜等から構成される電気回路が形成されており、支持板15にはこの電気回路に接続された電力用半導体素子が固着されている。
なお、絶縁性基板11、抵抗体12,電極13a、13b、支持板15等は、必要に応じて、樹脂封止体によって被覆される。
【0028】
上記構成を有する抵抗体12の抵抗値を測定する場合、まず、図3に模式的に示すように、一対の電極13aと13bの間に抵抗体12を介して、所定の定電流Iを流す。また、一対の電極13aと13bとに電圧検出装置のプローブを当接させて、抵抗体12の両端に生じた電圧Vを測定する。この測定によって検出された電圧Vに基づいて、R=V/Iによって抵抗体12の抵抗値を算出する。この測定の際、プローブの電極13a、13bへの接触位置P1,P2にばらつきが生じるが、電極13aと13bが抵抗体12の3倍程度に厚く形成され、そのシート抵抗が十分に低く抑えられているので、接触位置のばらつきによる測定電圧の変化は小さく、正確な電圧測定が可能となる。
【0029】
次に、上記構成を有するハイブリッドIC1の製造方法を図4を参照して説明する。
【0030】
はじめに、絶縁性基板11の一面Aを、フォトエッチング工程(PEP)によりエッチングし、図4(a)に示すように、所望の平面形状を有する深さfの凹部14a、14bを形成する。
次に、絶縁性基板11上に、スクリーン印刷法を用いて、図2に示す抵抗体12と電極13a、13bの平面パターンの形状に導電性ペースト17を塗布する。この際、導電性ペースト17をフォトリソグラフィ技術によりパターニングしてもよい。
【0031】
これを室温で一定時間放置し、レベリング処理を行い、抵抗体12と電極13aと13bを構成する導電性ペーストの上面を平坦にし、さらに、凹部14a、14bを充填させる。
【0032】
続いて、120℃〜150℃で10分間程度乾燥させた後、絶縁性基板11を焼成炉に入れ、約850℃の温度で焼成する。この焼成の作業により、導電性ペースト17が導電性を有する膜となり、抵抗体12と電極13a、13bが形成される。
その後、必要に応じて、形成された抵抗体12と電極13a,13bの表面(上面)を研磨して平坦化し、樹脂封止材、セラミック封止材等により、絶縁性基板11全体を封止する。
【0033】
この製造方法によれば、抵抗体12と電極13aと13bとを、導電性ペーストを焼成して形成しているため、低抵抗の厚膜状の抵抗体を得ることができる。また、導電性ペーストを抵抗体12と電極13aと13bとの形成予定領域に印刷により配置しているので、導電性ペーストの塗布とパターニングが容易である。
【0034】
導電性ペーストの塗布前に、電極形成用の凹部14aと14bとを形成しておくので、ある程度の流動性を有する導電性ペーストを用いたり、レベリング処理を行っているにも拘わらず、電極形成部分の厚さを所望の厚さに維持することができる。さらに、電極と抵抗体の厚み比e:dを凹部の深さfによって比較的正確にかつ容易に制御することができる。これに対し、例えば、平坦面に抵抗体を形成するための薄い導電性ペースト膜と電極を形成するための厚い導電性ペースト膜を配置し、これを焼成する場合には、その形状を維持することは困難であり、所望の特性の抵抗素子を得ること自体が困難となる虞がある。
【0035】
また、抵抗体と電極とを同一の導電性ペーストで印刷、焼成して形成するため、製造が容易である。
【0036】
なお、この発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。
例えば、上記実施の形態では、凹部14aと14bとを同一の形状・サイズ・深さに形成したが、これらは互いに異なっていてもよい。同様に、図2では、抵抗体12の幅と電極13a,13bの幅とを同一としたが、これらは異なっていてもよい。さらに、抵抗体12の厚さdと電極13a、13bが絶縁性基板11の一面Aから突出する量も(e−f)とは、互いに異なってもよい。
【0037】
また、図3の説明では、測定用プローブを電極13a,13bに当接させて、抵抗体12の両端に生じる電圧を測定した。しかし、正確に抵抗体12の抵抗値を測定するためには、4端子ケルビン法を使用することが望ましい。この4端子ケルビン法による電圧測定を容易かつ正確に実施可能とするために、例えば、図5に断面で、図6に平面で示すように、電極13a、13bから水平方向に突起した測定端子16a、16bを形成して、この測定端子16a,16bにプローブを接触させて、電圧測定を行ってもよい。
【0038】
この場合には、例えば、凹部14a、14bを形成すると共に測定端子16a、16b形成用の凹部を絶縁性基板11に形成し、導電性ペーストを測定端子16a、16bの形成予定領域にも塗布し、これを焼成して、測定端子16a、16bを形成する。
【0039】
上述の説明では、電極13a,13bの厚みeを抵抗体12の厚みdの3倍に設定したが、電極13aと13bの厚さと抵抗体12の厚さdの比を、3よりも大きくしてもよく、逆に3より小さくしてもよい。ただし、電極13a,13bとプローブとの当接位置のずれによって測定値が大きく増減することがないように、電極13a,13bの厚みeを抵抗体12の厚みdの2倍以上、望ましくは3倍以上に設定するのが好ましい。
【0040】
また、絶縁性基板11の凹部14a,14bの間の抵抗体12形成領域をエッチングして窪ませることにより、図7に断面で示すように、抵抗体形成領域を絶縁性基板11の一面Aよりも下側に位置させても良い。このような構成とすることにより、一面Aからあまり突出させることなく、比較的厚くシート抵抗の小さい抵抗体12を得ることができる。
【0041】
上記実施の形態では、電極13a,13bの厚さを調整することにより、電極13a,13bのシート抵抗を小さくしたが、電極13a,13bのシート抵抗を抑える手法は任意である。例えば、図8に示すように、電極13a,13bを抵抗率の小さい導電材料から構成された低抵抗層18a、18bと、抵抗体12を構成する導電材料から構成される抵抗形成層19a,19bとから構成することも可能である。この場合には、例えば、抵抗率の小さい第1の導電ペーストを凹部14a,14bの底部(例えば、絶縁性基板11の一面まで)に配置し、続いて、その上に、第1の導電性ペーストよりも、抵抗率の高い抵抗体12と電極13a,13bの一部を形成する導電性ペーストを印刷(塗布)し、これを焼成すればよい。
【0042】
【発明の効果】
以上説明したように本発明によれば、低抵抗の抵抗体を備えた半導体装置が得られ、さらにその抵抗値を精度良く測定することを可能とする。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るハイブリッドICの模式的な断面図である。
【図2】本発明の実施の形態に係るハイブリッドICを模式的な平面図である。
【図3】抵抗体の抵抗値を求める方法を説明するための図である。
【図4】本発明の実施の形態に係るハイブリッドICの製造方法を説明するための工程図である。
【図5】測定端子を備える半導体装置の断面図である。
【図6】測定端子を備える半導体装置の平面図である。
【図7】絶縁性基板の表面よりも低い位置に下面を持つ抵抗体を備える半導体装置の断面図である。
【図8】多層構造を有する電極を備える半導体装置の断面図である。
【符号の説明】
11 絶縁性基板
12 抵抗体
13a、13b 電極
14a,14b 凹部
15 支持板
16a、16b 測定端子
17 導電性ペースト
18a,18b 底抵抗層
19a,19b,抵抗形成層
Claims (13)
- 絶縁性基板と、
前記絶縁性基板に形成された一対の電極と、
前記一対の電極間に、前記一対の電極と実質的に同一の材料から形成された抵抗体と、
を備え、電極と前記抵抗体とは、前記電極のシート抵抗が前記抵抗体のシート抵抗よりも小さくなるように形成されている、
ことを特徴とする半導体装置。 - 前記一対の電極と前記抵抗体とは同一の材料から形成され、前記電極は前記抵抗体よりも厚く形成されている、ことを特徴とする請求項1に記載の半導体装置。
- 前記電極と前記抵抗体とは、実質的に同一の上面を備える、
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記絶縁性基板の一面には、一対の凹部が形成されており、
前記一対の電極は、前記絶縁性基板の前記一対の凹部に形成されており、
前記抵抗体は、前記絶縁性基板の前記一対の凹部間の領域に形成され、前記電極と実質的に同一の上面を有して形成されている、ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記一対の電極は、第1の導電材料で形成された第1の層と、前記第1の層よりも抵抗率が高く、前記抵抗体と実質的に同一の材料から形成された第2の層との少なくとも2つの層が積層されて形成されている、ことを特徴とする請求項4に記載の半導体装置。
- 前記抵抗体と前記第2の層とは、一体に形成されている、ことを特徴とする請求項5に記載の半導体装置。
- 前記絶縁性基板の前記一対の凹部間の領域は、前記絶縁性基板の一面に対して窪んでおり、この窪み部に前記抵抗層が形成されている、ことを特徴とする請求項4乃至6のいずれか1項に記載の半導体装置。
- 前記電極と前記抵抗体とは、導電ペーストを焼成して形成されている、ことを特徴とする請求項1乃至7のいずれかに記載の半導体装置。
- 前記絶縁性基板の一面に平行に延び、前記一対の電極にそれぞれ接続された測定プローブ接触用の測定端子をさらに備える、ことを特徴とする請求項1乃至8のいずれかに記載の半導体装置。
- 一面に互いに離間して配置された一対の凹部を有する絶縁性基板を用意する工程と、
前記絶縁性基板の前記一対の凹部を含む領域に導電性ペーストを塗布する塗布工程と、
前記導電性ペーストを焼成し、膜状の抵抗体と前記抵抗体よりも厚く、シート抵抗の小さい一対の電極を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記抵抗体と前記半導体とを形成するための導電性ペーストは、同一の材質を有し、
前記塗布工程は、前記一対の電極と前記抵抗体とを形成するための導電性ペーストを印刷する印刷工程から構成される、ことを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記塗布工程は、一対の凹部の底部に第1の導電性ペーストを配置し、続いて、前記抵抗体を形成する第1の導電性ペーストを塗布する工程と、から構成されることを特徴とする請求項10又は11に記載の半導体装置の製造方法。
- 前記塗布工程後、塗布された導電性ペーストの表面を均一にするレベリング工程を備える、ことを特徴とする請求項10、11又は12に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003081192A JP2004288999A (ja) | 2003-03-24 | 2003-03-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003081192A JP2004288999A (ja) | 2003-03-24 | 2003-03-24 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004288999A true JP2004288999A (ja) | 2004-10-14 |
Family
ID=33294837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003081192A Pending JP2004288999A (ja) | 2003-03-24 | 2003-03-24 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004288999A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020025026A (ja) * | 2018-08-07 | 2020-02-13 | Koa株式会社 | シャント抵抗器およびその製造方法 |
-
2003
- 2003-03-24 JP JP2003081192A patent/JP2004288999A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020025026A (ja) * | 2018-08-07 | 2020-02-13 | Koa株式会社 | シャント抵抗器およびその製造方法 |
JP7273469B2 (ja) | 2018-08-07 | 2023-05-15 | Koa株式会社 | シャント抵抗器の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6258221B2 (ja) | 広域温度センサ | |
US8531264B2 (en) | Current sensing resistor and method for manufacturing the same | |
US6997040B1 (en) | Gas sensor and fabrication method thereof | |
US7934430B2 (en) | Die scale strain gauge | |
WO2009145133A1 (ja) | 抵抗器 | |
US20090085031A1 (en) | Wafer-Shaped Measuring Apparatus and Method for Manufacturing the Same | |
JP2839418B2 (ja) | 温度センサ | |
JPH01109250A (ja) | ガスセンサ | |
JP2009218317A (ja) | 面実装形抵抗器およびその製造方法 | |
JP2001313154A (ja) | 電気抵抗値調整方法並びに発熱体及びその製造方法 | |
JP2004288999A (ja) | 半導体装置及びその製造方法 | |
JP2764517B2 (ja) | チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法 | |
TWI600899B (zh) | Thermal sensing element | |
JPH0212002B2 (ja) | ||
CN111077180A (zh) | 热式气体传感器、测量气体的热扩散率和热导率的方法 | |
US9068913B2 (en) | Photolithographic structured thick layer sensor | |
CN103687298B (zh) | 电气膜体的制造方法 | |
JP2004200424A (ja) | チップ抵抗器 | |
WO2010055841A1 (ja) | サーミスタ及びその製造方法 | |
JP5262159B2 (ja) | 薄膜チップ抵抗器の製造方法 | |
JP2005164469A (ja) | 電流検出用抵抗装置およびその製造方法 | |
TW202347363A (zh) | 電流感測電阻器及其製造方法 | |
JP2000299203A (ja) | 抵抗器およびその製造方法 | |
RU2791082C1 (ru) | Способ изготовления тонкопленочных платиновых терморезисторов на диэлектрической подложке и устройство терморезистора (варианты) | |
JP3367495B2 (ja) | 測温抵抗体とその製造方法 |