JP2004288819A - 熱電素子およびその製造方法 - Google Patents
熱電素子およびその製造方法 Download PDFInfo
- Publication number
- JP2004288819A JP2004288819A JP2003078116A JP2003078116A JP2004288819A JP 2004288819 A JP2004288819 A JP 2004288819A JP 2003078116 A JP2003078116 A JP 2003078116A JP 2003078116 A JP2003078116 A JP 2003078116A JP 2004288819 A JP2004288819 A JP 2004288819A
- Authority
- JP
- Japan
- Prior art keywords
- thermoelectric semiconductor
- type
- elements
- dicing
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】組合わせによって、所定間隔で、縦横方向それぞれにp型熱電半導体素子とn型熱電半導体素子が交互に配置されるように、ダイシングパターンを設定し、
設定されたダイシングパターンに沿って、複数枚のp型および複数枚のn型熱電半導体ウエハのそれぞれを固定手段上でダイシングし、
前記ダイシングされた、p型およびn型熱電半導体素子を組み合わせ、
電極付き基板を、前記組合わされたp型およびn型熱電半導体素子を挟むように両面に接合するステップを備えた、熱電素子の製造方法。
【選択図】図2
Description
【発明の属する技術分野】
本発明は、熱電素子、特に小型の熱電冷却素子およびその製造方法に関する。
【0002】
【従来の技術】
熱電素子は、一般にp型の熱電半導体素子とn型の熱電半導体素子を金属電極により直列に接続し、pn接合対を形成することにより作成される。熱電素子は,pn接合対に電流を流すことにより、接合部の一方で冷却、他方の接合部では発熱を発生するペルチェ効果と、接合対の間に温度差を与えることにより電力を発生するゼーベック効果があり、冷却装置又は発電装置として利用される。
【0003】
通常は、pn接合対を数十個から数百個直列に接続し、金属電極を表面に備えた2枚の基板間に挟んで配列することにより、一体的構造体の熱電素子として利用される。
ここで、p型の熱電半導体素子(エレメントともいう)とn型の熱電半導体素子は、縦および横方向に沿ってそれぞれ交互に配置される、いわゆる市松模様状に配置されるのが最も望ましい。それによって、一般に直方体であるエレメントを、最も高密度に配置できるからである。ここでエレメントの配置の密度とは、熱電素子基板の面積に対するエレメントの底面積の和の比を指す。
【0004】
また、接続部の電極が高温側基板と低温側基板に交互に現れることになるので、エレメントを上述したように配置することにより、電極による配線の長さが最短となり、幅は最大にできるので、電極の電気抵抗が最小になる。また、電極のパターンが最も単純になるので、エレメントと電極の接続のためのハンダ付けがしやすく、隣の電極とのブリッジによる短絡が最も起こり難いという利点もある。
【0005】
従来より、p型およびn型の熱電半導体素子(エレメントともいう)を基板上に配列する作業は、パターンを穴空けしたマスクを用いて振り込む方法や、ロボットで1個づつ並べる方法などによって行われていた。エレメントが十分大きければ(0.5mm角以上)これらの方法で問題はないが、エレメントがさらに小さくなるとこれらの方法では配列が困難になり、別の方法が必要となる。
【0006】
別の方法とは具体的には、ダイシングによって、微細なエレメントを形成と同時に配列する方法である。
例えば、Kishiらの、Proceedings of the 16th International Conference on Thermoelectrics (Dresden, Germany, Aug. 1997), (IEEE, Piscataway, NJ, 1997) pp. 653−656によれば、熱電半導体のウエハにハンダバンプを設け、基板上の電極にハンダ付けしたものを、ダイシングによってエレメントを残して削り落とし、それをp型とn型について行い、2つを合わせてハンダ付けし、熱電素子を製造する方法が公開されている。
【0007】
また、特開平8−18109号公報では、ガラス板等に仮固定した熱電半導体ウエハを、ダイシングによってエレメントを残して削り落とし、それをp型とn型について行い、2つを合わせて樹脂を充填し、スライスして、樹脂に充填されたエレメントの配列を取り出すという製造方法が公開されている。
【0008】
また、特開平11−8416号公報では、n型とp型の熱電半導体焼結体にそれぞれ細かいピッチで細い溝加工を施し、この加工部同士をはめ合わせてから絶縁樹脂で固着一体化し、この一体化したブロックに、さきほどの溝と直角方向に新たに細かいピッチで細かい溝加工を施し、この溝を絶縁樹脂で埋めた後に上下面を削り、露出した面に配線するという製造方法が公開されている。
【0009】
6th International Conference on Thermoelectric (1997), p653の方法では、エレメントの平面的な配置までは記載されていないが、特開平8−18109号公報の方法と同様に、四角柱のp型またはn型のエレメントが、それぞれその側面に平行な長方形格子の格子点に乗るように配置できるのみである。これらを組み合わせてp型とn型を交互に直列に接続しようとすると、使用されずに無駄になるエレメントが生じたり、エレメントの配置密度が上げられずに隙間だらけになるという欠点がある。
【0010】
ここで、特開2000−196154号公報の代表図に示されているような配列および配線の方法もあり、この方法によればダイシングによってエレメントの配列が可能で、無駄になるエレメントもないが、エレメントの密度を高くしようとすると、斜めに配線される部分で電極が細かくなり、電気抵抗が大きくなる。また、電極パターンが複雑なので、電極間の隙間が狭くなり、ハンダのブリッジが生じやすくなる。
【0011】
または、特開平11−008416号公報の方法では、エレメントの間に絶縁樹脂が残り、それを除去するのは困難なので、熱電素子の用途によっては、適用できない場合もある。
【0012】
【特許文献】
特開平8−18109号公報
【特許文献】
特開平11−008416号公報
【特許文献】
特開2000−196154号公報
【0013】
【発明が解決しようとする課題】
従って、本発明の目的は、上述した従来技術の問題点を解決し、ダイシングによって微細なエレメントを形成と同時に配置する熱電素子の製造において、エレメントの配置密度を高めることによって熱電性能を向上することができる熱電素子およびその製造方法を提供することにある。
【0014】
【課題を解決するための手段】
発明者は、上述した従来の問題点を解決すべく鋭意研究を重ねた。その結果、p型の熱電半導体ウエハをダイシングする際、削り取る幅を残す幅よりも広くとって、格子状にダイシングしたp型熱電半導体を2枚組み合わせてp型の熱電半導体素子(エレメントともいう)を配列し、同様にして、ダイシンクしたn型熱電半導体を2枚組み合わせてn型の熱電半導体素子(エレメントともいう)を配列することによって、所定間隔で、縦横方向それぞれにp型熱電半導体素子とn型熱電半導体素子が交互に配置される(いわゆる市松模様)ことが判明した。
【0015】
この発明は、上述した研究成果に基づいてなされたものであって、この発明の熱電素子の製造方法の第1の態様は、組合わせによって、所定間隔で、縦横方向それぞれにp型熱電半導体素子とn型熱電半導体素子が交互に配置されるように、ダイシングパターンを設定し、
設定されたダイシングパターンに沿って、複数枚のp型および複数枚のn型熱電半導体ウエハのそれぞれを固定手段上でダイシングし、
前記ダイシングされた、p型およびn型熱電半導体素子を組み合わせ、
電極付き基板を、前記組合わされたp型およびn型熱電半導体素子を挟むように両面に接合するステップを備えた、熱電素子の製造方法である。
【0016】
この発明の熱電素子の製造方法の第2の態様は、前記ダイシングされた、p型およびn型熱電半導体素子の組み合わせを、別の固定手段上に転写して行う、熱電素子の製造方法である。
【0017】
この発明の熱電素子の製造方法のその他の態様は、前記ダイシングパターンは、p型熱電半導体ウエハ用のダイシングパターンp−1、p−2と、n型熱電半導体ウエハ用のダイシングパターンn−1、n−2とからなり、ここでp−1、p−2、n−1、n−2は熱電半導体素子の幅および熱電半導体素子間の隙間がそれぞれ同一である、熱電素子の製造方法である。
【0018】
この発明の熱電素子の製造方法のその他の態様は、前記ダイシングによって形成されるp型熱電半導体素子およびn型熱電半導体素子が、前記p−1の隣接する4つのn型熱電半導体素子からなる単位格子の対角線の交点にp−2、前記単位格子の一方の相対する辺の中点にn−1、前記単位格子の他方の相対する辺の中点にn−2が配置される、熱電素子の製造方法である。
【0019】
この発明の熱電素子の製造方法のその他の態様は、前記ダイシングパターンの何れにおいても、熱電半導体素子の横方向の長さをLxとし、横方向に隣接する熱電半導体素子間の間隔をSxとし、熱電半導体素子の縦方向の長さをLy、縦方向に隣接する熱電半導体素子間の間隔をSyとするとき、Sx>Lx、Sy>Lyである、熱電素子の製造方法である。
【0020】
この発明の熱電素子の製造方法のその他の態様は、熱電半導体素子の中心と隣接する熱電半導体素子の中心との間隔が、横方向にLx+Sxであり、縦方向にLy+Syである、熱電素子の製造方法である。
【0021】
この発明の熱電素子の第1の態様は、対向する2枚の絶縁性基板と、
前記絶縁性基板の対向する面にそれぞれ形成された電気回路金属層と、
前記電気回路金属層に接してそれぞれ形成された接合層と、
前記接合層に接して形成されている、組合わせによって所定間隔で、縦横方向それぞれにp型熱電半導体素子とn型熱電半導体素子が交互に配置されるように、2枚づつのp型およびn型熱電半導体ウエハのダイシングパターンp−1、p−2、n−1、n−2を設定し、設定されたダイシングパターンに沿って、前記2枚のp型およびn型熱電半導体ウエハのそれぞれを固定手段上でダイシングし、前記ダイシングされた、それぞれ格子状に並んだp型およびn型熱電半導体素子を組み合わせた複数対のp型熱電半導体素子とn型熱電半導体素子とを備え、前記複数対のp型熱電半導体素子およびn型熱電半導体素子が前記電気回路金属層および前記接合層を介して直列に電気的に連結されて複数個のπ型素子を形成している熱電素子である。
【0022】
この発明の熱電素子の第2の態様は、前記ダイシングによって形成されるp型熱電半導体素子およびn型熱電半導体素子が、前記p−1の隣接する4つのn型熱電半導体素子からなる単位格子の対角線の交点にp−2、前記単位格子の一方の相対する辺の中点にn−1、前記単位格子の他方の相対する辺の中点にn−2が配置されるpn熱電半導体素子配列からなっている熱電素子である。
【0023】
この発明の熱電素子の第3の態様は、前記ダイシングパターンの何れにおいても、熱電半導体素子の横方向の長さをLxとし、横方向に隣接する熱電半導体素子間の間隔をSxとするとき、Sx>Lx、熱電半導体素子の縦方向の長さをLy、縦方向に隣接する熱電半導体素子間の間隔をSyとするとき、Sy>Lyである熱電素子である。
【0024】
この発明の熱電素子の第4の態様は、熱電半導体素子の中心と隣接する熱電半導体素子の中心との間隔が、横方向にLx+Sxであり、縦方向にLy+Syである熱電素子である。
【0025】
この発明の熱電素子のその他の態様は、前記p型熱電半導体と前記n型熱電半導体は、それぞれp型又はn型Bi−Te系半導体である熱電素子である。
【0026】
この発明の熱電素子のその他の態様は、前記電気回路金属層は、Cu,Cr,Ni,Ti,Al及びSiから選択された一つの元素またはこれらの合金またはこれらを多層に積層したものである熱電素子である。
【0027】
この発明の熱電素子のその他の態様は、前記p型熱電半導体素子および前記n型熱電半導体素子の両面に素子電極金属層を備えており、前記素子電極金属層は、Cu、Ti,Cr,W,Mo,Pt,Zr,Ni,Si,Pd及びCから選択した一つの元素又はこれらの合金またはこれらを多層に積層したものである熱電素子である。
【0028】
この発明の熱電素子のその他の態様は、前記絶縁性基板は、Al,Ti,Zr,B,Si,Cu及び,Wの少なくとも一つの元素を含む絶縁性窒化物、酸化物又は絶縁被覆した炭化物、または絶縁被覆した金属、合金、金属複合体である熱電素子である。
【0029】
この発明の熱電素子のその他の態様は、前記接合層は、Au,Ag,Ge,In,P,Si,Zn,Sn,Sb,Pb,Bi及びCuの何れかの元素又はこれらの元素を含む合金である熱電素子である。
【0030】
【発明の実施の形態】
以下、図面を参照してこの発明の熱電素子およびその製造方法の実施態様を説明するが、この発明は以下に述べる実施態様に限定されるものでなく、当業者であれば、以下の実施態様を適宜組み合わせて得られる態様をも含むものである。
【0031】
図1は、この発明の熱電素子の製造方法の1つの態様を概略示す図である。図1(a)に示すように、p型の熱電半導体からなるウエハを2枚準備し、これらをp−1、p−2と呼ぶ。またn型の熱電半導体からなるウエハを2枚準備し、これらをn−1、n−2と呼ぶ。図1(b)に示すように、p−1、p−2、n−1、n−2それぞれを、ダイシングテープ等の固定手段で固定し、格子状にダイシングする。p−1、p−2、n−1、n−2において、エレメントの大きさおよびエレメント間の隙間は同一であるが、配置がそれぞれ異なっている。即ち、p−1、p−2、n−1、n−2の4グループのエレメントの組合わせによって、所定間隔で、縦横方向それぞれにp型熱電半導体素子とn型熱電半導体素子が交互に配置されるように、それぞれのダイシングパターンが設定されている。
【0032】
これにより、ウエハが切断され、1個1個の熱電半導体素子(エレメント)に分割される。また、各エレメントは固定手段上で固定されているので、エレメントの位置が上述したように配置が可能な所定の位置にそれぞれ決められる。次に、図1(c)に示すように、これら4グループのエレメントを組み合わせて、縦横方向にそれぞれp型熱電半導体素子とn型熱電半導体素子が交互に配置される全体のエレメントを配置する。このようにして、pnエレメント配列2が形成される。次で、図1(d)、(e)に示すように、最後に導電性の接合手段によって、pnエレメント配列2を挟むように電極付きの基板3、4に接合して、熱電素子1が完成する。
【0033】
図2は、ウエハのダイシングパターンの1例を示す図である。ダイシングにおいて、ダイシングソーによって削り落とす幅Sと残す幅Lの比は、S/L>1である。X方向(即ち横方向)とY方向(即ち、縦方向)それぞれについて言えば、Sx/Lx>1、Sy/Ly>1である。即ち、エレメント1個の幅より、隣接するエレメント間の隙間のほうが幅広くなるように切断する。これにより、エレメントが飛び飛びに格子状に並んだ状態が残るが、隣接する4つの同一エレメントから構成されるこの単位格子は、図中点線で示すように、Xの辺の長さがLx+Sx、Yの辺の長さがLy+Syの長方形である。
【0034】
図3は、配置されるp型およびn型熱電半導体素子(エレメント)の関係位置を示す図である。図3に示すように、p−1によるダイシングで形成されたパターンに注目すると、まず当然ながら、p−1のエレメントがp−1の格子位置(サイト1)11、12、13、14にそれぞれ存在する。またp−1エレメント間の隙間には3種類のサイトがあり、その3種類とは、p−1の単位格子の対角線の交点(サイト2)21…、p−1の単位格子の一方の相対する辺の中点(サイト3)31…、p−1の単位格子のもう一方の相対する辺の中点(サイト4)41…である。
【0035】
図4は、pnエレメントが最終的に配置された状態を示す図である。上述したサイト2にp−2が、サイト3にn−1が、サイト4にn−2が、それぞれ配置されている。図4から明らかなように、サイト2、3、4は、エレメントのサイズおよびエレメント間の隙間の大きさに関して、サイト1と同一パターンであり、各ウエハのダイシングは同一のパターンで行えば良い。p−1とp−2、n−1とn−2は、それぞれ同一の材料(熱電半導体素子)であるので、最終的に配置された状態では、p型熱電半導体素子とn型熱電半導体素子が縦および横方向にそれぞれ交互に配置されて、市松模様を形成している。
【0036】
ウエハの固定手段としては、ダイシングテープが代表的であるが、ウエハを接着固定してダイシングでき、その後基板等にマウントした後に剥離除去できれば良く、接着剤、ワックス、松ヤニ等でも良い。
【0037】
各サイトを組み合わせてエレメントを配列する方法としては、先に示した4種のパターンを順次基板に搭載(マウント)していっても良く、また、4種のパターンをいちど別の固定手段に順次転写して別の固定手段上で配列を完了してから、一度に基板にマウントしても良い。
【0038】
また、pnエレメント配列2と基板電極3、4の接合は、電気伝導性の接合材によってなされる。これはハンダでも良いし、電気伝導性の接着剤でも良い。ハンダを用いる場合、メッキでも良いし、クリームハンダの印刷でも良い。ハンダは基板側に付けておいても、エレメント側に付けておいても、両方に付けておいても良い。
【0039】
以下に、この発明の熱電素子を更に詳細に説明する。
p型熱電半導体素子(エレメント)の材料として、サイズが20mm角で、厚さが0.1mmのビスマステルル(Bi−Te系半導体)のウエハを準備した。ウエハの両面には、後工程のハンダ付けのために、NiとSnをメッキした。これをダイシングテープに固定し、ダイシングソーにより、ライン(即ち、エレメント幅)0.16mm、スペース(即ち、エレメント間の隙間)0.2mmになるように、XおよびY方向にダイシングした。この結果、0.16mm角の正方形エレメントが0.2mm間隔で正方格子状に並んだp型熱電半導体素子の配列パターンができた。これをp−1と呼ぶ。
【0040】
次に、同一の材料、サイズからなるウエハを用いて、上述したと同様のダイシング加工を行い、同一のp型熱電半導体素子の配列パターンを得た。これをp−2と呼ぶ。
更に、n型のビスマステルルを用いて、同一サイズのウエハを用いて、上述したと同様のダイシング加工を、2枚について行い、同一のn型熱電半導体素子の配列パターンを得た。これらをそれぞれn−1、n−2と呼ぶ。
【0041】
ダイシングに用いたダイシングテープは、ダイシングソーの通ったところが傷んでいるので、その部分に別のエレメントを転写することはできない。従って、別のダイシングテープを準備し、その上にp−1を転写する。転写は、p−1の上から別のダイシングテープを貼り付け、元のダイシングテープに紫外線照射等の剥離処理を施すことによって、行うことができる。
【0042】
さらに、図3を参照して説明したように、p−1の単位格子の対角線の交点にp−2を、p−1の単位格子の辺の中点の片方にn−1を、p−1の単位格子の辺の中点のもう片方にn−2を、それぞれ転写する。これによって、別のダイシングテープの上に、p型エレメントとn型エレメントが0.02mm間隔で市松模様状に配列される。
【0043】
一方、絶縁材上に金属電極がメタライズによって形成された基板を準備する。図5は、基板上の金属電極パターンの概略を示す図である。図5(a)は、上側基板を示し、図5(b)は、下側基板を示す。図5(a)、図5(b)において、斜線部分が電極5を示している。図5に示すように、電極パターンは、これら2枚の基板によって、上述したpnエレメント配列を上下から挟み込んだときに、すべてのp型熱電半導体素子とn型熱電半導体素子とが交互に直列に接続されるようなパターンになっている。
図5に示す例では、エレメントは48個(即ち、24対)用いられる。また、電極上のエレメントが載るべき部分にはハンダがメッキされる。基板の一方は1.52mm×1.16mmのサイズであり、これを上側基板と呼ぶ。もう一方(下側基板と呼ぶ)には、外部と配線するために電極に広い部分が形成され(図5(b)の下部)、その部分で基板が大きくなっているが、エレメントの載る部分のサイズは同一である。
【0044】
まず、下側基板にフラックスを塗布し、先に述べた別のダイシングテープ上に配列されたエレメントを搭載し、加熱してハンダ付けする。ここで、ハンダ付けの加熱によって、同時にダイシングテープの剥離処理ができるので、下側基板上にエレメントが実装された形態になる。次に基板のもう一方の上側基板にフラックスを塗布し、下側基板と同様に搭載し、ハンダ付けする。
【0045】
以上の工程で、基板サイズが1.52mm×1.16mmと小さく、エレメントを48個(24対)配列し、しかもエレメントの密度が約70%と高い熱電素子を、容易に作製することができる。
【0046】
p型半導体又はn型半導体は、熱電素子特性を有するものであれば良く、上述したBi―Te系半導体合金に限定されるものでなくどのような熱電素子特性を有する合金であっても良い。
【0047】
電気回路金属層(即ち、金属電極)は、Cu,Cr,Ni,Ti,Al,Au,Ag及びSiから選択された金属又はこれらの合金またはこれらを多層に積層したものである。電気回路金属層は、基板と電気導電性がある金属製の接合層の間を接続するための材料であれば良い。
電気回路金属層は、例えば、湿式メッキ、スパッタリング、真空蒸着、イオンプレーティング等の方法によって形成することができる。
【0048】
基板は、通常、絶縁性のAl2O3、AlN、BN、SiC,Si,ダイヤあるいは絶縁被覆したCu−W合金、あるいは絶縁性の酸化物又は窒化物層が望ましい。
【0049】
素子電極金属層は、Cu、Ti,Cr,W,Mo,Pt,Zr,Ni,Si,Pd及びCから選択した一つの元素、これらの合金、またはこれらを多層に積層したものでも良い。素子電極層は、p型およびn型の熱電半導体素子の両面に形成される。
素子電極金属層の作製方法としては、湿式メッキ、スパッタリング、真空蒸着、イオンプレーティング、いずれの方法を単独もしくは組み合わせて使用することができる。
【0050】
接合層は、素子電極金属層が形成された熱電半導体素子を電気回路金属層に接着させるための機能を有するものである。
接合層は、300℃以下で接合できるロウ材であれば良く、Au,Ag,Ge,In,P,Si,Sn,Sb,Pb,Bi,Zn及びCuの何れかの元素又はこれらの元素を含む合金が好ましい。
また、はんだにより接合する場合の材料としては、Sn−Sb系、Sn−Cu系、Sn−Ag系、Sn−Ag−Bi−Cu系、Sn−Zn系、Sn−Pb系、Au−Sn系などの各種のはんだ金属を利用することができる。
接合層は、例えば、ペーストの印刷、湿式メッキ、スパッタリング、真空蒸着等の方法によって形成することができる。
【0051】
このように作製された熱電素子は、更に、複数のπ型素子によって形成されている空間に絶縁性合成樹脂が充填されていても良い。
【0052】
特に本発明においてはp型素子とn型素子との間隔を極めて小さくできるため単位面積当たり極めて密度を高く熱電素子を配列することができる。
【0053】
【発明の効果】
本発明によると、ダイシングによって微細なp型n型のエレメントを市松模様状に配列することができるため、エレメントの配置密度が高く、かつすべてのエレメントが有効に使用され、電極の形成も容易で、エレメントと電極のハンダ付けもしやすい、高性能な熱電素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【図1】図1は、この発明の熱電素子の製造方法の1つの態様を概略示す図である。
【図2】図2は、ウエハのダイシングパターンの1例を示す図である。
【図3】図3は、配置されるp型およびn型熱電半導体素子(エレメント)の関係位置を示す図である。
【図4】図4は、エレメントが最終的に配置された状態を示す図である。
【図5】図5は、基板上の金属電極パターンの概略を示す図である。
【符号の説明】
1.熱電素子
2.pnエレメント配列
3.上側基板
4.下側基板
5.電極
6.ダイシングソー
11、12、13、14.サイト1
21….サイト2
31….サイト3
41….サイト4
Claims (7)
- 組合わせによって、所定間隔で、縦横方向それぞれにp型熱電半導体素子とn型熱電半導体素子が交互に配置されるように、ダイシングパターンを設定し、
設定されたダイシングパターンに沿って、複数枚のp型および複数枚のn型熱電半導体ウエハのそれぞれを固定手段上でダイシングし、
前記ダイシングされた、p型およびn型熱電半導体素子を組み合わせ、
電極付き基板を、前記組合わされたp型およびn型熱電半導体素子を挟むように両面に接合するステップを備えた、熱電素子の製造方法。 - 前記ダイシングパターンの何れにおいても、熱電半導体素子の横方向の長さをLxとし、横方向に隣接する熱電半導体素子間の間隔をSxとするとき、Sx>Lx、熱電半導体素子の縦方向の長さをLy、縦方向に隣接する熱電半導体素子間の間隔をSyとするとき、Sy>Lyである、請求項1に記載の熱電素子の製造方法。
- 前記ダイシングされた、p型およびn型熱電半導体素子を組み合わせを、別の固定手段上に転写して行う、請求項1または2に記載の熱電素子の製造方法。
- 対向する2枚の絶縁性基板と、
前記絶縁性基板の対向する面にそれぞれ形成された電気回路金属層と、
前記電気回路金属層に接してそれぞれ形成された接合層と、
前記接合層に接して形成されている、組合わせによって、所定間隔で、縦横方向それぞれにp型熱電半導体素子とn型熱電半導体素子が交互に配置されるように、2枚づつのp型およびn型熱電半導体ウエハのダイシングパターンp−1、p−2、n−1、n−2を設定し、設定されたダイシングパターンに沿って、前記2枚のp型およびn型熱電半導体ウエハのそれぞれを固定手段上でダイシングし、前記ダイシングされた、それぞれ格子状に並んだp型およびn型熱電半導体素子を組み合わせた複数対のp型熱電半導体素子とn型熱電半導体素子とを備え、前記複数対のp型熱電半導体素子およびn型熱電半導体素子が前記電気回路金属層および前記接合層を介して直列に電気的に連結されて複数個のπ型素子を形成している熱電素子。 - 前記ダイシングによって形成されるp型熱電半導体素子およびn型熱電半導体素子が、前記p−1の隣接する4つのn型熱電半導体素子からなる単位格子の対角線の交点にp−2、前記単位格子の一方の相対する辺の中点にn−1、前記単位格子の他方の相対する辺の中点にn−2が配置されるpn熱電半導体素子配列からなっている、請求項4に記載の熱電素子。
- 前記ダイシングパターンの何れにおいても、熱電半導体素子の横方向の長さをLxとし、横方向に隣接する熱電半導体素子間の間隔をSxとするとき、Sx>Lx、熱電半導体素子の縦方向の長さをLy、縦方向に隣接する熱電半導体素子間の間隔をSyとするとき、Sy>Lyである、請求項5に記載の熱電素子。
- 熱電半導体素子の中心と隣接する熱電半導体素子の中心との間隔が、横方向にLx+Sxであり、縦方向にLy+Syである、請求項6に記載の熱電素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003078116A JP4346332B2 (ja) | 2003-03-20 | 2003-03-20 | 熱電素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003078116A JP4346332B2 (ja) | 2003-03-20 | 2003-03-20 | 熱電素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004288819A true JP2004288819A (ja) | 2004-10-14 |
JP4346332B2 JP4346332B2 (ja) | 2009-10-21 |
Family
ID=33292690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003078116A Expired - Fee Related JP4346332B2 (ja) | 2003-03-20 | 2003-03-20 | 熱電素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4346332B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9543494B2 (en) | 2010-10-28 | 2017-01-10 | Fujitsu Limited | Thermoelectric conversion module and method of manufacturing the same |
-
2003
- 2003-03-20 JP JP2003078116A patent/JP4346332B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9543494B2 (en) | 2010-10-28 | 2017-01-10 | Fujitsu Limited | Thermoelectric conversion module and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4346332B2 (ja) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0687020B1 (en) | Thermoelectric device and a method of manufacturing thereof | |
US6410840B1 (en) | Thermoelectric conversion device and method of manufacturing the same | |
JP3816750B2 (ja) | 熱電変換器を製作するための方法 | |
EP0887869B9 (en) | Method of manufacturing thermionic element | |
EP0760530B1 (en) | Manufacture of thermoelectric power generation unit | |
US9257627B2 (en) | Method and structure for thermoelectric unicouple assembly | |
US4687879A (en) | Tiered thermoelectric unit and method of fabricating same | |
US20080245397A1 (en) | System and Method of Manufacturing Thermoelectric Devices | |
JP4383056B2 (ja) | 熱電素子モジュールの製造方法 | |
JP4284589B2 (ja) | 熱電半導体の製造方法、熱電変換素子の製造方法及び熱電変換装置の製造方法 | |
JP3592395B2 (ja) | 熱電変換素子とその製造方法 | |
US10833237B2 (en) | Thermoelectric module | |
JP2006237050A (ja) | 熱電モジュール | |
JP4346332B2 (ja) | 熱電素子およびその製造方法 | |
JP4280064B2 (ja) | 熱電変換モジュールの製造方法 | |
JP4362303B2 (ja) | 熱電素子とその製造方法 | |
JP4177790B2 (ja) | 熱電変換素子とその製造方法 | |
JP5247531B2 (ja) | 熱電変換モジュール | |
JP4124150B2 (ja) | 熱電モジュールの製造方法 | |
JP2004165366A (ja) | 熱電変換素子とその製造方法 | |
JP2004072020A (ja) | 熱電変換装置及びその製造方法 | |
JP2003234515A (ja) | 熱電モジュール | |
JP2023068310A (ja) | 熱電モジュールおよびその製造方法 | |
JP2005191040A (ja) | 熱電モジュールの製造方法及びそれに用いる位置決め治具 | |
JP2003017766A (ja) | 熱電素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |