JP2004288781A

JP2004288781A - 半導体集積回路

Info

Publication number: JP2004288781A
Application number: JP2003077291A
Authority: JP
Inventors: Daisuke Watanabe; 大祐渡邉; Koji Takinami; 浩二滝波
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-03-20
Filing date: 2003-03-20
Publication date: 2004-10-14

Abstract

【課題】スパイラルインダクタの直下位置で各シールドパターンを共通接続し、接続中点で高周波的に仮想接地し、配線のインダクタ成分等に影響されることなく接地し、スパイラルインダクタのＱ値とインダクタンスを向上させる。
【解決手段】１対の第１，第２のスパイラルインダクタ５０１，５０２の下部に形成されるシールドパターンの最近接部のシールド６０１を配線８０１で接続、かつ各シールド６０１の中心位置を配線７０１により接続する。このシールドパターンに位相差が１８０度のバランス信号が通ることから、接続配線８０１の中点が高周波的に仮想接地される。この接地点により寄生インダクタンスの影響を低減し接地は強化され、第１，第２のスパイラルインダクタ５０１，５０２のＱ値、インダクタンスが向上し、インダクタンス向上によりスパイラルインダクタの巻数の低減、省スペース化が可能となる。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路であって、特に、移動体通信機などの低雑音増幅器や周波数変換器の差動変換増幅回路に用いることができる半導体集積回路に関するものである。
【０００２】
【従来の技術】
従来、スパイラルインダクタの下部にはスパイラルインダクタのＱ値（ＱｕａｌｉｔｙＦａｃｔｏｒ）を高くするために、メッシュ状のシールドパターンを、スパイラルインダクタに電流が流れる時にシールドパターンにその電流に起因して生じる磁界を阻止するように流れる電流の流れを阻害するように、スパイラルインダクタ中の電流方向と直交する方向に形成して、接地することが特許文献１に記載されている。シールドパターンをスパイラルインダクタの直下に形成することにより、インダクタとグランド間の寄生容量によるカップリングや磁気カップリングを低減できインダクタの誘電特性を向上させ、その結果スパイラルインダクタのＱ値を高くすることができる。
【０００３】
また、スパイラルインダクタのＱ値を高くするためには、スパイラルインダクタの直下にシールドパターンを形成すればよいが、シールドパターンを接地するためにグランドパターンとシールドパターンを配線によって接続しなければならない。非特許文献１にも記載されるように、シールドパターンの周囲に形成されたグランドパターンにシールドパターンを接続する。例えば、図３に示すように第１，第２のスパイラルインダクタ５０１，５０２の直下に位置する従来のシールド６０１において形成された一対のシールドパターンは、シールドパターンの周囲に形成されたグランド４０１とシールド６０１とを配線９０１により接続して接地される。
【０００４】
【特許文献１】
特開２０００−２２０８５号公報
【非特許文献１】
Ｃ．ＰａｔｒｉｃｋＹｕｅ外「ＩＥＥＥＪＯＵＲＮＡＬＯＦＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ」ＶＯＬ．３３，ＮＯ．５，ＭＡＹ１９９８
【０００５】
【発明が解決しようとする課題】
しかしながら、グランドパターンとシールドパターンを配線により接続することによって、シールドパターンにおいては接地されるグランドパターンとの間の寄生インダクタンスの存在によって接地効果が弱くなり、シールドパターンが完全に接地されないという問題があった。
【０００６】
本発明は、前記従来技術の問題を解決することに指向するものであり、一対のスパイラルインダクタを通る信号は互いに逆相であることから、一対のシールドパターンを形成し各シールドを共通接続することによって、接続した中点において高周波的に仮想接地され、配線のインダクタ成分により影響されることなく接地することが可能な半導体集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この目的を達成するために、本発明の請求項１に係る半導体集積回路は、１対のトランジスタからなる差動増幅回路を有する半導体集積回路であって、ベースに高周波信号の同相信号を入力し、コレクタから同相信号を出力する第１のトランジスタと、ベースに高周波信号の逆相信号を入力し、コレクタから逆相信号を出力する第２のトランジスタと、第１，第２のトランジスタの共通接続したエミッタに一端を接続し、他端を接地した電流源と、第１，第２のトランジスタの各コレクタにそれぞれ一端を接続し、他端を共通接続して電源電圧供給端子に接続した一対のスパイラルインダクタと、スパイラルインダクタとは所定の距離だけ離れて対向配置されたシールド層とを備えたことを特徴とする。
【０００８】
また、請求項２〜５に係る半導体集積回路は、請求項１の半導体集積回路において、前記差動増幅回路を構成する一対のトランジスタが、バイポーラトランジスタまたはＭＯＳＦＥＴからなること、さらに、前記シールド層が、一対のスパイラルインダクタの下部に配置され、かつシールド層において形成される全てのシールドを共通接続すること、さらに、前記シールド層に形成されるシールドパターンを、スパイラルインダクタに電流が流れた時にシールドにおいて、その電流に起因して生じる磁界を阻止するように流れる電流の流れを阻害するように、スパイラルインダクタ中の電流方向と直交する方向で、かつスパイラルインダクタの中心の直下を中心として放射状に配置されたシールドを放射状の中心で共通接続して形成し、一対のスパイラルインダクタに対向配置されたシールドパターンのそれぞれが最も接近する位置で接続したこと、さらに、シールドパターンがアルミニウムまたはポリシリコンからなることを特徴とする。
【０００９】
前記の構成によって、一対のスパイラルインダクタに所定の距離をおいて、その直下に配置したシールド層に形成のシールドパターンを最短距離で共通接続することで、この共通接続した中点が高周波的に仮想接地されることになり、グランドパターンの寄生インダクタンス成分の影響が低減でき接地が強化され、インダクタンスおよびＱ値の劣化を回避して、高周波数でのスパイラルインダクタの使用を容易とすることができる。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。図１は本発明の実施の形態に係る半導体集積回路における差動増幅回路の基本構成を示した回路図である。図１に示すように、差動増幅回路は、一対のトランジスタである第１，第２のバイポーラトランジスタ１０１，１０２と、この第１，第２のバイポーラトランジスタ１０１，１０２のコレクタとそれぞれの一端を接続し、他端を共に電源電圧端子と接続した第１，第２のインダクタ３０１，３０２と、電流出力によるフィードバックのための第３，第４のインダクタ３０３，３０４と、電流源２０１とからなる。
【００１１】
差動増幅回路を構成する第１，第２のバイポーラトランジスタ１０１，１０２において、第１，第２のバイポーラトランジスタ１０１，１０２の各エミッタはそれぞれ第３，第４のインダクタ３０３，３０４を介して共通接続され、この共通接続部分は電流源２０１を介して接地される。また、前記第１，第２のバイポーラトランジスタ１０１，１０２のコレクタは第１，第２のインダクタ３０１，３０２を介して電源電圧端子と接続される。
【００１２】
そして、第１，第２のバイポーラトランジスタ１０１，１０２のベースには、例えばＲＦ信号のバランス信号が入力され、第１，第２のバイポーラトランジスタ１０１，１０２を有する差動増幅回路により差動増幅され、第１，第２のバイポーラトランジスタ１０１，１０２のコレクタから信号が出力される。なお、この入出力動作の詳細は従来の差動増幅回路と変わらないため、本実施の形態においては動作説明を省略する。
【００１３】
第１，第２のバイポーラトランジスタ１０１，１０２の各コレクタに接続された第１，第２のインダクタ３０１，３０２はスパイラルインダクタによって構成され、そのスパイラルインダクタの下部にはアルミニウムを材料としたシールド層が形成される。
【００１４】
次に、本実施の形態として、前述したＲＦ信号からのバランス信号を入力する場合を一例として図１を参照しながら説明する。ＲＦ信号からバランを介することによって同振幅で位相差が１８０度のバランス信号が生成される。このようにして発生したＲＦ信号は２つの第１，第２のバイポーラトランジスタ１０１，１０２のベースに入力されて差動増幅され、増幅された信号はコレクタから出力される。このコレクタと電源電圧端子間に接続された第１，第２のインダクタ３０１，３０２は高周波信号を通さずにＤＣ信号のみ通過する。しかし、この第１，第２のインダクタ３０１，３０２のＱ値が低いと高周波信号の劣化が生じてしまう。
【００１５】
従来例において説明したが、図３に示すように複数のシールド６０１から形成される２つのシールドパターンは、それぞれのシールドパターンの周囲に形成されたグランド４０１とシールド６０１に配線９０１を介して接続されて接地するが、このように形成されたシールドパターンは寄生インダクタンスの存在によって、接地効果が弱い。
【００１６】
そこで、図２に示すパターン図のように、差動対になっている第１，第２のインダクタ３０１，３０２（図１参照）である１対の第１，第２のスパイラルインダクタ５０１，５０２の下部にシールド層を形成する。
【００１７】
本実施の形態では、差動対になっている１対の第１，第２のスパイラルインダクタ５０１，５０２の下部のシールド層に形成されたシールド６０１から形成される２つのシールドパターンを、その最近接部のシールド６０１同士を配線８０１により接続し、かつ各シールド６０１もシールドパターンの中心位置で配線７０１により接続する。このようにすることによって、接続された２つのシールドパターンには位相差が１８０度のバランス信号が通るため、接続した配線８０１の中点が高周波的に仮想接地の状態になる。この仮想接地点は従来のシールド６０１の接地方法とは異なり２つのシールドパターンの近接する位置で接地されるために、寄生インダクタンスの影響を低減することが可能となる。
【００１８】
その結果、２つのシールドパターンの接地が強化され、シールド６０１の接地効果が増すために第１，第２のスパイラルインダクタ５０１，５０２のＱ値と、インダクタンスの向上が可能となる。Ｑ値の増加により第１，第２のスパイラルインダクタ５０１，５０２に含まれる寄生成分の影響が低減され、さらに、インダクタンスの増加によってスパイラルインダクタの巻数が低減できるため、省スペース化が可能となる。
【００１９】
なお、本実施の形態ではバイポーラトランジスタとしてＮＰＮ形を例に用いたが、これをＰＮＰ形、あるいはＭＯＳＦＥＴ等の電界効果トランジスタに置き換えることは可能である。また、本実施の形態では、一対の第１，第２のスパイラルインダクタ５０１，５０２の下部のシールド層として、図１に示す差動増幅回路の第１，第２のインダクタ３０１，３０２の下部に位置するシールド層を扱ったが、差動増幅回路の第１，第２のバイポーラトランジスタ１０１，１０２のエミッタ間に接続された第３，第４のインダクタ３０３，３０４の下部のシールド層に対して用いること、あるいは、バランス信号が入力され差動増幅回路のベース下部のシールド層に用いることも可能である。また、本実施の形態ではシールド層の材料としてアルミニウムを例に用いたが、ポリシリコン等を用いても可能である。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、高周波信号を出力する一対のバイポーラトランジスタの各コレクタと電源電圧端子間に接続した一対のスパイラルインダクタの下部に対向配置された各シールドパターンを近接位置で共通接続したことにより、接地が強化され寄生インダクタンスの影響を低減して、高周波増幅回路として用いる条件のもとでインダクタのＱ値とインダクタンスを増加させることができ、高周波数でのスパイラルインダクタの取り扱いを容易とすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体集積回路における差動増幅回路の基本構成を示す回路図
【図２】本発明の実施の形態に係る１対のスパイラルインダクタとシールドのパターン図
【図３】従来の１対のスパイラルインダクタとシールドのパターンを示す図
【符号の説明】
１０１，１０２バイポーラトランジスタ
２０１電流源
３０１，３０２，３０４，３０５インダクタ
４０１グランド
５０１，５０２スパイラルインダクタ
６０１シールド
７０１，８０１，９０１配線

Claims

１対のトランジスタからなる差動増幅回路を有する半導体集積回路であって、ベースに高周波信号の同相信号を入力し、コレクタから前記同相信号を出力する第１のトランジスタと、ベースに前記高周波信号の逆相信号を入力し、コレクタから前記逆相信号を出力する第２のトランジスタと、前記第１，第２のトランジスタの共通接続したエミッタに一端を接続し、他端を接地した電流源と、前記第１，第２のトランジスタの各コレクタにそれぞれ一端を接続し、他端を共通接続して電源電圧供給端子に接続した一対のスパイラルインダクタと、前記スパイラルインダクタとは所定の距離だけ離れて対向配置されたシールド層とを備えたことを特徴とする半導体集積回路。
前記差動増幅回路を構成する一対のトランジスタが、バイポーラトランジスタまたはＭＯＳＦＥＴからなることを特徴とする請求項１記載の半導体集積回路。
前記シールド層が、一対のスパイラルインダクタの下部に配置され、かつ前記シールド層において形成される全てのシールドを共通接続することを特徴とする請求項１または２記載の半導体集積回路。
前記シールド層に形成されるシールドパターンを、スパイラルインダクタに電流が流れた時にシールドにおいて、その電流に起因して生じる磁界を阻止するように流れる電流の流れを阻害するように、前記スパイラルインダクタ中の電流方向と直交する方向で、かつ前記スパイラルインダクタの中心の直下を中心として放射状に配置された前記シールドを前記放射状の中心で共通接続して形成し、一対の前記スパイラルインダクタに対向配置された前記シールドパターンのそれぞれが最も接近する位置で接続したことを特徴とする請求項１〜３のいずれか１項に記載の半導体集積回路。
前記シールドパターンがアルミニウムまたはポリシリコンからなることを特徴とする請求項４記載の半導体集積回路。