JP2004286816A

JP2004286816A - Active matrix type display device and its driving method

Info

Publication number: JP2004286816A
Application number: JP2003075730A
Authority: JP
Inventors: Yoshiaki Aoki; 良朗青木
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2003-03-19
Filing date: 2003-03-19
Publication date: 2004-10-14

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device, capable of allocating a time which is long enough for both characteristic correcting operation and writing operation, and its driving method. <P>SOLUTION: In the display device 1, each pixel PX is equipped with a display element OLED, a driving current control circuit which writes a video signal supplied through a video signal line DataN in a write period wherein a 1st scanning signal is supplied through a scanning signal line ScanMa and supplies a driving current whose level corresponds thereto to the display element OLED in an effective display period, and a characteristic correcting circuit which is supplied with a reset signal through a reset signal line RST as a 2nd scanning signal is supplied through a scanning signal line ScanMb in a correction period prior to the write period and uses it to correct variance in characteristic among pixels PX of the driving current control circuit; and the characteristic correcting operation and writing operation are carried out in order by line of pixels PX and a write period of a certain line is made to overlap with a characteristic correction period for a next line. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置及びその駆動方法に係り、特にはアクティブマトリクス型表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
近年、有機エレクトロ・ルミネッセンス（以下、ＥＬという）表示装置は、その軽量、薄型、高輝度という特徴により、携帯電話に代表される携帯用情報機器などのディスプレイとして注目を集めている。典型的な有機ＥＬ表示装置では、書込期間において書き込んだ映像信号に対応した大きさの駆動電流が、それに続く発光期間において有機ＥＬ素子に流れ続けるように、各画素にメモリ性を付与している。すなわち、アクティブマトリクス駆動方式を採用している。
【０００３】
ところで、この有機ＥＬ表示装置では、映像信号に対応して駆動電流Ｉｄの大きさを制御する駆動制御素子（駆動用トランジスタ）の閾値電圧Ｖｔｈが画素間でばらつくのに起因して、表示ムラが発生することがある。この問題に対しては、各画素に閾値キャンセル回路を設けて駆動用トランジスタの特性を補正することが提案されている（以下の特許文献１を参照のこと）。
【０００４】
この回路によると、駆動電流Ｉｄに閾値Ｖｔｈが与える影響を最小とすることができる。したがって、画素間で駆動用トランジスタの閾値Ｖｔｈがばらついていたとしても、そのようなばらつきが有機ＥＬ素子に供給する駆動電流Ｉｄに与える影響を低減することができる。
【０００５】
しかしながら、この技術では、或る行に対して特性補正動作及び書込動作を行った後に次の行に対して特性補正動作及び書込動作を行うという方法を採用している。すなわち、一水平走査期間内に特性補正動作と書込動作との双方を行っている。そのため、特性補正動作と書込動作との双方に十分な時間を割り当てることが難しく、その結果、表示ムラが十分には解消されないという問題がある。
【０００６】
【特許文献１】
米国特許第６，２２９，５０６号明細書
【０００７】
【発明が解決しようとする課題】
本発明の目的は、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能な表示装置及びその駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、第１及び第２走査信号線と、前記第１及び第２走査信号線と交差した映像信号線と、リセット信号線と、前記第１走査信号線と前記映像信号線との交差部近傍に配置された画素とを具備し、前記画素のそれぞれは、流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１走査信号線を介して第１走査信号が供給されている書込期間において前記映像信号線を介して供給される映像信号が書き込まれるとともに前記書込期間に続く有効表示期間において前記映像信号に対応した大きさの駆動電流を前記表示素子に流す駆動電流制御回路と、前記書込期間に先立つ補正期間において前記第２走査信号線を介して第２走査信号が供給されることにより前記リセット信号線を介してリセット信号が供給されるとともに前記リセット信号を利用して前記駆動電流制御回路の前記画素間での特性のばらつきを補正する特性補正回路とを備え、前記特性補正回路により前記駆動電流制御回路の特性を補正する特性補正動作と前記駆動電流制御回路に前記映像信号を書き込む書込動作とのそれぞれを前記画素の行毎に順次行うとともに、或る行の前記画素に対して前記書込動作を行う前記書込期間と次の行の前記画素に対して前記特性補正動作を行う前記特性補正期間とを少なくとも部分的に重なり合わせるように構成されたことを特徴とするアクティブマトリクス型表示装置を提供する。
【０００９】
また、本発明は、第１及び第２走査信号線と、前記第１及び第２走査信号線と交差した映像信号線と、リセット信号線と、前記第１走査信号線と前記映像信号線との交差部近傍に配置された画素とを具備し、前記画素のそれぞれは、流れる電流の大きさに応じて光学特性が変化する表示素子と、前記第１走査信号線を介して第１走査信号が供給されている書込期間において前記映像信号線を介して供給される映像信号が書き込まれるとともに前記書込期間に続く有効表示期間において前記映像信号に対応した大きさの駆動電流を前記表示素子に流す駆動電流制御回路と、前記書込期間に先立つ補正期間において前記第２走査信号線を介して第２走査信号が供給されることにより前記リセット信号線を介してリセット信号が供給されるとともに前記リセット信号を利用して前記駆動電流制御回路の前記画素間での特性のばらつきを補正する特性補正回路とを備えたアクティブマトリクス型表示装置の駆動方法であって、前記特性補正回路により前記駆動電流制御回路の特性を補正する特性補正動作と前記駆動電流制御回路に前記映像信号を書き込む書込動作とのそれぞれを前記画素の行毎に順次行うとともに、或る行の前記画素に対して前記書込動作を行う前記書込期間と次の行の前記画素に対して前記特性補正動作を行う前記特性補正期間とを少なくとも部分的に重なり合わせることを特徴とするアクティブマトリクス型表示装置の駆動方法を提供する。
【００１０】
本発明では、或る行の前記画素に対して特性補正動作を行う特性補正期間と次の行の画素に対して特性補正動作を行う特性補正期間とを少なくとも部分的に重なり合わせてもよい。
【００１１】
駆動電流制御回路は、制御端子と第１電源端子に接続された第１端子とそれらの間の電圧に対応した大きさの駆動電流を出力する第２端子とを備えた駆動電流制御素子と、映像信号線と制御端子との間に接続されるとともにそれらの間の導通／非導通を第１走査信号線を介して供給される第１走査信号に応じて切り替える第１スイッチと、第１端子と制御端子との間に接続された第１キャパシタとを含んでいてもよい。この場合、特性補正回路は、リセット信号線と制御端子との間に接続されるとともにそれらの間の導通／非導通を第２走査信号線を介して供給される第２走査信号に応じて切り替える第２スイッチと、第２端子と表示素子との間に接続されるとともにそれらの間の導通／非導通を切り替える第３スイッチと、第２端子と制御端子との間に接続されるとともにそれらの間の導通／非導通を切り替える第４スイッチと、第１及び第２スイッチの出力端子と制御端子との間に接続された第２キャパシタとを含んでいてもよい。
また、表示素子は有機ＥＬ素子であってもよい。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１３】
図１は、本発明の一実施形態に係る表示装置を概略的に示す平面図である。なお、ここでは、一例として、有機ＥＬ表示装置を描いている。
【００１４】
この有機ＥＬ表示装置１は、有機ＥＬパネル２と、有機ＥＬパネル２の表示動作を制御するコントローラ３とを備えている。
【００１５】
有機ＥＬパネル２は、例えば１７型ＸＧＡの表示領域を有しており、ガラス板等の光透過性絶縁基板４上でマトリクス状に配列した複数の画素ＰＸと、これら画素ＰＸの行に沿って延在した複数本の走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃと、これら画素ＰＸの行と略直交する方向に延在した複数本の映像信号線ＤａｔａＮと、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃのそれぞれを順次駆動する走査信号線ドライバＹＤＲと、映像信号線ＤａｔａＮを駆動する映像信号線ドライバＸＤＲとを備えている。また、この有機ＥＬパネル２には、映像信号線ＤａｔａＮから独立したリセット信号線ＲＳＴが、画素列に沿った方向に、つまり映像信号線ＤａｔａＮと略平行に設けられている。
【００１６】
各画素ＰＸは、発光素子として自己発光素子である有機ＥＬ素子ＯＬＥＤを備えるとともに、駆動電流制御回路と特性補正回路とを備えている。
【００１７】
駆動電流制御回路は、駆動電流制御素子ＴＲと、選択用スイッチＳＷ１と、キャパシタＣ１とを備えている。駆動電流制御素子ＴＲは、一対の電源端子ＶＤＤ，ＶＳＳ間で有機ＥＬ素子ＯＬＥＤと直列に接続されており、その制御端子と電源端子ＶＤＤとの間の電圧に対応した大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに対して出力する。選択用スイッチＳＷ１は、映像信号線ＤａｔａＮと駆動電流制御素子ＴＲの制御端子との間に接続（つまり、選択用スイッチＳＷ１のソースが映像信号線ＤａｔａＮ、ドレインが後述のキャパシタＣ２を介して駆動電流制御素子ＴＲの制御端子に、ゲートが対応する走査信号線ＳｃａｎＭａに接続）されており、それらの間の導通／非導通を走査信号線ＳｃａｎＭａを介して供給される第１走査信号に応じて切り替える。キャパシタＣ１は、電源端子ＶＤＤと駆動電流制御素子ＴＲの制御端子との間に接続されており、その制御端子と電源端子ＶＤＤとの間の電圧を所定期間ほぼ一定に保持する役割を果たす。
【００１８】
具体的には、選択用スイッチＳＷ１は、走査信号線ドライバＹＤＲから走査信号線ＳｃａｎＭａを介して供給される第１走査信号により映像信号線ＤａｔａＮと駆動電流制御素子ＴＲの制御端子との間を導通状態とした際に、映像信号線ドライバＸＤＲから映像信号線ＤａｔａＮを介して供給される映像信号Ｖｓｉｇ（＝０〜４Ｖ）をノードＡに出力する。また、駆動電流制御素子ＴＲは、選択用スイッチＳＷ１が出力する映像信号Ｖｓｉｇに対応した大きさの駆動電流Ｉｄを有機ＥＬ素子ＯＬＥＤに供給する。
【００１９】
なお、電源端子ＶＤＤ，ＶＳＳは、例えば、＋１０Ｖ及び０Ｖの電位にそれぞれ設定される。また、ここでは、駆動電流制御素子ＴＲとしてｐチャネル薄膜トランジスタ（以下、ＴＦＴという）を使用するとともに、選択用スイッチＳＷ１としてｎチャネルＴＦＴを使用している。これらＴＦＴはその活性層に多結晶シリコン膜を用いて形成され、走査信号線ドライバ及び映像信号線ドライバを構成するＴＦＴと同一工程で形成される。
【００２０】
特性補正回路は、ここでは閾値キャンセル回路であり、リセットスイッチＳＷ２と、出力制御用スイッチＳＷ３と、補正用スイッチＳＷ４と、キャパシタＣ２とを備えている。リセットスイッチＳＷ２は、リセット信号Ｖｒｓｔ（＝８Ｖ）を供給するリセット信号線ＲＳＴと駆動電流制御素子ＴＲの制御端子との間に接続（つまり、リセットスイッチＳＷ２のソースがリセット信号線ＲＳＴに、ドレインがキャパシタＣ２を介して駆動電流制御素子ＴＲの制御端子に、ゲートが走査信号線ＳｃａｎＭｂに接続）されるとともに、それらの間の導通／非導通を走査信号線ＳｃａｎＭｂを介して供給される第２走査信号に応じて切り替える。出力制御用スイッチＳＷ３は、駆動電流制御素子ＴＲの出力端子と有機ＥＬ素子ＯＬＥＤとの間に直列接続されるとともに、それらの間の導通／非導通を走査信号線ＳｃａｎＭｃを介して供給される第３走査信号に応じて切り替える。補正用スイッチＳＷ４は、駆動電流制御素子ＴＲの出力端子と制御端子との間に接続されるとともに、それらの間の導通／非導通を走査信号線ＳｃａｎＭｂを介して供給される第２走査信号に応じて切り替える。キャパシタＣ２は、選択用スイッチＳｗ１と駆動電流制御素子ＴＲの制御端子との間、リセットスイッチＳＷ２と駆動電流制御素子ＴＲの制御端子との間に接続されており、ノードＡ，Ｂ間での電荷の移動を防ぐとともにノードＡの電位変化に対応したノードＢの電位変化を可能としている。なお、ここでは、リセットスイッチＳＷ２、出力制御用スイッチＳＷ３、補正用スイッチＳＷ４として、ｐチャネルＴＦＴを使用している。
【００２１】
有機ＥＬ素子ＯＬＥＤは、赤、緑、または青のルミネセンス性有機化合物を含む薄膜である発光層を少なくとも含む有機薄膜層を陰極と陽極との間に介在させた構造を有している。有機ＥＬ素子ＯＬＥＤは、有機薄膜層に電子及び正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。
【００２２】
なお、有機薄膜層は、陽極バッファ層、発光層、陰極発光層の３層を積層した構造や、これらを機能的に複合した２層あるいは単層構造であってもよい。
【００２３】
コントローラ３は、有機ＥＬパネル２の外部に配置されるプリント基板上に形成され、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲの動作を制御する。コントローラ３は、外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査信号線ドライバＹＤＲ及び映像信号線駆ドライバＸＤＲに供給するとともに、水平及び垂直走査タイミングに同期してデジタル映像信号を映像信号線ドライバＸＤＲに供給する。
【００２４】
映像信号線ドライバＸＤＲは、各水平走査期間において水平走査制御信号の制御のもとでデジタル映像信号をアナログ形式に変換し、複数の映像信号線ＤａｔａＮに対して並列的に供給する。
【００２５】
走査信号線ドライバＹＤＲは、垂直走査制御信号の制御のもとで、各表示期間（＝１フレーム期間＋垂直ブランキング期間＝特性補正期間＋書込期間＋有効表示期間）において、複数本の走査信号線ＳｃａｎＭａに対して選択用スイッチＳｗ１をオン状態とする第１走査信号を順次供給する。すなわち、走査信号線ＳｃａｎＭａへの第１走査信号の供給は、１つの走査信号線ＳｃａｎＭａに対応する選択用スイッチＳｗ１をオン状態とする第１走査信号が供給されるように為され、各走査信号線ＳｃａｎＭａへオン信号が供給される期間を１水平走査期間（１Ｈ）と呼ぶ。各行の選択用スイッチＳＷ１は、それに対応する走査信号線ＳｃａｎＭａから供給される第１走査信号により、１水平走査期間（書込期間）だけ映像信号線ＤａｔａＮとノードＡとの間を導通させ、オン状態とする第１走査信号が再び１表示期間後に供給されるまでそれらの間を非導通とする。選択行の駆動電流制御素子ＴＲは、これら選択用スイッチＳＷ１の導通により複数本の映像信号線ＤａｔａＮを介して供給される映像信号Ｖｓｉｇに対応した駆動電流Ｉｄを、書込期間に続く有効表示期間（発光期間）において有機ＥＬ素子ＯＬＥＤにそれぞれ供給する。これら映像信号Ｖｓｉｇは、映像信号の更新周期である１表示期間毎に更新される。
【００２６】
また、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａに対して説明したのと同様に、垂直走査制御信号の制御のもとで、各表示期間において、複数本の走査信号線ＳｃａｎＭｂに対してリセットスイッチＳｗ２及び補正用スイッチＳｗ４をオン状態とする第２走査信号を順次供給する。各行のリセットスイッチＳＷ２は、それに対応する走査信号線ＳｃａｎＭｂから供給される第２走査信号により、書込期間に先立つ所定期間（特性補正期間）だけリセット信号線ＲＳＴとノードＡとの間を導通させ、オン状態とする第２走査信号が再び１表示期間後に供給されるまでそれらの間を非導通とする。また、各行のスイッチＳＷ４は、それに対応する走査信号線ＳｃａｎＭｂから供給される第２走査信号により、特性補正期間だけ駆動電流制御素子ＴＲの出力端子と制御端子との間を導通させ、オン状態とする第２走査信号が再び１表示期間後に供給されるまでそれらの間を非導通とする。
【００２７】
さらに、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａに対して説明したのと同様に、垂直走査制御信号の制御のもとで、各表示期間において、複数本の走査信号線ＳｃａｎＭｃに対して出力制御用スイッチをオン状態とする第３走査信号を順次供給する。各行の出力制御用スイッチＳＷ３は、それに対応する走査信号線ＳｃａｎＭｃから供給される第３走査信号により、書込期間及び特性補正期間だけ駆動電流制御素子ＴＲと有機ＥＬ素子ＯＬＥＤとの間を非導通とし、第３走査信号が再び１表示期間後に供給されるまでそれらの間を導通させる。
【００２８】
図２は、図１に示す表示装置１の画素ＰＸの等価回路図である。
上述のように、各画素ＰＸは、有機ＥＬ素子ＯＬＥＤ及び駆動電流制御回路に加え、特性補正回路を備えている。また、駆動電流制御回路は、駆動電流制御素子ＴＲと選択用スイッチＳＷ１とキャパシタＣ１とを備えており、特性補正回路は、リセットスイッチＳＷ２と出力制御用スイッチＳＷ３と補正用スイッチＳＷ４とキャパシタＣ２とを備えている。これらスイッチＳＷ２乃至ＳＷ４は、書込期間に先立つ特性補正期間において、駆動電流制御素子ＴＲの制御電圧をこの駆動電流制御素子ＴＲの閾値電圧Ｖｔｈとほぼ等しいレベルに初期化するために図３に示す関係でＯＮ／ＯＦＦされる。
【００２９】
図３は、図２に示す画素ＰＸの駆動方法の一例を示す図である。
図３に示すように、特性補正期間はリセット期間と閾値キャンセル期間とを含んでいる。
【００３０】
リセット期間では、駆動電流制御素子ＴＲの入力端子と制御端子との間の電圧をその閾値電圧Ｖｔｈより大きくなるよう設定する。具体的には、選択用スイッチＳＷ１をＯＦＦ状態とし、スイッチＳＷ２乃至ＳＷ４をＯＮ状態とする。この動作により、ノードＡの電位はリセットスイッチＳＷ２を介して供給されるリセット信号Ｖｒｓｔにより上昇し、ノードＢ及びＣの電位は補正用スイッチＳＷ４を介して流れる放電電流により低下する。
【００３１】
これに続く閾値キャンセル期間では、選択用スイッチＳＷ１をオフ状態に維持したまま、出力制御用スイッチＳＷ３をオフ状態に設定する。これにより、ノードＢの電位は、補正用スイッチＳＷ４を介して流れる充電電流によって駆動電流制御素子ＴＲの閾値電圧Ｖｔｈとほぼ等しいレベルにまで上昇する。なお、この際、キャパシタＣ２のノードＡ側の電極には、リセット信号Ｖｒｓｔが供給されている。
【００３２】
書込期間では、選択用スイッチＳＷ１をＯＮ状態とし、スイッチＳＷ２乃至ＳＷ４をＯＦＦ状態とする。これにより、ノードＡには、リセットスイッチＳＷ２を介して供給されるリセット信号Ｖｒｓｔに代わり、映像信号Ｖｓｉｇが選択用スイッチＳＷ１を介して供給される。その結果、ノードＢの電位は、閾値電圧Ｖｔｈと映像信号Ｖｓｉｇとの和にほぼ等しくなる。
【００３３】
有効表示期間では、出力制御用スイッチＳＷ３をＯＮ状態とし、スイッチＳＷ１，ＳＷ２，ＳＷ４をＯＦＦ状態とする。これにより、駆動電流Ｉｄが出力制御用スイッチＳＷ３を介して有機ＥＬ素子ＯＬＥＤに供給される。ここで、駆動電流Ｉｄは、リセット信号Ｖｒｓｔと映像信号Ｖｓｉｇとの電位差により決定されることになり、駆動電流制御素子ＴＲの閾値電圧Ｖｔｈが画素ＰＸ間でばらついていたとしても、そのようなばらつきが駆動電流Ｉｄに与える影響を排除することができる。
【００３４】
さて、本実施形態では、この表示装置１を以下に説明するように駆動する。図４は、図１に示す表示装置１で利用可能な駆動方法の一例を示すタイミングチャートである。なお、図４に示す参照符号Ｃｌｋａ，Ｃｌｋｂはクロック信号を示し、Ｓｔａｒｔａ，Ｓｔａｒｔｂはスタート信号を示し、Ｖｉｄｅｏは映像信号を示しており、これらは何れもコントローラ３が出力する信号である。また、図４に示す参照符号ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃは、それぞれ、走査信号線ドライバＹＤＲが走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃに出力する走査信号を示している。
【００３５】
走査信号線ドライバＹＤＲは、スタート信号Ｓｔａｒｔａ及びクロック信号Ｃｌｋａから各水平走査期間に対応した１水平期間の幅（Ｔｗ−Ｓｔａｒｔａ）の第１パルスを生成して順次次段に転送するとともに各段の第１パルスを第１走査信号として対応する走査信号線へ出力するシフトレジスタと、スタート信号Ｓｔａｒｔｂ及びクロック信号Ｃｌｋａから各水平走査捜査期間に対応した１水平走査期間の整数倍の幅（Ｔｗ−Ｓｔａｒｔｂ）の第２パルスを生成して順次次段に転送するとともに各段の第２パルスを第２走査信号として対応する走査信号線へ出力するシフトレジスタとを備えている。走査信号線ドライバＹＤＲは、第１パルスを第１走査信号として第１走査信号線ＳｃａｎＭａに順次出力し、第２パルスを第２走査信号として第２走査信号線ＳｃａｎＭｂに順次出力する。さらに、走査信号線ドライバＹＤＲは、第２パルスとクロック信号Ｃｌｋｂとから第３走査信号を生成し、これを第３走査信号線ＳｃａｎＭｃに順次出力する。
【００３６】
具体的には、走査信号線ドライバＹＤＲは、リセット期間では、走査信号線ＳｃａｎＭａを非選択レベル（ここではＬｏｗレベル），ＳｃａｎＭｂ，ＳｃａｎＭｃを選択レベル（ここではＬｏｗレベル）の走査信号を供給する。閾値キャンセル期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂにＬｏｗレベルの走査信号を供給し、走査信号線ＳｃａｎＭｃに非選択レベル（ここではＨｉｇｈレベル）の走査信号を供給する。書込期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａを選択レベル（ここではＨｉｇｈレベル），ＳｃａｎＭｂ，ＳｃａｎＭｃを非選択レベル（ここではＨｉｇｈレベル）の走査信号を供給する。有効表示（発光）期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｃにＬｏｗレベルの走査信号を供給し、走査信号線ＳｃａｎＭｂにＨｉｇｈレベルの走査信号を供給する。
【００３７】
本実施形態では、走査信号線ドライバＹＤＲは、或る行の画素ＰＸへの特性補正動作（＝リセット動作＋閾値キャンセル動作）を開始してから１水平周期のｎ倍（ｎは１以上の整数）だけ経過後に、次の行の画素ＰＸへの特性補正動作を開始する。すなわち、或る行の画素ＰＸに対して書込動作を行う書込期間と次の行の画素に対して特性補正動作を行う特性補正期間とを少なくとも部分的に重ね合わせる。こうすると、或る行の画素ＰＸへの特性補正動作と書込動作との双方を完了した後に次の行の画素ＰＸへの特性補正動作を開始する場合に比べ、有効表示（発光）期間を十分に長く設定しつつ（有効表示期間が１表示期間に占める割合は５０％以上であることが望ましい）、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能となる。
【００３８】
また、本実施形態では、映像信号Ｖｓｉｇを供給するための映像信号線ＤａｔａＮとは別に、リセット信号Ｖｒｓｔを供給するためのリセット信号線ＲＳＴを設けている。このようにリセット信号Ｖｒｓｔを供給するための配線を映像信号Ｖｓｉｇを供給するための配線から独立させると、発光動作から特性補正動作への移行の際に、配線容量に起因してリセット信号ＶｒｓｔのノードＡへの供給が遅延するのを防止することができる。すなわち、本実施形態によれば、リセット信号Ｖｒｓｔの供給に映像信号Ｖｓｉｇを供給するための映像信号線ＤａｔａＮを併用した場合とは異なり、画素ＰＸの動作を発光動作から特性補正動作へと切り替えると、ノードＡの電位は速やかにリセット信号Ｖｒｓｔと等しいレベルへと変化する。そのため、本実施形態によれば、ノードＡの電位が安定化するまでに比較的長い時間を要することに起因して駆動電流制御素子ＴＲの制御電圧を完全に初期化できないという状況になり難い。
【００３９】
このように、本実施形態によると、特性補正動作と書込動作との双方に十分な時間を割り当てることができる。加えて、本実施形態によると、発光動作から特性補正動作への切り替えの際にノードＡの電位は速やかにリセット信号Ｖｒｓｔと等しいレベルへと変化させることができる。したがって、本実施形態によると、駆動電流制御回路の特性の画素ＰＸ間でのばらつきに起因した表示ムラを十分に解消することができる。
【００４０】
なお、特性補正期間は、有機ＥＬパネルのサイズや精細度等により適宜設定されるが、本実施形態クラスの有機ＥＬパネルにおいては５０μｓｅｃ以上とすることが望ましい。ここでは、書込期間（すなわち１水平周期）は２１μｓｅｃ程度に設定するのに対し、特性補正期間は５０μｓｅｃ程度であり、１水平周期の長さよりも特性補正期間を長く設定する場合がある。したがって、本実施形態では、図４に示すように、或る行の画素ＰＸに対して特性補正動作を行う特性補正期間と次の行の画素ＰＸに対して特性補正動作を行う特性補正期間とを部分的に重ね合わせることにより、複数の水平走査周期にわたって特性補正を行なうことができ、発光時間を削減することなく十分な特性補正期間を得ることができる。
【００４１】
また、本実施形態においては、リセット信号線を画素列に沿った方向、つまり映像信号線に平行な方向に沿って設けている。このような構造によると、選択画素行に対する特性補正動作時に、その画素行に含まれる画素ＰＸに対して別々のリセット信号線ＲＳＴからリセット信号Ｖｒｓｔを供給することができる。リセット信号の供給を画素行に沿った方向で供給する場合と比し、１配線に集中させることなく、リセット信号線ＲＳＴの配線本数分で分割することができるので、リセット信号線ＲＳＴ内での電圧降下の発生を抑制することができる。そしてこの電圧降下に起因して発生する画素間のクロストークを改善し、より均一な画像表示が可能となる。特に、画素数が増大し、走査線数が多くなった場合にも良好な表示動作を行うことが可能となる。
【００４２】
なお、本発明は、上述の実施例に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００４３】
例えば、図１に示す映像信号線ドライバＸＤＲからリセット信号Ｖｒｓｔを供給可能な構造の代わりに、図５に示すようにリセット信号Ｖｒｓｔをリセット信号供給端子ＲＥＳＥＴから供給可能な構造を採用してもよい。リセット信号を供給する回路をＰＣＢ上に形成することにより、アレイ基板の製造歩留まりを向上させることができる。また、アレイ基板の非表示領域である額縁部の面積を低減し、狭額縁化を達成することができる。また、リセット信号の調整を容易に行うことが可能となる。
【００４４】
また、図６に示すように、リセット信号線ＲＳＴを画素行に沿った方向、つまり走査信号線と平行に配置してもよく、上述と同様の駆動方法にて動作することができる。
【００４５】
さらに、図７に示すようにリセット信号線を画素行に平行に配置するとともに、隣接する画素行間でリセット信号線を共用させることも可能である。こうすると、画素行の配列方向に配列した配線の数を削減することができ、特に配線が形成された基板側を表示面とする有機ＥＬ表示装置においては発光の取り出し効率をより向上させることが可能となる。
【００４６】
詳しく説明すると、リセット信号線を画素行と平行に配置し、走査信号線ＳｃａｎＭｂ，ＳｃａｎＭｃのうち偶数番目に位置したものを省略するとともに、偶数行目の画素ＰＸ２とその上の行の画素ＰＸ１との間で走査信号線ＳｃａｎＭｂ，ＳｃａｎＭｃ（ここではＭは奇数）及びリセット信号線ＲＳＴを共用している。なお、画素ＰＸ１，ＰＸ２の回路構成は画素ＰＸの回路構成と同様である。
【００４７】
この構造によると、リセット信号Ｖｒｓｔ並びに第２及び第３走査信号を供給するために必要な配線数及び表示領域内で配線が占有する面積を低減することができる。したがって、表示装置１の大型化及び高精細化が容易になる。
【００４８】
なお、図７に示す構造を採用した場合、画素ＰＸ１，ＰＸ２への特性補正動作は２行毎に行われ、書込動作は１行毎に行われる。具体的には、図８に示すように、２ｎ行目（ｎは自然数）の画素ＰＸ２と２ｎ−１行目の画素ＰＸ１とに対して特性補正動作が同時に行われ、それらへの特性補正動作が完了した後に、２（ｎ＋１）行目の画素ＰＸ２と２（ｎ＋１）−１行目の画素ＰＸ１とに対して特性補正動作が同時に行われる。また、２ｎ行目の画素ＰＸ２と２ｎ−１行目の画素ＰＸ１とへの特性補正動作が完了後、２（ｎ＋１）行目の画素ＰＸ２と２（ｎ＋１）−１行目の画素ＰＸ１とに対する特性補正動作と並行して、２ｎ行目の画素ＰＸ２と２ｎ−１行目の画素ＰＸ１とに対して１行毎に書込動作が順次行われる。
【００４９】
このように、本実施形態では、２ｎ行目の画素ＰＸ２に対する特性補正動作と２ｎ−１行目の画素ＰＸ１に対する特性補正動作とを同時に行う。加えて、本実施形態では、２ｎ行目の画素ＰＸ２に対する特性補正期間と２ｎ−１行目の画素ＰＸ１に対する書込期間とは重ね合わせないが、２ｎ行目の画素ＰＸ２に対する特性補正期間と２ｎ＋１行目の画素ＰＸ１に対する書込期間とは重ね合わせる。したがって、特性補正動作と書込動作との双方に十分な時間を割り当てることができる。また、本実施形態では、第１及び第２の実施形態と同様に、映像信号Ｖｓｉｇを供給するための映像信号線ＤａｔａＮとは別にリセット信号Ｖｒｓｔを供給するためのリセット信号線ＲＳＴを設けているため、発光動作から特性補正動作への切り替えの際にノードＡの電位を速やかにリセット信号Ｖｒｓｔと等しいレベルへと変化させることができる。したがって、本実施形態でも、上述の実施形態で説明したのとほぼ同等の効果が得られる。
【００５０】
また、図９に示すように、リセット信号線ＲＳＴは、電源端子ＶＤＤに接続した配線と共通化してもよい。
【００５１】
この構造によると、リセット信号線ＲＳＴを有機ＥＬ素子ＯＬＥＤと電源端子ＶＤＤとを接続する配線の一部と共用できるため、表示領域内で配線が占有する面積を低減することができる。但し、この構造では、リセット信号Ｖｒｓｔは電源電圧ＶＤＤと等しくなるため、映像信号Ｖｓｉｇの最大値が電源電圧ＶＤＤにほぼ等しい必要がある。
【００５２】
また、図１０に示すように、リセット信号線ＲＳＴを格子状に配置し、互いに交差したリセット信号線ＲＳＴ同士をそれらの交差部で接続してもよい。
【００５３】
このような構造によると、上述の実施形態で説明したのと同様の効果を得ることができる。加えて、この構造によると、リセット信号の供給を表示面内に格子状に配置した配線から行うため、リセット信号線ＲＳＴにおける電圧降下をさらに抑制することができる。そのため、これらリセット信号線ＲＳＴ間で生じる電圧降下のばらつきが一層低減され、また、電圧降下が発生したとしても、クロストークとして視認されるのを抑制でき、さらに均一な表示が可能となる。
【００５４】
以上説明したように、或る行の画素ＰＸに対して書込動作を行う書込期間と次の行の画素に対して特性補正動作を行う特性補正期間とを少なくとも部分的に重ね合わせると、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能となる。また、画素への映像信号の供給とリセット信号の供給とをそれぞれ独立した配線で行うと、例えば、大型化により負荷が増大した場合或いは高精細化により水平走査期間を短縮せざるを得ない場合であっても、十分な特性補正期間を確保することができる。さらに、同時に特性補正動作を行う複数の画素に複数本の配線からリセット信号を供給した場合には、電圧降下を抑制できるため、より均一な表示が可能となる。
【００５５】
なお、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲でさらに変形可能である。例えば、先の実施形態では、画素に特定の回路構成を採用したが、画素には他の回路構成を採用してもよい。例えば、スイッチＳＷ１乃至ＳＷ４としては、ｎチャネルＴＦＴを使用してもよく或いはｐチャネルＴＦＴを使用してもよい。また、それらスイッチＳＷ１乃至ＳＷ４としてトランスミッションゲート等の他のスイッチング素子を使用してもよい。例えば、リセットスイッチＳＷ２としてトランスミッションゲートを使用し、先に説明したのとは逆極性の第２走査信号によりリセットスイッチＳＷ２のＯＮ／ＯＦＦを制御してもよい。
【００５６】
また、先の実施形態では、特性補正回路が駆動電流制御素子ＴＲの閾値電圧Ｖｔｈのばらつき補正を行うものである場合について説明したが、特性補正回路は、駆動電流制御回路の特性のばらつきを補正するものであれば、駆動電流制御素子ＴＲの閾値電圧Ｖｔｈに限定したばらつき補正するものでなくてもよい。
【００５７】
また、図７に示す構造では、２行の画素ＰＸ１，ＰＸ２で１本のリセット信号線ＲＳＴを共用しているが、３行以上の画素で１本のリセット信号線ＲＳＴを共用してもよい。
【００５８】
また、上述の実施形態では、映像信号の書き込みを１画素行ずつ行うものについて説明したが、これに限定されず、複数行ずつ同時に書き込みを行ってもよい。
【００５９】
さらに、上述の実施形態では、リセットスイッチＳＷ２及び補正用スイッチＳＷ４を共通の走査信号線ＳｃａｎＭｂを用いて制御する場合について説明したが、それらのＯＮ／ＯＦＦは独立した走査信号線を用いて制御してもよい。このように制御することにより、さらに動作を安定させ、表示品位を向上させることが可能となる。
【００６０】
また、上述の実施形態では、映像信号のデジタル−アナログ変換をガラス基板上に形成された映像信号線ドライバＸＤＲで行う場合について説明したが、このアナログ変換を有機ＥＬパネル２の外部で行ってもよい。
【００６１】
また、映像信号線ドライバＸＤＲはアナログ映像信号を時分割で対応する映像信号線ＤａｔａＮに供給するものであってもよい。そして、更に、有機ＥＬ素子へ供給する電源電圧を発光色毎に設定してもよい。
【００６２】
また、上述の実施形態では画素を構成するトランジスタとしてその活性層に多結晶ポリシリコンを用いるものについて説明したが、アモルファスシリコンを用いるものであってもよい。特に、アモルファスシリコンを用いる場合には特性補正期間の確保が重要となってくるため、本発明を適用することが望ましい。
【００６３】
さらに、上述の実施形態では表示素子として有機ＥＬ素子ＯＬＥＤを使用した有機ＥＬ表示装置１について説明したが、流れる電流の大きさに応じて光学特性が変化するものであれば他の表示素子を使用してもよい。すなわち、先の技術は有機ＥＬ表示装置以外の表示装置，例えば発光ダイオード表示装置や電界放出表示装置などのように自己発光素子を備えた表示装置，にも適用可能である。
【００６４】
【発明の効果】
以上説明したように、本発明によると、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能な表示装置及びその駆動方法が提供される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る表示装置を概略的に示す平面図。
【図２】図１に示す表示装置の画素の等価回路図。
【図３】図２に示す画素の駆動方法の一例を示す図。
【図４】図１に示す表示装置で利用可能な駆動方法の一例を示すタイミングチャート。
【図５】本発明の一変形例に係る表示装置を概略的に示す平面図。
【図６】本発明の一変形例に係る表示装置を概略的に示す平面図。
【図７】本発明の一変形例に係る表示装置を概略的に示す平面図。
【図８】図７に示す表示装置で利用可能な駆動方法の一例を示すタイミングチャート。
【図９】本発明の一変形例に係る表示装置を概略的に示す平面図。
【図１０】本発明の一変形例に係る表示装置を概略的に示す平面図。
【符号の説明】
１…有機ＥＬ表示装置、２…有機ＥＬパネル、３…コントローラ、４…光透過性絶縁基板、ＰＸ…画素、ＰＸ１…画素、ＰＸ２…画素、ＹＤＲ…走査信号線ドライバ、ＸＤＲ…映像信号線ドライバ、ＳｃａｎＭａ…走査信号線、ＳｃａｎＭｂ…走査信号線、ＳｃａｎＭｃ…走査信号線、ＤａｔａＮ…映像信号線、ＲＳＴ…リセット信号線、ＯＬＥＤ…有機ＥＬ素子、ＴＲ…駆動電流制御素子、ＳＷ１…選択用スイッチ、ＳＷ２…リセットスイッチ、ＳＷ３…出力制御用スイッチ、ＳＷ４…補正用スイッチ、Ｃ１…キャパシタ、Ｃ２…キャパシタ、ＶＤＤ…電源端子、ＶＳＳ…電源端子、ＲＥＳＥＴ…リセット信号供給端子、Ａ…ノード、Ｂ…ノード、Ｃ…ノード。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a display device and a driving method thereof, and more particularly, to an active matrix display device and a driving method thereof.
[0002]
[Prior art]
2. Description of the Related Art In recent years, organic electroluminescence (hereinafter, referred to as EL) display devices have attracted attention as displays for portable information devices such as mobile phones because of their light weight, thinness, and high brightness. In a typical organic EL display device, a memory property is given to each pixel so that a driving current of a magnitude corresponding to a video signal written in a writing period continues to flow to an organic EL element in a subsequent light emitting period. I have. That is, the active matrix driving method is adopted.
[0003]
By the way, in this organic EL display device, display unevenness occurs due to the threshold voltage Vth of the drive control element (drive transistor) that controls the magnitude of the drive current Id corresponding to the video signal varies between pixels. May occur. To solve this problem, it has been proposed to provide a threshold cancel circuit in each pixel to correct the characteristics of the driving transistor (see Patent Document 1 below).
[0004]
According to this circuit, the influence of the threshold value Vth on the drive current Id can be minimized. Therefore, even if the threshold value Vth of the driving transistor varies between pixels, the influence of such variation on the driving current Id supplied to the organic EL element can be reduced.
[0005]
However, this technique employs a method of performing a characteristic correction operation and a write operation on a certain row and then performing a characteristic correction operation and a write operation on the next row. That is, both the characteristic correction operation and the writing operation are performed within one horizontal scanning period. Therefore, it is difficult to allocate sufficient time for both the characteristic correction operation and the writing operation, and as a result, there is a problem that display unevenness is not sufficiently eliminated.
[0006]
[Patent Document 1]
US Pat. No. 6,229,506
[0007]
[Problems to be solved by the invention]
An object of the present invention is to provide a display device capable of allocating a sufficient time to both the characteristic correction operation and the writing operation, and a driving method thereof.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention provides first and second scanning signal lines, a video signal line intersecting the first and second scanning signal lines, a reset signal line, and the first scanning signal line. And a pixel arranged in the vicinity of the intersection with the video signal line, wherein each of the pixels includes a display element whose optical characteristics change according to the magnitude of a flowing current, and the first scanning signal line. A video signal supplied via the video signal line is written in a writing period in which the first scanning signal is supplied via the first scanning signal, and a size corresponding to the video signal in an effective display period following the writing period. A drive current control circuit for supplying a drive current to the display element; and a reset through the reset signal line by supplying a second scan signal via the second scan signal line in a correction period prior to the write period. signal And a characteristic correction circuit for correcting a characteristic variation between the pixels of the drive current control circuit using the reset signal, wherein the characteristics of the drive current control circuit are corrected by the characteristic correction circuit. The write operation of sequentially performing a characteristic correction operation and a write operation of writing the video signal in the drive current control circuit for each row of the pixels, and performing the write operation on the pixels in a certain row There is provided an active matrix display device characterized in that a period and the characteristic correction period in which the characteristic correction operation is performed on the pixels in the next row are at least partially overlapped.
[0009]
In addition, the present invention further includes a first and second scanning signal lines, a video signal line crossing the first and second scanning signal lines, a reset signal line, the first scanning signal line and the video signal line. And a pixel arranged in the vicinity of the intersection of each of the pixels. Each of the pixels has a display element whose optical characteristics change in accordance with the magnitude of a flowing current, and a first scanning signal through the first scanning signal line. A video signal supplied via the video signal line is written in a writing period in which the display element is supplied, and a driving current having a magnitude corresponding to the video signal is supplied to the display element in an effective display period following the writing period. And a reset signal is supplied via the reset signal line by supplying a second scan signal via the second scan signal line during a correction period prior to the writing period. A characteristic correction circuit that corrects a variation in characteristics between the pixels of the drive current control circuit using a reset signal, wherein the driving is performed by the characteristic correction circuit. Each of a characteristic correction operation for correcting the characteristic of the current control circuit and a write operation for writing the video signal in the drive current control circuit is sequentially performed for each row of the pixels, and the pixel is stored in a certain row. A driving method for an active matrix display device, wherein the writing period in which the writing operation is performed and the characteristic correction period in which the characteristic correction operation is performed on the pixels in the next row are at least partially overlapped. I will provide a.
[0010]
In the present invention, the characteristic correction period in which the characteristic correction operation is performed on the pixels in a certain row and the characteristic correction period in which the characteristic correction operation is performed on the pixels in the next row may at least partially overlap.
[0011]
A drive current control circuit including a control terminal, a first terminal connected to the first power supply terminal, and a second terminal that outputs a drive current having a magnitude corresponding to a voltage between the control terminal and the first power supply terminal; A first switch that is connected between the video signal line and the control terminal and that switches conduction / non-conduction between the video signal line and the control terminal in accordance with a first scanning signal supplied through the first scanning signal line; And a first capacitor connected between the control terminal and the control terminal. In this case, the characteristic correction circuit is connected between the reset signal line and the control terminal, and switches conduction / non-conduction between the reset signal line and the control terminal in accordance with the second scanning signal supplied via the second scanning signal line. A second switch, a third switch that is connected between the second terminal and the display element and switches conduction / non-conduction between them, and a third switch that is connected between the second terminal and the control terminal, and A fourth switch for switching conduction / non-conduction between the first and second switches and a second capacitor connected between output terminals of the first and second switches and a control terminal may be included.
Further, the display element may be an organic EL element.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In each of the drawings, the same or similar components are denoted by the same reference numerals, and redundant description will be omitted.
[0013]
FIG. 1 is a plan view schematically showing a display device according to an embodiment of the present invention. Here, an organic EL display device is illustrated as an example.
[0014]
The organic EL display device 1 includes an organic EL panel 2 and a controller 3 for controlling a display operation of the organic EL panel 2.
[0015]
The organic EL panel 2 has, for example, a 17-inch XGA display area, and includes a plurality of pixels PX arranged in a matrix on a light-transmissive insulating substrate 4 such as a glass plate, and a row of these pixels PX. Each of the extended plurality of scanning signal lines ScanMa, ScanMb, ScanMc, the plurality of video signal lines DataN extending in a direction substantially orthogonal to the row of the pixels PX, and the scanning signal lines ScanMa, ScanMb, ScanMc. It includes a scanning signal line driver YDR that drives sequentially and a video signal line driver XDR that drives the video signal line DataN. Further, in the organic EL panel 2, a reset signal line RST independent of the video signal line DataN is provided in a direction along the pixel column, that is, substantially parallel to the video signal line DataN.
[0016]
Each pixel PX includes an organic EL element OLED, which is a self-luminous element, as a light emitting element, and includes a drive current control circuit and a characteristic correction circuit.
[0017]
The drive current control circuit includes a drive current control element TR, a selection switch SW1, and a capacitor C1. The drive current control element TR is connected in series with the organic EL element OLED between the pair of power supply terminals VDD and VSS, and supplies a drive current having a magnitude corresponding to the voltage between the control terminal and the power supply terminal VDD. Output to EL element OLED. The selection switch SW1 is connected between the video signal line DataN and the control terminal of the drive current control element TR (that is, the source of the selection switch SW1 is the video signal line DataN, and the drain is the drive current via the capacitor C2 described later). A gate is connected to the control terminal of the control element TR and connected to the corresponding scanning signal line ScanMa), and the conduction / non-conduction between them is switched according to the first scanning signal supplied via the scanning signal line ScanMa. . The capacitor C1 is connected between the power supply terminal VDD and the control terminal of the drive current control element TR, and plays a role of maintaining a voltage between the control terminal and the power supply terminal VDD substantially constant for a predetermined period.
[0018]
Specifically, the selection switch SW1 conducts between the video signal line DataN and the control terminal of the drive current control element TR by the first scan signal supplied from the scan signal line driver YDR via the scan signal line ScanMa. In this state, the video signal Vsig (= 0 to 4 V) supplied from the video signal line driver XDR via the video signal line DataN is output to the node A. Further, the drive current control element TR supplies a drive current Id of a magnitude corresponding to the video signal Vsig output from the selection switch SW1 to the organic EL element OLED.
[0019]
The power supply terminals VDD and VSS are set to, for example, +10 V and 0 V, respectively. Here, a p-channel thin film transistor (hereinafter, referred to as TFT) is used as the drive current control element TR, and an n-channel TFT is used as the selection switch SW1. These TFTs are formed using a polycrystalline silicon film for the active layer, and are formed in the same process as the TFTs constituting the scanning signal line driver and the video signal line driver.
[0020]
The characteristic correction circuit is a threshold cancellation circuit here, and includes a reset switch SW2, an output control switch SW3, a correction switch SW4, and a capacitor C2. The reset switch SW2 is connected between a reset signal line RST for supplying a reset signal Vrst (= 8V) and a control terminal of the drive current control element TR (that is, the source of the reset switch SW2 is connected to the reset signal line RST, and the drain is The gate is connected to the control terminal of the drive current control element TR via the capacitor C2, and the gate is connected to the scan signal line ScanMb), and the conduction / non-conduction between them is determined by the second scan supplied via the scan signal line ScanMb. Switch according to the signal. The output control switch SW3 is connected in series between the output terminal of the drive current control element TR and the organic EL element OLED, and the conduction / non-conduction between them is supplied via the scanning signal line ScanMc. Switching is performed according to three scanning signals. The correction switch SW4 is connected between the output terminal and the control terminal of the driving current control element TR, and conducts / non-conducts between the output terminal and the control terminal to the second scan signal supplied via the scan signal line ScanMb. Switch accordingly. The capacitor C2 is connected between the selection switch Sw1 and the control terminal of the drive current control element TR, and between the reset switch SW2 and the control terminal of the drive current control element TR, and charges between the nodes A and B. And the potential change of the node B corresponding to the potential change of the node A is enabled. Here, a p-channel TFT is used as the reset switch SW2, the output control switch SW3, and the correction switch SW4.
[0021]
The organic EL element OLED has a structure in which an organic thin film layer including at least a light emitting layer which is a thin film containing a red, green, or blue luminescent organic compound is interposed between a cathode and an anode. The organic EL element OLED injects electrons and holes into the organic thin film layer and recombines them to generate excitons, and emits light by light emission generated when the excitons are deactivated.
[0022]
The organic thin film layer may have a structure in which three layers of an anode buffer layer, a light-emitting layer, and a cathode light-emitting layer are stacked, or a two-layer or single-layer structure in which these are functionally combined.
[0023]
The controller 3 is formed on a printed board disposed outside the organic EL panel 2, and controls operations of the scanning signal line driver YDR and the video signal line driver XDR. The controller 3 receives a digital video signal and a synchronization signal supplied from the outside, and generates a vertical scanning control signal for controlling vertical scanning timing and a horizontal scanning control signal for controlling horizontal scanning timing based on the synchronization signal. The scanning control signal and the horizontal scanning control signal are supplied to the scanning signal line driver YDR and the video signal line driver XDR, respectively, and the digital video signal is supplied to the video signal line driver XDR in synchronization with the horizontal and vertical scanning timings.
[0024]
The video signal line driver XDR converts a digital video signal into an analog format under the control of a horizontal scanning control signal in each horizontal scanning period and supplies the digital video signal to a plurality of video signal lines DataN in parallel.
[0025]
The scanning signal line driver YDR performs a plurality of scans in each display period (= 1 frame period + vertical blanking period = characteristic correction period + writing period + effective display period) under the control of the vertical scanning control signal. A first scanning signal for turning on the selection switch Sw1 is sequentially supplied to the signal line ScanMa. That is, the supply of the first scanning signal to the scanning signal line ScanMa is performed such that the first scanning signal for turning on the selection switch Sw1 corresponding to one scanning signal line ScanMa is supplied. A period during which the ON signal is supplied to the line ScanMa is called one horizontal scanning period (1H). The selection switch SW1 of each row turns on the video signal line DataN and the node A for one horizontal scanning period (writing period) by the first scanning signal supplied from the corresponding scanning signal line ScanMa, and turns on. Until the first scanning signal to be in the state is supplied again after one display period, the portion is made non-conductive. The drive current control element TR of the selected row applies the drive current Id corresponding to the video signal Vsig supplied via the plurality of video signal lines DataN by the conduction of the selection switch SW1 to the effective display period following the writing period. During the (light emission period), the light is supplied to the organic EL elements OLED. These video signals Vsig are updated every display period, which is an update cycle of the video signals.
[0026]
Similarly to the scanning signal line ScanMa, the scanning signal line driver YDR resets the plurality of scanning signal lines ScanMb in each display period under the control of the vertical scanning control signal. A second scanning signal for turning on the switch Sw2 and the correction switch Sw4 is sequentially supplied. The reset switch SW2 of each row conducts between the reset signal line RST and the node A for a predetermined period (characteristic correction period) prior to the writing period by the second scanning signal supplied from the corresponding scanning signal line ScanMb. Until the second scanning signal to be turned on is supplied again after one display period, the connection between them is made non-conductive. In addition, the switch SW4 in each row conducts between the output terminal and the control terminal of the drive current control element TR only for the characteristic correction period by the second scanning signal supplied from the corresponding scanning signal line ScanMb, and turns on. Until the second scanning signal is supplied again after one display period, the second scanning signal is turned off between them.
[0027]
Further, in the same manner as described for the scanning signal line ScanMa, the scanning signal line driver YDR outputs to the plurality of scanning signal lines ScanMc in each display period under the control of the vertical scanning control signal. A third scanning signal for turning on the control switch is sequentially supplied. The output control switch SW3 of each row disconnects between the drive current control element TR and the organic EL element OLED for the writing period and the characteristic correction period by the third scanning signal supplied from the corresponding scanning signal line ScanMc. Then, the third scanning signal is conducted between them until it is supplied again after one display period.
[0028]
FIG. 2 is an equivalent circuit diagram of the pixel PX of the display device 1 shown in FIG.
As described above, each pixel PX includes the characteristic correction circuit in addition to the organic EL element OLED and the drive current control circuit. The drive current control circuit includes a drive current control element TR, a selection switch SW1, and a capacitor C1, and the characteristic correction circuit includes a reset switch SW2, an output control switch SW3, a correction switch SW4, a capacitor C2, It has. These switches SW2 to SW4 are shown in FIG. 3 in order to initialize the control voltage of the drive current control element TR to a level substantially equal to the threshold voltage Vth of the drive current control element TR in the characteristic correction period prior to the writing period. ON / OFF in relation.
[0029]
FIG. 3 is a diagram illustrating an example of a driving method of the pixel PX illustrated in FIG.
As shown in FIG. 3, the characteristic correction period includes a reset period and a threshold cancel period.
[0030]
In the reset period, the voltage between the input terminal and the control terminal of the drive current control element TR is set to be higher than the threshold voltage Vth. Specifically, the selection switch SW1 is turned off, and the switches SW2 to SW4 are turned on. With this operation, the potential of the node A rises by the reset signal Vrst supplied through the reset switch SW2, and the potentials of the nodes B and C fall by the discharge current flowing through the correction switch SW4.
[0031]
In the subsequent threshold cancellation period, the output control switch SW3 is set to the off state while the selection switch SW1 is maintained in the off state. Thereby, the potential of the node B rises to a level substantially equal to the threshold voltage Vth of the drive current control element TR due to the charging current flowing through the correction switch SW4. At this time, the reset signal Vrst is supplied to the electrode on the node A side of the capacitor C2.
[0032]
In the writing period, the selection switch SW1 is turned on, and the switches SW2 to SW4 are turned off. Accordingly, the video signal Vsig is supplied to the node A via the selection switch SW1 instead of the reset signal Vrst supplied via the reset switch SW2. As a result, the potential of the node B becomes substantially equal to the sum of the threshold voltage Vth and the video signal Vsig.
[0033]
In the effective display period, the output control switch SW3 is turned on, and the switches SW1, SW2, and SW4 are turned off. Thus, the driving current Id is supplied to the organic EL element OLED via the output control switch SW3. Here, the drive current Id is determined by the potential difference between the reset signal Vrst and the video signal Vsig, and even if the threshold voltage Vth of the drive current control element TR varies between the pixels PX, such a variation occurs. Can have an effect on the drive current Id.
[0034]
In the present embodiment, the display device 1 is driven as described below. FIG. 4 is a timing chart showing an example of a driving method usable in the display device 1 shown in FIG. Reference symbols Clka and Clkb shown in FIG. 4 indicate clock signals, Starta and Startb indicate start signals, and Video indicates video signals, all of which are signals output by the controller 3. Reference numerals ScanMa, ScanMb, and ScanMc shown in FIG. 4 indicate scanning signals output by the scanning signal line driver YDR to the scanning signal lines ScanMa, ScanMb, and ScanMc, respectively.
[0035]
The scanning signal line driver YDR generates a first pulse having a width of one horizontal period (Tw-Starta) corresponding to each horizontal scanning period from the start signal Starta and the clock signal Clka, sequentially transfers the first pulse to the next stage, and sequentially transmits the first pulse to each stage. A shift register that outputs a first pulse to a corresponding scanning signal line as a first scanning signal, and a width (Tw-Startb) of an integral multiple of one horizontal scanning period corresponding to each horizontal scanning search period from a start signal Startb and a clock signal Clka. And a shift register that generates the second pulse of (1), sequentially transfers the second pulse to the next stage, and outputs the second pulse of each stage to the corresponding scanning signal line as a second scanning signal. The scanning signal line driver YDR sequentially outputs the first pulse as a first scanning signal to the first scanning signal line ScanMa, and sequentially outputs the second pulse as a second scanning signal to the second scanning signal line ScanMb. Further, the scanning signal line driver YDR generates a third scanning signal from the second pulse and the clock signal Clkb, and sequentially outputs the third scanning signal to the third scanning signal line ScanMc.
[0036]
Specifically, in the reset period, the scanning signal line driver YDR supplies a scanning signal of a non-selection level (Low level here) to the scanning signal line ScanMa, and a selection level (Low level here) of ScanMb and ScanMc. In the threshold cancellation period, the scanning signal line driver YDR supplies a low-level scanning signal to the scanning signal lines ScanMa and ScanMb, and supplies a non-selection level (here, a high level) scanning signal to the scanning signal line ScanMc. In the writing period, the scanning signal line driver YDR supplies the scanning signal of the scanning signal line ScanMa at a selection level (here, High level), and the scanning signals of ScanMb and ScanMc at a non-selection level (here, High level). In the effective display (light emission) period, the scanning signal line driver YDR supplies a low-level scanning signal to the scanning signal lines ScanMa and ScanMc, and supplies a high-level scanning signal to the scanning signal line ScanMb.
[0037]
In the present embodiment, the scanning signal line driver YDR starts n characteristic correction operations (= reset operation + threshold cancellation operation) on the pixels PX in a certain row, and then n times one horizontal cycle (n is an integer of 1 or more). ), A characteristic correction operation for the pixels PX in the next row is started. That is, the writing period in which the writing operation is performed on the pixels PX in a certain row and the characteristic correction period in which the characteristic correcting operation is performed on the pixels in the next row are at least partially overlapped. In this case, the effective display (light emission) period is shorter than when the characteristic correction operation for the pixels PX in the next row is started after both the characteristic correction operation and the writing operation for the pixels PX in a certain row are completed. It is possible to allocate a sufficient time to both the characteristic correction operation and the writing operation while setting the length sufficiently long (the ratio of the effective display period to one display period is preferably 50% or more).
[0038]
In the present embodiment, a reset signal line RST for supplying a reset signal Vrst is provided separately from the video signal line DataN for supplying the video signal Vsig. As described above, when the wiring for supplying the reset signal Vrst is independent of the wiring for supplying the video signal Vsig, the transition of the reset signal Vrst due to the wiring capacitance during the transition from the light emission operation to the characteristic correction operation is performed. It is possible to prevent the supply to the node A from being delayed. That is, according to the present embodiment, unlike the case where the video signal line DataN for supplying the video signal Vsig is used in combination with the supply of the reset signal Vrst, the operation of the pixel PX is switched from the light emission operation to the characteristic correction operation. , The potential of the node A quickly changes to a level equal to the reset signal Vrst. Therefore, according to the present embodiment, it is unlikely that the control voltage of the drive current control element TR cannot be completely initialized due to the fact that it takes a relatively long time until the potential of the node A is stabilized.
[0039]
As described above, according to the present embodiment, a sufficient time can be allocated to both the characteristic correction operation and the writing operation. In addition, according to the present embodiment, the potential of the node A can be quickly changed to a level equal to the reset signal Vrst when switching from the light emission operation to the characteristic correction operation. Therefore, according to the present embodiment, it is possible to sufficiently eliminate display unevenness caused by variations in the characteristics of the drive current control circuit between the pixels PX.
[0040]
Note that the characteristic correction period is appropriately set according to the size and definition of the organic EL panel, but is preferably 50 μsec or more in the organic EL panel of the present embodiment class. Here, the writing period (that is, one horizontal cycle) is set to about 21 μsec, whereas the characteristic correction period is about 50 μsec, and the characteristic correction period may be set longer than the length of one horizontal cycle. Therefore, in the present embodiment, as shown in FIG. 4, a characteristic correction period in which the characteristic correction operation is performed on the pixels PX in a certain row and a characteristic correction period in which the characteristic correction operation is performed on the pixels PX in the next row. Are partially overlapped, characteristic correction can be performed over a plurality of horizontal scanning periods, and a sufficient characteristic correction period can be obtained without reducing the light emission time.
[0041]
In the present embodiment, the reset signal lines are provided along the direction along the pixel columns, that is, along the direction parallel to the video signal lines. According to such a structure, the reset signal Vrst can be supplied from the separate reset signal line RST to the pixels PX included in the selected pixel row during the characteristic correction operation on the selected pixel row. Compared with the case where the reset signal is supplied in the direction along the pixel row, the reset signal can be divided by the number of reset signal lines RST without being concentrated on one line, so that the reset signal line RST The occurrence of a voltage drop can be suppressed. Then, crosstalk between pixels generated due to this voltage drop is improved, and more uniform image display becomes possible. In particular, a favorable display operation can be performed even when the number of pixels is increased and the number of scanning lines is increased.
[0042]
The present invention is not limited to the above-described embodiment, and can be variously modified without departing from the gist thereof.
[0043]
For example, instead of the structure capable of supplying the reset signal Vrst from the video signal line driver XDR shown in FIG. 1, a structure capable of supplying the reset signal Vrst from the reset signal supply terminal RESET as shown in FIG. 5 may be employed. . By forming the circuit for supplying the reset signal on the PCB, the manufacturing yield of the array substrate can be improved. Further, the area of the frame portion, which is a non-display area of the array substrate, can be reduced, and the frame can be narrowed. Further, adjustment of the reset signal can be easily performed.
[0044]
In addition, as shown in FIG. 6, the reset signal line RST may be arranged in a direction along the pixel row, that is, in parallel with the scanning signal line, and can operate by the same driving method as described above.
[0045]
Further, as shown in FIG. 7, it is possible to arrange the reset signal lines in parallel with the pixel rows and to share the reset signal lines between adjacent pixel rows. This makes it possible to reduce the number of wirings arranged in the arrangement direction of the pixel rows. In particular, in an organic EL display device having a display surface on the substrate side on which the wirings are formed, it is possible to further improve the light extraction efficiency. It becomes possible.
[0046]
More specifically, the reset signal lines are arranged in parallel with the pixel rows, and the scanning signal lines ScanMb and ScanMc are omitted from the even-numbered ones. Share the scanning signal lines ScanMb and ScanMc (M is an odd number here) and the reset signal line RST. Note that the circuit configuration of the pixels PX1 and PX2 is similar to the circuit configuration of the pixel PX.
[0047]
According to this structure, the number of wires required to supply the reset signal Vrst and the second and third scanning signals and the area occupied by the wires in the display region can be reduced. Therefore, it is easy to increase the size and definition of the display device 1.
[0048]
When the structure shown in FIG. 7 is adopted, the characteristic correction operation for the pixels PX1 and PX2 is performed every two rows, and the writing operation is performed for each row. Specifically, as shown in FIG. 8, the characteristic correction operation is simultaneously performed on the pixel PX2 on the 2nth row (n is a natural number) and the pixel PX1 on the 2n-1th row, and the characteristic correction operation is performed on them. Are completed, the characteristic correction operation is simultaneously performed on the pixel PX2 on the 2 (n + 1) th row and the pixel PX1 on the 2 (n + 1) -1th row. Further, after the characteristic correction operation on the pixel PX2 on the 2nth row and the pixel PX1 on the 2n−1th row is completed, the pixel PX2 on the 2 (n + 1) th row and the pixel PX1 on the 2 (n + 1) −1th row are In parallel with the characteristic correction operation, the writing operation is sequentially performed on the 2n-th row pixels PX2 and the 2n-1-th row pixels PX1 for each row.
[0049]
As described above, in the present embodiment, the characteristic correction operation for the pixel PX2 in the 2nth row and the characteristic correction operation for the pixel PX1 in the 2n-1th row are performed simultaneously. In addition, in the present embodiment, the characteristic correction period for the pixel PX2 in the 2n-th row and the writing period for the pixel PX1 in the 2n-1th row are not overlapped, but the characteristic correction period for the pixel PX2 in the 2n-th row and 2n + 1 The writing period for the pixel PX1 in the row is overlapped. Therefore, sufficient time can be allocated to both the characteristic correction operation and the write operation. In the present embodiment, similarly to the first and second embodiments, a reset signal line RST for supplying a reset signal Vrst is provided separately from a video signal line DataN for supplying a video signal Vsig. Therefore, at the time of switching from the light emission operation to the characteristic correction operation, the potential of the node A can be quickly changed to a level equal to the reset signal Vrst. Therefore, also in this embodiment, substantially the same effects as those described in the above embodiment can be obtained.
[0050]
Further, as shown in FIG. 9, the reset signal line RST may be shared with a wiring connected to the power supply terminal VDD.
[0051]
According to this structure, since the reset signal line RST can be shared with a part of the wiring connecting the organic EL element OLED and the power supply terminal VDD, the area occupied by the wiring in the display area can be reduced. However, in this structure, since the reset signal Vrst becomes equal to the power supply voltage VDD, the maximum value of the video signal Vsig needs to be substantially equal to the power supply voltage VDD.
[0052]
Alternatively, as shown in FIG. 10, the reset signal lines RST may be arranged in a lattice pattern, and the reset signal lines RST that intersect each other may be connected at their intersection.
[0053]
According to such a structure, the same effect as that described in the above embodiment can be obtained. In addition, according to this structure, the reset signal is supplied from the wirings arranged in a grid on the display surface, so that the voltage drop in the reset signal line RST can be further suppressed. Therefore, the variation of the voltage drop occurring between the reset signal lines RST is further reduced, and even if a voltage drop occurs, it can be suppressed from being recognized as crosstalk, and a more uniform display can be achieved.
[0054]
As described above, when the writing period in which the writing operation is performed on the pixels PX in a certain row and the characteristic correction period in which the characteristic correcting operation is performed on the pixels in the next row are at least partially overlapped, Sufficient time can be allocated to both the characteristic correction operation and the writing operation. Further, when the supply of the video signal to the pixel and the supply of the reset signal are performed by independent wiring, for example, when the load increases due to enlargement or when the horizontal scanning period has to be shortened due to high definition However, a sufficient characteristic correction period can be ensured. Further, when a reset signal is supplied from a plurality of wirings to a plurality of pixels that perform the characteristic correction operation at the same time, a voltage drop can be suppressed, so that a more uniform display can be achieved.
[0055]
The present invention is not limited to the above-described embodiment, and can be further modified without departing from the gist thereof. For example, in the above embodiment, a specific circuit configuration is adopted for the pixel, but another circuit configuration may be adopted for the pixel. For example, as the switches SW1 to SW4, an n-channel TFT may be used or a p-channel TFT may be used. Further, another switching element such as a transmission gate may be used as the switches SW1 to SW4. For example, a transmission gate may be used as the reset switch SW2, and ON / OFF of the reset switch SW2 may be controlled by a second scanning signal having a polarity opposite to that described above.
[0056]
Further, in the above embodiment, the case where the characteristic correction circuit corrects the variation of the threshold voltage Vth of the drive current control element TR has been described, but the characteristic correction circuit corrects the variation of the characteristic of the drive current control circuit. As long as the threshold voltage Vth of the drive current control element TR is limited, the variation correction may not be limited to the threshold voltage Vth.
[0057]
Further, in the structure shown in FIG. 7, one reset signal line RST is shared by two rows of pixels PX1 and PX2, but one reset signal line RST may be shared by three or more rows of pixels. .
[0058]
Further, in the above-described embodiment, writing of the video signal is performed for each pixel row. However, the present invention is not limited to this, and writing may be performed for a plurality of rows simultaneously.
[0059]
Further, in the above-described embodiment, the case where the reset switch SW2 and the correction switch SW4 are controlled using the common scanning signal line ScanMb has been described, but their ON / OFF are controlled using independent scanning signal lines. You may. By performing such control, the operation can be further stabilized and the display quality can be improved.
[0060]
Further, in the above-described embodiment, the case where the digital-analog conversion of the video signal is performed by the video signal line driver XDR formed on the glass substrate has been described, but the analog conversion may be performed outside the organic EL panel 2. Good.
[0061]
The video signal line driver XDR may supply an analog video signal to the corresponding video signal line DataN in a time-division manner. Further, the power supply voltage supplied to the organic EL element may be set for each emission color.
[0062]
Further, in the above-described embodiment, a transistor using polycrystalline polysilicon for its active layer has been described as a transistor constituting a pixel, but a transistor using amorphous silicon may be used. In particular, when amorphous silicon is used, it is important to secure a characteristic correction period. Therefore, it is desirable to apply the present invention.
[0063]
Furthermore, in the above-described embodiment, the organic EL display device 1 using the organic EL element OLED as the display element has been described, but other display elements may be used as long as the optical characteristics change according to the magnitude of the flowing current. May be. That is, the above technology can be applied to a display device other than the organic EL display device, for example, a display device having a self-light emitting element such as a light emitting diode display device or a field emission display device.
[0064]
【The invention's effect】
As described above, according to the present invention, there is provided a display device capable of allocating a sufficient time to both the characteristic correction operation and the writing operation, and a driving method thereof.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing a display device according to a first embodiment of the present invention.
FIG. 2 is an equivalent circuit diagram of a pixel of the display device illustrated in FIG.
FIG. 3 is a diagram illustrating an example of a driving method of the pixel illustrated in FIG. 2;
FIG. 4 is a timing chart showing an example of a driving method usable in the display device shown in FIG.
FIG. 5 is a plan view schematically showing a display device according to a modification of the present invention.
FIG. 6 is a plan view schematically showing a display device according to a modified example of the invention.
FIG. 7 is a plan view schematically showing a display device according to a modified example of the invention.
8 is a timing chart showing an example of a driving method that can be used in the display device shown in FIG.
FIG. 9 is a plan view schematically showing a display device according to a modified example of the invention.
FIG. 10 is a plan view schematically showing a display device according to a modified example of the invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Organic EL display device, 2 ... Organic EL panel, 3 ... Controller, 4 ... Light transmissive insulating substrate, PX ... Pixel, PX1 ... Pixel, PX2 ... Pixel, YDR ... Scan signal line driver, XDR ... Video signal line driver , ScanMa: scanning signal line, ScanMb: scanning signal line, ScanMc: scanning signal line, DataN: video signal line, RST: reset signal line, OLED: organic EL element, TR: drive current control element, SW1: selection switch, SW2: Reset switch, SW3: Output control switch, SW4: Correction switch, C1: Capacitor, C2: Capacitor, VDD: Power supply terminal, VSS: Power supply terminal, RESET: Reset signal supply terminal, A: Node, B: Node , C... Nodes.

Claims

First and second scanning signal lines, a video signal line intersecting the first and second scanning signal lines, a reset signal line, and a signal line disposed near an intersection of the first scanning signal line and the video signal line. And a pixel,
Each of the pixels has a display element whose optical characteristics change according to the magnitude of a flowing current, and the video signal line in a writing period in which a first scanning signal is supplied via the first scanning signal line. A drive current control circuit for writing a video signal supplied through the write element and supplying a drive current of a magnitude corresponding to the video signal to the display element in an effective display period following the write period; In the correction period, a second scanning signal is supplied through the second scanning signal line, so that a reset signal is supplied through the reset signal line, and the reset signal is used to control the driving current control circuit. A characteristic correction circuit that corrects characteristic variations between pixels,
A characteristic correction operation of correcting the characteristics of the drive current control circuit by the characteristic correction circuit and a write operation of writing the video signal in the drive current control circuit are sequentially performed for each row of the pixels. The writing period in which the writing operation is performed on the pixel and the characteristic correction period in which the characteristic correction operation is performed on the pixel in the next row at least partially overlap with each other. An active matrix type display device characterized by the above-mentioned.

The characteristic correction period in which the characteristic correction operation is performed on the pixels in a certain row and the characteristic correction period in which the characteristic correction operation is performed on the pixels in the next row are configured to at least partially overlap. 2. The active matrix display device according to claim 1, wherein:

The drive current control circuit includes a drive current control element including a control terminal, a first terminal connected to the first power supply terminal, and a second terminal that outputs a drive current having a magnitude corresponding to a voltage between the control terminal and the first power supply terminal. A first switch that is connected between the video signal line and the control terminal and switches conduction / non-conduction between the video signal line and the control terminal in accordance with the first scanning signal supplied through the first scanning signal line The active matrix display device according to claim 1, further comprising: a first capacitor connected between the first terminal and the control terminal.

The characteristic correction circuit is connected between the reset signal line and the control terminal and performs conduction / non-conduction between the reset signal line and the control terminal in accordance with the second scanning signal supplied through the second scanning signal line. A second switch that is connected between the second terminal and the display element, a third switch that is connected between the second terminal and the display element and that switches conduction / non-conduction therebetween, and between the second terminal and the control terminal. A fourth switch that is connected and switches conduction / non-conduction between them, and a second capacitor connected between output terminals of the first and second switches and the control terminal. The active matrix type display device according to claim 3, wherein

The active matrix type display device according to claim 1, wherein the display element is an organic EL element.

First and second scanning signal lines, a video signal line intersecting the first and second scanning signal lines, a reset signal line, and a signal line disposed near an intersection of the first scanning signal line and the video signal line. And a pixel,
Each of the pixels has a display element whose optical characteristics change according to the magnitude of a flowing current, and the video signal line in a writing period in which a first scanning signal is supplied via the first scanning signal line. A drive current control circuit for writing a video signal supplied through the write element and supplying a drive current of a magnitude corresponding to the video signal to the display element in an effective display period following the write period; In the correction period, a second scanning signal is supplied through the second scanning signal line, so that a reset signal is supplied through the reset signal line, and the reset signal is used to control the driving current control circuit. A method for driving an active matrix display device, comprising: a characteristic correction circuit that corrects a variation in characteristics between pixels.
A characteristic correction operation of correcting the characteristics of the drive current control circuit by the characteristic correction circuit and a write operation of writing the video signal in the drive current control circuit are sequentially performed for each row of the pixels. Wherein the writing period in which the writing operation is performed on the pixel and the characteristic correction period in which the characteristic correcting operation is performed on the pixels in the next row at least partially overlap with each other. A method for driving a matrix display device.