JP2004281593A - 固体薄膜二次電池を内蔵する半導体装置 - Google Patents
固体薄膜二次電池を内蔵する半導体装置 Download PDFInfo
- Publication number
- JP2004281593A JP2004281593A JP2003069100A JP2003069100A JP2004281593A JP 2004281593 A JP2004281593 A JP 2004281593A JP 2003069100 A JP2003069100 A JP 2003069100A JP 2003069100 A JP2003069100 A JP 2003069100A JP 2004281593 A JP2004281593 A JP 2004281593A
- Authority
- JP
- Japan
- Prior art keywords
- secondary battery
- film
- element substrate
- solid
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Secondary Cells (AREA)
- Battery Electrode And Active Subsutance (AREA)
- Silicon Compounds (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Abstract
【構成】半導体素子基板の表面改質により形成した多孔質膜を負極活物質とする固体薄膜二次電池を該基板上に形成することにより固体薄膜二次電池をモノリシックに内蔵させたことを特徴とする半導体装置。半導体素子基板に作り込んだ電子素子と固体薄膜二次電池がモノリシックに回路構成できる。多孔質膜は半導体素子基板のSi結晶表面を表面改質して作製した多孔質シリコン膜か半導体素子基板のSiC結晶表面を表面改質して作製したカーボンナノチューブ膜とすることができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体素子基板の一部を負極活物質として用いて基板の上に固体薄膜二次電池を形成することにより固体薄膜二次電池をモノリシック(monolithic)に内蔵させた半導体装置、さらに、これにより電子素子と固体薄膜二次電池がモノリシックに回路構成されている半導体装置に関する。
【0002】
【従来の技術】
電子機器を構成する個々の電子デバイスや半導体素子(例えば、IC:集積回路、LSI:大規模集積回路など)への電力の供給は、現在、AC電源からの電子機器全体への集中型電力供給方式がとられている。すなわち、電力供給ラインに多くの個別電子デバイスが結線されている。これに代わる方式は、パソコンや携帯電話用電池パックの例のように、電源として電池を用いる電池方式であるが、この場合もAC電源が電池に置き換わっただけで集中型電力供給方式であることには変わりがない。また、個別素子への複数の電池を用いた分散型電力供給方式があるが、この場合も、例えば、個々のLSIに電力を供給する場合、LSIを搭載した機械的支持基板の上に電池を並置して搭載する方式であり、電力供給は基本的には外部結線でなされる。
【0003】
近年の電子機器のダウンサイジングの急速な進展に対応して、半導体基板上に二次電池を直接形成して搭載する技術が開発されてきた(例えば、特許文献1〜6)。特許文献1、2記載の発明は、基本的に固体薄膜二次電池であり、この薄膜電池がSi回路の絶縁層上に積層されて搭載され、あらためて金属部を介して回路素子に電源を供給しているものであり、薄膜電池の構成部である負極活物質及び集電体自身が半導体ウエハーの一部をなしているものではない。
【0004】
特許文献3記載の発明も、同様に、薄膜電池がメモリチップのSi3N4などのパッシベ−ション膜上に積層されて搭載された半導体メモリ用電源装置である。特許文献4記載の発明も、特許文献1記載の発明と同様で、固体薄膜二次電池の基板であるSiウェーハは単なる薄膜二次電池を搭載させる物理的基板に過ぎず、半導体的な特性をもつ必要はなく、Siウェーハ上にモノリシックに作製された回路素子に電力を供給するために、Siウェーハを物理的基板として借用したものと言える。特許文献5記載の発明も、回路素子(ICであろうが個別回路素子であろうが)が搭載されている同じ基板に薄膜電池も搭載したものに過ぎない。特許文献6記載の発明は、基板と薄膜電池及びスーパーコンデンサーとの間には電気的あるいは半導体的な接触あるいは相互作用は全くない。
【0005】
【特許文献1】
特開昭59−31570号公報
【特許文献2】
特開平6−153412号公報
【特許文献3】
特開昭59−25531(特公平4−10303)号公報
【特許文献4】
特開平10−284130号公報
【特許文献5】
特開2001−76710号公報
【特許文献6】
特開2001−313237号公報
【0006】
【発明が解決しようとする課題】
近い将来のマイクロマシーニング、ナノマシーニングの到来時において、微細加工が可能な電子素子と一体型のマイクロ二次電池は不可欠な技術となる。ハイブリッド(hybrid:混成型)ICというのは、モノリシックICのそばに個別(discrete:ディスクリート)素子を搭載して混成させたものを意味するが、上記の特許文献1〜6に開示される従来技術は、回路素子やICの基板の上に薄膜電池を搭載させたハイブリッド型ということが出来るもので、いずれも薄膜電池が半導体基板の上にモノリシックに作られたものではなかった。
【0007】
【課題を解決するための手段】
本発明は、固体薄膜二次電池を半導体基板にハイブリッドに搭載しただけの従来の半導体装置とは基本的に異なり、半導体素子基板それ自体の表面改質により半導体素子基板の表面の一部に形成した多孔質膜を負極活物質とする固体薄膜二次電池を形成することによって、固体薄膜二次電池をモノリシックに内蔵させた半導体装置を実現し、これにより電子素子と固体薄膜二次電池がモノリシックに回路構成されている半導体装置を提供するものである。
【0008】
すなわち、本発明は、(1)半導体素子基板の表面改質により形成した多孔質膜を負極活物質とする固体薄膜二次電池を該基板上に形成することにより固体薄膜二次電池をモノリシックに内蔵させたことを特徴とする半導体装置、である。
また、本発明は、(2)半導体素子基板に作り込んだ電子素子と固体薄膜二次電池がモノリシックに回路構成されていることを特徴とする上記(1)の半導体装置、である。
また、本発明は、(3)多孔質膜が半導体素子基板のSi結晶表面を表面改質して作製した多孔質シリコンであることを特徴とする上記(1)または(2)の半導体装置、である。
また、本発明は、(4)多孔質膜が半導体素子基板のSi結晶表面に積層作製した多孔質シリコンであることを特徴とする上記(1)または(2)の半導体装置、である。
また、本発明は、(5)多孔質膜が半導体素子基板のSiC結晶表面を表面改質して作製したカーボンナノチューブであることを特徴とする上記(1)または(2)の半導体装置、である。
また、本発明は、(6)多孔質膜が半導体素子基板のSiC結晶表面に積層作製したカーボンナノチューブであることを特徴とする上記(1)または(2)の半導体装置、である。
また、本発明は、(7)フォトリソグラフィーによる半導体微細加工技術を用いて多孔質膜を負極活物質とする固体薄膜二次電池を所望の形状にパターニングしたことを特徴とする上記(1)ないし(6)のいずれかの半導体装置、である。
【0009】
モノリシックIC/LSIは、Siウェーハ(広くは半導体素子基板)の表面にいろいろな微細加工技術(リソグラフィー技術)を施して微小なダイオードやトランジスターを多数作成したものであり、表面から下方(内部)に向かって、モノリシックな微細加工技術として熱拡散やイオン打ち込み技術を駆使してSiウェーハの表面下の数ミクロンの領域の特性を部分的に改質(例えば、p形やn形に改質してダイオードやトランジスターを形成)するものである。
【0010】
本発明は、この部分的改質手段と同じく、リソグラフィー技術を用いて半導体素子基板それ自体の表面改質により「多孔質膜」を形成し、該多孔質膜を負極活物質層とする固体薄膜二次電池を該基板上に形成することによって固体薄膜二次電池を内蔵させ、さらに、この半導体素子基板に電子素子を作り込み、これらの電子素子と固体薄膜二次電池をモノリシックに回路構成した半導体装置を得るものである。
【0011】
なお、本明細書において、半導体素子基板とは、SiウエーハやSiCウエハーなどの半導体単結晶基板で、(a)まだ、IC/LSIの作製前の基板と、(b)すでに、IC/LSIを作製済みの基板の両者を指している。本発明においては、半導体素子基板の上にモノリシックに固体薄膜二次電池を作製するが、そのとき、二次電池と電子回路素子(IC/LSI)のどちらを先に作り込むかはプロセス上の問題であり、適宜選択実施できる。
【0012】
また、「多孔質シリコン」とは、陽極化成などによって作製されたスケルトン構造のシリコン結晶であり、ポーラスシリコン(PS)とも言われ、表面多孔質層は、数ナノメートルから10数ナノメートルの直径をもつ多数の物理的細孔と微小径の結晶質シリコンから構成されたいわゆる結晶性スケルトン(骨格状)構造をなす特異なシリコン結晶であることが知られている(例えば、岩波「理化学辞典」第5版、岩波書店)。
【0013】
陽極化成で結晶シリコンのかなりの部分が溶け去り、その際、結晶表面から垂直方向に(円)筒状に多数の孔が開く。その結果、残った構造は孔だらけのスケルトン構造となり、残った骨格の部分は単結晶構造を維持することになる。
なお、従来、非晶質シリコンや微晶質シリコン薄膜を集電体上に被覆して負極活物質とすること(例えば、特開2002−83594号公報、特開2002−313319号公報)や球状半導体においてシリコン−リチウム合金層を負極活物質とすること(例えば、特開2003−46077号公報)が知られているが、「多孔質シリコン」はこれらと異なる物質である。
【0014】
半導体材料からなる「多孔質膜」の作製に際しては、SiやSiCの単結晶基板(ウエハー)を、前者のSiでは、例えば陽極化成という手法を用いてSi原子を基板表面から選択的に溶かし去って表面領域を孔だらけにして、数ナノメートルから10数ナノメートルの直径の多数の孔を持つ、いわゆるポーラスシリコン層を形成し、後者のSiCでは、高温熱処理という手法を用いて、Si原子を基板表面から選択的に除去して表面領域を孔だらけにして、いわゆるカーボンナノチューブ層を形成して、それらを薄膜二次電池の負極活物質とする。
【0015】
本発明における固体薄膜二次電池を内蔵させた半導体装置においては、該電池から素子基板に作り込んだ電子素子への電力供給は外部結線を経ないで、LSIにおける他の電子素子と同様に内部結線によるモノリシックな配線が可能である。
【0016】
よって、SiやSiC単結晶基板上にモノリシックに全固体薄膜二次電池を電子素子と一体型で製造が可能となり、個々の素子は電源(電池)内蔵形電子素子と見ることができる。その結果、各種電子素子や電子回路の安定性や信頼性、さらに利便性は格段に向上する。例えば、将来の飲み込み型体内医療検査ボールないしカプセルや、物品管理などに威力を発揮するRF−ICチップなどへの応用が期待できる。
【0017】
【発明の実施の形態】
図1は、本発明の多孔質シリコンを負極活物質とする固体薄膜二次電池を内蔵させた半導体装置の固体薄膜二次電池部分の一形態を示す概念図である。多孔質シリコンは従来発光素子などとして用いることが知られており、その形成方法自体は公知である。
【0018】
本発明の半導体装置を作製するには、まず、半導体素子基板となるSi結晶基板1を対象として、その二次電池を形成したい一部の表面を、例えば、陽極化成法(例えば、特開平4−356977号公報、特開平5−37000号公報、特開平8−335713号公報などに開示されているようにその方法自体は公知である)や導電性探針を用いた電気分解法(例えば、特開平5−234983号公報に開示されているようにその方法自体は公知である)などにより改質して「多孔質シリコン」層2を形成する。
【0019】
多孔度を制御した膜からなる「多孔質シリコン」層2を負極活物質として用いることにより、構造的にミクロな多孔質層がリチウムイオンの有効な収容層となり、また、同時にリチウムイオンの脱挿入の容易さにより効率のよい二次電池動作を実現する。
【0020】
シリコン素子基板表面に陽極化成によってスケルトン構造をつくる場合は、もともとの結晶表面から下方に向かって、スケルトン構造が掘り込まれるようにして化成が進んで膜が形成されることになるので、シリコン素子基板の結晶面の上に多孔質シリコン層が載せられる構造とは異なる。
【0021】
この多孔質シリコン層2からなる負極活物質上に、固体電解質3と正極活物質4を積層して、集電極5を正極とし、Si結晶1を負極としてリチウムイオン二次電池を構成したとき、上記のような構造を有する多孔質シリコン層2は、リチウムイオンLi+の脱・挿入を可能として、かつリチウムイオン二次電池の負極活物質として有効に働く。
【0022】
Si結晶基板1の背面に形成したドープ濃度の高い高ドープ層6は、Si結晶とリード線金属との接触界面で、半導体及び金属の仕事関数の違いになどよってオーム性接触(電流が双方向に自由に流れる状態)が維持できない場合、界面のSi領域に適当な不純物原子(異種原子)をドープして界面の障壁を下げ、界面抵抗を小さくしてオーム性接触を実現するための層である。
【0023】
例えば、p形Siウェーハの場合は、Alなどの元素周期表のIII族元素がその目的に合っており、特に、SiとAlの合金層(ハイドープ層)はp形の強い領域という意味でp+層と表記され、金属に近い電気伝導を示す。なお、n形Siウェーハの場合は、V族元素をドーピングしてn+層を作る必要があるが、これらの技術はICやLSIなどの電子素子製造においては基本技術の一つである。
【0024】
二次電池の負極側電極の取り出し方に関しては、多孔質シリコン層2の場合、Si素子基板1の背面の高ドープ領域(p型Siの場合はアクセプター不純物の高濃度添加、また、n型Siの場合はドナー不純物の高濃度添加)から直接負極を取り出す。なお、多孔質シリコン層2から直接負極を取り出してもよい。
【0025】
図2は、本発明のカーボンナノチューブを負極活物質とする固体薄膜二次電池を内蔵させた半導体装置の固体薄膜二次電池部分の一形態を示す概念図である。素子基板となるSiC結晶表面を高温熱処理法により改質してカーボンナノチューブ層2を形成する。このようなカーボンナノチューブ層の形成方法自体は公知である(例えば、特開2000−109308号公報や本発明者らが発表した「SiCによるカーボンナノチューブ薄膜の作製と評価」岩手県工業技術センター研究報告、第9号、2002年、参照)。
【0026】
すなわち、SiCはCとSiが交互に配列した単結晶であるが、このウエハーを真空中で加熱すると、雰囲気中の微量なO2がSiCのSi原子と結びつき、揮発性のSiOとなってSi原子が素子基板から除去される。残されたC原子は構造を再構成してカーボンナノチューブに成長し、表面にカーボンナノチューブ薄膜が形成される。
【0027】
図3は、高温熱処理前のSiCと1時間熱処理後のSiCのラマン散乱スペクトルを示すグラフである。熱処理前のSiCでは、770cm−1の強いピークと、1010cm−1、1530cm−1、1720cm−1の弱いピークが見られる。このSiCを熱処理すると各ピークは減退し、1560cm−1と1590cm−1に新しいピーク(Gバンド)が観測された。この結果は報告されている単層ナノチューブによる実験結果と一致する。一方、1370cm−1付近にわずかな散乱光が観測されている。これはグラファイトにおけるピーク(Dバンド)であり、緒晶格子の乱れに由来すると考えられている。
【0028】
本試料では、Dバンドの散乱強度はきわめて弱いため、表面のカーボンナノチューブ薄膜は非常に高い結晶性をもっていると推測される。このとき、表面多孔質層は、数ナノメートルオーダーの直径をもつ炭素原子からのみなる多数のチューブがSiC結晶基板1に対して垂直方向に配向した構造をなす。この上に、固体電解質3と正極活物質4を積層して、集電極5を正極とし、SiC結晶基板1を負極としてリチウムイオン二次電池を構成したとき、上記のような構造を有するカーボンナノチューブ層2は、リチウムイオン(Li+)の脱・挿入を可能として、かつリチウムイオン二次電池の負極活物質として有効に働く。
【0029】
二次電池の負極側電極の取り出し方に関して、カーボンナノチューブ層2はもともと導電性をもっており、この層(膜)から直接負極を取り出す。なお、SiC結晶基板1の背面の高ドープ層6からの電極取り出しも可能である。
【0030】
本発明における固体薄膜二次電池を内蔵した半導体装置においては、以上の特性から、LSIにおける他の電子素子と同様に、個々の薄膜二次電池がどの電子素子または電子素子群あるいは回路ブロックに電力供給するのか、フォトリソグラフィーによる半導体微細加工技術を用いて、予め用意された設計図に沿って所望の形状にパターニングすることにより、同一半導体チップ上に作製することが可能である。
【0031】
通常のIC/LSIチップにはメモリ回路や論理回路などが集積されているだけである。図4には、従来のIC/LSIチップの概念図を示している。通常、図4の(A)に示すように、モールド16上にIC/LSIチップ11を搭載し、ピン17を介して外部電源に接続する。図4の(B)は、モールド16上に固体薄膜二次電池14を搭載した例であり、二次電池14とピン17を外部結線18で接続する。
【0032】
図5及び図6には、本発明のモノリシック二次電池内蔵型半導体素子基板のIC/LSIチップの概念図を示している。図5の(A)は、ICチップ11にモノリシックに形成した固体薄膜二次電池を内部結線によりIC/LSI部に接続したケースを示す、図5の(B)は、外部結線18で接続したケースを示している。本発明の半導体装置においては、図5の(B)に示すように、外部結線ももちろん可能であるが、この場合は、モノリシック方式のメリットは大幅に失われることになる。
【0033】
図6は、図5の(A)におけるIC/LSIチップ11を拡大して示す平面図である。図6に示すように、IC/LSIチップ11上に、主としてメモリ回路部12に電力を供給するためのモノリシック二次電池群14A及び、主として論理回路部13に電力を供給するためのモノリシック二次電池群14Bが回路群と一緒に集積されている。両者は、それぞれ複数の内部結線15A、15Bにより電気的に接続することができる。
【0034】
例えば、多孔質シリコンを負極活物質とする固体薄膜二次電池の場合、陽極側(例えば、LiMn2O4活物質)の集電極からのリード線の取り出し法は、LSIの代表的な素子の一つであるMOS−FETにおけるドレーン電極及びソース電極からのビアホールを介したリード線の取り出し法と同じ手法を用いることが出来る。一方、陰極側(多孔質シリコン層)の集電極としてはSi素子基板の背面電極(オーミック接触電極)を用いることが出来る。
【0035】
これら多数の固体薄膜二次電池群は、個々の回路の消費電力の大小によって最適に設計され、集積回路と同様なフォトリソグラフィーなどの微細加工技術によって製作される。通常これらのモノリシック固体薄膜二次電池群は回路群のバックアップ電源として機能するが、特定の二次電池群と特定の機能を持つ回路群や駆動電圧を必要とする回路群との組み合わせから、最終的には1電子素子対1電池として機能する。
【0036】
【実施例】
(実施例1)
電子素子を形成するための半導体素子基板として、比抵抗4〜7(Ω・cm)のp型Siウェハーを1.5×1.5(cm2)に切り出した。このSiウェハーの裏面(粗面研磨)に集電極としてAlを蒸着、次に、SiとAlの間にオーミックコンタクトを得るため1〜2×10−5Torrの真空中で580℃、8分間の熱処理を行った。その後、Si結晶表面のみがフッ化水素(HF)溶液に触れて改質されるようにAl面に耐酸性のワックスで絶縁を施し、HF(40wt%):エタノール(99.5wt%)=1:1混合溶液中で暗所にて陽極化成し多孔質シリコン(PS)層を形成した。
【0037】
このPS上に、RFマグネトロンスパッタ装置を用いて、Li3PO4からなる固体電解質層とLiMn2O4からなる正極活物質層を積層した。最後にDCマグネトロンスパッタで集電極としてV(バナジウム)を積層してリチウムイオン二次電池を構成した。スパッタ条件は下記のとおりである。
Li3PO4 :RF 100W, 20mTorr(N2),1,000nm厚
LiMn2O4:RF 100W,20mTorr(Ar), 800nm厚
V : DC 0.6A, 20mTorr(Ar), 200nm厚
リチウムイオン二次電池を構成した後にSiウェーハ基板の背面の高ドープ領域から直接負極を取り出した。
【0038】
図7は、半導体素子基板上にモノリシックに形成した固体薄膜二次電池の放電時間と開放端子電圧の関係を示す充放電特性(有効動作面積0.64cm2)のグラフである。50回を越える充放電曲線が重ねられているが、それらの充放電曲線はほぼ同一の軌跡を描いていること、また放電容量も約7uAH/cm2の値を示していることから、良好な充放電特性が確認された。
【0039】
また、図8は、この固体薄膜二次電池のサイクル数と放電容量の関係を示すサイクル特性のグラフである。放電容量が最初の1,2回目を除けば、サイクル数に対してほとんど一定の値を示し、更に幾分増加の傾向さえも見てとれる。このような良好なサイクル特性は固体薄膜二次電池の特徴の一つであり、またモノリシックな作製法で半導体素子基板の上に作り込まれた固体薄膜二次電池では最初の特性報告である。
【0040】
(実施例2)
電子素子を形成するための半導体素子基板として、表面が炭素で終端された5mm×5mmのn形4H−SiC(0001)を用意した。このSiC結晶表面を雰囲気式電気炉により、1×10−2Torr,1500℃で1時間熱処理して表面改質してカーボンナノチューブ層を形成した。
【0041】
このカーボンナノチューブ層上に、実施例1と同条件で、Li3PO4からなる固体電解質層とLiMn2O4からなる正極活物質層を積層してリチウムイオン二次電池を構成した。カーボンナノチューブ層(膜)はもともと導電性を持っており、この層(膜)から直接負極を取り出した。
【0042】
図9は、半導体素子基板上にモノリシックに形成した固体薄膜二次電池の充放電時間と開放端子電圧の関係を示す充放電特性(有効動作面積0.36cm2)のグラフである。約40回の充放電曲線が重ねられているが、それらの充放電曲線はほぼ同一の軌跡を描いており、良好な充放電特性が確認された。
【0043】
また、図10は、この固体薄膜二次電池のサイクル数と放電時間の関係を示すサイクル特性のグラフである。放電容量が最初の1,2回目を除けば、サイクル数に対してほとんど一定の値を示し、更に幾分増加の傾向さえもみてとれる。このような良好なサイクル特性は固体薄膜二次電池の特徴の一つであり、またモノリシックな作製法で半導体素子基板の上に作り込まれた固体薄膜二次電池では、前述した多孔質シリコン負極電池の場合とともに最初の特性報告である。
【0044】
【発明の効果】
本発明の固体薄膜二次電池を内蔵させた半導体装置は、半導体素子基板上に固体薄膜二次電池を従来例のようにハイブリッドではなく、モノリシックに形成したものであり、半導体装置の分散電源に好適であり、その他ICカードなどの電源として有効である。
【図面の簡単な説明】
【図1】図1は、本発明の多孔質シリコンを負極活物質とする固体薄膜二次電池を内蔵させた半導体装置の固体薄膜二次電池部分の一形態を示す概念図である。
【図2】図2は、本発明のカーボンナノチューブを負極活物質とする固体薄膜二次電池を内蔵させた半導体装置の固体薄膜二次電池部分の一形態を示す概念図である。
【図3】図3は、SiC表面の熱処理前後のラマン散乱スペクトルを示すグラフである。
【図4】図4の(A)及び(B)は、従来のIC/LSIチップの概念図である。
【図5】図5の(A)及び(B)は、本発明のモノリシック二次電池内蔵型半導体素子基板のIC/LSIチップの概念図を示している。
【図6】図6は、図5の(A)におけるIC/LSIチップを拡大して示す平面図である。
【図7】図7は、実施例1の半導体素子基板上にモノリシックに形成した固体薄膜二次電池の充放電特性のグラフである。
【図8】図8は、実施例1の半導体素子基板上にモノリシックに形成した固体薄膜二次電池のサイクル特性のグラフである。
【図9】図9は、実施例2の半導体素子基板上にモノリシックに形成した固体薄膜二次電池の充放電特性のグラフである。
【図10】図10は、実施例2の半導体素子基板上にモノリシックに形成した固体薄膜二次電池のサイクル特性のグラフである。
Claims (7)
- 半導体素子基板の表面改質により形成した多孔質膜を負極活物質とする固体薄膜二次電池を該基板上に形成することにより固体薄膜二次電池をモノリシックに内蔵させたことを特徴とする半導体装置。
- 半導体素子基板に作り込んだ電子素子と固体薄膜二次電池がモノリシックに回路構成されていることを特徴とする請求項1記載の半導体装置。
- 多孔質膜が半導体素子基板のSi結晶表面を表面改質して作製した多孔質シリコンであることを特徴とする請求項1または2記載の半導体装置。
- 多孔質膜が半導体素子基板のSi結晶表面に積層作製した多孔質シリコンであることを特徴とする請求項1または2記載の半導体装置。
- 多孔質膜が半導体素子基板のSiC結晶表面を表面改質して作製したカーボンナノチューブであることを特徴とする請求項1または2記載の半導体装置。
- 多孔質膜が半導体素子基板のSiC結晶表面に積層作製したカーボンナノチューブであることを特徴とする請求項1または2記載の半導体装置。
- フォトリソグラフィーによる半導体微細加工技術を用いて多孔質膜を負極活物質とする固体薄膜二次電池を所望の形状にパターニングしたことを特徴とする請求項1ないし6のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069100A JP3989389B2 (ja) | 2003-03-14 | 2003-03-14 | 固体薄膜二次電池を内蔵する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069100A JP3989389B2 (ja) | 2003-03-14 | 2003-03-14 | 固体薄膜二次電池を内蔵する半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004281593A true JP2004281593A (ja) | 2004-10-07 |
JP3989389B2 JP3989389B2 (ja) | 2007-10-10 |
Family
ID=33286222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003069100A Expired - Fee Related JP3989389B2 (ja) | 2003-03-14 | 2003-03-14 | 固体薄膜二次電池を内蔵する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3989389B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008147177A (ja) * | 2006-11-16 | 2008-06-26 | Yamagata Univ | リチウムイオン二次電池 |
JP2008525954A (ja) * | 2004-12-23 | 2008-07-17 | コミッサリア タ レネルジー アトミーク | ナノ構造のマイクロ電池向けの電極 |
WO2015129051A1 (ja) | 2014-02-25 | 2015-09-03 | 株式会社日本マイクロニクス | 二次電池搭載回路チップ及びその製造方法 |
JP2015167227A (ja) * | 2014-02-14 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
US9666541B2 (en) | 2013-03-18 | 2017-05-30 | Fujitsu Limited | Electronic device, manufacturing method of the same, and network system |
JP2017130669A (ja) * | 2017-02-27 | 2017-07-27 | インテル コーポレイション | エネルギー貯蔵デバイスのエネルギー密度及び達成可能な電力出力を増やす方法 |
KR20180033198A (ko) | 2015-07-31 | 2018-04-02 | 가부시키가이샤 니혼 마이크로닉스 | 이차전지 탑재 칩의 제조 방법 |
WO2019092827A1 (en) * | 2017-11-09 | 2019-05-16 | International Frontier Technology Laboratory, Inc. | Semiconductor device power management system |
US10777366B2 (en) | 2011-09-30 | 2020-09-15 | Intel Corporation | Method of increasing an energy density and an achievable power output of an energy storage device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2432397A1 (fr) * | 2003-06-25 | 2004-12-25 | Hydro-Quebec | Procede de preparation d'electrode a partir d'un silicium poreux, electrode ainsi obtenue et systeme electrochimique contenant au moins une telle electrode |
-
2003
- 2003-03-14 JP JP2003069100A patent/JP3989389B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008525954A (ja) * | 2004-12-23 | 2008-07-17 | コミッサリア タ レネルジー アトミーク | ナノ構造のマイクロ電池向けの電極 |
JP2008147177A (ja) * | 2006-11-16 | 2008-06-26 | Yamagata Univ | リチウムイオン二次電池 |
US10777366B2 (en) | 2011-09-30 | 2020-09-15 | Intel Corporation | Method of increasing an energy density and an achievable power output of an energy storage device |
US9666541B2 (en) | 2013-03-18 | 2017-05-30 | Fujitsu Limited | Electronic device, manufacturing method of the same, and network system |
US10290908B2 (en) | 2014-02-14 | 2019-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP2015167227A (ja) * | 2014-02-14 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
US10862177B2 (en) | 2014-02-14 | 2020-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US11342599B2 (en) | 2014-02-14 | 2022-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US11848429B2 (en) | 2014-02-14 | 2023-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10090507B2 (en) | 2014-02-25 | 2018-10-02 | Kabushiki Kaisha Nihon Micronics | Secondary battery-mounted circuit chip and manufacturing method thereof |
WO2015129051A1 (ja) | 2014-02-25 | 2015-09-03 | 株式会社日本マイクロニクス | 二次電池搭載回路チップ及びその製造方法 |
KR20180033198A (ko) | 2015-07-31 | 2018-04-02 | 가부시키가이샤 니혼 마이크로닉스 | 이차전지 탑재 칩의 제조 방법 |
US10686210B2 (en) | 2015-07-31 | 2020-06-16 | Kabushiki Kaisha Nihon Micronics | Secondary battery mounted chip manufacturing method |
JP2017130669A (ja) * | 2017-02-27 | 2017-07-27 | インテル コーポレイション | エネルギー貯蔵デバイスのエネルギー密度及び達成可能な電力出力を増やす方法 |
WO2019092827A1 (en) * | 2017-11-09 | 2019-05-16 | International Frontier Technology Laboratory, Inc. | Semiconductor device power management system |
US11569212B2 (en) | 2017-11-09 | 2023-01-31 | International Frontier Technology Laboratory, Inc. | Semiconductor device power management system |
Also Published As
Publication number | Publication date |
---|---|
JP3989389B2 (ja) | 2007-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2014268373B2 (en) | Rechargeable battery with wafer current collector and assembly method | |
JP2004523860A (ja) | 集積回路内に電池を形成する方法と装置 | |
EP2238611A2 (en) | Edge-contacted vertical carbon nanotube transistor | |
TW200919803A (en) | Solid-state battery and method for manufacturing of such a solid-state battery | |
JP3989389B2 (ja) | 固体薄膜二次電池を内蔵する半導体装置 | |
US8378333B2 (en) | Lateral two-terminal nanotube devices and method for their formation | |
US20210265632A1 (en) | Solid-state battery layer structure and method for producing the same | |
TWI485724B (zh) | 能量儲存裝置、其製造方法、與含有其之行動電子裝置 | |
JP3708474B2 (ja) | 半導体装置 | |
JP5179368B2 (ja) | ウェーハ裏面に電源供給装置が内蔵した半導体用シリコンウェーハ | |
CN112151538B (zh) | 一种纳米电容三维集成结构及其制造方法 | |
TWI493580B (zh) | 儲能裝置及其製造方法,及包含儲能裝置的行動電子裝置 | |
TW200919802A (en) | Solid-state battery and method for manufacturing of such a solid-state battery | |
TW201027819A (en) | Self-assembly process for memory array | |
KR100898020B1 (ko) | 2차전지 및 이를 구비한 반도체 | |
KR20220151659A (ko) | 발전 소자, 발전 장치, 전자 기기 및 발전 소자의 제조 방법 | |
JPS62213282A (ja) | 無定形シリコン薄膜太陽電池製作時の短絡防止方法 | |
JP6779555B1 (ja) | 発電素子、発電装置、電子機器、及び発電素子の製造方法 | |
TW200414597A (en) | Thin film fuel cell electrolyte and method for making | |
JP7477075B2 (ja) | 発電素子、発電装置、電子機器、及び発電素子の製造方法 | |
US20220415883A1 (en) | Integrated chip with solid-state power storage device | |
US20180287187A1 (en) | Three-dimensional thin-film battery device | |
CN112071974A (zh) | 一种三维集成系统及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070717 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3989389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |