JP2004279300A - 電子時計 - Google Patents
電子時計 Download PDFInfo
- Publication number
- JP2004279300A JP2004279300A JP2003073256A JP2003073256A JP2004279300A JP 2004279300 A JP2004279300 A JP 2004279300A JP 2003073256 A JP2003073256 A JP 2003073256A JP 2003073256 A JP2003073256 A JP 2003073256A JP 2004279300 A JP2004279300 A JP 2004279300A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electronic timepiece
- power storage
- circuit
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Abstract
【解決手段】電源手段10と計時手段20とに直列に接続した蓄電手段30と、負荷手段50を蓄電手段30と並列接続あるいは直列接続になるように切り換える制御手段40とを備える。制御手段40が負荷手段50と蓄電手段30との接続関係を交互に切り換えることによって蓄電手段30の端子間には電源手段10の出力電圧よりも低い電圧が定損失で生成され、かつその電圧によって計時手段20および負荷手段50を駆動することで電子時計の消費電力を低く抑えることが可能となる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、水晶振動子などの基準信号を元に計時動作を行う電子時計に関するものであり、特に電子時計の消費電力削減のための回路構成に関するものである。
【0002】
【従来の技術】
現在までに、電池等の電気エネルギを元に計時動作を行う電子時計が各種実現化されている。これらの計時動作は、水晶発振回路からの発振信号を分周動作するCMOS論理回路で実現されている。
【0003】
この発振回路や論理回路の消費電力は、回路に印加する電源電圧が高い方が消費電力もより大きくなるため、回路の一部または全部を電池電圧よりも低電圧で動作させるのが一般的である。さらに、この低電圧を得るためには電圧レギュレータと呼ばれる定電圧回路を電子時計中に構成するのが一般的である。
【0004】
[よく用いられている電源周辺回路の説明:図5(a)]
ここで従来の電子時計の電源周辺回路について図を用いて説明する。図5(a)は、古くから利用されている電子時計の電源回路周辺の回路図である。
この電子時計では、1次電池である電源手段10と、水晶発振回路の基準信号を分周および波形合成して所定のパルス信号を出力する計時手段20とを備えている。さらにこの電子時計は電源手段10の出力電圧を所定の電圧値に変換および安定化し、定電圧出力Vregとして計時手段20に印加する定電圧回路1を備えている。
【0005】
定電圧回路1は、基準電圧源1aとアンプ1bとで構成している。この従来の電子時計は、一旦電源が印加されれば、基準電圧源1aに電流が流れることで参照電圧端子Vrefに所定の電圧値、たとえば接地−Vref端子間が0.8Vとなるような電圧が現れる。この参照電圧端子Vrefと定電圧出力Vregとが等しくなるようにアンプ1bが動作することで、計時手段20には計時手段20自身の動作電流等とは関係なく安定化された電圧が印加される。
【0006】
従来の定電圧回路1では、アンプ1bの出力インピーダンスを可変することで出力電圧を調整し、この出力電圧を利用して論理回路の動作電圧を低く一定化することを実現している。この形式の定電圧回路は、アンプ1bの出力部に流れ込む電流によって発生する電圧降下を利用することで所望の電圧を得ているため、この部分での電力損失(ジュール熱)が大きいことが問題となっていた。
特にこの電力損失は、電源手段10の出力電圧(Vss1)と定電圧回路1の出力電圧(Vreg)との差が大きいほど大きくなるため、電源手段10の出力電圧が3Vという電子時計としては高い電圧の1次電池の場合は、電子時計の消費電力は大きく、非効率的であった。
【0007】
この従来の定電圧回路の問題を解決するための方法は近年でもいくつか提案されている。(例えば特許文献1参照)
この特許文献1に示した従来の技術は、2つのコンデンサを切り換えることで電源手段の出力電圧を1/2に分圧し、電源電圧を低損失で定電圧化した電圧を計時手段に供給するものである。
【0008】
【特許文献1】
特開2002−286878号公報(第3−7頁、第1図)
【0009】
[従来技術の説明:図5(b)]
図5(b)は特許文献1に示した従来の技術をその主旨を逸脱しないように書き直した回路図である。この図5(b)を用いて従来の技術を説明する。
定電圧回路2は、コンデンサ2aとコンデンサ2bとを備え、さらにこの2つのコンデンサ同士を並列接続または直列接続となるように交互に切り換えるスイッチ手段2cとスイッチ手段2dとを備えている。
コンデンサ2aと計時手段20とは常に並列接続されており、計時手段20が動作するための電圧を供給する。コンデンサ2aとコンデンサ2bとがスイッチ手段2cおよびスイッチ手段2dによって直列接続と並列接続とを交互に繰り返すことにより、それぞれのコンデンサの端子間電圧は電源手段10の出力電圧のちょうど1/2ずつに分圧され、この電圧が計時手段10に印加されることで計時手段が計時動作する。
【0010】
【発明が解決しようとする課題】
特許文献1に示した従来の技術においては、電源手段10の1/2の電圧を発生するためにコンデンサの接続状態を切り換えているが、コンデンサ自体は電荷を蓄積するだけで電力損失がほとんどなく、低電圧を高効率で得ることが可能となっているものの、この例においてはコンデンサが2つ必要である。
ところで、近年の電子時計は様々な機能を有するものがある。例えば情報端末としての機能などである。このような特殊な機能を有する電子時計は、益々小型化、高性能化する傾向にあり、電子時計を構成する部品も小型化し高集積化する傾向にある。このような電子時計において、特許文献1に示した従来の技術は、コンデンサが2つ必要であり、使いづらい面があった。
【0011】
[発明の目的]
本発明は上記の欠点を改善し、簡素な回路構成で効率的かつ低消費電力化が可能な電子時計を提供することを目的としている。
【0012】
【課題を解決するための手段】
本発明の電子時計は、電源手段からの電力供給により基準信号を発生し計時動作を行う計時手段および該計時手段の計時動作に基づいて駆動される負荷手段とを有する電子時計であって、計時手段と直列あるいは並列に接続した蓄電手段と、蓄電手段と負荷手段とを並列接続にする第1の状態と、蓄電手段と負荷手段とを直列接続にする第2の状態とを有する。
【0013】
[作用]
本発明の電子時計は、コンデンサである蓄電手段と、ステッピングモータ等の負荷手段とで分圧回路を構成し、負荷手段を駆動することで電源手段と蓄電手段との間に電源手段の出力電圧よりも低い電圧を発生させ、さらにこの発生電圧により計時手段および負荷手段を駆動することで電子時計全体を低消費電力に動作させることが可能となっている。このため、従来にはない簡素な構成で低消費電力な電子時計を実現することができる。
【0014】
また本発明の電子時計の制御手段は、電子時計の電源投入時には計時手段を直接電源手段に接続する短絡手段を備えた。これによれば、電子時計に電源手段を接続して電源投入を行う際には、電源手段の出力電圧は計時手段に直接印加されるので、計時手段は電源投入後には即時に計時動作を開始することが可能となる。
【0015】
さらに本発明の電子時計では、電子時計の電源投入後から所定の期間は蓄電手段の端子間電圧を所定の電圧値に蓄電する初期化手段を制御手段が備えている。これによれば、負荷手段の駆動を開始する前に蓄電手段の端子間電圧を電源手段の出力電圧に対して適切な電圧値に初期化することで、以降の負荷手段の駆動を安定化することが可能となる。
【0016】
そして本発明の電子時計では、蓄電手段の端子間電圧が所定の範囲内にあるかどうかを検出する電圧検出手段を備え、この電圧検出手段の検出出力に応じて負荷手段の通電量を制御手段が制御する。これによれば、蓄電手段の端子間電圧が所定の値から大きく変動しないように調整でき、計時手段および負荷手段を安定駆動することが可能となる。
【0017】
【発明の実施の形態】
以下、本発明の電子時計を実施するための最適な形態について図面を用いて説明する。
図1は本発明の第1の実施の形態における電子時計の全体回路の構成を示す回路図である。図2は本発明の第1の実施の形態における制御手段の構成を示す回路図である。図3は本発明の第1の実施の形態の回路要部の電圧を示す波形図である。
【0018】
[本発明の全体構成説明:図1]
まず、図1を用いて本発明の第1の実施の形態における電子時計の全体構成を説明する。
本発明の実施の形態の電子時計は、電源手段10と計時手段20と蓄電手段30と制御手段40と負荷手段50とで構成する。また制御手段40は、駆動信号生成部60と電圧検出手段70と初期化手段80と短絡手段90とPチャネルMOS電界効果トランジスタ(以下FET)である第1のトランジスタ41と、NチャネルMOSFETである第2のトランジスタ42とで構成する。
【0019】
リチウム1次電池である電源手段10は正極が接地し、負極が蓄電手段30の負極に接続している。蓄電手段30は静電容量が22μFのタンタルコンデンサである。電源手段10としては出力電圧が3Vであるものを用いる。なおここでは電源手段10の負極はVss1とした。
【0020】
計時手段20は、CMOS回路素子で構成する水晶発振回路の基準信号を分周および波形合成し、電子時計としての計時動作に必要な基本信号を生成する一般的な電子回路である。計時手段20の正極は接地し、負極は蓄電手段30の正極と接続している。蓄電手段30の正極はVss2とした。
【0021】
また計時手段20は、第1のモータパルスS21と第2のモータパルスS22と第1の検出パルスS23と第1のサンプルパルスS24と第2の検出パルスS25と第2のサンプルパルスS26とパワーオンリセットパルスS28と初期化パルスS29とを出力する。
なお、以降の説明の単純化のため、これらのパルス信号は、計時手段20に印加している接地−Vss2端子間の電圧レベルから接地−Vss1端子間の電圧レベルに変換する図示しないレベル変換回路を介して計時手段20から外部に出力するものとする。
【0022】
パワーオンリセットパルスS28は、電子時計に電源手段10が接続されて電源投入がなされると、接地電位、すなわちハイレベルから1ミリ秒後にロウレベルへと変化するパワーオンリセット信号である。
また、初期化パルスS29は、計時手段20に電源が投入されてから500ミリ秒間は接地電位、すなわちハイレベルを出力するパルス信号である。
なお、初期化パルスS29がハイレベルとなる500ミリ秒が請求項における所定の期間に相当する。
【0023】
また、第1のモータパルスS21および第2のモータパルスS22は、周期が1秒のパルス波形である。第1のモータパルスS21はハイレベルとなる時間が4ミリ秒のパルスである。また、第2のモータパルスS22は第1のモータパルスS21と立ち上がりのタイミングが同じでハイレベルとなる時間が8ミリ秒のパルスである。
【0024】
さらに、第1の検出パルスS23および第1のサンプルパルスS24は、周期が1秒のパルス波形である。第1の検出パルスS23はハイレベルとなる時間が90マイクロ秒のパルスであり、また第1のサンプルパルスS24は第1の検出パルスS23と立ち上がりのタイミングが同じでハイレベルとなる時間が60マイクロ秒のパルスである。
第1の検出パルスS23と第1のサンプルパルスS24とは、第1のモータパルスS21の立ち上がりタイミングから500ミリ秒後に立ち上がるようになっている。
【0025】
第2の検出パルスS25および第2のサンプルパルスS26は、周期が1秒のパルス波形である。第2の検出パルスS25はハイレベルとなる時間が90マイクロ秒のパルスであり、また第2のサンプルパルスS26は第2の検出パルスS25と立ち上がりのタイミングが同じでハイレベルとなる時間が60マイクロ秒のパルスである。
第2の検出パルスS25と第2のサンプルパルスS26とは、第1の検出パルスS23の立ち下がりタイミングに同期して立ち上がるようになっている。なお、これらの論理信号の波形生成や波形の合成については一般的であるので、波形合成に必要な回路構成の説明は省略する。
【0026】
負荷手段50は、一般的に用いられている電子時計用のステッピングモータである。これは交番電流を通電することで回転動作するものであり、図示しない輪列に回転力を伝達し、同じく図示しない電子時計の指針を回転駆動するものである。
負荷手段50の一端は蓄電手段30の正極(Vss2)に接続し、他端は後述の制御手段40の制御出力Voutに接続する。なお、ここでは負荷手段50への通電時間は4〜8ミリ秒の間では負荷手段50の回転動作は正しく行われるものであると仮定する。
【0027】
制御手段40について説明する。駆動信号生成部60と電圧検出手段70と初期化手段80と短絡手段90とは、CMOS回路および抵抗素子で構成した電子回路である。これらの構成の詳細や内部の信号接続については後述する。なお、駆動信号生成部60と初期化手段と短絡手段90とには前述の計時手段20からの出力信号S21〜S26とS28,S29とが接続する。
【0028】
また駆動信号生成部60からは、第1の駆動信号S41と第2の駆動信号S42とが出力し、第1のトランジスタ41および第2のトランジスタ42のそれぞれのゲート端子に接続する。
第1のトランジスタ41のソース端子は接地し、第2のトランジスタ42のソース端子は電源手段10の負極(Vss1)に接続する。第1のトランジスタ41と第2のトランジスタ42とのドレイン端子は、共に接続し制御出力Voutとなって前述の負荷手段50に接続する。
【0029】
[制御手段の構成説明:図2]
つぎに本発明の第1の実施の形態の制御手段の構成について説明する。
図1に示す制御手段40は、駆動信号生成部60と電圧検出手段70と初期化手段80と短絡手段90と第1のトランジスタ41および第2のトランジスタ42とで構成する。以下、図2を用いて詳細に説明する。
【0030】
駆動信号生成部60は、第1のナンドゲート43と第1のアンドゲート44と第2のアンドゲート61と第3のアンドゲート62と第4のアンドゲート65と第5のアンドゲート66と第6のアンドゲート78と第1のオアゲート63と第2のオアゲート67と第1のインバータ68と第2のインバータ79とフリップフロップ64とで構成する。
【0031】
電圧検出手段70は、第3のオアゲート77と分圧抵抗71と分圧スイッチ72と第1のコンパレータ73と第2のコンパレータ74と第1のラッチ75と第2のラッチ76とで構成する。
これらの回路要素は単純化のため接地−Vss1端子間の電圧で動作するものとする。各アンドゲートおよびオアゲートは全て2入力である。
【0032】
駆動信号生成部60について説明する。第2のオアゲート67は、第4のアンドゲート65と第5のアンドゲート66との出力信号の論理和を出力する。第2のアンドゲート61は、第2のモータパルスS22と第2のオアゲート67の出力との論理積を出力し、また第3のアンドゲート62は、第1のモータパルスS21と第2のオアゲート67の出力の否定信号との論理積を出力する。第2のオアゲート67の出力の否定信号は第2のオアゲート67の出力を第1のインバータ68に入力することで得ている。
第1のオアゲート63は、第2のアンドゲート61と第3のアンドゲート62との出力の論理和を出力する。第1のオアゲート63の出力は選択信号S61とする。
【0033】
トグルタイプのフリップフロップであるフリップフロップ64には、選択信号S61が入力する。フリップフロップ64は入力信号である選択信号S61の立ち下がりのタイミングで保持データを反転するものである。フリップフロップ64の出力は、位相信号S62としている。フリップフロップ64は電源投入直後はリセット、すなわちロウレベルを保持するように初期化されるものとする。
【0034】
第1のナンドゲート43は、選択信号S61とフリップフロップ64の出力信号との論理積の否定信号を出力する。第1のナンドゲート43の出力は第1の駆動信号S41としている。
第1のアンドゲート44は、選択信号S61とフリップフロップ64の否定出力信号との論理積を出力する。第1のアンドゲート44の出力は第2の駆動信号S42としている。
【0035】
第4のアンドゲート65は、後述する第2のラッチ信号S72とフリップフロップ64の出力信号である位相信号S62との論理積を出力する。第4のアンドゲート65の出力は、前述の通りに第2のオアゲート67の一方の入力端子に接続する。
第5のアンドゲート66は、同じく後述する第1のラッチ信号S71とフリップフロップ64の否定出力信号(位相信号S62の否定信号)との論理積を出力するように接続する。第5のアンドゲート66の出力は、前述の通りに第2のオアゲート67のもう一方の入力端子に接続する。
【0036】
第6のアンドゲート78は、初期化パルスS29とパワーオンリセットパルスS28の否定信号との論理積を出力する。パワーオンリセットパルスS28の否定信号は、パワーオンリセットパルスS28を第2のインバータ79に接続することで得ている。第6のアンドゲート78の出力信号は初期化信号S81とする。
【0037】
続いて電圧検出手段70について説明する。分圧抵抗71は電気抵抗素子である。分圧抵抗71は抵抗値が300KΩであるものを用いる。分圧抵抗71の一端は接地し、他端は分圧スイッチ72のドレイン端子に接続する。分圧スイッチ72はNチャネルMOSFETで構成するスイッチング素子である。分圧スイッチ72のソース端子は電源手段10の負極(Vss1)に接続する。
【0038】
分圧スイッチ72のゲート端子には第3のオアゲート77の出力を接続する。第3のオアゲート77は、第1の検出パルスS23と第2の検出パルスS25と初期化信号S81との論理和を出力する。
【0039】
第1のコンパレータ73および第2のコンパレータ74は、比較回路(コンパレータ)である。
第1のコンパレータ73は、非負入力端子に蓄電手段30の正極(Vss2)を接続し、負入力端子には分圧抵抗71の中間点を接続する。この中間点は、接地側から140KΩの点である。
第2のコンパレータ74は、負入力端子に蓄電手段30の正極(Vss2)を接続し、非負入力端子には分圧抵抗71の中間点を接続する。この中間点は、分圧スイッチ72側から140KΩの点である。
また第1のコンパレータ73および第2のコンパレータ74は、イネーブル端子を備えており、この端子がハイレベルの間は通常の比較動作を行い、イネーブル端子がロウレベルの間は出力端子をロウレベルにし、かつ回路自体が非導通となる機能を有する。第1のコンパレータ73および第2のコンパレータ74のイネーブル端子には、第1の検出パルスS23と第2の検出パルスS25とをそれぞれ接続する。
【0040】
なおこの構成によれば、電源手段10の出力電圧が3Vであるので、分圧スイッチ72が導通状態となると、第1のコンパレータ73の負入力端子にはVss1端子からみて1.6V高い電圧が現れ、第2のコンパレータ74の非負入力端子にはVss1端子からみて1.4V高い電圧が現れる。
詳細な動作の説明は後述するが、この電圧検出手段70の構成により、蓄電手段30の端子間電圧が1.4V〜1.6Vの範囲にあるかどうかを検知可能なようになっている。この電圧範囲が請求項における所定の電圧範囲に相当する。
【0041】
第1のラッチ75および第2のラッチ76は、トリガ入力端子に入力した信号の立ち下がりのタイミングでデータ入力端子に入力した論理データを取り込むデータラッチである。
第1のラッチ75のトリガ入力端子には、第1のサンプルパルスS24を接続し、第1のラッチ75のデータ入力端子には、第1のコンパレータ73の出力端子を接続する。
第2のラッチ76のトリガ入力端子には、第2のサンプルパルスS26を接続し、第2のラッチ76のデータ入力端子には、第2のコンパレータ74の出力端子を接続する。
第1のラッチ75および第2のラッチ76の出力は、第1のラッチ信号S71と第2のラッチ信号S72として、前述の第5のアンドゲート66および第4のアンドゲート65の入力端子にそれぞれ接続する。なお、第1のラッチ75および第2のラッチ76も電源投入直後は、リセット、すなわちロウレベルを保持するように初期化されるものとする。
【0042】
初期化手段80は、演算増幅器(オペアンプ)である。初期化手段80の非負入力端子には分圧抵抗71の抵抗値を2等分する点、すなわち分圧抵抗71の接地側から150KΩの点(図2中のVm)を接続し、かつ出力端子と負入力端子同士が接続することで、いわゆるボルテージフォロア回路を構成する。
初期化手段80の動作中は、初期化手段80の出力端子が分圧抵抗71の中点であるVm端子と等しい電圧となるように動作する。特に本実施例においては、分圧抵抗71に通電がなされている間に初期化手段80が動作すれば初期化手段80は接地−Vss1端子間電圧の半分である電圧1.5Vを出力する。この1.5Vが請求項における所定の電圧値に相当する。
さらに、初期化手段80はイネーブル端子を備えており、この端子がハイレベルの間は通常の増幅動作を行い、イネーブル端子がロウレベルの間は出力端子をハイ・インピーダンス状態にし、かつ回路自体が非導通となる機能を有する。
初期化手段80の出力端子は蓄電手段30の正極(Vss2)に接続する。また、初期化手段80のイネーブル端子には前述の駆動信号生成部60から得られる初期化信号S81を接続する。
【0043】
短絡手段90は、NチャネルMOSFETで構成する。短絡手段90のドレイン端子は、計時手段20の負極、すなわち蓄電手段30の正極(Vss2)に接続し、ソース端子は電源手段10の負極(Vss1)に接続する。短絡手段90のゲート端子にはパワーオンリセットパルスS28を接続する。
以上のようにして本実施の形態の制御手段40を構成する。
【0044】
[本実施の形態の動作説明:図1〜図3]
つぎに主に図3を用いて本発明の第1の実施の形態における電子時計の動作について説明する。なお図3の波形図においては、Vss2端子の電圧波形以外は単に論理レベルを示している。
【0045】
本発明の電子時計に電源手段10を接続して電源投入を行うと、まず短絡手段90はパワーオンリセットパルスS28により即時に導通状態となり、蓄電手段30の両端を短絡するように動作し、計時手段20は所定の計時動作を開始する。続いて初期化手段80が動作することで接地−Vss2端子間の電圧が1.5VとなるようにVss2端子の電位を初期化する。よって計時手段20の端子間電圧は3Vから1.5Vへ変化する。
【0046】
この後は、1秒周期で選択信号S61にパルス波形が現れる毎に第1のトランジスタ41と第2のトランジスタ42は1秒周期で交互に導通状態となる。第2のトランジスタ42が導通状態となるときは、負荷手段50と蓄電手段30とが並列接続、すなわち第1の状態となり、蓄電手段30に蓄えられた電気エネルギは負荷手段50を介して放電する。
また、第1のトランジスタ41が導通状態となるときは、負荷手段50と蓄電手段30とが電源手段10に対して直列接続(負荷手段50と計時手段20が並列接続)、すなわち第2の状態となり、電源手段10は電源手段10の出力エネルギを負荷手段50を介して蓄電手段30を蓄電する。
【0047】
特に、第1の状態および第2の状態においては、本発明の電子時計は負荷手段50の電気的インピーダンスと蓄電手段30の静電容量とで充放電回路を形成する(いわゆるCR充放電回路)。第1の状態においては、蓄電手段30は放電回路の接続となるので蓄電手段30の端子間電圧はわずかに降下する(Vss2の電位はVss1側に近づく)。
また、第2の状態においては、蓄電手段30は充電回路の接続となるので蓄電手段30の端子間電圧はわずかに上昇する(Vss2の電位は接地側に近づく)。
蓄電手段30の端子間電圧を1.5Vに初期化した状態であれば、第1の状態での放電電流値と第2の状態の蓄電電流値とはほぼ等しいため、第1の状態となる時間と第2の状態となる時間とを同じとすれば、蓄電手段30の端子間電圧は第1の状態で蓄電手段30の端子間電圧が降下しても第2の状態にすることで元に戻る。よって蓄電手段30の端子間電圧はほぼ初期状態の1.5Vとなる。
【0048】
すなわち本発明の電子時計は負荷手段50を通電することで図示しない指針を駆動し時刻表示動作を行うが、同時に蓄電手段30の蓄電と放電を交互に行うことで余計なエネルギを消費せずに蓄電手段30の端子間電圧を初期化時の1.5V近傍に安定化し、計時手段20の端子間にも常に1.5V近傍の電圧を印加する。よって計時手段20は、3Vを直接印加するのに比して極めて低消費電力で計時動作することが可能となる。
【0049】
さらに、蓄電手段30の端子間電圧が1.4〜1.6Vの間は負荷手段50への通電時間は4ミリ秒間であるが、蓄電手段30の端子間電圧が仮に1.6Vより上昇したときは、負荷手段50への通電時間は8ミリ秒と長くなるため、第2の状態を維持する時間すなわち蓄電手段30の放電時間は長くなり、上昇した蓄電手段30の端子間電圧は所定の電圧である1.5V付近まで引き戻す。また、蓄電手段30の端子間電圧が1.40Vよりも低くなったときは、逆に蓄電手段30の充電時間を長くすることで、降下した蓄電手段30の端子間電圧を所定の電圧である1.5V近傍まで引き戻す動作を行う。
【0050】
なお、上記までの実施の形態では、負荷手段50としては通電極性を交互に切り換えつつ間欠駆動するステッピングモータを用いることとしたが、必ずしもこれに限定しない。特に通電極性が一方向であるような電気的負荷を駆動するような例について後述の第2の実施の形態に示す。
【0051】
[本発明の第2の実施の形態の説明:図4]
本発明の第2の実施の形態について説明する。ここでは負荷手段50に対して一方向に通電するような場合の実施の形態について図を用いて簡単に説明する。図4は本発明の第2の実施の形態を示す回路図である。図4には制御手段40と負荷手段50とを示す。ここでは負荷手段50としては発光することで時刻表示する発光ダイオードを仮定して説明する。発光ダイオードは、時計回路に広く用いられている時刻表示のための手段であるから特に詳細構成は説明しないこととする。
【0052】
図4に示す制御手段40は、負荷手段50として発光ダイオードを用いた場合の好ましい回路を示すものであるが、本発明の第1の実施の形態とほとんど同様の構成であり、制御手段40の一部分が異なるだけであるので、構成の相違点のみについて示している。
【0053】
本実施の第2の実施の形態の制御手段40では、第1のトランジスタ41と第2のトランジスタ42の代わりに、PチャネルMOSFETである第3のトランジスタ46とNチャネルMOSFETである第4のトランジスタ47と第5のトランジスタ48と第6のトランジスタ49と第3のインバータ45とを有するものである。
【0054】
第3のトランジスタ46のソース端子は接地し、第3のトランジスタ46のドレイン端子は第4のトランジスタ47のドレイン端子と負荷手段50の正極と接続する。第4のトランジスタ47のソース端子は蓄電手段30の正極(Vss2)に接続する。また、第4のトランジスタ47のソース端子には第5のトランジスタ48のドレイン端子を接続する。第5のトランジスタ48のソース端子には第6のトランジスタ49のドレイン端子と負荷手段50の負極とが接続する。第6のトランジスタ49のソース端子は電源手段10の負極(Vss1)に接続する。
【0055】
そして第4のトランジスタ47および第6のトランジスタ49のゲート端子には、第2の駆動信号S42を接続し、第3のトランジスタ46のゲート端子には第1の駆動信号S41を接続する。
第5のトランジスタ48のゲート端子には、第1の駆動信号S41の否定信号を接続する。第1の駆動信号S41の否定信号は第1の駆動信号S41を第3のインバータ45に入力することで得ている。
【0056】
続いて本発明の第2の実施の形態の動作について簡単に説明する。本発明の第2の実施の形態では、上記の説明以外の制御手段40の構成は第1の実施の形態と同様であるので、第1の駆動信号S41や第2の駆動信号S42には第1の実施の形態と同様のパルス波形が現れる。
【0057】
第2の駆動信号S42がハイレベルとなるときは第4のトランジスタ47と第6のトランジスタ49は導通状態となるので、負荷手段50と蓄電手段30とは並列接続、すなわち第1の状態となる。
また、第1の駆動信号S41がロウレベルとなるときは第3のトランジスタ46と第5のトランジスタ48は導通状態となるので、負荷手段50と蓄電手段30とは電源手段10に対して直列接続(負荷手段50と計時手段20が並列接続)、すなわち第2の状態となる。
特に第1の状態または第2の状態となって負荷手段50に通電がなされる際は、負荷手段50の正極は負極よりも必ず約1.5V高くなるように印加されるため、負荷手段50への通電極性は一定となるので負荷手段50を正しく駆動することが可能となる。
【0058】
さて、既に説明した本発明の実施の形態は、計時手段20は電源手段10と蓄電手段30との間に接続することとしていたが、蓄電手段30は負荷手段50に通電することにより若干の電圧変動を生じる。特に蓄電手段30に容量の少ないものしか選べないようなときはこの電圧変動が大きくなるので、さらに前述の特許文献1に示した従来の技術のような定電圧回路を介して計時手段20に給電しても良い。このようにしても、定電圧回路の出力端子電位と蓄電手段30の正極(Vss2)の端子電位との差は小さくすることができるため、定電圧回路中のアンプの出力段における電力損失は最低限に抑えることができ、従来よりも低消費電力であることは上記の実施の形態と同様である。
【0059】
また、上記までの実施の形態においては、電源手段10の出力電圧が3Vのものを使用することとしたが、電源手段10に1.5V系の銀電池を使用することも当然ながら可能である。本実施の形態にしたがえば、このときは蓄電手段30の端子間電圧は0.75Vに安定化されることは明らかである。
【0060】
なお、上記までの実施の形態においては、蓄電手段30は計時手段20と直列接続となるような構成としていたが、蓄電手段30と計時手段20とが並列接続となるように構成しても同様の動作が可能であり、同じく同様の効果が得られることは明らかである。それは計時手段20には蓄電手段30の端子間電圧と同じ電圧が印加されて動作するが、蓄電手段30の端子間電圧は電源手段10の出力電圧の1/2に安定化されるためである。
【0061】
さらに上記までの実施の形態においては、本発明の電子時計が動作している間は負荷手段50も常に動作を繰り返すようにしてあったが、負荷手段50の動作は停止する場合も考えられる(例えばリューズを引く場合)。ただしこのような期間は短時間であると考えられるので、この期間にも初期化手段80を動作させて強制的に蓄電手段30に所定の電圧を出力させることも可能である。
【0062】
上記までの実施の形態においては、制御手段40が電子時計の状態を第1の状態と第2の状態とに交互に切り換える構成としたがこの限りではない。例えば、2回連続して第1の状態に切り替わった後に同じく2回連続して第2の状態に切り換えるというサイクルで電子時計が動作するようにしてもよい。
また、このような制御手段40の制御の仕方に応じて、蓄電手段30の容量値を任意に選ぶこともできる。例えば、上述のように第1の状態と第2の状態とを交互に切り換えない場合は、蓄電手段30の容量をより大きくすることで、第1の状態と第2の状態とを交互に切り換える場合とほぼ同じ動作が実現できる。
【0063】
【発明の効果】
上記までの説明でも明らかなように、本発明の電子時計は、従来の技術のように低電圧を発生するために大きな損失を伴う回路要素がなく、かつ電源手段の出力電圧を低電圧に変換するために必要なコンデンサも1つで済む。よって従来の技術に比して、より簡素な構成で電源手段の出力電圧を低損失で低電圧に変換することができる。この低い電圧で計時手段や負荷手段を駆動することができるため、結果として、電子時計の小型化や高性能化と低消費電力化とを両立することができるという優れた効果を有する。
【0064】
また、本発明の電子時計に電源手段を接続して電源投入を行う際には、蓄電手段の端子間は短絡手段により短絡されるので、電源手段の出力電圧は計時手段に直接印加されることとなり、計時手段は電源投入後は即時に計時動作を開始することが可能となる。
【0065】
さらに蓄電手段の端子間電圧をモニタする電圧検出手段を設け、この蓄電手段の端子間電圧が所定の値に対して変動している場合は、負荷手段の通電量も制御することで蓄電手段の端子電圧を調整し、計時手段および負荷手段の安定駆動も可能となる。
【0066】
また本発明においては、電子時計の電源手段として高エネルギ密度の3V系リチウム電池を使っても、負荷手段であるステッピングモータには1.5V系電池用に設計したものをそのまま利用することができる。特にステッピングモータの電磁コイルは1.5V動作のもの方が3V動作のものに比して寸法が小さい。よって生産上は部品の共通化が図れ、さらに電子時計自体を大型化せずに長寿命化できるといった効果も期待できる。
【図面の簡単な説明】
【図1】本発明の実施の形態の電子時計の全体回路構成を示した回路図である。
【図2】本発明の第1の実施の形態の制御手段の構成を示した回路図である。
【図3】本発明の第1の実施の形態の電子時計の要部電圧波形を示した波形図である。
【図4】本発明の第2の実施の形態の電子時計の制御手段の構成を示した回路図である。
【図5】従来の電子時計の回路構成を示した回路図である。
【符号の説明】
10 電源手段
20 計時手段
30 蓄電手段
40 制御手段
41 第1のトランジスタ
42 第2のトランジスタ
50 負荷手段
60 駆動信号生成部
70 電圧検出手段
80 初期化手段
90 短絡手段
Claims (5)
- 電源手段と、該電源手段からの電力供給により基準信号を発生し計時動作を行う計時手段と、該計時手段の計時動作に基づいて駆動する負荷手段と、前記計時手段と直列あるいは並列に接続する蓄電手段とを備える電子時計であって、
前記蓄電手段と前記負荷手段とを並列接続にする第1の状態と、
前記蓄電手段と前記負荷手段とを直列接続にする第2の状態とを有することを特徴とする電子時計。 - 前記第1の状態と前記第2の状態とを切り換えるための制御手段を有することを特徴とする請求項1に記載の電子時計。
- 前記制御手段は、前記電子時計の電源投入時には前記計時手段を直接前記電源手段に接続するための短絡手段を有することを特徴とする請求項1または請求項2に記載の電子時計。
- 前記制御手段は、前記電子時計の電源投入後から所定の期間は前記蓄電手段の端子間電圧を所定の電圧値に蓄電するための初期化手段を有することを特徴とする請求項1から請求項3のいずれか一つに記載の電子時計。
- 前記制御手段は、前記蓄電手段の端子間電圧が所定の範囲内にあるかどうかを検出する電圧検出手段を有し、該電圧検出手段の検出出力に応じて前記負荷手段の通電量を制御することを特徴とする請求項1から請求項4のいずれか一つに記載の電子時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003073256A JP4234472B2 (ja) | 2003-03-18 | 2003-03-18 | 電子時計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003073256A JP4234472B2 (ja) | 2003-03-18 | 2003-03-18 | 電子時計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004279300A true JP2004279300A (ja) | 2004-10-07 |
JP4234472B2 JP4234472B2 (ja) | 2009-03-04 |
Family
ID=33289197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003073256A Expired - Fee Related JP4234472B2 (ja) | 2003-03-18 | 2003-03-18 | 電子時計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4234472B2 (ja) |
-
2003
- 2003-03-18 JP JP2003073256A patent/JP4234472B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4234472B2 (ja) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6118219A (en) | AC driver having three power supply voltages including an internally generated voltage | |
JP3678075B2 (ja) | 電源装置およびその制御方法、携帯型電子機器、計時装置およびその制御方法 | |
WO1998021815A1 (fr) | Dispositif d'alimentation en energie et materiel electronique portatif | |
WO1998032218A1 (fr) | Circuit oscillant, circuit electronique, dispositif a semi-conducteur, installation electronique et horloge | |
US7327638B2 (en) | Electronic timepiece | |
EP1542099B1 (en) | Electronic clock | |
US6646960B1 (en) | Electronic timepiece | |
JP3601375B2 (ja) | 携帯用電子機器及び携帯用電子機器の制御方法 | |
JP4234472B2 (ja) | 電子時計 | |
WO1998035272A1 (fr) | Horloge electronique | |
EP0996211B1 (en) | Electronic portable appliance | |
JP4963764B2 (ja) | 電子時計 | |
JP3611954B2 (ja) | 電子機器 | |
JP2002091575A (ja) | 定電圧出力装置 | |
JP2005044203A (ja) | 電源回路 | |
JPS5838770B2 (ja) | エキシヨウヒヨウジソウチ | |
JP3760744B2 (ja) | 定電圧出力装置 | |
JPS6243513B2 (ja) | ||
JP3906720B2 (ja) | 携帯用電子機器及び携帯用電子機器の制御方法 | |
JPH10206568A (ja) | 発振回路、半導体装置及びこれらを具備した携帯用電子機器および時計 | |
JP2001194473A (ja) | 電子時計 | |
JP3017541B2 (ja) | 電子時計 | |
JP2000266872A (ja) | 計時装置および計時装置の制御方法 | |
JP2002280834A (ja) | 発振回路およびそれを用いた電子時計 | |
JPH1175322A (ja) | 充電制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4234472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |