JP2004274801A - Inverter circuit - Google Patents

Inverter circuit Download PDF

Info

Publication number
JP2004274801A
JP2004274801A JP2003057994A JP2003057994A JP2004274801A JP 2004274801 A JP2004274801 A JP 2004274801A JP 2003057994 A JP2003057994 A JP 2003057994A JP 2003057994 A JP2003057994 A JP 2003057994A JP 2004274801 A JP2004274801 A JP 2004274801A
Authority
JP
Japan
Prior art keywords
snubber
capacitor
circuit
diode
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003057994A
Other languages
Japanese (ja)
Inventor
Naoya Nakajima
直哉 中島
Nobuyuki Nagai
信幸 永井
Takeo Kanai
丈雄 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003057994A priority Critical patent/JP2004274801A/en
Publication of JP2004274801A publication Critical patent/JP2004274801A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an economical inverter circuit by providing a circuit which can cut off a switching element safely. <P>SOLUTION: A clamp type snubber circuit is constituted by connecting a series circuit of a snubber capacitor 13 and a snubber diode 14 between collector terminals and emitter terminals of IGBTs 11, 12, and connecting a snubber resistor 15 between the connecting point of the snubber capacitor 13 to the snubber diode 14 and a DC terminal. A second snubber capacitor 16 having smaller capacitance than that of the snubber capacitor 13 is connected between the collector terminals and emitter terminals of the IGBTs 11, 12. The rising rate of a surge voltage generated between a collector and an emitter of the IGBT by the inductance of the snubber circuit and the forward recovering voltage of the snubber diode at an IGBT cut-off time can be lowered by the second snubber capacitor 16, and the rise of cut-off resistance can be raised by suppressing the turn-off loss of the IGBT. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は直流電力を交流電力に変換するインバータ回路に関する。
【０００２】
【従来の技術】
図８に、従来のインバータ回路の構成図を示す。同図において、１０は直流電源、１１は直流電源１０の正極側に接続されインバータを構成するスイッチング素子である絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴと称する）、１２は直流電源１０の負極側に接続されたインバータを構成するスイッチング素子であるＩＧＢＴである。１３はＩＧＢＴ１１、１２のスナバコンデンサ、１４はスナバダイオードであり、スナバコンデンサ１３とスナバダイオード１４は直列に接続され、この直列回路はＩＧＢＴ１１、１２のコレクタ端子とエミッタ端子との間にそれぞれ接続される。１５はスナバ抵抗であり、ＩＧＢＴ１１のスナバ抵抗はスナバコンデンサ１３とスナバダイオード１４の接続点と負極端子との間に接続され、ＩＧＢＴ１２のスナバ抵抗はスナバコンデンサ１３とスナバダイオード１４の接続点と正極端子との間に接続される。
【０００３】
図８のインバータ回路において、ＩＧＢＴ１１とＩＧＢＴ１２は交互にオンし、オンする期間を変化させることにより交流電圧を出力するパルス幅変調が行なわれる。出力の電流の方向によりＩＧＢＴに内蔵されたトランジスタ側あるいはダイオード側に流れる。例えば、電流がインバータから流れ出る方向の場合、ＩＧＢＴ１１がオンのときはＩＧＢＴ１１のトランジスタ側に流れ、ＩＧＢＴ１２がオンのときはＩＧＢＴ１２のダイオード側に流れる。
【０００４】
ＩＧＢＴ１１のトランジスタ側に流れるモードで、ＩＧＢＴ１１が電流を遮断すると、ＩＧＢＴ１１の両端には回路の漂遊インダクタンスによるサージ電圧が発生する。この電圧を抑えるためにスナバ回路が接続され、このスナバ回路はコンデンサ１３とスナバダイオード１４とスナバ抵抗１５により構成される。ＩＧＢＴ１１により遮断された電流がスナバ回路に流れ込むことにより過電圧は抑えられる。
【０００５】
このようなスナバ回路により過電圧を抑える技術は、例えば特許文献１にも記載されている。この特許文献１においては、更に、主コンデンサをスイッチング素子直近に分散配置することにより主回路の配線（主コンデンサからスイッチング素子までの間の配線）に存在する漂遊インダクタンスＬＭによる過電圧を抑えているが、このスイッチング素子直近に分散配置されスイッチング素子のコレクタ端子とエミッタ端子との間に接続されたコンデンサＣＭ１、ＣＭ２は容量が大きいので、スナバ回路の配線に存在する漂遊インダクタンスＬＳによる過電圧を抑えることは難しい。
【０００６】
【特許文献１】
特開平１１−１０３５７７号公報（第２−３頁、図１）
【０００７】
【発明が解決しようとする課題】
図２の点線の波形は、図８に示す回路における、電流遮断時のＩＧＢＴの電圧、電流波形である。スナバ回路を接続した場合でも、スナバ回路自身の漂遊インダクタンスやダイオードの順回復電圧によりサージ電圧が発生する。ＩＧＢＴ１１ではこのとき電圧と電流の積としてのターンオフ損失が発生する。電流遮断時のサージ電圧が大きくなると、このターンオフ損失が増加し、ＩＧＢＴが耐えられなくなり、遮断失敗を発生して破損したりする。
【０００８】
このため、遮断する電流を低く抑えたり、電圧を下げたりして遮断失敗を防止してきた。このためインバータとして構成した場合に出力できる電力が低下し、不経済な装置となっていた。ゲート抵抗を大きくするとＩＧＢＴの遮断が遅くなるため回避できる場合もあるが、ターンオフ損失が増加することにより装置の損失が増加し冷却器が大型化するなど不経済になっていた。
【０００９】
本発明は、従来のこのような点に鑑みて為されたもので、安全にスイッチング素子を遮断できる回路を提供することにより、経済的なインバータ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係わるインバータ回路は、スイッチング素子のコレクタ端子とエミッタ端子との間にコンデンサとダイオードの直列回路を接続し、ダイオードとコンデンサの接続点と直流端子との間に抵抗を接続したクランプ型スナバ回路を有し、クランプ型スナバ回路のコンデンサより小さい容量のコンデンサをスイッチング素子のコレクタ端子とエミッタ端子との間に接続したことを特徴とする。
【００１１】
このスイッチング素子のコレクタ端子とエミッタ端子との間に接続した小さい容量のコンデンサは、インダクタンスも小さくサージに対しての効果が高い。
【００１２】
従って、このように構成した本発明のインバータ回路では、スイッチング素子が遮断したときのサージ電圧の電圧上昇率が、小さい容量のコンデンサで抑えられ、スイッチング素子のターンオフ損失が抑えられることにより遮断耐量が上昇する。
【００１３】
なお、本発明は、他の接続構成のスナバ回路を有するインバータ回路においても、スナバ回路のコンデンサより小さい容量のコンデンサをスイッチング素子のコレクタ端子とエミッタ端子との間に接続することにより実施することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１５】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るインバータ回路の構成図である。図１において、図８と同じ構成要素には同じ符号が付してある。
【００１６】
図１に示すように、この実施形態は、図８に示す従来の回路に第２のスナバコンデンサ１６を付加して構成したもので、第２のスナバコンデンサ１６は、ＩＧＢＴ１１、１２のコレクタ端子とエミッタ端子との間にそれぞれ接続される。第２のスナバコンデンサ１６は、スナバコンデンサ１３より小さい静電容量を選定する。
【００１７】
図１の回路によれば、ＩＧＢＴ１１が電流を遮断すると、遮断された電流はスナバダイオード１４、スナバコンデンサ１３に流れ込む。このときスナバ回路のインダクタンスやスナバダイオード１４の順回復電圧によりＩＧＢＴ１１のコレクタ、エミッタ間にサージ電圧が発生するが、このサージ電圧の上昇は第２のスナバコンデンサ１６により抑えられ、電圧上昇率が低くなる。第２のスナバコンデンサ１６は小さい容量のコンデンサであるため、ＩＧＢＴ１１がオンすると放電して、オフするときに充電され、インダクタンスも小さくサージに対しての効果が高い。
【００１８】
図２は、ＩＧＢＴの遮断時の電流、電圧を示す図である。点線は従来の技術による回路の電圧電流であり、実線はこの実施形態による回路の電圧電流である。図示のように電圧の上昇率が低減されることにより、ＩＧＢＴのターンオフ損失が減少しＩＧＢＴは安全に遮断することができるようになる。これによりＩＧＢＴの遮断耐量が上昇し、使用する電圧、電流を大きくすることができるので、装置の容量が増加し経済的なインバータを提供することができる。
【００１９】
（第２の実施形態）
図３は、本発明の第２の実施形態に係るインバータ回路の構成図である。図３において、図８と同じ構成要素には同じ符号が付してある。図３に示すように、この実施形態においては、直流の正極、負極の端子間にコンデンサ１３とダイオード１４の直列回路を接続し、ダイオード１４に並列に抵抗を接続してクランプ型スナバ回路を構成している。そして、１６は第２のスナバコンデンサであり、ＩＧＢＴ１１、１２のコレクタエミッタ間に接続される。第２のスナバコンデンサ１６は、スナバコンデンサ１３より小さい静電容量を選定する。
【００２０】
図３の回路においても、図１の回路と同じ作用により同様の効果が得られる。
【００２１】
（第３の実施形態）
図４は、本発明の第３の実施形態に係るインバータ回路の構成図である。図４において、１７はスナバコンデンサであり、直流の正極、負極の端子間に直接接続されスナバ回路を構成する。１６は第２のスナバコンデンサであり、ＩＧＢＴ１１、１２のコレクタ端子とエミッタ端子との間にそれぞれ接続される。
【００２２】
第２のスナバコンデンサ１６は、スナバコンデンサ１７より小さい静電容量を選定する。図４の回路においても、図１の回路と同じ作用により同様の効果が得られる。
【００２３】
（第４の実施形態）
図５は、本発明の第４の実施形態に係るインバータ回路の構成図である。図５において、図８と同じ構成要素には同じ符号が付してある。図５に示すように、この実施形態においては、ＩＧＢＴ１１、１２は複数個並列に接続して構成され、その内の一部のＩＧＢＴのコレクタ端子とエミッタ端子との間には、スナバコンデンサ１３とスナバダイオード１４との直列回路が接続され、スナバコンデンサ１３とスナバダイオード１４の接続点と直流端子との間にスナバ抵抗１５が接続されてクランプ型スナバ回路が構成され、残りのＩＧＢＴのうち全部または一部には第２のスナバコンデンサ１６が接続される（図５では残りの全部のＩＧＢＴに第２のスナバコンデンサ１６が接続された例が示されている）。第２のスナバコンデンサ１６は、スナバコンデンサ１３より小さい静電容量を選定する。
【００２４】
図５の回路においても図１の回路と同じ作用により同様の効果が得られる。
【００２５】
なお、この実施形態において、上述のようにそれぞれ複数個並列に接続されたＩＧＢＴ１１、１２の内の一部のＩＧＢＴにクランプ型スナバ回路を接続し、残りのＩＧＢＴ（すなわち、直近にクランプ型スナバ回路が接続されていないＩＧＢＴ）のうち全部または一部に第２のスナバコンデンサ１６を接続する構成とすると、スペース的な面からレイアウトが容易となるが、この構成に限らず、それぞれ複数個並列に接続されたＩＧＢＴ１１、１２の内の全部または一部のＩＧＢＴにクランプ型スナバ回路を接続し、クランプ型スナバ回路が接続されているか否かにかかわらず全部または一部のＩＧＢＴに第２のスナバコンデンサ１６を接続する構成としてもよい。
【００２６】
（第５の実施形態）
図６は、本発明の第５の実施形態に係るインバータ回路の構成図である。図６において、図３と同じ構成要素には同じ符号が付してある。図６に示すように、この実施形態においては、直流の正極、負極の端子間にスナバコンデンサ１３とスナバダイオード１４の直列回路を接続し、スナバダイオード１４に並列にスナバ抵抗を接続してクランプ型スナバ回路を構成している。そして、ＩＧＢＴ１１、１２はそれぞれ複数個並列に接続されており、それぞれ複数個並列に接続されたＩＧＢＴ１１、１２の内の全部または一部のＩＧＢＴに第２のスナバコンデンサ１６が接続される（図６では全部のＩＧＢＴに第２のスナバコンデンサ１６が接続された例が示されている）。第２のスナバコンデンサ１６は、スナバコンデンサ１３より小さい静電容量を選定する。
【００２７】
図６の回路においても図１の回路と同じ作用により同様の効果が得られる。
【００２８】
（第６の実施形態）
図７は、本発明の第６の実施形態に係るインバータ回路の構成図である。図７において、図８と同じ構成要素には同じ符号が付してある。図７に示すように、この実施形態においては、ＩＧＢＴ１１、１２については、それぞれＩＧＢＴが複数個直列接続されており、ＩＧＢＴの直列回路全体のコレクタ端子とエミッタ端子との間にはスナバコンデンサ１３とスナバダイオード１４との直列回路が接続され、スナバコンデンサ１３とスナバダイオード１４の接続点と直流端子との間にスナバ抵抗１５が接続されてクランプ型スナバ回路が構成され、個々のＩＧＢＴのコレクタ端子とエミッタ端子との間には第２のスナバコンデンサ１６が接続される。第２のスナバコンデンサ１６は、スナバコンデンサ１３より小さい静電容量を選定する。
【００２９】
図７の回路においても図１の回路と同じ作用により同様の効果が得られる。
【００３０】
なお、上述のように複数個直列接続された全部のＩＧＢＴにそれぞれ、第２のスナバコンデンサ１６を接続した場合は直列の素子間の電圧分担を均一化する作用もあるが、この構成に限らず、直列接続されたＩＧＢＴの内の一部のＩＧＢＴのみに第２のスナバコンデンサ１６を接続した構成としてもよい。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、スイッチング素子の電流遮断時の責務を軽減し耐量を向上させることにより、より高い電圧、電流で使用可能になり、経済的なインバータ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るインバータ回路の構成図。
【図２】第１の実施形態におけるＩＧＢＴの遮断時の動作説明図。
【図３】本発明の第２の実施形態に係るインバータ回路の構成図。
【図４】本発明の第３の実施形態に係るインバータ回路の構成図。
【図５】本発明の第４の実施形態に係るインバータ回路の構成図。
【図６】本発明の第５の実施形態に係るインバータ回路の構成図。
【図７】本発明の第６の実施形態に係るインバータ回路の構成図。
【図８】従来のインバータ回路の構成図。
【符号の説明】
１０…直流電源
１１、１２…ＩＧＢＴ
１３、１７…スナバコンデンサ
１４…スナバダイオード
１５…スナバ抵抗
１６…第２のスナバコンデンサ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an inverter circuit that converts DC power to AC power.
[0002]
[Prior art]
FIG. 8 shows a configuration diagram of a conventional inverter circuit. In the figure, 10 is a DC power supply, 11 is an insulated gate bipolar transistor (hereinafter referred to as IGBT) which is a switching element connected to the positive electrode side of the DC power supply 10 and constitutes an inverter, and 12 is connected to the negative electrode side of the DC power supply 10 IGBT, which is a switching element of the inverter thus constructed. 13 is a snubber capacitor of the IGBTs 11 and 12, and 14 is a snubber diode. The snubber capacitor 13 and the snubber diode 14 are connected in series. This series circuit is connected between the collector terminal and the emitter terminal of the IGBTs 11 and 12, respectively. . Reference numeral 15 denotes a snubber resistor. The snubber resistor of the IGBT 11 is connected between the connection point of the snubber capacitor 13 and the snubber diode 14 and the negative terminal. The snubber resistance of the IGBT 12 is connected to the connection point of the snubber capacitor 13 and the snubber diode 14 and the positive terminal. Connected between
[0003]
In the inverter circuit shown in FIG. 8, the IGBT 11 and the IGBT 12 are turned on alternately, and pulse width modulation for outputting an AC voltage is performed by changing the ON period. Depending on the direction of the output current, the current flows to the transistor side or the diode side built in the IGBT. For example, when the current flows out of the inverter, the current flows to the transistor side of the IGBT 11 when the IGBT 11 is on, and flows to the diode side of the IGBT 12 when the IGBT 12 is on.
[0004]
When the IGBT 11 interrupts the current in the mode flowing to the transistor side of the IGBT 11, a surge voltage is generated at both ends of the IGBT 11 due to stray inductance of the circuit. A snubber circuit is connected to suppress this voltage, and this snubber circuit includes a capacitor 13, a snubber diode 14, and a snubber resistor 15. The overvoltage is suppressed by the current interrupted by the IGBT 11 flowing into the snubber circuit.
[0005]
A technique for suppressing overvoltage by such a snubber circuit is also described in, for example, Patent Document 1. In Patent Document 1, further suppressing the overvoltage due to stray inductance L M present in the (wiring between the main capacitor to the switching element) of the main capacitor wiring in the main circuit by distributed to the switching element nearest However, since the capacitors C M1 and C M2 distributed between the switching element and the collector and emitter terminals of the switching element are large in capacitance, the overvoltage caused by the stray inductance L S existing in the wiring of the snubber circuit is large. It is difficult to control.
[0006]
[Patent Document 1]
JP-A-11-103577 (page 2-3, FIG. 1)
[0007]
[Problems to be solved by the invention]
The waveforms indicated by the dotted lines in FIG. 2 are the voltage and current waveforms of the IGBT in the circuit shown in FIG. Even when a snubber circuit is connected, a surge voltage is generated due to stray inductance of the snubber circuit itself and a forward recovery voltage of the diode. At this time, a turn-off loss occurs as a product of the voltage and the current in the IGBT 11. When the surge voltage at the time of interrupting the current increases, the turn-off loss increases, and the IGBT becomes unbearable, causing a failure in interrupting and causing breakage.
[0008]
For this reason, the failure to cut off has been prevented by suppressing the current to be cut off or reducing the voltage. For this reason, when it is configured as an inverter, the power that can be output decreases, resulting in an uneconomical device. Increasing the gate resistance slows down the IGBT in some cases, which can be avoided. However, increasing the turn-off loss increases the loss of the device and increases the size of the cooler, which is uneconomical.
[0009]
The present invention has been made in view of such a conventional point, and an object of the present invention is to provide an economical inverter circuit by providing a circuit that can safely shut off a switching element.
[0010]
[Means for Solving the Problems]
An inverter circuit according to the present invention is a clamp-type snubber in which a series circuit of a capacitor and a diode is connected between a collector terminal and an emitter terminal of a switching element, and a resistor is connected between a connection point between the diode and the capacitor and a DC terminal. And a capacitor having a smaller capacity than a capacitor of the clamp type snubber circuit is connected between the collector terminal and the emitter terminal of the switching element.
[0011]
A small-capacity capacitor connected between the collector terminal and the emitter terminal of the switching element has a small inductance and a high effect on surge.
[0012]
Therefore, in the inverter circuit of the present invention configured as described above, the voltage increase rate of the surge voltage when the switching element is cut off can be suppressed by the small-capacity capacitor, and the turn-off loss of the switching element can be suppressed, so that the breakdown strength can be reduced. To rise.
[0013]
The present invention can be implemented in an inverter circuit having a snubber circuit having another connection configuration by connecting a capacitor having a smaller capacity than that of the snubber circuit between the collector terminal and the emitter terminal of the switching element. it can.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0015]
(1st Embodiment)
FIG. 1 is a configuration diagram of the inverter circuit according to the first embodiment of the present invention. 1, the same components as those in FIG. 8 are denoted by the same reference numerals.
[0016]
As shown in FIG. 1, this embodiment is configured by adding a second snubber capacitor 16 to the conventional circuit shown in FIG. 8, and the second snubber capacitor 16 is connected to the collector terminals of the IGBTs 11 and 12. It is respectively connected between the emitter terminal. The second snubber capacitor 16 selects a smaller capacitance than the snubber capacitor 13.
[0017]
According to the circuit of FIG. 1, when the IGBT 11 interrupts the current, the interrupted current flows into the snubber diode 14 and the snubber capacitor 13. At this time, a surge voltage is generated between the collector and the emitter of the IGBT 11 due to the inductance of the snubber circuit and the forward recovery voltage of the snubber diode 14, but the surge voltage is suppressed by the second snubber capacitor 16 and the voltage rise rate is low. Become. Since the second snubber capacitor 16 is a small-capacity capacitor, it is discharged when the IGBT 11 is turned on and charged when it is turned off, has a small inductance, and has a high effect on surge.
[0018]
FIG. 2 is a diagram showing current and voltage when the IGBT is cut off. The dotted line is the voltage and current of the circuit according to the related art, and the solid line is the voltage and current of the circuit according to this embodiment. As shown in the figure, the rate of increase of the voltage is reduced, so that the turn-off loss of the IGBT is reduced and the IGBT can be safely shut off. As a result, the breakdown strength of the IGBT increases, and the voltage and current used can be increased, so that the capacity of the device increases and an economical inverter can be provided.
[0019]
(Second embodiment)
FIG. 3 is a configuration diagram of the inverter circuit according to the second embodiment of the present invention. 3, the same components as those in FIG. 8 are denoted by the same reference numerals. As shown in FIG. 3, in this embodiment, a series circuit of a capacitor 13 and a diode 14 is connected between the positive and negative DC terminals, and a resistor is connected in parallel with the diode 14 to form a clamp-type snubber circuit. are doing. Reference numeral 16 denotes a second snubber capacitor, which is connected between the collector and emitter of the IGBTs 11 and 12. The second snubber capacitor 16 selects a smaller capacitance than the snubber capacitor 13.
[0020]
In the circuit of FIG. 3, the same effect can be obtained by the same operation as that of the circuit of FIG.
[0021]
(Third embodiment)
FIG. 4 is a configuration diagram of the inverter circuit according to the third embodiment of the present invention. In FIG. 4, reference numeral 17 denotes a snubber capacitor which is directly connected between DC positive and negative terminals to form a snubber circuit. Reference numeral 16 denotes a second snubber capacitor, which is connected between the collector terminal and the emitter terminal of the IGBTs 11 and 12, respectively.
[0022]
The second snubber capacitor 16 selects a smaller capacitance than the snubber capacitor 17. In the circuit of FIG. 4, the same effect as that of the circuit of FIG. 1 is obtained.
[0023]
(Fourth embodiment)
FIG. 5 is a configuration diagram of the inverter circuit according to the fourth embodiment of the present invention. 5, the same components as those in FIG. 8 are denoted by the same reference numerals. As shown in FIG. 5, in this embodiment, a plurality of IGBTs 11 and 12 are connected in parallel, and a snubber capacitor 13 and a snubber capacitor 13 are provided between the collector terminal and the emitter terminal of some of the IGBTs. A series circuit with the snubber diode 14 is connected, a snubber resistor 15 is connected between the connection point of the snubber capacitor 13 and the snubber diode 14 and the DC terminal, and a clamp-type snubber circuit is formed. A second snubber capacitor 16 is connected to a part (FIG. 5 shows an example in which the second snubber capacitor 16 is connected to all the remaining IGBTs). The second snubber capacitor 16 selects a smaller capacitance than the snubber capacitor 13.
[0024]
In the circuit of FIG. 5, a similar effect is obtained by the same operation as the circuit of FIG.
[0025]
In this embodiment, a clamp-type snubber circuit is connected to some of the IGBTs 11 and 12 connected in parallel as described above, and the remaining IGBTs (that is, the clamp-type snubber circuits are closest to each other). When the second snubber capacitor 16 is connected to all or a part of the IGBTs not connected to the IGBT, the layout is easy in terms of space. However, the present invention is not limited to this configuration. A clamp-type snubber circuit is connected to all or some of the connected IGBTs 11 and 12, and a second snubber capacitor is connected to all or some of the IGBTs regardless of whether the clamp-type snubber circuit is connected or not. 16 may be connected.
[0026]
(Fifth embodiment)
FIG. 6 is a configuration diagram of the inverter circuit according to the fifth embodiment of the present invention. 6, the same components as those in FIG. 3 are denoted by the same reference numerals. As shown in FIG. 6, in this embodiment, a series circuit of a snubber capacitor 13 and a snubber diode 14 is connected between DC positive and negative terminals, and a snubber resistor is connected in parallel with the snubber diode 14 to form a clamp type. A snubber circuit is configured. The plurality of IGBTs 11 and 12 are connected in parallel, and the second snubber capacitor 16 is connected to all or some of the IGBTs 11 and 12 connected in parallel (FIG. 6). Shows an example in which the second snubber capacitors 16 are connected to all IGBTs). The second snubber capacitor 16 selects a smaller capacitance than the snubber capacitor 13.
[0027]
In the circuit of FIG. 6, a similar effect is obtained by the same operation as the circuit of FIG.
[0028]
(Sixth embodiment)
FIG. 7 is a configuration diagram of the inverter circuit according to the sixth embodiment of the present invention. 7, the same components as those in FIG. 8 are denoted by the same reference numerals. As shown in FIG. 7, in this embodiment, a plurality of IGBTs are connected in series for each of the IGBTs 11 and 12, and a snubber capacitor 13 is provided between the collector terminal and the emitter terminal of the entire IGBT series circuit. A series circuit with the snubber diode 14 is connected, a snubber resistor 15 is connected between the connection point of the snubber capacitor 13 and the snubber diode 14 and the DC terminal to form a clamp type snubber circuit, and the collector terminal of each IGBT is connected. A second snubber capacitor 16 is connected between the emitter terminal. The second snubber capacitor 16 selects a smaller capacitance than the snubber capacitor 13.
[0029]
In the circuit of FIG. 7, the same effect as that of the circuit of FIG. 1 is obtained.
[0030]
When the second snubber capacitors 16 are connected to all of the plurality of IGBTs connected in series as described above, there is also an action of equalizing the voltage sharing between the series elements, but the present invention is not limited to this configuration. Alternatively, the configuration may be such that the second snubber capacitor 16 is connected to only some of the IGBTs connected in series.
[0031]
【The invention's effect】
As described above, according to the present invention, it is possible to provide an inverter circuit that can be used at a higher voltage and current by reducing the duty of the switching element at the time of interrupting the current and improving the withstand voltage. Can be.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an inverter circuit according to a first embodiment of the present invention.
FIG. 2 is an explanatory diagram of an operation when the IGBT is cut off in the first embodiment.
FIG. 3 is a configuration diagram of an inverter circuit according to a second embodiment of the present invention.
FIG. 4 is a configuration diagram of an inverter circuit according to a third embodiment of the present invention.
FIG. 5 is a configuration diagram of an inverter circuit according to a fourth embodiment of the present invention.
FIG. 6 is a configuration diagram of an inverter circuit according to a fifth embodiment of the present invention.
FIG. 7 is a configuration diagram of an inverter circuit according to a sixth embodiment of the present invention.
FIG. 8 is a configuration diagram of a conventional inverter circuit.
[Explanation of symbols]
10 DC power supply 11, 12 IGBT
13, 17: snubber capacitor 14: snubber diode 15: snubber resistor 16: second snubber capacitor

Claims (6)

スイッチング素子のコレクタ端子とエミッタ端子との間にコンデンサとダイオードの直列回路を接続し、前記ダイオードと前記コンデンサの接続点と直流端子との間に抵抗を接続したクランプ型スナバ回路を有し、前記クランプ型スナバ回路のコンデンサより小さい容量のコンデンサを前記スイッチング素子のコレクタ端子とエミッタ端子との間に接続したことを特徴としたインバータ回路。A series connection circuit of a capacitor and a diode is connected between the collector terminal and the emitter terminal of the switching element, and a clamp-type snubber circuit having a resistor connected between a connection point of the diode and the capacitor and a DC terminal, An inverter circuit, wherein a capacitor having a smaller capacity than a capacitor of a clamp type snubber circuit is connected between a collector terminal and an emitter terminal of the switching element. 直流の正極、負極の端子間にコンデンサとダイオードの直列回路を接続し、前記ダイオードに並列に抵抗を接続したクランプ型スナバ回路を有し、前記クランプ型スナバ回路のコンデンサより小さい容量のコンデンサをスイッチング素子のコレクタ端子とエミッタ端子との間に接続したことを特徴としたインバータ回路。A series circuit of a capacitor and a diode is connected between the positive and negative DC terminals, and a clamp-type snubber circuit having a resistor connected in parallel with the diode is provided. An inverter circuit connected between a collector terminal and an emitter terminal of an element. 直流の正極、負極の端子間にコンデンサを接続したスナバ回路を有し、前記スナバ回路のコンデンサより小さい容量のコンデンサをスイッチング素子のコレクタ端子とエミッタ端子との間に接続したことを特徴としたインバータ回路。An inverter having a snubber circuit in which a capacitor is connected between DC positive and negative terminals, wherein a capacitor having a smaller capacity than the capacitor of the snubber circuit is connected between the collector terminal and the emitter terminal of the switching element. circuit. 複数個並列に接続したスイッチング素子の内の少なくとも一部のスイッチング素子のコレクタ端子とエミッタ端子との間にコンデンサとダイオードの直列回路を接続し、前記ダイオードと前記コンデンサの接続点と直流端子との間に抵抗を接続したクランプ型スナバ回路を有し、前記クランプ型スナバのコンデンサより小さい容量のコンデンサを、前記スイッチング素子の内の少なくとも一部のスイッチング素子のコレクタ端子とエミッタ端子との間に接続したことを特徴としたインバータ回路。A series circuit of a capacitor and a diode is connected between the collector terminal and the emitter terminal of at least some of the switching elements connected in parallel, and a connection point between the diode and the capacitor and a DC terminal are connected. A clamp type snubber circuit having a resistor connected therebetween, and a capacitor having a smaller capacity than a capacitor of the clamp type snubber is connected between a collector terminal and an emitter terminal of at least a part of the switching elements of the switching elements. An inverter circuit characterized by: 直流の正極、負極の端子間にコンデンサとダイオードの直列回路を接続し、ダイオードに並列に抵抗を接続したクランプ型スナバ回路を有し、前記クランプ型スナバ回路のコンデンサより小さい容量のコンデンサを、複数個並列に接続したスイッチング素子の内の少なくとも一部のスイッチング素子のコレクタ端子とエミッタ端子との間に接続したことを特徴としたインバータ回路。A series circuit of a capacitor and a diode is connected between the positive and negative terminals of the direct current, and a clamp type snubber circuit having a resistor connected in parallel with the diode has a capacitor having a smaller capacity than the capacitor of the clamp type snubber circuit. An inverter circuit, which is connected between the collector terminal and the emitter terminal of at least some of the switching elements connected in parallel. スイッチング素子を複数個直列に接続した直列回路全体のコレクタ端子とエミッタ端子との間にコンデンサとダイオードの直列回路を接続し、前記ダイオードと前記コンデンサの接続点と直流端子との間に抵抗を接続したクランプ型スナバ回路を有し、前記クランプ型スナバのコンデンサより小さい容量のコンデンサを、複数個直列に接続したスイッチング素子の内の少なくとも一部のスイッチング素子のコレクタ端子とエミッタ端子との間に接続したことを特徴としたインバータ回路。A series circuit of a capacitor and a diode is connected between the collector terminal and the emitter terminal of the entire series circuit in which a plurality of switching elements are connected in series, and a resistor is connected between a connection point of the diode and the capacitor and a DC terminal. And a capacitor having a smaller capacity than the capacitor of the clamp type snubber is connected between the collector terminal and the emitter terminal of at least some of the switching elements connected in series. An inverter circuit characterized by:
JP2003057994A 2003-03-05 2003-03-05 Inverter circuit Pending JP2004274801A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003057994A JP2004274801A (en) 2003-03-05 2003-03-05 Inverter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003057994A JP2004274801A (en) 2003-03-05 2003-03-05 Inverter circuit

Publications (1)

Publication Number Publication Date
JP2004274801A true JP2004274801A (en) 2004-09-30

Family

ID=33121212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003057994A Pending JP2004274801A (en) 2003-03-05 2003-03-05 Inverter circuit

Country Status (1)

Country Link
JP (1) JP2004274801A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100552740C (en) * 2006-04-05 2009-10-21 艾默生网络能源系统有限公司 Signal isolation transmission circuit
JP2010098846A (en) * 2008-10-16 2010-04-30 Hitachi Ltd Power converter
CN103604999A (en) * 2013-11-21 2014-02-26 西安永电电气有限责任公司 Method for measuring IGBT module structural impedance
CN105186847A (en) * 2015-10-16 2015-12-23 桂林电子科技大学 IGBT active clamping protection circuit
CN105717351A (en) * 2016-02-01 2016-06-29 浙江禾川科技股份有限公司 Bus voltage detection method in inverter
CN106364328A (en) * 2016-09-30 2017-02-01 新风光电子科技股份有限公司 Brake energy absorbing device and control method thereof
JP2021035287A (en) * 2019-08-29 2021-03-01 富士電機株式会社 Snubber circuit and power conversion device
WO2021235561A1 (en) * 2020-05-18 2021-11-25 엘지마그나 이파워트레인 주식회사 Inverter device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100552740C (en) * 2006-04-05 2009-10-21 艾默生网络能源系统有限公司 Signal isolation transmission circuit
JP2010098846A (en) * 2008-10-16 2010-04-30 Hitachi Ltd Power converter
CN103604999A (en) * 2013-11-21 2014-02-26 西安永电电气有限责任公司 Method for measuring IGBT module structural impedance
CN105186847A (en) * 2015-10-16 2015-12-23 桂林电子科技大学 IGBT active clamping protection circuit
CN105717351A (en) * 2016-02-01 2016-06-29 浙江禾川科技股份有限公司 Bus voltage detection method in inverter
CN106364328A (en) * 2016-09-30 2017-02-01 新风光电子科技股份有限公司 Brake energy absorbing device and control method thereof
JP2021035287A (en) * 2019-08-29 2021-03-01 富士電機株式会社 Snubber circuit and power conversion device
JP7276005B2 (en) 2019-08-29 2023-05-18 富士電機株式会社 Snubber circuit and power converter
WO2021235561A1 (en) * 2020-05-18 2021-11-25 엘지마그나 이파워트레인 주식회사 Inverter device

Similar Documents

Publication Publication Date Title
CN108631552B (en) Power conversion device
JP5395280B2 (en) 3-level pulse width modulation inverter with snubber circuit
JP5002706B2 (en) Power converter
JP3665934B2 (en) 3-level inverter device
JP5260957B2 (en) Power converter
JPH03107328A (en) Snubber circuit for power converter
JP2018520625A (en) Power converter physical topology
JP6597917B2 (en) 3-level inverter
KR101986475B1 (en) drive
JP2009011013A (en) Power conversion equipment
JP2016103897A (en) Power conversion device and railway vehicle having the same
JP4204534B2 (en) Power converter
JP4212546B2 (en) Power converter
JP2012105382A (en) Semiconductor device
JP2013059248A (en) Three-level power converter
JP2004274801A (en) Inverter circuit
WO2019171509A1 (en) Switching device and method for controlling switching device
WO2020003634A1 (en) Power conversion device
JP5016965B2 (en) Power conversion circuit, conductor structure and power switching element
JP6705234B2 (en) Inverter control method
JP2007252020A (en) Power conversion equipment
JP6368634B2 (en) Power converter and railway vehicle equipped with the same
JP2003033044A (en) Snubber circuit
JP3569192B2 (en) Semiconductor power converter
JP2001169563A (en) Three-level inverter

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090323