JP6368634B2 - Power converter and railway vehicle equipped with the same - Google Patents

Power converter and railway vehicle equipped with the same Download PDF

Info

Publication number
JP6368634B2
JP6368634B2 JP2014249493A JP2014249493A JP6368634B2 JP 6368634 B2 JP6368634 B2 JP 6368634B2 JP 2014249493 A JP2014249493 A JP 2014249493A JP 2014249493 A JP2014249493 A JP 2014249493A JP 6368634 B2 JP6368634 B2 JP 6368634B2
Authority
JP
Japan
Prior art keywords
terminal
wiring
capacitor
negative electrode
positive electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014249493A
Other languages
Japanese (ja)
Other versions
JP2016111883A (en
Inventor
和俊 小川
和俊 小川
正登 安東
正登 安東
石川 勝美
勝美 石川
紺野 哲豊
哲豊 紺野
田中 健
健 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014249493A priority Critical patent/JP6368634B2/en
Publication of JP2016111883A publication Critical patent/JP2016111883A/en
Application granted granted Critical
Publication of JP6368634B2 publication Critical patent/JP6368634B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は電力変換装置に関する。
The present invention relates to a power converter.

電力変換装置は、直流電源から供給された電力を回転機などの交流電気負荷に供給するための交流電力に変換する機能、あるいは回転機により発電された交流電力を直流電力に変換する機能を備えている。この電力変換装置は複数の半導体素子を有し、この半導体素子が導通動作や遮断動作を繰り返すことにより電力を効率良く変換する。このため、ハイブリッド自動車や鉄道車両システムなどに適用され、特に鉄道車両システムの多くは架線から得られた電力のみで駆動用のモータを動作するため、電力変換装置の高効率化が重要になる。また鉄道車両システムでは車両を駆動するためのモータだけでなく、車両内の照明や空調設備へ電力を供給するためにも用いられ、多くの電力変換装置が搭載されている。   The power conversion device has a function of converting power supplied from a DC power source into AC power for supplying an AC electric load such as a rotating machine, or a function of converting AC power generated by the rotating machine into DC power. ing. This power conversion device has a plurality of semiconductor elements, and the semiconductor elements convert power efficiently by repeating conduction operation and interruption operation. For this reason, it is applied to a hybrid vehicle, a railway vehicle system, and the like, and in particular, many railway vehicle systems operate a driving motor only with electric power obtained from an overhead line, so that it is important to improve the efficiency of the power converter. Moreover, in the railway vehicle system, not only a motor for driving the vehicle but also a power supply for lighting and air conditioning equipment in the vehicle, and many power conversion devices are mounted.

電力変換装置の高効率化には前述のように半導体素子により構成されることから、半導体の低損失化が重要である。半導体素子を電力変換装置に適用した場合には、導通動作時に発生する導通損失(順方向導通損失、逆方向導通損失)、遮断動作時に発生するスイッチング損失(ターンオン損失、ターンオフ損失、リカバリ損失)があり、低損失化にはそれぞれの低減が必要となる。特に鉄道車両用システムの駆動用モータに用いられる電力変換装置では全損失の内、スイッチング損失の占める割合が、7割以上になる動作モードを有し、スイッチング損失低減が重要である。   In order to increase the efficiency of the power conversion device, since it is composed of semiconductor elements as described above, it is important to reduce the loss of the semiconductor. When a semiconductor element is applied to a power converter, conduction loss (forward conduction loss, reverse conduction loss) that occurs during conduction operation, and switching loss (turn-on loss, turn-off loss, recovery loss) that occurs during interruption operation In order to reduce the loss, each reduction is necessary. In particular, a power conversion device used for a drive motor of a railway vehicle system has an operation mode in which the switching loss accounts for 70% or more of the total loss, and switching loss reduction is important.

スイッチング損失を低減するにはスイッチング速度の高速化が有効である。電力変換回路の回路部はキャパシタセルが複数個内蔵されたキャパシタユニットと半導体素子が複数実装された半導体モジュールと前記キャパシタユニットと半導体モジュールを電気的に接続する直流配線から構成される。高速化した場合には、電流の変化率(di/dt)と、前述のキャパシタユニットと半導体モジュール、直流配線の寄生インダクタンスLsに起因する跳ね上がり電圧Vpが上昇し、半導体素子の耐圧以上になった場合には半導体素子の破壊を招く恐れがある。   Increasing the switching speed is effective for reducing the switching loss. The circuit portion of the power conversion circuit includes a capacitor unit in which a plurality of capacitor cells are incorporated, a semiconductor module in which a plurality of semiconductor elements are mounted, and a DC wiring that electrically connects the capacitor unit and the semiconductor module. When the speed is increased, the current change rate (di / dt) and the jumping voltage Vp due to the parasitic inductance Ls of the capacitor unit, the semiconductor module, and the DC wiring described above increase, and exceed the breakdown voltage of the semiconductor element. In some cases, the semiconductor element may be destroyed.

そこで、寄生インダクタンス低減の技術としては、特開2011-258848(特許文献1)がある。特許文献1には、キャパシタセルのケース内のキャパシタの電極方向を互い違いにすることで、配線インダクタンスを低減する方法が記載されている。しかし特許文献1内の図1に記載の配線構造では各キャパシタセルとケースの正極極端子及び負極端子までの配線長が異なる。これにより、各キャパシタセルとケースの端子間のインピーダンスにばらつきが生じ、電流アンバランスが発生するため、電流が集中するキャパシタセルで発熱、劣化の恐れがある。   Therefore, as a technique for reducing the parasitic inductance, there is JP-A-2011-258848 (Patent Document 1). Patent Document 1 describes a method for reducing wiring inductance by staggering the electrode directions of capacitors in a case of a capacitor cell. However, in the wiring structure shown in FIG. 1 in Patent Document 1, the lengths of wiring between the capacitor cell and the positive electrode terminal and the negative electrode terminal of the case are different. As a result, the impedance between each capacitor cell and the terminal of the case varies, and current imbalance occurs, which may cause heat generation and deterioration in the capacitor cell where current is concentrated.

インピーダンスばらつきを低減する手法としては、特開2004-165309(特許文献2)がある。インピーダンスばらつきを低減する手法として、特許文献2内の図10、図11が紹介されている。図10では各キャパシタセルと正極側外部端子及び負極側外部端子の配線長は近い値になるが、キャパシタセル数が更に多い場合には各キャパシタセルと正極側外部端子及び負極側外部端子の配線長のばらつきが大きくなる。また図11の構成では図10に比べばらつきが大きくなる傾向にある。
As a technique for reducing the impedance variation, there is JP-A-2004-165309 (Patent Document 2). As a technique for reducing the impedance variation, FIG. 10 and FIG. 11 in Patent Document 2 are introduced. In FIG. 10, the wiring lengths of each capacitor cell and the positive external terminal and the negative external terminal are close to each other, but when the number of capacitor cells is larger, the wiring of each capacitor cell and the positive external terminal and the negative external terminal Variations in length increase. Further, the configuration of FIG. 11 tends to have a larger variation than that of FIG.

特開2011-258848号公報JP 2011-258848 A 特開2004-165309号公報JP 2004-165309 A

前述のようにスイッチング速度を高速化した場合に課題となる寄生インダクタンスの低減と、各キャパシタセルの電流アンバランスの低減を両立する技術は未だ発明されていない。そこで、本発明では上記二つの課題を解決するキャパシタ配線構造を提案する。
As described above, there has not yet been invented a technique that achieves both a reduction in parasitic inductance, which becomes a problem when the switching speed is increased, and a reduction in current imbalance of each capacitor cell. Therefore, the present invention proposes a capacitor wiring structure that solves the above two problems.

上記課題を解決するために、インダクタンスの低減と電流アンバランスの低減を実現する配線構造を提案する。
具体的には、キャパシタセルを複数格納したキャパシタユニットと、スイッチング素子を備えた半導体モジュールと、キャパシタユニットと半導体モジュールを接続する配線を有する電力変換装置において、キャパシタユニットは、キャパシタユニットの第一の面に配置された第一の正極端子及び第一の負極端子を、第一の面と異なる第二の面に配置された第二の正極端子及び第二の負極端子を備え、複数のキャパシタセルの一部は、一方側の端面に正極、他方側の端面に負極を有し、他の前記キャパシタセルは、一方側の端面に負極、他方側の端面に正極を有し、キャパシタセルの一方側の端面の正極と第一の正極端子は、第一の正極配線で接続され、キャパシタセルの一方側の端面の負極と前記第一の負極端子は第一の負極配線で接続され、キャパシタセルの他方側の端面の正極と第二の正極端子は第二の正極配線で接続され、キャパシタセルの他方側の端面の負極と第二の負極端子は第二の負極配線で接続され、第一の正極配線及び第一の負極配線は、互いに並行な平板で構成され、かつ、第二の正極配線及び第二の負極配線は、互いに並行な平板で構成されることを特徴とする。
In order to solve the above problems, a wiring structure that realizes a reduction in inductance and a reduction in current imbalance is proposed.
Specifically, in a power conversion device having a capacitor unit that stores a plurality of capacitor cells, a semiconductor module that includes a switching element, and a wiring that connects the capacitor unit and the semiconductor module, the capacitor unit is the first of the capacitor units. A plurality of capacitor cells comprising a first positive electrode terminal and a first negative electrode terminal disposed on a surface, a second positive electrode terminal and a second negative electrode terminal disposed on a second surface different from the first surface; Part of the capacitor cell has a positive electrode on one end face and a negative electrode on the other end face, and the other capacitor cell has a negative electrode on one end face and a positive electrode on the other end face. The positive electrode on the side end and the first positive electrode terminal are connected by a first positive electrode wiring, and the negative electrode on the one end surface of the capacitor cell and the first negative electrode terminal are connected by a first negative electrode wiring. The positive electrode on the other end surface of the capacitor cell and the second positive electrode terminal are connected by a second positive electrode wiring, and the negative electrode on the other end surface of the capacitor cell and the second negative electrode terminal are connected by a second negative electrode wiring. The first positive electrode wiring and the first negative electrode wiring are configured by flat plates parallel to each other, and the second positive electrode wiring and the second negative electrode wiring are configured by flat plates parallel to each other. .

キャパシタのインダクタンス低減と、各キャパシタセル間の電流アンバランス低減を両立する。   Both reduction of the inductance of the capacitor and reduction of current imbalance between the capacitor cells are achieved.

本発明の適用例となる鉄道車両概略図である。It is a railway vehicle schematic diagram used as the example of application of the present invention. 鉄道車両の駆動装置の回路図の一例である。It is an example of the circuit diagram of the drive device of a rail vehicle. 図2に記載の回路図の動作波形の一例である。It is an example of the operation | movement waveform of the circuit diagram described in FIG. 実施例1におけるキャパシタユニットの構成図である。2 is a configuration diagram of a capacitor unit in Embodiment 1. FIG. 実施例2におけるキャパシタユニットの構成図である。6 is a configuration diagram of a capacitor unit in Embodiment 2. FIG. 実施例3における電力変換装置の分解傾斜図である。It is an exploded inclination figure of the power converter device in Example 3. FIG. 実施例3における電力変換装置の傾斜図である。It is an inclination figure of the power converter device in Example 3. FIG. 実施例4における電力変換装置の分解傾斜図である。It is an exploded inclination figure of the power converter device in Example 4. FIG. 実施例4における電力変換装置の傾斜図である。It is an inclination figure of the power converter device in Example 4. 実施例5における駆動装置の回路図の一例である。FIG. 10 is an example of a circuit diagram of a drive device in Embodiment 5. 実施例5における電力変換装置の分解傾斜図である。It is an exploded inclination figure of the power converter device in Example 5. FIG. 実施例5における電力変換装置の傾斜図である。It is an inclination figure of the power converter device in Example 5. FIG.

以下、図1から図3を用いて本発明が対象とするシステムとその回路動作を説明する。なお、各図面及び各実施例では半導体モジュールとしてMOSFETを例に説明するが、IGBTにも適用可能である。また、スイッチング素子及び前記ダイオードのいずれかの母材として、シリコン又はシリコンより大きいバンドギャップを有する半導体材料を利用することができる。   Hereinafter, the system and circuit operation of the present invention will be described with reference to FIGS. In each drawing and each example, a MOSFET is described as an example of a semiconductor module, but the present invention can also be applied to an IGBT. Further, as a base material of any of the switching element and the diode, silicon or a semiconductor material having a band gap larger than silicon can be used.

図1は本発明の適用先の一例となる鉄道車両の電力変換装置の一つであるモータ駆動装置の概略図である。鉄道車両のモータ駆動装置には架線2から電力が供給され、電力変換装置1は可変電圧可変周波数の交流電圧を出力することによりモータ111を駆動する。モータ111は、鉄道車両の車軸と機械的に連結されており、鉄道車両の車軸を駆動する。電気的なグランドはレール3を介して接続されている。ここで、架線2の電圧は直流および交流のどちらでもよいが、以下では架線2の電圧が直流電圧1500Vであるものとして説明する。   FIG. 1 is a schematic diagram of a motor drive device which is one of power conversion devices for a railway vehicle as an example to which the present invention is applied. Electric power is supplied from the overhead wire 2 to the motor drive device of the railway vehicle, and the power conversion device 1 drives the motor 111 by outputting an AC voltage having a variable voltage and variable frequency. The motor 111 is mechanically coupled to the axle of the railway vehicle and drives the axle of the railway vehicle. The electrical ground is connected via the rail 3. Here, although the voltage of the overhead line 2 may be either DC or AC, the following description will be made assuming that the voltage of the overhead line 2 is a DC voltage of 1500V.

図2は単相電力変換装置4の回路図である。ここでは電力変換装置1の一例として単相電力変換装置を示しているが、三相電力変換装置でも良い。また単相電力変換装置に用いられるインダクタンス記号は配線の寄生インダクタンスを示している。   FIG. 2 is a circuit diagram of the single-phase power converter 4. Here, a single-phase power converter is shown as an example of the power converter 1, but a three-phase power converter may be used. Further, the inductance symbol used in the single-phase power converter indicates the parasitic inductance of the wiring.

単相電力変換装置4は、直流電源101により電力変換装置に印加される直流電圧を平滑するキャパシタセル102a、102bとキャパシタセル102aと102bをユニット化したキャパシタユニット103と、4つのスイッチング素子Q1〜Q4で構成されている。スイッチング素子Q1及びQ2は直列に接続され、スイッチング素子Q1、Q2の接続点はモータ111への交流出力点となる。同様に、スイッチング素子Q3及びQ4は直列に接続され、スイッチング素子Q3、Q4の接続点はモータ111への交流出力点となる。   The single-phase power converter 4 includes capacitor cells 102a and 102b that smooth the DC voltage applied to the power converter by the DC power supply 101, a capacitor unit 103 that unitizes the capacitor cells 102a and 102b, and four switching elements Q1 to Q1. Q4. The switching elements Q1 and Q2 are connected in series, and the connection point of the switching elements Q1 and Q2 is an AC output point to the motor 111. Similarly, the switching elements Q3 and Q4 are connected in series, and the connection point of the switching elements Q3 and Q4 is an AC output point to the motor 111.

ここで、スイッチング素子Q1〜Q4がIGBTである場合には、ダイオードD1〜D4をスイッチング素子Q1〜Q4にそれぞれ逆並列接続する必要があり、スイッチング素子Q1〜Q4がMOSFETである場合には、ダイオードD1〜D4としてMOSFETの寄生ダイオードを利用することができる。ここで、キャパシタユニット103は、キャパシタセルを二つ並列接続した回路で構成されているが、並列数は2つ以上でも構わない。   Here, when the switching elements Q1 to Q4 are IGBTs, it is necessary to connect the diodes D1 to D4 to the switching elements Q1 to Q4 in antiparallel, and when the switching elements Q1 to Q4 are MOSFETs, the diodes MOSFET parasitic diodes can be used as D1 to D4. Here, the capacitor unit 103 is configured by a circuit in which two capacitor cells are connected in parallel, but the number of parallel units may be two or more.

スイッチング素子Q1、Q2およびQ3、Q4がそれぞれ同一のパッケージである2in1パッケージを適用する場合、単相電力変換装置4は、スイッチング素子Q1、Q2(とダイオードD1、D2)を備える半導体モジュール108、及びスイッチング素子Q3、Q4(とダイオードD3、D4)を備える半導体モジュール109で構成される。なお、キャパシタセル102a、102bは電解コンデンサ、フィルムコンデンサのどちらでも良い。また、スイッチング素子Q1のドレイン電極をD、ゲート電極をG、ソース電極をSで記載している。   When the 2-in-1 package in which the switching elements Q1, Q2 and Q3, Q4 are the same package is applied, the single-phase power conversion device 4 includes a semiconductor module 108 including the switching elements Q1, Q2 (and diodes D1, D2), and The semiconductor module 109 includes switching elements Q3 and Q4 (and diodes D3 and D4). The capacitor cells 102a and 102b may be either electrolytic capacitors or film capacitors. In addition, the drain electrode of the switching element Q1 is indicated by D, the gate electrode is indicated by G, and the source electrode is indicated by S.

また単相電力変換装置4内の寄生インダクタンスは、キャパシタユニット103の内部の各キャパシタセルの配線寄生インダクタンス104a、104bと、キャパシタユニット103と半導体モジュール108、109間の配線の寄生インダクタンス105と、半導体モジュール108、109の内部配線の寄生インダクタンス106a、106bが存在する。   The parasitic inductance in the single-phase power conversion device 4 includes wiring parasitic inductances 104a and 104b of each capacitor cell inside the capacitor unit 103, wiring parasitic inductance 105 between the capacitor unit 103 and the semiconductor modules 108 and 109, and semiconductors. There are parasitic inductances 106a and 106b of the internal wiring of the modules 108 and 109.

ここで、架線2の電圧が交流である場合には、電力変換装置1と架線2の間に交流を直流に変換するコンバータ装置が接続され、コンバータ装置が直流電源101となる。   Here, when the voltage of the overhead wire 2 is alternating current, a converter device that converts alternating current into direct current is connected between the power conversion device 1 and the overhead wire 2, and the converter device becomes the direct current power source 101.

図3は本発明の実施例1の動作波形である。単相電力変換装置4の動作としては、スイッチング素子Q1〜Q4がスイッチング動作することで、直流電源101から供給される直流電力を交流電力に変換し、モータ111を駆動する。以下ではスイッチング素子Q1を例にして具体的な動作を説明する。   FIG. 3 shows operation waveforms according to the first embodiment of the present invention. As an operation of the single-phase power conversion device 4, the switching elements Q <b> 1 to Q <b> 4 perform a switching operation, thereby converting DC power supplied from the DC power supply 101 into AC power and driving the motor 111. Hereinafter, a specific operation will be described by taking the switching element Q1 as an example.

t=t0において、スイッチング素子Q1のゲート−ソース間電圧VGSは0Vである。このときスイッチング素子Q1はオフ状態であるため、ドレイン−ソース間電圧VDSは直流電源101の1500Vが印加されており、ドレイン電流IDは流れていない。   At t = t0, the gate-source voltage VGS of the switching element Q1 is 0V. At this time, since the switching element Q1 is in the OFF state, 1500 V of the DC power supply 101 is applied to the drain-source voltage VDS, and the drain current ID does not flow.

t=t1において、ゲート−ソース間電圧VGSがスイッチング素子Q1のターンオンのしきい値電圧以上の電圧、例えば15Vが印加されると、スイッチング素子Q1はオン状態となりドレイン電流IDが流れ始める。スイッチング素子Q1のオン時間はモータ111に流れる電流によって制御され、例えばPWM(Pulse Width Modulation)制御される。   At t = t1, when the gate-source voltage VGS is higher than the turn-on threshold voltage of the switching element Q1, for example, 15V, the switching element Q1 is turned on and the drain current ID starts to flow. The on-time of the switching element Q1 is controlled by a current flowing through the motor 111, for example, PWM (Pulse Width Modulation) control.

t=t2において、スイッチング素子Q1のゲート−ソース間電圧VGSが0Vとなり、オフ状態へ移行する。このとき、ドレイン電流IDは電流変化率di/dtに伴って電流が0Aへ減少するため、配線の寄生インダクタンス104、105、106には誘導起電力が発生する。すなわち、スイッチング素子Q1のドレイン−ソース間電圧VDSは瞬間的なサージ電圧11が発生し、スイッチング素子Q1の最大定格電圧を超過すると単相電力変換装置4が故障する。   At t = t2, the gate-source voltage VGS of the switching element Q1 becomes 0V, and shifts to the off state. At this time, since the drain current ID decreases to 0 A with the current change rate di / dt, an induced electromotive force is generated in the parasitic inductances 104, 105, and 106 of the wiring. That is, the instantaneous surge voltage 11 is generated in the drain-source voltage VDS of the switching element Q1, and the single-phase power conversion device 4 breaks down when the maximum rated voltage of the switching element Q1 is exceeded.

t=t3〜t8の期間もスイッチング素子Q1のゲート電圧VGSがターンオンしきい値電圧から0Vとなりオン状態からオフ状態へ移行するタイミング(t=t4,t6,t8)で、t=t2と同様に、サージ電圧11が発生する。   Also during the period from t = t3 to t8, the gate voltage VGS of the switching element Q1 becomes 0V from the turn-on threshold voltage, and the transition from the on state to the off state (t = t4, t6, t8) is the same as t = t2. A surge voltage 11 is generated.

このサージ電圧は電流変化率di/dtと各寄生インダクタンス(104、105、106)の加算値である寄生インダクタンス110の乗算で計算される。そのため、スイッチング損失を低減するためにスイッチング速度を高速化、すなわち電流変化率di/dtを大きくすると、寄生インダクタンス110に生じる誘導起電力が大きくなるため、サージ電圧が大きくなり、単相電力変換装置4が故障する原因となることから、寄生インダクタンスを低減する必要がある。   This surge voltage is calculated by multiplying the current change rate di / dt and the parasitic inductance 110, which is the added value of each parasitic inductance (104, 105, 106). Therefore, when the switching speed is increased in order to reduce the switching loss, that is, the current change rate di / dt is increased, the induced electromotive force generated in the parasitic inductance 110 is increased, so that the surge voltage is increased, and the single-phase power conversion device Since 4 causes failure, it is necessary to reduce the parasitic inductance.

またスイッチング時の電流波形は図3に示すように急峻な電流変化を伴うため、高周波成分を含む。一般的に鉄道用インバータの電流変化時間dtは数百μsであり、数MHzの周波数を含む電流となり、この高周波電流がキャパシタセル102に流れる。各キャパシタセルまでの配線の寄生インダクタンスが異なると各キャパシタセルに流れる電流にも偏りが生じるため、キャパシタセルの発熱、低寿命化を引き起こす。   Further, since the current waveform at the time of switching is accompanied by a steep current change as shown in FIG. 3, it includes a high frequency component. Generally, the current change time dt of a railway inverter is several hundred μs, and the current includes a frequency of several MHz, and this high-frequency current flows through the capacitor cell 102. If the parasitic inductance of the wiring to each capacitor cell is different, the current flowing in each capacitor cell is also biased, causing the capacitor cell to generate heat and shorten its life.

本発明は上記課題を解決するために生まれた発明であり、以下実施例を用いて本発明を説明する。   The present invention was devised in order to solve the above-mentioned problems, and the present invention will be described below using examples.

図4は前述の図2内のキャパシタユニット103の内部構造を示している。キャパシタユニット103は複数のキャパシタセル102a、102bが内蔵される。キャパシタセル102aには、キャパシタセル正端子112aが一方側の端面に設けられ、他方側の端面にはキャパシタセル負端子113aが設けられる。キャパシタセル102bには、キャパシタセル正端子112bが他方側の端面に設けられ、一方側の端面にはキャパシタセル負端子113bが設けられている。つまり、キャパシタセル102aとキャパシタセル102bは、極の向きが反対方向となるように配置されている。   FIG. 4 shows the internal structure of the capacitor unit 103 in FIG. The capacitor unit 103 includes a plurality of capacitor cells 102a and 102b. Capacitor cell 102a is provided with a capacitor cell positive terminal 112a on one end face and a capacitor cell negative terminal 113a on the other end face. The capacitor cell 102b has a capacitor cell positive terminal 112b on the other end face, and a capacitor cell negative terminal 113b on the one end face. That is, the capacitor cell 102a and the capacitor cell 102b are arranged so that the polar directions are opposite to each other.

またキャパシタユニット103の第一の面201には正極端子114と負極端子118、第一の面とは反対側の第二の面202には正極端子115と負極端子119が設けられ、各面の各端子114、115、118、119は、極が対になるように配置されている。つまり、キャパシタユニットの正極端子114,115、及び負極端子118,119をそれぞれ対角線上に配置することにより、各キャパシタセル間の総配線長を更に均一化させることが可能となる。
Further, the first surface 201 of the capacitor unit 103 is provided with a positive electrode terminal 114 and a negative electrode terminal 118, and a second surface 202 opposite to the first surface is provided with a positive electrode terminal 115 and a negative electrode terminal 119. The terminals 114, 115, 118, and 119 are arranged so that the poles are paired. That is, by arranging the positive electrode terminals 114 and 115 and the negative electrode terminals 118 and 119 of the capacitor unit on diagonal lines, the total wiring length between the capacitor cells can be made more uniform.

前記キャパシタセル正端子112aと正極端子114は正極配線120で接続され、前記キャパシタセル正端子112bと正極端子115は正極配線121で接続され、前記キャパシタセル負端子113aと負極端子119は負極配線122で接続され、前記キャパシタセル負端子113bと負極端子118は負極配線123で接続される。   The capacitor cell positive terminal 112a and the positive electrode terminal 114 are connected by a positive electrode wiring 120, the capacitor cell positive terminal 112b and the positive electrode terminal 115 are connected by a positive electrode wiring 121, and the capacitor cell negative terminal 113a and the negative electrode terminal 119 are connected by a negative electrode wiring 122. The capacitor cell negative terminal 113 b and the negative terminal 118 are connected by a negative wiring 123.

図4のように、一方の正極端子を一方端面のキャパシタセル正端子に接続した場合には、他方の正極端子を他方端面のキャパシタセル正端子に接続し、同様に、一方の負極端子を一方端面のキャパシタセル負端子に接続した場合には、他方の負極端子を他方端面のキャパシタセル負端子に接続する。このような構造にすることで、キャパシタユニット103の正極端子からキャパシタセル正端子までの配線長と、キャパシタユニット103の負極端子からキャパシタセル負端子までの配線長を合計したキャパシタユニット内の総配線長を各キャパシタセル間で同一にする(総配線長のばらつきを抑える)ことが可能となり、各キャパシタセルにおける配線の寄生インダクタンスはほぼ同じになるため、キャパシタセル間の電流アンバランスを低減できる。   When one positive terminal is connected to the capacitor cell positive terminal on one end face as shown in FIG. 4, the other positive terminal is connected to the capacitor cell positive terminal on the other end face. When connected to the capacitor cell negative terminal on the end face, the other negative terminal is connected to the capacitor cell negative terminal on the other end face. With this structure, the total wiring in the capacitor unit is obtained by adding the wiring length from the positive terminal of the capacitor unit 103 to the positive terminal of the capacitor cell and the wiring length from the negative terminal of the capacitor unit 103 to the negative terminal of the capacitor cell. It is possible to make the length the same between the capacitor cells (suppress variation in the total wiring length), and the parasitic inductance of the wiring in each capacitor cell is almost the same, so that the current imbalance between the capacitor cells can be reduced.

また、図4に矢印で示している通り、正極配線120と負極配線123、正極配線121と負極配線122同士は電流の向きが逆方向になる。そのため、正極配線120と負極配線123、正極配線121と負極配線122をそれぞれ互いに並行な平板で構成することで、キャパシタユニット内部配線の低インダクタンス化が可能となる。   Further, as indicated by arrows in FIG. 4, the direction of current flows in the opposite direction between the positive electrode wiring 120 and the negative electrode wiring 123 and between the positive electrode wiring 121 and the negative electrode wiring 122. Therefore, by configuring the positive electrode wiring 120 and the negative electrode wiring 123 and the positive electrode wiring 121 and the negative electrode wiring 122 as flat plates that are parallel to each other, it is possible to reduce the inductance of the internal wiring of the capacitor unit.

なお、図4において、各キャパシタセルの端子方向とキャパシタユニットの端子方向が略直交している例を示したが、本発明はこれに限られるものでは無く、各キャパシタセルの端子方向とキャパシタユニットの端子方向は、略同一方向でも良く、どのような関係であっても上記した本発明の効果を得ることができる。
4 shows an example in which the terminal direction of each capacitor cell and the terminal direction of the capacitor unit are substantially orthogonal to each other. However, the present invention is not limited to this, and the terminal direction of each capacitor cell and the capacitor unit are not limited thereto. The terminal directions may be substantially the same direction, and the above-described effects of the present invention can be obtained regardless of the relationship.

図5は図4のキャパシタセル個数を多数個に増やした場合の配線構造の例である。図5では、キャパシタセルを8個備える例を示している。図4と同様に、4つのキャパシタセル102aは上側にキャパシタセル正端子112aが、下側にキャパシタセル負端子113aが設けられ、他の4つのキャパシタセル102bは、下側にキャパシタセル正端子112bが、上側にキャパシタセル負端子113bが設けられる。また、キャパシタユニット103の左側の面には一対の端子(正極端子114と負極端子118)が設けられ、右側の面にも一対の端子(正極端子115と負極端子119)が設けられる。   FIG. 5 shows an example of the wiring structure when the number of capacitor cells in FIG. 4 is increased to a large number. FIG. 5 shows an example in which eight capacitor cells are provided. As in FIG. 4, the four capacitor cells 102a are provided with the capacitor cell positive terminal 112a on the upper side, the capacitor cell negative terminal 113a on the lower side, and the other four capacitor cells 102b have the capacitor cell positive terminal 112b on the lower side. However, the capacitor cell negative terminal 113b is provided on the upper side. In addition, a pair of terminals (a positive terminal 114 and a negative terminal 118) are provided on the left side of the capacitor unit 103, and a pair of terminals (a positive terminal 115 and a negative terminal 119) are also provided on the right side.

さらに、正極配線120は、上側の4つのキャパシタセル正端子112aとキャパシタユニットの左側面の正極端子114を接続する。また、負極配線123は、上側の4つのキャパシタセル負端子113bとキャパシタユニットの左側面の負極端子118を接続する。更に、正極配線121は、下側の4つのキャパシタセル正端子112bとキャパシタユニットの右側面の正極端子115を接続する。また、負極配線122は、下側の4つのキャパシタセル負端子113aとキャパシタユニットの右側面の負極端子119を接続する。   Further, the positive electrode wiring 120 connects the upper four capacitor cell positive terminals 112a and the positive electrode terminal 114 on the left side surface of the capacitor unit. The negative wiring 123 connects the upper four capacitor cell negative terminals 113b and the negative terminal 118 on the left side of the capacitor unit. Furthermore, the positive electrode wiring 121 connects the lower four capacitor cell positive terminals 112b and the positive electrode terminal 115 on the right side surface of the capacitor unit. The negative wiring 122 connects the lower four capacitor cell negative terminals 113a and the negative terminal 119 on the right side of the capacitor unit.

このような構造にすることで、キャパシタユニット103の正極端子からキャパシタセル正端子までの配線長と、キャパシタユニット103の負極端子からキャパシタセル負端子までの配線長を合計したキャパシタユニット内の総配線長を各キャパシタセル間で同一にする(総配線長のばらつきを抑える)ことが可能となり、各キャパシタセルにおける配線の寄生インダクタンスはほぼ同じになるため、キャパシタセル間の電流アンバランスを低減できる。   With this structure, the total wiring in the capacitor unit is obtained by adding the wiring length from the positive terminal of the capacitor unit 103 to the positive terminal of the capacitor cell and the wiring length from the negative terminal of the capacitor unit 103 to the negative terminal of the capacitor cell. It is possible to make the length the same between the capacitor cells (suppress variation in the total wiring length), and the parasitic inductance of the wiring in each capacitor cell is almost the same, so that the current imbalance between the capacitor cells can be reduced.

また、キャパシタユニットの正極端子114,115、及び負極端子118,119をそれぞれ対角線上に配置することにより、各キャパシタセル間の総配線長を更に均一化させることが可能となる。   Further, by arranging the positive terminals 114 and 115 and the negative terminals 118 and 119 of the capacitor unit on the diagonal lines, the total wiring length between the capacitor cells can be made more uniform.

また、図4に矢印で示した電流の流れと同様に、正極配線120と負極配線123、正極配線121と負極配線122はそれぞれ電流の向きが逆方向になる。そのため、正極配線120と負極配線123、正極配線121と負極配線122をそれぞれ互いに並行な平板で構成することで、キャパシタユニット内部配線の低インダクタンス化が可能となる。ここで、左右端部に極が逆方向となるキャパシタセル102a、102bを配置することにより、正極配線と負極配線の重なり合う面積が増加するため、インダクタンスの低減効果が増加する。
Similarly to the current flow indicated by the arrows in FIG. 4, the direction of current flows in the opposite direction in each of the positive electrode wiring 120 and the negative electrode wiring 123, and the positive electrode wiring 121 and the negative electrode wiring 122. Therefore, by configuring the positive electrode wiring 120 and the negative electrode wiring 123 and the positive electrode wiring 121 and the negative electrode wiring 122 as flat plates that are parallel to each other, it is possible to reduce the inductance of the internal wiring of the capacitor unit. Here, by arranging the capacitor cells 102a and 102b whose poles are opposite to each other at the left and right end portions, the overlapping area of the positive electrode wiring and the negative electrode wiring is increased, so that the effect of reducing the inductance is increased.

図6は第3の実施形態における単相電力変換装置4の分解傾斜図、図7は単相電力変換装置4の傾斜図である。   FIG. 6 is an exploded tilt view of the single-phase power conversion device 4 in the third embodiment, and FIG. 7 is a tilt view of the single-phase power conversion device 4.

図6及び図7では、図4及び図5に示すキャパシタユニット103と半導体モジュール108、109をP側配線124とN側配線125で接続し、単相電力変換装置4を構成した場合の実施例である。   6 and 7, an example in which the single-phase power conversion device 4 is configured by connecting the capacitor unit 103 shown in FIGS. 4 and 5 and the semiconductor modules 108 and 109 by the P-side wiring 124 and the N-side wiring 125. It is.

キャパシタユニット103の両端の正極端子114,115と半導体モジュール108,109のP側端子126、127はP側配線124で接続され、キャパシタユニット103の両端の負極端子118,119と半導体モジュール108,109のN側端子128と129はN側配線125で接続される。このように、キャパシタユニットの両端の正極端子同士及び負極端子同士が配線で接続され、当該配線に半導体モジュールが接続される構成としたため、半導体モジュールのP側端子からキャパシタセルを介して半導体モジュールのN側端子に戻る電流経路の配線長が、各キャパシタセル間で均等となるため、各キャパシタセルにおける配線の寄生インダクタンスはほぼ同じになり、キャパシタセル間の電流アンバランスを低減できる。   The positive terminals 114 and 115 at both ends of the capacitor unit 103 and the P-side terminals 126 and 127 of the semiconductor modules 108 and 109 are connected by the P-side wiring 124, and the negative terminals 118 and 119 at both ends of the capacitor unit 103 and the semiconductor modules 108 and 109 are connected. N-side terminals 128 and 129 are connected by an N-side wiring 125. Thus, since the positive electrode terminals and negative electrode terminals of both ends of the capacitor unit are connected by wiring and the semiconductor module is connected to the wiring, the semiconductor module is connected to the semiconductor module via the capacitor cell from the P-side terminal of the semiconductor module. Since the wiring length of the current path returning to the N-side terminal is uniform among the capacitor cells, the parasitic inductance of the wiring in each capacitor cell is substantially the same, and the current imbalance between the capacitor cells can be reduced.

本実施例では、キャパシタユニットの左右方向に正極端子114,115と負極端子118,119を設け、キャパシタユニットの下側に半導体モジュールを配置する構成としたが、半導体モジュールの接続位置に関わらず上記した効果が得られるため、半導体モジュールはキャパシタユニットの下側以外の位置に配置しても良い。   In the present embodiment, the positive electrode terminals 114 and 115 and the negative electrode terminals 118 and 119 are provided in the left and right direction of the capacitor unit, and the semiconductor module is arranged below the capacitor unit. Therefore, the semiconductor module may be arranged at a position other than the lower side of the capacitor unit.

ここで、P側端子127からP側配線124を介して正極端子115に流れ込む電流は、キャパシタユニット103内を流れて、負極端子118からN側配線125を介してN側端子129に戻る。また、P側端子127からP側配線124を介して正極端子114に流れ込む電流は、キャパシタユニット103内を流れて、負極端子119からN側配線125を介してN側端子129に戻る。このように、P側配線124とN側配線125に流れる電流は逆向きとなる。そのため、P側配線124とN側配線125を互いに並行な平板構造にすることで、寄生インダクタンス105を低減可能である。
Here, the current flowing from the P-side terminal 127 to the positive terminal 115 via the P-side wiring 124 flows in the capacitor unit 103 and returns from the negative terminal 118 to the N-side terminal 129 via the N-side wiring 125. The current flowing from the P-side terminal 127 to the positive terminal 114 via the P-side wiring 124 flows in the capacitor unit 103 and returns from the negative terminal 119 to the N-side terminal 129 via the N-side wiring 125. As described above, the currents flowing through the P-side wiring 124 and the N-side wiring 125 are reversed. Therefore, the parasitic inductance 105 can be reduced by forming the P-side wiring 124 and the N-side wiring 125 in a parallel plate structure.

図8は第4の実施形態における単相電力変換装置4の分解傾斜図、図9は単相電力変換装置4の傾斜図である。   FIG. 8 is an exploded tilt view of the single-phase power conversion device 4 in the fourth embodiment, and FIG. 9 is a tilt view of the single-phase power conversion device 4.

図8では図4及び図5に示すキャパシタユニット103を複数個並列に接続した場合の実施例である。   FIG. 8 shows an embodiment in which a plurality of capacitor units 103 shown in FIGS. 4 and 5 are connected in parallel.

本実施例においても、実施例3と同様に、半導体モジュールのP側端子からキャパシタセルを介して半導体モジュールのN側端子に戻る電流経路の配線長が、各キャパシタセル間で均等となるため、各キャパシタセルにおける配線の寄生インダクタンスはほぼ同じになり、キャパシタセル間の電流アンバランスを低減できる。また、P側配線124とN側配線125を互いに並行な平板で構成することで、寄生インダクタンス105を低減可能である。キャパシタユニットを複数個使用する場合にはキャパシタユニット103aとキャパシタユニット103bの正極端子と負極端子が千鳥状になるようにキャパシタユニットを配置することで、P側配線124とN側配線125の全体を電流が流れるため、寄生インダクタンス105を低減する効果が向上する。
Also in the present embodiment, as in the third embodiment, the wiring length of the current path that returns from the P-side terminal of the semiconductor module to the N-side terminal of the semiconductor module via the capacitor cell is uniform among the capacitor cells. The parasitic inductance of the wiring in each capacitor cell is almost the same, and current imbalance between the capacitor cells can be reduced. Further, the parasitic inductance 105 can be reduced by configuring the P-side wiring 124 and the N-side wiring 125 with flat plates parallel to each other. When a plurality of capacitor units are used, the capacitor unit 103a and the capacitor unit 103b are arranged so that the positive and negative terminals of the capacitor unit 103a and the capacitor unit 103b are staggered. Since the current flows, the effect of reducing the parasitic inductance 105 is improved.

図10〜図12に、第5の実施形態を示す。図10は、鉄道車両の駆動装置として三相電力変換装置及び三相モータ130を適用した場合の回路図を示している。説明しない部分の構成は、図2と同じ構成である。三相電力変換装置は、キャパシタユニット103と、6つのスイッチング素子Q1〜Q6で構成されている。スイッチング素子Q1及びQ2は直列に接続され、スイッチング素子Q1、Q2の接続点は三相モータ130への交流出力点となる。同様に、スイッチング素子Q3とQ4、スイッチング素子Q5とQ6、はそれぞれ直列に接続され、スイッチング素子の接続点は三相モータ130への交流出力点となる。     10 to 12 show a fifth embodiment. FIG. 10 shows a circuit diagram in the case where a three-phase power converter and a three-phase motor 130 are applied as a driving device for a railway vehicle. The structure of the part which is not demonstrated is the same structure as FIG. The three-phase power conversion device includes a capacitor unit 103 and six switching elements Q1 to Q6. Switching elements Q1 and Q2 are connected in series, and the connection point of switching elements Q1 and Q2 is an AC output point to three-phase motor 130. Similarly, switching elements Q3 and Q4 and switching elements Q5 and Q6 are connected in series, and the connection point of the switching elements is an AC output point to the three-phase motor 130.

ここで、スイッチング素子Q1〜Q6がIGBTである場合には、ダイオードD1〜D6をスイッチング素子Q1〜Q6にそれぞれ逆並列接続する必要があり、スイッチング素子Q1〜Q6がMOSFETである場合には、ダイオードD1〜D6としてMOSFETの寄生ダイオードを利用することができる。   Here, when the switching elements Q1 to Q6 are IGBTs, it is necessary to connect the diodes D1 to D6 to the switching elements Q1 to Q6 in antiparallel, and when the switching elements Q1 to Q6 are MOSFETs, the diodes MOSFET parasitic diodes can be used as D1 to D6.

スイッチング素子Q1、Q2およびQ3、Q4及びQ5、Q6がそれぞれ同一のパッケージである2in1パッケージを適用する場合、三相電力変換装置は、スイッチング素子Q1、Q2(とダイオードD1、D2)を備える半導体モジュール108、及びスイッチング素子Q3、Q4(とダイオードD3、D4)を備える半導体モジュール109、及びスイッチング素子Q5、Q6(とダイオードD5、D6)を備える半導体モジュール110で構成される。   When the 2-in-1 package in which the switching elements Q1, Q2 and Q3, Q4 and Q5, Q6 are the same package is applied, the three-phase power conversion device includes a switching element Q1, Q2 (and diodes D1, D2). , And a semiconductor module 109 including switching elements Q3 and Q4 (and diodes D3 and D4) and a semiconductor module 110 including switching elements Q5 and Q6 (and diodes D5 and D6).

また三相電力変換装置内の寄生インダクタンスは、キャパシタユニット103の内部の各キャパシタセルの配線寄生インダクタンス104a、104bと、キャパシタユニット103と半導体モジュール108、109間の配線の寄生インダクタンス105と、半導体モジュール108、109、110の内部配線の寄生インダクタンス106a、106b、106cが存在する。
In addition, the parasitic inductance in the three-phase power converter includes the parasitic inductances 104a and 104b of the capacitor cells in the capacitor unit 103, the parasitic inductance 105 of the wiring between the capacitor unit 103 and the semiconductor modules 108 and 109, and the semiconductor module. There are parasitic inductances 106a, 106b, 106c of the internal wirings 108, 109, 110.

図11は第5の実施形態における三相電力変換装置の分解傾斜図、図12は三相電力変換装置の傾斜図である。言及しない部分の構成は、図6及び図7と同様の構成である。   FIG. 11 is an exploded slope view of the three-phase power converter in the fifth embodiment, and FIG. 12 is a slope view of the three-phase power converter. The structure of the part which is not mentioned is the same structure as FIG.6 and FIG.7.

図11と図12は、図4及び図5に示したキャパシタユニット103と半導体モジュール108、109、110をP側配線124とN側配線125で接続し、三相電力変換装置を構成した例を示している。   11 and 12 show an example in which the capacitor unit 103 shown in FIGS. 4 and 5 and the semiconductor modules 108, 109, 110 are connected by the P-side wiring 124 and the N-side wiring 125 to constitute a three-phase power converter. Show.

本実施例のように、三相電力変換装置を構成する3つの半導体モジュールをP側配線124とN側配線125に接続した場合であっても、半導体モジュールのP側端子126,127,131から、キャパシタユニットを介して半導体モジュールのN側端子128,129,132へ戻る電流経路の配線長は、各キャパシタセルの間でほぼ均一となるため、各キャパシタセルにおける配線の寄生インダクタンスはほぼ同じになり、キャパシタセル間の電流アンバランスを低減できる。     Even when three semiconductor modules constituting the three-phase power converter are connected to the P-side wiring 124 and the N-side wiring 125 as in this embodiment, the P-side terminals 126, 127, 131 of the semiconductor module are used. Since the wiring length of the current path that returns to the N-side terminals 128, 129, and 132 of the semiconductor module through the capacitor unit is substantially uniform among the capacitor cells, the parasitic inductance of the wiring in each capacitor cell is substantially the same. Thus, current imbalance between the capacitor cells can be reduced.

また、図6,7に示した実施例3と同様に、P側配線124とN側配線125に流れる電流は逆向きとなるため、P側配線124とN側配線125を互いに並行な平板で構成することで、寄生インダクタンス105を低減可能である。
As in the third embodiment shown in FIGS. 6 and 7, the currents flowing in the P-side wiring 124 and the N-side wiring 125 are opposite to each other. Therefore, the P-side wiring 124 and the N-side wiring 125 are made of flat plates parallel to each other. By configuring, the parasitic inductance 105 can be reduced.

1 電力変換装置
2 架線
3 レール
11 サージ電圧
Q1〜Q6 スイッチング素子
D1〜D6 ダイオード
101 直流電源
102 キャパシタセル
102a キャパシタセル
102b キャパシタセル
103 キャパシタユニット
103a キャパシタユニット
103b キャパシタユニット
104a 寄生インダクタンス
104b 寄生インダクタンス
105 寄生インダクタンス
106a 寄生インダクタンス
106b 寄生インダクタンス
108〜110 半導体モジュール
111 単相モータ
112a キャパシタセル正端子
112b キャパシタセル正端子
113a キャパシタセル負端子
113b キャパシタセル負端子
114〜115 正極端子
118〜119 負極端子
120〜123 配線
124 P側配線
125 N側配線
126,127,131 P側端子
128,129,132 N側端子
130 三相モータ
DESCRIPTION OF SYMBOLS 1 Power converter 2 Overhead wire 3 Rail 11 Surge voltage Q1-Q6 Switching element D1-D6 Diode 101 DC power supply 102 Capacitor cell 102a Capacitor cell 102b Capacitor cell 103 Capacitor unit 103a Capacitor unit 103b Capacitor unit 104a Parasitic inductance 104b Parasitic inductance 105 Parasitic inductance 106a Parasitic inductance 106b Parasitic inductance 108-110 Semiconductor module 111 Single phase motor 112a Capacitor cell positive terminal 112b Capacitor cell positive terminal 113a Capacitor cell negative terminal 113b Capacitor cell negative terminal 114-115 Positive terminal 118-119 Negative terminal 120-123 Wiring 124 P side wiring 125 N side wiring 126, 127, 131 P side terminals 128, 129 132 N-side terminal 130 a three-phase motor

Claims (10)

キャパシタセルを複数格納したキャパシタユニットと、スイッチング素子を備えた半導体モジュールと、前記キャパシタユニットと前記半導体モジュールを接続する配線を有する電力変換装置において、
前記キャパシタユニットは、前記キャパシタユニットの第一の面に配置された第一の正極端子及び第一の負極端子を、前記第一の面と異なる第二の面に配置された第二の正極端子及び第二の負極端子を備え、
前記複数のキャパシタセルの一部は、一方側の端面に正極、他方側の端面に負極を有し、他の前記キャパシタセルは、一方側の端面に負極、他方側の端面に正極を有し、
前記キャパシタセルの一方側の端面の正極と前記第一の正極端子は、第一の正極配線で接続され、
前記キャパシタセルの一方側の端面の負極と前記第一の負極端子は第一の負極配線で接続され、
前記キャパシタセルの他方側の端面の正極と前記第二の正極端子は第二の正極配線で接続され、
前記キャパシタセルの他方側の端面の負極と第二の負極端子は第二の負極配線で接続され、
前記第一の正極配線及び前記第一の負極配線は、互いに並行な平板で構成され、かつ、第二の正極配線及び第二の負極配線は、互いに並行な平板で構成されることを特徴とする電力変換装置。
In a power conversion device having a capacitor unit storing a plurality of capacitor cells, a semiconductor module provided with a switching element, and wiring connecting the capacitor unit and the semiconductor module,
The capacitor unit includes a first positive electrode terminal and a first negative electrode terminal arranged on the first surface of the capacitor unit, and a second positive electrode terminal arranged on a second surface different from the first surface. And a second negative terminal,
Some of the plurality of capacitor cells have a positive electrode on one end face, a negative electrode on the other end face, and the other capacitor cells have a negative electrode on one end face and a positive electrode on the other end face. ,
The positive electrode on the one end face of the capacitor cell and the first positive electrode terminal are connected by a first positive electrode wiring,
The negative electrode on the one end face of the capacitor cell and the first negative electrode terminal are connected by a first negative electrode wiring,
The positive electrode on the other end face of the capacitor cell and the second positive electrode terminal are connected by a second positive electrode wiring,
The negative electrode on the other end face of the capacitor cell and the second negative electrode terminal are connected by a second negative electrode wiring,
The first positive electrode wiring and the first negative electrode wiring are configured by flat plates parallel to each other, and the second positive electrode wiring and the second negative electrode wiring are configured by flat plates parallel to each other. Power converter.
請求項1に記載の電力変換装置において、
前記半導体モジュールは、モジュール正極端子とモジュール負極端子を有し、
前記キャパシタユニットの第一の正極端子と第二の正極端子と前記モジュール正極端子は第三の正極配線で接続され、前記キャパシタユニットの第一の負極端子と第二の負極端子と前記モジュール負極端子は第三の負極配線で接続されることを特徴とする電力変換装置。
The power conversion device according to claim 1,
The semiconductor module has a module positive terminal and a module negative terminal,
The first positive terminal, the second positive terminal, and the module positive terminal of the capacitor unit are connected by a third positive wiring, and the first negative terminal, the second negative terminal, and the module negative terminal of the capacitor unit. Are connected by a third negative electrode wiring.
請求項2に記載の電力変換装置において、
前記第三の正極配線と第三の負極配線とは、互いに並行な平板で構成されることを特徴とする電力変換装置。
The power conversion device according to claim 2,
The power converter according to claim 3, wherein the third positive electrode wiring and the third negative electrode wiring are configured by flat plates parallel to each other.
請求項1乃至請求項3の何れか一項に記載の電力変換装置において、
前記第一の正極端子及び前記第一の負極端子が設けられた前記第一の面は、前記第二の正極端子及び前記第二の負極端子が設けられた前記第二の面の反対側の面であることを特徴とする電力変換装置。
In the power converter device according to any one of claims 1 to 3,
The first surface provided with the first positive electrode terminal and the first negative electrode terminal is opposite to the second surface provided with the second positive electrode terminal and the second negative electrode terminal. A power conversion device characterized by being a surface.
請求項1乃至請求項4の何れか一項に記載の電力変換装置において、
前記第一の正極端子と前記第二の正極端子は対角線上に配置され、かつ、前記第一の極端子と前記第二の極端子は対角線上に配置されることを特徴とする電力変換装置。
In the power converter according to any one of claims 1 to 4,
The first positive electrode terminal and the second positive electrode terminal are disposed on a diagonal line, and the first negative electrode terminal and the second negative electrode terminal are disposed on a diagonal line. Conversion device.
請求項1乃至請求項5の何れか一項に記載の電力変換装置において、
前記電力変換装置は、前記半導体モジュールを3つ備えた三相電力変換装置であることを特徴とする電力変換装置。
In the power converter according to any one of claims 1 to 5,
The power conversion device is a three-phase power conversion device including three semiconductor modules.
請求項1乃至請求項6のいずれかに記載の電力変換装置において、
前記キャパシタユニットを複数個有し、
前記複数のキャパシタユニットの前記第一の正極端子と前記第一の負極端子が前記第一の面において千鳥状に配置され、かつ、前記複数のキャパシタユニットの前記第二の正極端子と前記第二の負極端子が前記第二の面において千鳥状に配置されることを特徴とする電力変換装置。
The power converter according to any one of claims 1 to 6,
A plurality of the capacitor units;
The first positive terminals and the first negative terminals of the plurality of capacitor units are arranged in a staggered manner on the first surface, and the second positive terminals and the second of the plurality of capacitor units The negative electrode terminals are arranged in a staggered manner on the second surface.
請求項1乃至請求項7の何れか一項に記載の電力変換装置において、
前記スイッチング素子はIGBTもしくはMOSFETであることを特徴とする電力変換装置。
In the power converter according to any one of claims 1 to 7,
The power conversion device, wherein the switching element is an IGBT or a MOSFET.
請求項1乃至請求項8の何れか一項に記載の電力変換装置において、
前記スイッチング素子は、シリコン又はシリコンより大きいバンドギャップを有する半導体材料を母材とすることを特徴とする電力変換装置。
In the power converter according to any one of claims 1 to 8,
Wherein the switching element is a power conversion apparatus characterized by a base material of a semiconductor material having a band gap larger than silicon or silicon.
請求項1乃至請求項9の何れか一項に記載の電力変換装置と、前記電力変換装置により駆動されるモータを備えた鉄道車両。   A railway vehicle comprising: the power conversion device according to any one of claims 1 to 9; and a motor driven by the power conversion device.
JP2014249493A 2014-12-10 2014-12-10 Power converter and railway vehicle equipped with the same Active JP6368634B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014249493A JP6368634B2 (en) 2014-12-10 2014-12-10 Power converter and railway vehicle equipped with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014249493A JP6368634B2 (en) 2014-12-10 2014-12-10 Power converter and railway vehicle equipped with the same

Publications (2)

Publication Number Publication Date
JP2016111883A JP2016111883A (en) 2016-06-20
JP6368634B2 true JP6368634B2 (en) 2018-08-01

Family

ID=56122316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014249493A Active JP6368634B2 (en) 2014-12-10 2014-12-10 Power converter and railway vehicle equipped with the same

Country Status (1)

Country Link
JP (1) JP6368634B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6890750B6 (en) * 2017-07-10 2021-07-28 株式会社アイシン Smoothing capacitor unit
WO2019026337A1 (en) * 2017-08-03 2019-02-07 株式会社日立製作所 Power conversion device, power conversion semiconductor element module, and power conversion method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165309A (en) * 2002-11-12 2004-06-10 Mitsubishi Electric Corp Capacitor unit and semiconductor power converter having the same
JP2006303050A (en) * 2005-04-19 2006-11-02 Hitachi Ltd Capacitor unit
JP2007299888A (en) * 2006-04-28 2007-11-15 Shizuki Electric Co Inc Capacitor
JP2008061282A (en) * 2006-08-29 2008-03-13 Hitachi Ltd Power conversion device
JP2011258848A (en) * 2010-06-11 2011-12-22 Hitachi Ltd Capacitor
JP5906744B2 (en) * 2012-01-06 2016-04-20 富士電機株式会社 Semiconductor power converter

Also Published As

Publication number Publication date
JP2016111883A (en) 2016-06-20

Similar Documents

Publication Publication Date Title
JP6457800B2 (en) Power conversion device and railway vehicle equipped with the same
JP5395280B2 (en) 3-level pulse width modulation inverter with snubber circuit
JP5002706B2 (en) Power converter
JP5457449B2 (en) Power converter
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
US8213179B2 (en) Semiconductor element cooling structure
JP5321124B2 (en) Semiconductor switching device
JP5289536B2 (en) Power semiconductor module
US9203323B2 (en) Very high efficiency uninterruptible power supply
JP6421882B2 (en) Power converter
JP6555521B2 (en) Power converter
JP6368634B2 (en) Power converter and railway vehicle equipped with the same
JP2015033222A (en) Drive unit of semiconductor device and power conversion device using the same
JP6896831B2 (en) Semiconductor modules and power converters
US10848049B2 (en) Main conversion circuit, power conversion device, and moving body
JP2018121475A (en) Power conversion device
JP6925444B2 (en) Semiconductor modules, power converters, and mobiles
JP2018121472A (en) Power conversion device
JP6906431B2 (en) Flow reducer
JP6601311B2 (en) Power converter
TWI580343B (en) Power conversion device
JP2013135553A (en) Inverter device
JP2018011496A (en) Power conversion device
JP2012253916A (en) Power conversion device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170110

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R150 Certificate of patent or registration of utility model

Ref document number: 6368634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150