JP2004274547A - 光信号処理装置 - Google Patents
光信号処理装置 Download PDFInfo
- Publication number
- JP2004274547A JP2004274547A JP2003064657A JP2003064657A JP2004274547A JP 2004274547 A JP2004274547 A JP 2004274547A JP 2003064657 A JP2003064657 A JP 2003064657A JP 2003064657 A JP2003064657 A JP 2003064657A JP 2004274547 A JP2004274547 A JP 2004274547A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- signal
- output
- serial
- optical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/08—Time-division multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
【課題】低速な電気信号で高速な光信号を時間分離し、電気信号に変換する光信号処理装置実現することを目的にする。
【解決手段】本発明は、伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置に改良を加えたものである。本装置は、出力側への接続を切り替えて、一方の出力側に伝送速度Ｍ（Ｎ＞Ｍ）の光信号を出力し、他方の出力側に残りの光信号を出力する光スイッチを、少なくとも２個カスケード接続したシリアル−パラレル変換部と、光スイッチの一方の出力側からの光信号を電気信号に変換する受信部と、この受信部から出力される電気信号によって同期をとったタイミング信号を出力する同期回路と、この同期回路から出力されるタイミング信号に基づいて、光スイッチの接続を切り替えさせるドライバとを設けたことを特徴とするものである。
【選択図】 図１
【解決手段】本発明は、伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置に改良を加えたものである。本装置は、出力側への接続を切り替えて、一方の出力側に伝送速度Ｍ（Ｎ＞Ｍ）の光信号を出力し、他方の出力側に残りの光信号を出力する光スイッチを、少なくとも２個カスケード接続したシリアル−パラレル変換部と、光スイッチの一方の出力側からの光信号を電気信号に変換する受信部と、この受信部から出力される電気信号によって同期をとったタイミング信号を出力する同期回路と、この同期回路から出力されるタイミング信号に基づいて、光スイッチの接続を切り替えさせるドライバとを設けたことを特徴とするものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置に関し、特に高速な光時分割多重信号を電気信号に変換する光信号処理装置に関し、詳しくは、低速な電気信号で高速な光信号を時間分離し、電気信号に変換する光信号処理装置に関するものである。
【０００２】
【従来の技術】
インターネットを始めとする情報通信網の普及により伝送されるデータ量が増大し、近年、光通信では更なる伝送容量の増大が必要となっている。そして、伝送容量を大きくするために、多チャネルの光信号を時間的にシリアルな光信号に多重化する時分割多重（ＴＤＭ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式、異なる波長の光を通してチャネルを多重化する波長分割多重（ＷＤＭ：Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式のそれぞれが採用されている。具体的には、ＷＤＭ方式によって伝送路を伝送されるチャネルの波長間隔を狭くし、ＴＤＭ方式によって各チャネルの時間当たりの伝送速度（ビットレート）を上げ、伝送容量の増大を図っている。
【０００３】
図５は、光時分割多重信号（以下、光ＴＤＭ信号と略す）を多重化される前の電気信号に分離する従来の光信号処理装置の構成図である（例えば、特許文献１）。図５において、光ファイバ１００は、光ＴＤＭ信号を伝送する。受信部１０は、例えば、高速のＰＩＮフォトダイオードであり、入力側が光ファイバ１００に接続される。同期回路１１は、入力側が受信部１０の出力側と接続される。電気分離（ＤＥＭＵＸ：ｄｅｍａｕｌｔｉｐｌｅｘ）回路１２は、入力側が同期回路１１の出力側と接続される。
【０００４】
このような装置の動作を説明する。
光通信の伝送路によって伝送されたＷＤＭ信号は、図示しない光分波器によって、各チャネルに分離される。そして、ＷＤＭ信号１チャネル分の光ＴＤＭ信号が、光ファイバ１００によって伝送され、受信部１０に入力される。例えば、光ＴＤＭ信号を、２．５［Ｇｂｐｓ］の光信号４個が時分割多重された１０［Ｇｂｐｓ］の光ＴＤＭ信号とすれば、受信部１０が１０［Ｇｂｐｓ］の光ＴＤＭ信号を受信し、１０［Ｇｂｐｓ］の電気時分割多重信号（以下、電気ＴＤＭ信号と略す）に変換し、同期回路１１に出力する。
【０００５】
そして同期回路１１が、電気ＴＤＭ信号からクロック信号を抽出し、電気ＴＤＭ信号および抽出したクロック信号を電気分離回路１２に出力する。そして、電気分離回路１２がクロック信号で同期をとって、電気ＴＤＭ信号を４個に時間分離して、低い伝送速度の２．５［Ｇｂｐｓ］の電気信号に戻し、後段の図示しないデータ処理部に出力する。
【０００６】
また、図６は、その他の従来例の構成図である（例えば、非特許文献１参照）。ここで、図５と同一のものは同一符号を付し、説明を省略する。図６において、シリアル−パラレル変換部１３は、１入力２出力の光スイッチ（以下、１×２光スイッチまたは光スイッチと略す）１３ａ、１３ｂ、１３ｃを有し、入力側が光ファイバ１００に接続される。光スイッチ１３ａは、入力側が光ファイバ１００に接続される。光スイッチ１３ｂは、入力側が光スイッチ１３ａの一方の出力側と接続される。光スイッチ１３ｃは、入力側が光スイッチ１３ａの他方の出力側と接続される。
【０００７】
受信部１４ａ〜１４ｄは、入力側がそれぞれ、光スイッチ１３ｂの一方の出力側、光スイッチ１３ｂの他方の出力側、光スイッチ１３ｃの一方の出力側、光スイッチ１３ｃの他方の出力側と接続される。クロック抽出部１５は、入力側が受信部１４ａの出力側と接続され、出力側が光スイッチ１３ｂ、１３ｃと接続される。逓倍器１６は、入力側がクロック抽出部１５の出力側と接続され、出力側が光スイッチ１３ａと接続される。
【０００８】
このような装置の動作を説明する。
２．５［Ｇｂｐｓ］の光信号が４個時分割多重された１０［Ｇｂｐｓ］の光ＴＤＭ信号が光ファイバ１００よりシリアル−パラレル変換部１３の光スイッチ１３ａに入力される。そして、光スイッチ１３ａが、出力側への接続を５［ＧＨｚ］の速さ（光ＴＤＭ信号の伝送速度の１／２倍）で切り替えて光信号を時間分離して、入力された光ＴＤＭ信号よりも低速な５［Ｇｂｐｓ］の光ＴＤＭ信号を光スイッチ１３ｂ、１３ｃに出力する。
【０００９】
さらに、光スイッチ１３ｂ、１３ｃのそれぞれが、出力側への接続を２．５［ＧＨｚ］の速さで切り替えて時間分離して、２．５［Ｇｂｐｓ］の光信号を受信部１４ａ〜１４ｄに出力する。すなわち、シリアル−パラレル変換部１３は、時間的にシリアルな１０［Ｇｂｐｓ］の光ＴＤＭ信号を、４個のパラレルな２．５［Ｇｂｐｓ］の光信号に時間分離し、受信部１４ａ〜１４ｄに出力する。そして、受信部１４ａ〜１４ｄのそれぞれは、光信号を電気信号に変換する。
【００１０】
続いて、光スイッチ１３ａ〜１３ｃの切り替え制御の動作を説明する。クロック抽出部１５が、受信部１４ａからの２．５［Ｇｂｐｓ］の電気信号から、この電気信号に位相が同期した２．５［ＧＨｚ］クロック信号を抽出する。そして、このクロック信号を用いて、光スイッチ１３ｂ、１３ｃの接続を切り替える。さらに、逓倍器１６が、クロック信号の周波数を２倍の５［ＧＨｚ］とし、光スイッチ１３ａの接続を切り替える。
【特許文献１】
特開平８−１８１６６７号公報（段落番号０００２〜０００４、第１６図）
【非特許文献１】
神谷武志、他１名「超高速光スイッチング技術」、初版、株式会社培風館、１９９３年７月、ｐ．１８１−１８４
【００１１】
【発明が解決しようとする課題】
現在実用化されている光ＴＤＭ信号の伝送速度は１０［Ｇｂｐｓ］程度であるが、伝送容量を増大させるため、この伝送速度の高速化が図られ、４０［Ｇｂｐｓ］、８０［Ｇｂｐｓ］、１６０「Ｇｂｐｓ］の研究、開発が行われている。
【００１２】
しかしならが、図５に示す装置の場合、光信号を電気信号に変換する受信部１０、電気信号を取り扱う同期回路１１、電気分離回路１２は、４０［Ｇｂｐｓ］以上の速度に対応するのは困難であり、特に、電気信号を取り扱う同期回路１１、電気分離回路１２を対応させるのが困難であるという問題があった。
【００１３】
一方、図６に示す装置の場合、受信部１４ａ〜１４ｄおよびクロック抽出部１５は、シリアル−パラレル変換部１３によって伝送速度が１／４倍になった光信号、電気信号を処理すればよい。しかしながら、初段の光スイッチ１３ａを制御するための電気信号を取り扱う逓倍器１６は、高速な電気信号を処理する必要があり、４０［Ｇｂｐｓ］以上の速度に対応するのが困難であるという問題があった。
【００１４】
そこで本発明の目的は、低速な電気信号で高速な光信号を時間分離し、電気信号に変換する光信号処理装置を実現することにある。
【００１５】
【課題を解決するための手段】
請求項１記載の発明は、
伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置において、
前記シリアルなパルス列の光信号が入力され、出力側への接続を切り替えて、一方の出力側に伝送速度Ｎの整数分の一である伝送速度Ｍのパルス列の光信号を出力し、他方の出力側に残りのパルス列の光信号を出力する光スイッチを、少なくとも２個カスケード接続したシリアル−パラレル変換部と、
このシリアル−パラレル変換部の光スイッチごとに設けられ、前期光スイッチの一方の出力側からの光信号を電気信号に変換する受信部と、
この複数の受信部のうちの１個の受信部から出力される電気信号から、クロック信号を抽出し、このクロック信号で同期をとったタイミング信号を出力する同期回路と、
前記シリアル−パラレル変換部の光スイッチごとに設けられ、前記同期回路から出力されるタイミング信号に基づいて、前記光スイッチの接続を切り替えさせるドライバと
を設けたことを特徴とするものである。
【００１６】
請求項２記載の発明は、請求項１記載の発明において、
前記シリアル−パラレル変換部の最終段の光スイッチの他方の出力側から出力される光信号を終端処理する光終端器を設けたことを特徴とするものである。
【００１７】
請求項３記載の発明は、
伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置において、
前記シリアルなパルス列の光信号が入力され、出力側への接続を切り替えて、一方の出力側に伝送速度Ｎの整数分の一である伝送速度Ｍのパルス列の光信号を出力し、他方の出力側に残りのパルス列の光信号を出力する光スイッチを、少なくとも２個カスケード接続したシリアル−パラレル変換部と、
このシリアル−パラレル変換部の光スイッチごとに設けられ、前期光スイッチの一方の出力側からの光信号を電気信号に変換する受信部と、
前記シリアル−パラレル変換部の最終段の光スイッチの他方の出力側から出力される光信号の光パワーに対応した電気信号を出力する第２の受信部と、
この第２の受信部から出力される電気信号に基づいて、タイミング信号を出力する同期回路と、
前記シリアル−パラレル変換部の光スイッチごとに設けられ、前記同期回路から出力されるタイミング信号に基づいて、前記光スイッチの接続を切り替えさせるドライバと
を設けたことを特徴とするものである。
【００１８】
請求項４記載の発明は、請求項３記載の発明において、
第２の受信部は、少なくともシリアル−パラレル変換部に設けられる光スイッチの数と同じ周期分の間、光信号の光パワーを積分することを特徴とするものである。
【００１９】
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
伝送速度Ｎのシリアルなパルス列の光信号は、光時分割多重信号であることを特徴とするものである。
【００２０】
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明において、
前記シリアル−パラレル変換部の光スイッチ間に、前記伝送速度Ｎのパルス列の光信号を１周期分遅延させる遅延線を設けたことを特徴とするものである。
【００２１】
請求項７記載の発明は、請求項１〜６のいずれかに記載の発明において、
前記受信部が受信した電気信号を、前記同期回路からのタイミング信号によって、電気信号の変調方式、パルス幅の少なくとも一方を変更し、出力するデータ再生部を設けたことを特徴とするものである。
【００２２】
請求項８記載の発明は、請求項１〜７のいずれかに記載の発明において、
ドライバは、同期回路からタイミング信号が入力されると、長くとも伝送速度Ｎの１周期分、前記光スイッチの接続を一方の出力側に接続させることを特徴とするものである。
【００２３】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。
図１は本発明の実施の形態を示した構成図である。ここで、図５、図６と同一のものは同一符号を付し、説明を省略する。図１において、シリアル−パラレル変換部ＳＰは、カスケード接続された１×２光スイッチ２０ａ〜２０ｄを有し、入力側が光ファイバ１００に接続される。初段の光スイッチ２０ａは、入力側が光ファイバ１００に接続される。２段目、３段目、最終段の光スイッチ２０ｂ〜２０ｄそれぞれは、入力側が前段の光スイッチ２０ａ〜２０ｃの他方の出力側と接続される。
【００２４】
また、光スイッチ２０ａ〜２０ｄは、誘電体光導波路を用いた電気光学効果型光スイッチや、半導体光導波路を用いたキャリア注入型光スイッチ（半導体にキャリアを注入しておき、この注入領域に電流を流すことによって、半導体の光屈折率を変化させ、接続を切り替える方式。例えば、Ｂａｏｊｕｎ Ｌｉ，Ｓｏｏ−Ｊｉｎ Ｃｈｕａ「２×２ Ｏｐｔｉｃａｌ Ｗａｖｅｇｕｉｄｅ Ｓｗｉｔｃｈ ｗｉｔｈ Ｂｏｗ−Ｔｉｅ Ｅｌｅｃｔｒｏｄｅ Ｂａｓｅｄ ｏｎ Ｃａｒｒｉｅｒ−Ｉｎｊｅｃｔｉｏｎ Ｔｏｔａｌ Ｉｎｔｅｒｎａｌ Ｒｅｆｌｅｃｔｉｏｎ ｉｎ ＳｉＧｅ Ａｌｌｏｙ」，ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲＳ，ＩＥＥＥ，Ｍａｒｃｈ ２００１，Ｖｏｌ．１３，Ｎｏ．３，ｐ２０６−２０８）等の高速光スイッチである。これは、機械式光スイッチやＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）光スイッチと比較して、高速に経路の切り替えが行える。
【００２５】
光スイッチ２０ａ〜２０ｄ間の光路は、遅延線２１によって光信号の伝送が行われる。光スイッチ２０ａ〜２０ｄ、遅延線２１は、１つの導波路上に形成するとよい。また遅延線２１は、光ファイバ１００からの光ＴＤＭ信号を、パルス列の１ビット分遅延させる。すなわち光ＴＤＭ信号を１周期分遅延させる。例えば、光ＴＤＭ信号の伝送速度が４０［Ｇｂｐｓ］の場合、各光スイッチ間２０ａ〜２０ｄを２５［ｐｓ］遅延させて伝送する。そして、遅延線２１の長さは、２５［ｐｓ］×（光速）／（屈折率）より、光導波路の屈折率が約３．４の場合、約２〜３［ｍｍ］となる。
【００２６】
受信部２２ａ〜２２ｄは、例えば、高速のＰＩＮフォトダイオードであり、シリアル−パラレル変換部ＳＰの光スイッチ２０ａ〜２０ｄごとに設けられ、それぞれの入力側が光スイッチ２０ａ〜２０ｄの一方の出力側と接続される。クロック抽出部２３は、同期回路であり、入力側が受信部２１ａの出力側と接続される。クロック抽出部２３は、入力側が受信部２２ａの出力側と接続される。ドライバ２４ａ〜２４ｄは、光スイッチ２０ａ〜２０ｄごとに設けられ、それぞれの入力側がクロック抽出部２３の出力側と接続される。また、ドライバ２４ａ〜２４ｄは、それぞれの出力側が光スイッチ２０ａ〜２０ｄと電気的に接続される。
【００２７】
光終端器２５は、入力側が最終段の光スイッチ２０ｄの一方の出力側と接続され、入力された光信号の終端処理を行う。データ再生部２６は、入力側が受信部２２ａ〜２２ｄ、クロック抽出部２３の出力側と接続される。
【００２８】
このような装置の動作を説明する。また、図２は、光スイッチ２０ａ〜２０ｄの動作を説明するタイミングチャートであり、各時刻ごとに、光信号が光ファイバ１００、光スイッチ２０ａ〜２０ｄに存在する位置を示している。
【００２９】
まず、ドライバ２４ａ〜２４ｄは、光スイッチ２０ａ〜２０ｄのそれぞれを入力側と他方の出力側とを接続させる。また、時刻ｔ０において、１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４が４個時分割多重された４０［Ｇｂｐｓ］のシリアルなパルス列の光ＴＤＭ信号が光ファイバ１００によって伝送されている。そして、時刻ｔ１において、シリアル−パラレル変換部ＳＰの光スイッチ２０ａに光ＴＤＭ信号の先頭の光信号Ｓ４のパルスが入力される。さらに、時刻ｔ１から一周期分（２５［ｐｓ］）遅れた時刻ｔ２に、光スイッチ２０ａに光信号Ｓ３、光スイッチ２０ｂに光信号Ｓ４が入力される。
【００３０】
そして、時刻ｔ２から１周期分遅れた時刻ｔ３に、光スイッチ２０ａに光信号Ｓ２、光スイッチ２０ｂに光信号Ｓ３、光スイッチ２０ｃに光信号Ｓ４が入力される。さらに、時刻ｔ３から１周期分遅れた時刻ｔ４に、光スイッチ２０ａに光信号Ｓ１、光スイッチ２０ｂに光信号Ｓ２、光スイッチ２０ｃに光信号Ｓ３、光スイッチＳ４に光信号Ｓ４が入力される。この時刻ｔ４において、ドライバ２４ａ〜２４ｄが、光スイッチ２０ａ〜２０ｄを入力側と一方の出力側とを接続させて受信部２２ａ〜２２ｄへの光路に切り替えさせ、１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４を受信部２２ａ〜２２ｄに出力させる。
【００３１】
すなわち、シリアル−パラレル変換部ＳＰは、光信号Ｓ１〜Ｓ４が時間的にシリアルに多重化された４０［Ｇｂｐｓ］の光ＴＤＭ信号を、カスケード接続された光スイッチ２０ａ〜２０ｄの数と同じ１／４倍の遅い伝送速度に落とした１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４に時間分離し、４個のパラレルなパルス列の光信号Ｓ１〜Ｓ４を受信部２２ａ〜２２ｄに出力する。そして、受信部２２ａ〜２２ｄのそれぞれは、光信号Ｓ１〜Ｓ４をパラレルなパルス列の電気信号に変換する。
【００３２】
そして、受信部２２ａ〜２２ｄが、１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４を電気信号に変換して、データ再生部２６に出力する。そして、データ再生部２６が、電気信号の変調方式、パルス幅の少なくとも一方を変更する。例えば、（１）ＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ Ｚｅｒｏ）変調をＲＺ（Ｒｅｔｕｒｎ Ｚｅｒｏ）変調に変換する。（２）パルス幅は４０［Ｇｂｐｓ］に合わせた狭い幅なので、４倍のパルス幅に広げる。（３）光ファイバ１００を伝送される間に、機械的歪や温度変換によってパルス間隔がずれている場合があるので、このずれを補正する。（４）なまっている波形を整形する、等を行う。
【００３３】
なお、ドライバ２４ａ〜２４ｄは、光スイッチ２０ａ〜２０ｄを、入力側と一方の出力側とを接続させる時間は、長くとも１周期分（２５［ｐｓ］）、または１周期分以下であり、この時間が経過すると入力側と他方の出力側とを接続させる。もちろん、時刻ｔ４以降も同様に、時刻ｔ１〜ｔ４が繰り返し行われ、時刻ｔ４ごとに入力側と一方の出力側とを接続させる。
【００３４】
また、受信部２２ａ〜２２ｄに出力されない光信号Ｓ１〜Ｓ４の残渣（例えば、光スイッチ２０ａ〜２０ｄの切り替え時間によって他方の出力側に出力される光信号Ｓ１〜Ｓ４や、光スイッチ２０ａ〜２０ｄのクロストークによって他方の出力側に出力される光信号Ｓ１〜Ｓ４）は、最終段の光スイッチ２０ｄの後段に設けられる光終端器２５に入力される。そして、光終端器２５は、光信号Ｓ１〜Ｓ４の残渣が再度シリアル−パラレル変換部ＳＰに戻ることを防ぐ終端処理を行う。
【００３５】
続いて、光スイッチ２０ａ〜２０ｄの切り替え制御の動作を説明する。クロック抽出部２３が、受信部２２ａからの１０［Ｇｂｐｓ］の電気信号から、この電気信号に位相が同期した１０［ＧＨｚ］クロック信号を抽出する。そして、このクロック信号をタイミング信号として、１０［ＧＨｚ］の周期（図２中、時刻ｔ４）でドライバ２４ａ〜２４ｄに出力する。そして、ドライバ２４ａ〜２４ｄが、クロック抽出部２３からクロック信号が入力されると、所定の時間スイッチ２０ａ〜２０ｄの接続を一方の出力側に切り替える。
【００３６】
このように、伝送速度が４０［Ｇｂｐｓ］の光ＴＤＭ信号を、カスケード接続された光スイッチ２０ａ〜２０ｄの個数分の一（１／４倍）の伝送速度まで落とした１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４に時間分離する。そして、この１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４を、受信部２２ａ〜２２ｄが電気信号に変換する。さらに、クロック抽出部２２ａ〜２２ｄ、ドライバ２４ａ〜２４ｄが、受信部２２ａからの１０［Ｇｂｐｓ］の電気信号に同期して動作する。これにより、低速な電気信号で高速な光信号を時間分離し、電気信号に変換することできる。
【００３７】
また、最終段の光スイッチ２０ｄが、光信号Ｓ１〜Ｓ４の残渣を光終端器に２５に出力するので、受信部２２ｄで検出する光信号Ｓ４のＳＮ比をあげることができる。
【００３８】
また、遅延線２１によって、光スイッチ２０ａ〜２０ｄそれぞれに、光信号Ｓ１〜Ｓ４が同時に入力されるので、ドライバ２４ａ〜２４ｄへのクロック信号を同時に出力することができる。これにより、光スイッチ２０ａ〜２０ｄの接続を切り替えるタイミング調整が容易になる。
【００３９】
［第２の実施例］
図３は、本発明の第２の実施例を示す構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。光終端器２５の代わりに第２の受信部２７が設けられ、入力側が最終段の光スイッチ２０ｄの他方の出力側と接続される。また、クロック抽出部２３の代わりに同期回路２８が設けられ、入力側が受信部２７の出力側に接続され、出力側がドライバ２４ａ〜２４ｄの入力側、データ再生部２６の入力側に接続される。
【００４０】
このような装置の動作を説明する。
受信部２７が、シリアル−パラレル変換部ＳＰの最終段の光スイッチ２０ｄの他方の出力側から出力される光信号を受信する。そして、少なくともシリアル−パラレル変換部ＳＰに設けられる光スイッチ２０ａ〜２０ｄの数と同じ周期分の間、すなわち、４周期分の間、光信号の光パワーを積分し、この光パワーに比例した電圧を、同期回路２８に出力する。そして、同期回路２８が、受信部２７から順次出力される電圧の値を比較し、ドライバ２４ａ〜２４ｄにタイミング信号を出力し、受信部２７からの電気信号の値を小さくする。
【００４１】
具体的に、図４を用いて説明する。図４は、光ＴＤＭ信号の位相と光スイッチ２０ａ〜２０ｄの接続切り替えとの関係を模式的に示した図である。図４（ａ）は、光ＴＤＭ信号の位相と光スイッチ２０ａ〜２０ｄの接続切り替えとの同期があっている場合であり、図４（ｂ）は、光ＴＤＭ信号の位相と光スイッチ２０ａ〜２０ｄの接続切り替えとの同期がずれている場合である。
【００４２】
光ＴＤＭ信号の光信号Ｓ１〜Ｓ４と光スイッチ２０ａ〜２０ｄの接続（入力側と一方の出力側との接続）切り替えとの同期があっていると、光スイッチ２０ａ〜２０ｄの他方の出力側から出力される光信号Ｓ１〜Ｓ４の残渣はほとんど無い。しかし、同期がずれると光信号の残渣が多くなる。つまり、同期がずれると受信部２７から出力される電圧値は高くなる。そして、同期回路２８は、受信部２７から出力される電圧値をモニタすることにより、光信号の残渣を少なくするタイミングでタイミング信号を、ドライバ２４ａ〜２４ｄ、データ再生部２６に出力する。
【００４３】
このような同期回路２８が、受信部２７からの電圧値よって、タイミング信号のタイミングを調整し、ドライバ２４ａ〜２４ｄ、データ再生部２６に出力する以外の動作は図１に示す装置と同様なので説明を省略する。
【００４４】
このように、伝送速度が４０［Ｇｂｐｓ］の光ＴＤＭ信号を、カスケード接続された光スイッチ２０ａ〜２０ｄの個数分の一（１／４倍）の伝送速度まで落とした１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４に時間分離する。そして、受信部２７がシリアル−パラレル変換部ＳＰに設けられる光スイッチ２０ａ〜２０ｄの数と同じ周期分の光信号の光パワーを積分し、この積分した光パワーに比例した電圧を同期回路２８に出力する。そして、同期回路２８、ドライバ２４ａ〜２４ｄが、この受信部２７からの電気信号に同期して動作する。これにより、低速な電気信号で高速な光信号を時間分離し、電気信号に変換することできる。
【００４５】
なお、本発明はこれに限定されるものではなく、以下のようなものでもよい。（１）図１、図３に示す装置において、データ再生部２６が、クロック抽出部２３または同期回路２８からのタイミング信号に基づいて、受信部２２ａ〜２２ｄからの電気信号のデータ再生を行う構成を示したが、データ生成部２６を設けずに、受信部２２ａ〜２２ｄから電気信号を出力し、クロック抽出部２３または同期回路２８からタイミング信号を出力する構成としてもよい。例えば、２．５［Ｇｂｐｓ］の光信号が１６個多重された４０［Ｇｂｐｓ］の光ＴＤＭ信号の場合、受信部２２ａ〜２２ｄから出力される１０［Ｇｂｐｓ］の電気ＴＤＭ信号を、図５に示す従来の電気分離回路１２を用いて２．５［Ｇｂｐｓ］の電気信号に分離させる構成でもよい。
【００４６】
（２）図１、図３に示す装置において、遅延線２１を設ける構成を示したが、遅延線２１を設けず、光スイッチ２０ａ〜２０ｄを所望の長さの光路を有する光導波路や光ファイバで接続してもよい。この場合、クロック抽出部２３または同期回路２８は、ドライバ２４ａ〜２４ｄに出力するタイミング信号のタイミングをずらすか、各ドライバ２４ａ〜２４ｄに遅延回路を設け、光信号Ｓ１〜Ｓ４とのタイミングを図るとよい。
【００４７】
（３）図１、図３に示す装置において、シリアル−パラレル変換部ＳＰの最終段の光スイッチ２０ｄの他方の出力側の後段に光終端器２５を設ける構成を示したが、光終端器を設けずに図示しない光ファイバに出力してもよい。例えば、２．５［Ｇｂｐｓ］の光信号が１６個多重された４０［Ｇｂｐｓ］の光ＴＤＭ信号のうち、４個の光信号のみをシリアル−パラレル変換部ＳＰで取り出し、残りの１２個の光信号が多重化された光ＴＤＭ信号を、図示しない光ファイバに出力してもよい。
【００４８】
（４）図１、図３に示す装置において、伝送速度が４０［Ｇｂｐｓ］の光ＴＤＭ信号を時間分離する例を挙げたが、伝送速度は所望の速度でよい。
【００４９】
（５）図１、図３に示す装置において、シリアル−パラレル変換部ＳＰは、４個の光スイッチ２０ａ〜２０ｄを４個カスケード接続する構成を示したが、光スイッチは少なくとも２個以上設ければよい。もちろん、受信部２２ａ〜２２ｄ、ドライバ２４ａ〜２４ｄは、光スイッチの数と同数設ければよい。
【００５０】
（６）図１、図３に示す装置において、複数の光信号が光時分割多重された光ＴＤＭ信号を時間分離する構成を示したが、時間的にシリアルなパルス列の光信号を時間分離してもよい。
【００５１】
（７）図１に示す装置において、クロック抽出部２３は、受信部２２ａからの電気信号からクロック信号を抽出する構成を示したが、受信部２２ａとは別の受信部２２ｂ〜２２ｄのいずれかからの電気信号からクロック信号を抽出してもよい。
【００５２】
（８）図３に示す装置において、受信部２７が４周期分の光パワーを積分する構成を示したが、シリアル−パラレル変換部ＳＰに設けられる光スイッチ２０ａ〜２０ｄの数よりも多い周期分、光パワーの積分を行ってよい。
【００５３】
【発明の効果】
本発明によれば、以下のような効果がある。
伝送速度Ｎのシリアルなパルス列の光信号を、カスケード接続された光スイッチの個数分の一の伝送速度Ｍまで落とした光信号に時間分離する。そして、この伝送速度Ｍの光信号を、受信部が電気信号に変換する。または、第２の受信部が伝送速度Ｎの光信号の光パワーに対応した電気信号を出力する。さらに、
同期回路、ドライバが、受信部または第２の受信部からの電気信号に同期して動作する。これにより、低速な電気信号で高速な光信号を時間分離し、電気信号に変換することできる。
【００５４】
請求項２によれば、光終端器が、シリアル−パラレル変換部の最終段の光スイッチの他方の出力側から出力される光信号を終端処理するので、シリアル−パラレル変換部への戻り光を抑えることができる。
【００５５】
請求項６によれば、遅延線によって、光スイッチそれぞれに、各光信号が同時に入力されるので、ドライバへのタイミング信号を同時に出力することができる。これにより、光スイッチの接続を切り替えるタイミング調整が容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示した構成図である。
【図２】光スイッチ２０ａ〜２０ｄの動作を示したタイミングチャートである。
【図３】本発明の第２の実施例を示した構成図である。
【図４】光ＴＤＭ信号の位相と光スイッチ２０ａ〜２０ｄの接続切り替えとの関係を模式的に示した図である。
【図５】従来の光信号処理装置の第１の構成を示した図である。
【図６】従来の光信号処理装置の第２の構成を示した図である。
【符号の説明】
２０ａ〜２０ｄ 光スイッチ
２１ 遅延線
２２ａ〜２２ｄ 第１の受信部
２３ クロック抽出部
２４ａ〜２４ｄ ドライバ
２５ 光終端器
２６ データ再生部
２７ 第２の受信部
２８ 同期回路
ＳＰ シリアル−パラレル変換部
【発明の属する技術分野】
本発明は、伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置に関し、特に高速な光時分割多重信号を電気信号に変換する光信号処理装置に関し、詳しくは、低速な電気信号で高速な光信号を時間分離し、電気信号に変換する光信号処理装置に関するものである。
【０００２】
【従来の技術】
インターネットを始めとする情報通信網の普及により伝送されるデータ量が増大し、近年、光通信では更なる伝送容量の増大が必要となっている。そして、伝送容量を大きくするために、多チャネルの光信号を時間的にシリアルな光信号に多重化する時分割多重（ＴＤＭ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式、異なる波長の光を通してチャネルを多重化する波長分割多重（ＷＤＭ：Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式のそれぞれが採用されている。具体的には、ＷＤＭ方式によって伝送路を伝送されるチャネルの波長間隔を狭くし、ＴＤＭ方式によって各チャネルの時間当たりの伝送速度（ビットレート）を上げ、伝送容量の増大を図っている。
【０００３】
図５は、光時分割多重信号（以下、光ＴＤＭ信号と略す）を多重化される前の電気信号に分離する従来の光信号処理装置の構成図である（例えば、特許文献１）。図５において、光ファイバ１００は、光ＴＤＭ信号を伝送する。受信部１０は、例えば、高速のＰＩＮフォトダイオードであり、入力側が光ファイバ１００に接続される。同期回路１１は、入力側が受信部１０の出力側と接続される。電気分離（ＤＥＭＵＸ：ｄｅｍａｕｌｔｉｐｌｅｘ）回路１２は、入力側が同期回路１１の出力側と接続される。
【０００４】
このような装置の動作を説明する。
光通信の伝送路によって伝送されたＷＤＭ信号は、図示しない光分波器によって、各チャネルに分離される。そして、ＷＤＭ信号１チャネル分の光ＴＤＭ信号が、光ファイバ１００によって伝送され、受信部１０に入力される。例えば、光ＴＤＭ信号を、２．５［Ｇｂｐｓ］の光信号４個が時分割多重された１０［Ｇｂｐｓ］の光ＴＤＭ信号とすれば、受信部１０が１０［Ｇｂｐｓ］の光ＴＤＭ信号を受信し、１０［Ｇｂｐｓ］の電気時分割多重信号（以下、電気ＴＤＭ信号と略す）に変換し、同期回路１１に出力する。
【０００５】
そして同期回路１１が、電気ＴＤＭ信号からクロック信号を抽出し、電気ＴＤＭ信号および抽出したクロック信号を電気分離回路１２に出力する。そして、電気分離回路１２がクロック信号で同期をとって、電気ＴＤＭ信号を４個に時間分離して、低い伝送速度の２．５［Ｇｂｐｓ］の電気信号に戻し、後段の図示しないデータ処理部に出力する。
【０００６】
また、図６は、その他の従来例の構成図である（例えば、非特許文献１参照）。ここで、図５と同一のものは同一符号を付し、説明を省略する。図６において、シリアル−パラレル変換部１３は、１入力２出力の光スイッチ（以下、１×２光スイッチまたは光スイッチと略す）１３ａ、１３ｂ、１３ｃを有し、入力側が光ファイバ１００に接続される。光スイッチ１３ａは、入力側が光ファイバ１００に接続される。光スイッチ１３ｂは、入力側が光スイッチ１３ａの一方の出力側と接続される。光スイッチ１３ｃは、入力側が光スイッチ１３ａの他方の出力側と接続される。
【０００７】
受信部１４ａ〜１４ｄは、入力側がそれぞれ、光スイッチ１３ｂの一方の出力側、光スイッチ１３ｂの他方の出力側、光スイッチ１３ｃの一方の出力側、光スイッチ１３ｃの他方の出力側と接続される。クロック抽出部１５は、入力側が受信部１４ａの出力側と接続され、出力側が光スイッチ１３ｂ、１３ｃと接続される。逓倍器１６は、入力側がクロック抽出部１５の出力側と接続され、出力側が光スイッチ１３ａと接続される。
【０００８】
このような装置の動作を説明する。
２．５［Ｇｂｐｓ］の光信号が４個時分割多重された１０［Ｇｂｐｓ］の光ＴＤＭ信号が光ファイバ１００よりシリアル−パラレル変換部１３の光スイッチ１３ａに入力される。そして、光スイッチ１３ａが、出力側への接続を５［ＧＨｚ］の速さ（光ＴＤＭ信号の伝送速度の１／２倍）で切り替えて光信号を時間分離して、入力された光ＴＤＭ信号よりも低速な５［Ｇｂｐｓ］の光ＴＤＭ信号を光スイッチ１３ｂ、１３ｃに出力する。
【０００９】
さらに、光スイッチ１３ｂ、１３ｃのそれぞれが、出力側への接続を２．５［ＧＨｚ］の速さで切り替えて時間分離して、２．５［Ｇｂｐｓ］の光信号を受信部１４ａ〜１４ｄに出力する。すなわち、シリアル−パラレル変換部１３は、時間的にシリアルな１０［Ｇｂｐｓ］の光ＴＤＭ信号を、４個のパラレルな２．５［Ｇｂｐｓ］の光信号に時間分離し、受信部１４ａ〜１４ｄに出力する。そして、受信部１４ａ〜１４ｄのそれぞれは、光信号を電気信号に変換する。
【００１０】
続いて、光スイッチ１３ａ〜１３ｃの切り替え制御の動作を説明する。クロック抽出部１５が、受信部１４ａからの２．５［Ｇｂｐｓ］の電気信号から、この電気信号に位相が同期した２．５［ＧＨｚ］クロック信号を抽出する。そして、このクロック信号を用いて、光スイッチ１３ｂ、１３ｃの接続を切り替える。さらに、逓倍器１６が、クロック信号の周波数を２倍の５［ＧＨｚ］とし、光スイッチ１３ａの接続を切り替える。
【特許文献１】
特開平８−１８１６６７号公報（段落番号０００２〜０００４、第１６図）
【非特許文献１】
神谷武志、他１名「超高速光スイッチング技術」、初版、株式会社培風館、１９９３年７月、ｐ．１８１−１８４
【００１１】
【発明が解決しようとする課題】
現在実用化されている光ＴＤＭ信号の伝送速度は１０［Ｇｂｐｓ］程度であるが、伝送容量を増大させるため、この伝送速度の高速化が図られ、４０［Ｇｂｐｓ］、８０［Ｇｂｐｓ］、１６０「Ｇｂｐｓ］の研究、開発が行われている。
【００１２】
しかしならが、図５に示す装置の場合、光信号を電気信号に変換する受信部１０、電気信号を取り扱う同期回路１１、電気分離回路１２は、４０［Ｇｂｐｓ］以上の速度に対応するのは困難であり、特に、電気信号を取り扱う同期回路１１、電気分離回路１２を対応させるのが困難であるという問題があった。
【００１３】
一方、図６に示す装置の場合、受信部１４ａ〜１４ｄおよびクロック抽出部１５は、シリアル−パラレル変換部１３によって伝送速度が１／４倍になった光信号、電気信号を処理すればよい。しかしながら、初段の光スイッチ１３ａを制御するための電気信号を取り扱う逓倍器１６は、高速な電気信号を処理する必要があり、４０［Ｇｂｐｓ］以上の速度に対応するのが困難であるという問題があった。
【００１４】
そこで本発明の目的は、低速な電気信号で高速な光信号を時間分離し、電気信号に変換する光信号処理装置を実現することにある。
【００１５】
【課題を解決するための手段】
請求項１記載の発明は、
伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置において、
前記シリアルなパルス列の光信号が入力され、出力側への接続を切り替えて、一方の出力側に伝送速度Ｎの整数分の一である伝送速度Ｍのパルス列の光信号を出力し、他方の出力側に残りのパルス列の光信号を出力する光スイッチを、少なくとも２個カスケード接続したシリアル−パラレル変換部と、
このシリアル−パラレル変換部の光スイッチごとに設けられ、前期光スイッチの一方の出力側からの光信号を電気信号に変換する受信部と、
この複数の受信部のうちの１個の受信部から出力される電気信号から、クロック信号を抽出し、このクロック信号で同期をとったタイミング信号を出力する同期回路と、
前記シリアル−パラレル変換部の光スイッチごとに設けられ、前記同期回路から出力されるタイミング信号に基づいて、前記光スイッチの接続を切り替えさせるドライバと
を設けたことを特徴とするものである。
【００１６】
請求項２記載の発明は、請求項１記載の発明において、
前記シリアル−パラレル変換部の最終段の光スイッチの他方の出力側から出力される光信号を終端処理する光終端器を設けたことを特徴とするものである。
【００１７】
請求項３記載の発明は、
伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置において、
前記シリアルなパルス列の光信号が入力され、出力側への接続を切り替えて、一方の出力側に伝送速度Ｎの整数分の一である伝送速度Ｍのパルス列の光信号を出力し、他方の出力側に残りのパルス列の光信号を出力する光スイッチを、少なくとも２個カスケード接続したシリアル−パラレル変換部と、
このシリアル−パラレル変換部の光スイッチごとに設けられ、前期光スイッチの一方の出力側からの光信号を電気信号に変換する受信部と、
前記シリアル−パラレル変換部の最終段の光スイッチの他方の出力側から出力される光信号の光パワーに対応した電気信号を出力する第２の受信部と、
この第２の受信部から出力される電気信号に基づいて、タイミング信号を出力する同期回路と、
前記シリアル−パラレル変換部の光スイッチごとに設けられ、前記同期回路から出力されるタイミング信号に基づいて、前記光スイッチの接続を切り替えさせるドライバと
を設けたことを特徴とするものである。
【００１８】
請求項４記載の発明は、請求項３記載の発明において、
第２の受信部は、少なくともシリアル−パラレル変換部に設けられる光スイッチの数と同じ周期分の間、光信号の光パワーを積分することを特徴とするものである。
【００１９】
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
伝送速度Ｎのシリアルなパルス列の光信号は、光時分割多重信号であることを特徴とするものである。
【００２０】
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明において、
前記シリアル−パラレル変換部の光スイッチ間に、前記伝送速度Ｎのパルス列の光信号を１周期分遅延させる遅延線を設けたことを特徴とするものである。
【００２１】
請求項７記載の発明は、請求項１〜６のいずれかに記載の発明において、
前記受信部が受信した電気信号を、前記同期回路からのタイミング信号によって、電気信号の変調方式、パルス幅の少なくとも一方を変更し、出力するデータ再生部を設けたことを特徴とするものである。
【００２２】
請求項８記載の発明は、請求項１〜７のいずれかに記載の発明において、
ドライバは、同期回路からタイミング信号が入力されると、長くとも伝送速度Ｎの１周期分、前記光スイッチの接続を一方の出力側に接続させることを特徴とするものである。
【００２３】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。
図１は本発明の実施の形態を示した構成図である。ここで、図５、図６と同一のものは同一符号を付し、説明を省略する。図１において、シリアル−パラレル変換部ＳＰは、カスケード接続された１×２光スイッチ２０ａ〜２０ｄを有し、入力側が光ファイバ１００に接続される。初段の光スイッチ２０ａは、入力側が光ファイバ１００に接続される。２段目、３段目、最終段の光スイッチ２０ｂ〜２０ｄそれぞれは、入力側が前段の光スイッチ２０ａ〜２０ｃの他方の出力側と接続される。
【００２４】
また、光スイッチ２０ａ〜２０ｄは、誘電体光導波路を用いた電気光学効果型光スイッチや、半導体光導波路を用いたキャリア注入型光スイッチ（半導体にキャリアを注入しておき、この注入領域に電流を流すことによって、半導体の光屈折率を変化させ、接続を切り替える方式。例えば、Ｂａｏｊｕｎ Ｌｉ，Ｓｏｏ−Ｊｉｎ Ｃｈｕａ「２×２ Ｏｐｔｉｃａｌ Ｗａｖｅｇｕｉｄｅ Ｓｗｉｔｃｈ ｗｉｔｈ Ｂｏｗ−Ｔｉｅ Ｅｌｅｃｔｒｏｄｅ Ｂａｓｅｄ ｏｎ Ｃａｒｒｉｅｒ−Ｉｎｊｅｃｔｉｏｎ Ｔｏｔａｌ Ｉｎｔｅｒｎａｌ Ｒｅｆｌｅｃｔｉｏｎ ｉｎ ＳｉＧｅ Ａｌｌｏｙ」，ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲＳ，ＩＥＥＥ，Ｍａｒｃｈ ２００１，Ｖｏｌ．１３，Ｎｏ．３，ｐ２０６−２０８）等の高速光スイッチである。これは、機械式光スイッチやＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）光スイッチと比較して、高速に経路の切り替えが行える。
【００２５】
光スイッチ２０ａ〜２０ｄ間の光路は、遅延線２１によって光信号の伝送が行われる。光スイッチ２０ａ〜２０ｄ、遅延線２１は、１つの導波路上に形成するとよい。また遅延線２１は、光ファイバ１００からの光ＴＤＭ信号を、パルス列の１ビット分遅延させる。すなわち光ＴＤＭ信号を１周期分遅延させる。例えば、光ＴＤＭ信号の伝送速度が４０［Ｇｂｐｓ］の場合、各光スイッチ間２０ａ〜２０ｄを２５［ｐｓ］遅延させて伝送する。そして、遅延線２１の長さは、２５［ｐｓ］×（光速）／（屈折率）より、光導波路の屈折率が約３．４の場合、約２〜３［ｍｍ］となる。
【００２６】
受信部２２ａ〜２２ｄは、例えば、高速のＰＩＮフォトダイオードであり、シリアル−パラレル変換部ＳＰの光スイッチ２０ａ〜２０ｄごとに設けられ、それぞれの入力側が光スイッチ２０ａ〜２０ｄの一方の出力側と接続される。クロック抽出部２３は、同期回路であり、入力側が受信部２１ａの出力側と接続される。クロック抽出部２３は、入力側が受信部２２ａの出力側と接続される。ドライバ２４ａ〜２４ｄは、光スイッチ２０ａ〜２０ｄごとに設けられ、それぞれの入力側がクロック抽出部２３の出力側と接続される。また、ドライバ２４ａ〜２４ｄは、それぞれの出力側が光スイッチ２０ａ〜２０ｄと電気的に接続される。
【００２７】
光終端器２５は、入力側が最終段の光スイッチ２０ｄの一方の出力側と接続され、入力された光信号の終端処理を行う。データ再生部２６は、入力側が受信部２２ａ〜２２ｄ、クロック抽出部２３の出力側と接続される。
【００２８】
このような装置の動作を説明する。また、図２は、光スイッチ２０ａ〜２０ｄの動作を説明するタイミングチャートであり、各時刻ごとに、光信号が光ファイバ１００、光スイッチ２０ａ〜２０ｄに存在する位置を示している。
【００２９】
まず、ドライバ２４ａ〜２４ｄは、光スイッチ２０ａ〜２０ｄのそれぞれを入力側と他方の出力側とを接続させる。また、時刻ｔ０において、１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４が４個時分割多重された４０［Ｇｂｐｓ］のシリアルなパルス列の光ＴＤＭ信号が光ファイバ１００によって伝送されている。そして、時刻ｔ１において、シリアル−パラレル変換部ＳＰの光スイッチ２０ａに光ＴＤＭ信号の先頭の光信号Ｓ４のパルスが入力される。さらに、時刻ｔ１から一周期分（２５［ｐｓ］）遅れた時刻ｔ２に、光スイッチ２０ａに光信号Ｓ３、光スイッチ２０ｂに光信号Ｓ４が入力される。
【００３０】
そして、時刻ｔ２から１周期分遅れた時刻ｔ３に、光スイッチ２０ａに光信号Ｓ２、光スイッチ２０ｂに光信号Ｓ３、光スイッチ２０ｃに光信号Ｓ４が入力される。さらに、時刻ｔ３から１周期分遅れた時刻ｔ４に、光スイッチ２０ａに光信号Ｓ１、光スイッチ２０ｂに光信号Ｓ２、光スイッチ２０ｃに光信号Ｓ３、光スイッチＳ４に光信号Ｓ４が入力される。この時刻ｔ４において、ドライバ２４ａ〜２４ｄが、光スイッチ２０ａ〜２０ｄを入力側と一方の出力側とを接続させて受信部２２ａ〜２２ｄへの光路に切り替えさせ、１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４を受信部２２ａ〜２２ｄに出力させる。
【００３１】
すなわち、シリアル−パラレル変換部ＳＰは、光信号Ｓ１〜Ｓ４が時間的にシリアルに多重化された４０［Ｇｂｐｓ］の光ＴＤＭ信号を、カスケード接続された光スイッチ２０ａ〜２０ｄの数と同じ１／４倍の遅い伝送速度に落とした１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４に時間分離し、４個のパラレルなパルス列の光信号Ｓ１〜Ｓ４を受信部２２ａ〜２２ｄに出力する。そして、受信部２２ａ〜２２ｄのそれぞれは、光信号Ｓ１〜Ｓ４をパラレルなパルス列の電気信号に変換する。
【００３２】
そして、受信部２２ａ〜２２ｄが、１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４を電気信号に変換して、データ再生部２６に出力する。そして、データ再生部２６が、電気信号の変調方式、パルス幅の少なくとも一方を変更する。例えば、（１）ＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ Ｚｅｒｏ）変調をＲＺ（Ｒｅｔｕｒｎ Ｚｅｒｏ）変調に変換する。（２）パルス幅は４０［Ｇｂｐｓ］に合わせた狭い幅なので、４倍のパルス幅に広げる。（３）光ファイバ１００を伝送される間に、機械的歪や温度変換によってパルス間隔がずれている場合があるので、このずれを補正する。（４）なまっている波形を整形する、等を行う。
【００３３】
なお、ドライバ２４ａ〜２４ｄは、光スイッチ２０ａ〜２０ｄを、入力側と一方の出力側とを接続させる時間は、長くとも１周期分（２５［ｐｓ］）、または１周期分以下であり、この時間が経過すると入力側と他方の出力側とを接続させる。もちろん、時刻ｔ４以降も同様に、時刻ｔ１〜ｔ４が繰り返し行われ、時刻ｔ４ごとに入力側と一方の出力側とを接続させる。
【００３４】
また、受信部２２ａ〜２２ｄに出力されない光信号Ｓ１〜Ｓ４の残渣（例えば、光スイッチ２０ａ〜２０ｄの切り替え時間によって他方の出力側に出力される光信号Ｓ１〜Ｓ４や、光スイッチ２０ａ〜２０ｄのクロストークによって他方の出力側に出力される光信号Ｓ１〜Ｓ４）は、最終段の光スイッチ２０ｄの後段に設けられる光終端器２５に入力される。そして、光終端器２５は、光信号Ｓ１〜Ｓ４の残渣が再度シリアル−パラレル変換部ＳＰに戻ることを防ぐ終端処理を行う。
【００３５】
続いて、光スイッチ２０ａ〜２０ｄの切り替え制御の動作を説明する。クロック抽出部２３が、受信部２２ａからの１０［Ｇｂｐｓ］の電気信号から、この電気信号に位相が同期した１０［ＧＨｚ］クロック信号を抽出する。そして、このクロック信号をタイミング信号として、１０［ＧＨｚ］の周期（図２中、時刻ｔ４）でドライバ２４ａ〜２４ｄに出力する。そして、ドライバ２４ａ〜２４ｄが、クロック抽出部２３からクロック信号が入力されると、所定の時間スイッチ２０ａ〜２０ｄの接続を一方の出力側に切り替える。
【００３６】
このように、伝送速度が４０［Ｇｂｐｓ］の光ＴＤＭ信号を、カスケード接続された光スイッチ２０ａ〜２０ｄの個数分の一（１／４倍）の伝送速度まで落とした１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４に時間分離する。そして、この１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４を、受信部２２ａ〜２２ｄが電気信号に変換する。さらに、クロック抽出部２２ａ〜２２ｄ、ドライバ２４ａ〜２４ｄが、受信部２２ａからの１０［Ｇｂｐｓ］の電気信号に同期して動作する。これにより、低速な電気信号で高速な光信号を時間分離し、電気信号に変換することできる。
【００３７】
また、最終段の光スイッチ２０ｄが、光信号Ｓ１〜Ｓ４の残渣を光終端器に２５に出力するので、受信部２２ｄで検出する光信号Ｓ４のＳＮ比をあげることができる。
【００３８】
また、遅延線２１によって、光スイッチ２０ａ〜２０ｄそれぞれに、光信号Ｓ１〜Ｓ４が同時に入力されるので、ドライバ２４ａ〜２４ｄへのクロック信号を同時に出力することができる。これにより、光スイッチ２０ａ〜２０ｄの接続を切り替えるタイミング調整が容易になる。
【００３９】
［第２の実施例］
図３は、本発明の第２の実施例を示す構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。光終端器２５の代わりに第２の受信部２７が設けられ、入力側が最終段の光スイッチ２０ｄの他方の出力側と接続される。また、クロック抽出部２３の代わりに同期回路２８が設けられ、入力側が受信部２７の出力側に接続され、出力側がドライバ２４ａ〜２４ｄの入力側、データ再生部２６の入力側に接続される。
【００４０】
このような装置の動作を説明する。
受信部２７が、シリアル−パラレル変換部ＳＰの最終段の光スイッチ２０ｄの他方の出力側から出力される光信号を受信する。そして、少なくともシリアル−パラレル変換部ＳＰに設けられる光スイッチ２０ａ〜２０ｄの数と同じ周期分の間、すなわち、４周期分の間、光信号の光パワーを積分し、この光パワーに比例した電圧を、同期回路２８に出力する。そして、同期回路２８が、受信部２７から順次出力される電圧の値を比較し、ドライバ２４ａ〜２４ｄにタイミング信号を出力し、受信部２７からの電気信号の値を小さくする。
【００４１】
具体的に、図４を用いて説明する。図４は、光ＴＤＭ信号の位相と光スイッチ２０ａ〜２０ｄの接続切り替えとの関係を模式的に示した図である。図４（ａ）は、光ＴＤＭ信号の位相と光スイッチ２０ａ〜２０ｄの接続切り替えとの同期があっている場合であり、図４（ｂ）は、光ＴＤＭ信号の位相と光スイッチ２０ａ〜２０ｄの接続切り替えとの同期がずれている場合である。
【００４２】
光ＴＤＭ信号の光信号Ｓ１〜Ｓ４と光スイッチ２０ａ〜２０ｄの接続（入力側と一方の出力側との接続）切り替えとの同期があっていると、光スイッチ２０ａ〜２０ｄの他方の出力側から出力される光信号Ｓ１〜Ｓ４の残渣はほとんど無い。しかし、同期がずれると光信号の残渣が多くなる。つまり、同期がずれると受信部２７から出力される電圧値は高くなる。そして、同期回路２８は、受信部２７から出力される電圧値をモニタすることにより、光信号の残渣を少なくするタイミングでタイミング信号を、ドライバ２４ａ〜２４ｄ、データ再生部２６に出力する。
【００４３】
このような同期回路２８が、受信部２７からの電圧値よって、タイミング信号のタイミングを調整し、ドライバ２４ａ〜２４ｄ、データ再生部２６に出力する以外の動作は図１に示す装置と同様なので説明を省略する。
【００４４】
このように、伝送速度が４０［Ｇｂｐｓ］の光ＴＤＭ信号を、カスケード接続された光スイッチ２０ａ〜２０ｄの個数分の一（１／４倍）の伝送速度まで落とした１０［Ｇｂｐｓ］の光信号Ｓ１〜Ｓ４に時間分離する。そして、受信部２７がシリアル−パラレル変換部ＳＰに設けられる光スイッチ２０ａ〜２０ｄの数と同じ周期分の光信号の光パワーを積分し、この積分した光パワーに比例した電圧を同期回路２８に出力する。そして、同期回路２８、ドライバ２４ａ〜２４ｄが、この受信部２７からの電気信号に同期して動作する。これにより、低速な電気信号で高速な光信号を時間分離し、電気信号に変換することできる。
【００４５】
なお、本発明はこれに限定されるものではなく、以下のようなものでもよい。（１）図１、図３に示す装置において、データ再生部２６が、クロック抽出部２３または同期回路２８からのタイミング信号に基づいて、受信部２２ａ〜２２ｄからの電気信号のデータ再生を行う構成を示したが、データ生成部２６を設けずに、受信部２２ａ〜２２ｄから電気信号を出力し、クロック抽出部２３または同期回路２８からタイミング信号を出力する構成としてもよい。例えば、２．５［Ｇｂｐｓ］の光信号が１６個多重された４０［Ｇｂｐｓ］の光ＴＤＭ信号の場合、受信部２２ａ〜２２ｄから出力される１０［Ｇｂｐｓ］の電気ＴＤＭ信号を、図５に示す従来の電気分離回路１２を用いて２．５［Ｇｂｐｓ］の電気信号に分離させる構成でもよい。
【００４６】
（２）図１、図３に示す装置において、遅延線２１を設ける構成を示したが、遅延線２１を設けず、光スイッチ２０ａ〜２０ｄを所望の長さの光路を有する光導波路や光ファイバで接続してもよい。この場合、クロック抽出部２３または同期回路２８は、ドライバ２４ａ〜２４ｄに出力するタイミング信号のタイミングをずらすか、各ドライバ２４ａ〜２４ｄに遅延回路を設け、光信号Ｓ１〜Ｓ４とのタイミングを図るとよい。
【００４７】
（３）図１、図３に示す装置において、シリアル−パラレル変換部ＳＰの最終段の光スイッチ２０ｄの他方の出力側の後段に光終端器２５を設ける構成を示したが、光終端器を設けずに図示しない光ファイバに出力してもよい。例えば、２．５［Ｇｂｐｓ］の光信号が１６個多重された４０［Ｇｂｐｓ］の光ＴＤＭ信号のうち、４個の光信号のみをシリアル−パラレル変換部ＳＰで取り出し、残りの１２個の光信号が多重化された光ＴＤＭ信号を、図示しない光ファイバに出力してもよい。
【００４８】
（４）図１、図３に示す装置において、伝送速度が４０［Ｇｂｐｓ］の光ＴＤＭ信号を時間分離する例を挙げたが、伝送速度は所望の速度でよい。
【００４９】
（５）図１、図３に示す装置において、シリアル−パラレル変換部ＳＰは、４個の光スイッチ２０ａ〜２０ｄを４個カスケード接続する構成を示したが、光スイッチは少なくとも２個以上設ければよい。もちろん、受信部２２ａ〜２２ｄ、ドライバ２４ａ〜２４ｄは、光スイッチの数と同数設ければよい。
【００５０】
（６）図１、図３に示す装置において、複数の光信号が光時分割多重された光ＴＤＭ信号を時間分離する構成を示したが、時間的にシリアルなパルス列の光信号を時間分離してもよい。
【００５１】
（７）図１に示す装置において、クロック抽出部２３は、受信部２２ａからの電気信号からクロック信号を抽出する構成を示したが、受信部２２ａとは別の受信部２２ｂ〜２２ｄのいずれかからの電気信号からクロック信号を抽出してもよい。
【００５２】
（８）図３に示す装置において、受信部２７が４周期分の光パワーを積分する構成を示したが、シリアル−パラレル変換部ＳＰに設けられる光スイッチ２０ａ〜２０ｄの数よりも多い周期分、光パワーの積分を行ってよい。
【００５３】
【発明の効果】
本発明によれば、以下のような効果がある。
伝送速度Ｎのシリアルなパルス列の光信号を、カスケード接続された光スイッチの個数分の一の伝送速度Ｍまで落とした光信号に時間分離する。そして、この伝送速度Ｍの光信号を、受信部が電気信号に変換する。または、第２の受信部が伝送速度Ｎの光信号の光パワーに対応した電気信号を出力する。さらに、
同期回路、ドライバが、受信部または第２の受信部からの電気信号に同期して動作する。これにより、低速な電気信号で高速な光信号を時間分離し、電気信号に変換することできる。
【００５４】
請求項２によれば、光終端器が、シリアル−パラレル変換部の最終段の光スイッチの他方の出力側から出力される光信号を終端処理するので、シリアル−パラレル変換部への戻り光を抑えることができる。
【００５５】
請求項６によれば、遅延線によって、光スイッチそれぞれに、各光信号が同時に入力されるので、ドライバへのタイミング信号を同時に出力することができる。これにより、光スイッチの接続を切り替えるタイミング調整が容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示した構成図である。
【図２】光スイッチ２０ａ〜２０ｄの動作を示したタイミングチャートである。
【図３】本発明の第２の実施例を示した構成図である。
【図４】光ＴＤＭ信号の位相と光スイッチ２０ａ〜２０ｄの接続切り替えとの関係を模式的に示した図である。
【図５】従来の光信号処理装置の第１の構成を示した図である。
【図６】従来の光信号処理装置の第２の構成を示した図である。
【符号の説明】
２０ａ〜２０ｄ 光スイッチ
２１ 遅延線
２２ａ〜２２ｄ 第１の受信部
２３ クロック抽出部
２４ａ〜２４ｄ ドライバ
２５ 光終端器
２６ データ再生部
２７ 第２の受信部
２８ 同期回路
ＳＰ シリアル−パラレル変換部
Claims (8)
- 伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置において、
前記シリアルなパルス列の光信号が入力され、出力側への接続を切り替えて、一方の出力側に伝送速度Ｎの整数分の一である伝送速度Ｍのパルス列の光信号を出力し、他方の出力側に残りのパルス列の光信号を出力する光スイッチを、少なくとも２個カスケード接続したシリアル−パラレル変換部と、
このシリアル−パラレル変換部の光スイッチごとに設けられ、前期光スイッチの一方の出力側からの光信号を電気信号に変換する受信部と、
この複数の受信部のうちの１個の受信部から出力される電気信号から、クロック信号を抽出し、このクロック信号で同期をとったタイミング信号を出力する同期回路と、
前記シリアル−パラレル変換部の光スイッチごとに設けられ、前記同期回路から出力されるタイミング信号に基づいて、前記光スイッチの接続を切り替えさせるドライバと
を設けたことを特徴とする光信号処理装置。 - 前記シリアル−パラレル変換部の最終段の光スイッチの他方の出力側から出力される光信号を終端処理する光終端器を設けたことを特徴とする請求項１記載の光信号処理装置。
- 伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置において、
前記シリアルなパルス列の光信号が入力され、出力側への接続を切り替えて、一方の出力側に伝送速度Ｎの整数分の一である伝送速度Ｍのパルス列の光信号を出力し、他方の出力側に残りのパルス列の光信号を出力する光スイッチを、少なくとも２個カスケード接続したシリアル−パラレル変換部と、
このシリアル−パラレル変換部の光スイッチごとに設けられ、前期光スイッチの一方の出力側からの光信号を電気信号に変換する受信部と、
前記シリアル−パラレル変換部の最終段の光スイッチの他方の出力側から出力される光信号の光パワーに対応した電気信号を出力する第２の受信部と、
この第２の受信部から出力される電気信号に基づいて、タイミング信号を出力する同期回路と、
前記シリアル−パラレル変換部の光スイッチごとに設けられ、前記同期回路から出力されるタイミング信号に基づいて、前記光スイッチの接続を切り替えさせるドライバと
を設けたことを特徴とする光信号処理装置。 - 第２の受信部は、少なくともシリアル−パラレル変換部に設けられる光スイッチの数と同じ周期分の間、光信号の光パワーを積分することを特徴とする請求項３記載の光信号処理装置。
- 伝送速度Ｎのシリアルなパルス列の光信号は、光時分割多重信号であることを特徴とする請求項１〜４のいずれかに記載の光信号処理装置。
- 前記シリアル−パラレル変換部の光スイッチ間に、前記伝送速度Ｎのパルス列の光信号を１周期分遅延させる遅延線を設けたことを特徴とする請求項１〜５のいずれかに記載の光信号処理装置。
- 前記受信部が受信した電気信号を、前記同期回路からのタイミング信号によって、電気信号の変調方式、パルス幅の少なくとも一方を変更し、出力するデータ再生部を設けたことを特徴とする請求項１〜６のいずれかに記載の光信号処理装置
- ドライバは、同期回路からタイミング信号が入力されると、長くとも伝送速度Ｎの１周期分、前記光スイッチの接続を一方の出力側に接続させることを特徴とする請求項１〜７のいずれかに記載の光信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064657A JP4062522B2 (ja) | 2003-03-11 | 2003-03-11 | 光信号処理装置 |
| US10/761,372 US6930623B2 (en) | 2003-03-11 | 2004-01-22 | Optical signal processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064657A JP4062522B2 (ja) | 2003-03-11 | 2003-03-11 | 光信号処理装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004274547A true JP2004274547A (ja) | 2004-09-30 |
| JP2004274547A5 JP2004274547A5 (ja) | 2005-11-04 |
| JP4062522B2 JP4062522B2 (ja) | 2008-03-19 |
Family
ID=32959160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003064657A Expired - Fee Related JP4062522B2 (ja) | 2003-03-11 | 2003-03-11 | 光信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6930623B2 (ja) |
| JP (1) | JP4062522B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040175174A1 (en) * | 2003-01-21 | 2004-09-09 | Avraham Suhami | Method and apparatus for ultrafast serial-to-parallel conversion and analog sampling |
| US7260329B1 (en) * | 2004-09-01 | 2007-08-21 | Lockheed Martin Corporation | All optical time division multiplexer and packet switch using optical codewords and optically actuated optical switches |
| EP2262139A1 (en) * | 2009-06-12 | 2010-12-15 | Alcatel Lucent | Variable bitrate equipment |
| CN107852236A (zh) * | 2015-06-16 | 2018-03-27 | 昇宰股份公司 | 光线路监控系统 |
| CN109151623A (zh) * | 2018-10-25 | 2019-01-04 | 天津光电通信技术有限公司 | 一种大规模严格无阻塞光交叉连接矩阵结构及其控制方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189541A (en) * | 1987-11-30 | 1993-02-23 | Kabushiki Kaisha Toshiba | Method and apparatus for connecting branch networks with a trunk network in optical transmission system |
| US5010346A (en) * | 1989-10-27 | 1991-04-23 | The Boeing Company | Electro-optical analog-to-digital converter and method for digitizing an analog signal |
| JPH08181667A (ja) | 1994-12-27 | 1996-07-12 | Fujitsu Ltd | 信号抽出方法およびそのための光半導体装置 |
| JPH0955667A (ja) * | 1995-08-10 | 1997-02-25 | Mitsubishi Electric Corp | マルチプレクサ，及びデマルチプレクサ |
| JPH09247116A (ja) * | 1996-03-08 | 1997-09-19 | Fujitsu Ltd | 直並列変換回路および並直列変換回路の同期回路 |
| JPH1198101A (ja) * | 1997-09-17 | 1999-04-09 | Nec Corp | データデマルチプレクサ回路及びこれを用いたシリアル―パラレル変換回路 |
| JP3235534B2 (ja) * | 1997-09-24 | 2001-12-04 | 日本電気株式会社 | パラレル―パラレル変換回路並びにこれを用いたパラレル―シリアル変換回路及びシリアル―パラレル変換回路 |
| US6121907A (en) * | 1998-08-11 | 2000-09-19 | Trw Inc. | Upward-folding successive-approximation optical analog-to-digital converter and method for performing conversion |
| US6696995B1 (en) * | 2002-12-30 | 2004-02-24 | Cypress Semiconductor Corp. | Low power deserializer circuit and method of using same |
-
2003
- 2003-03-11 JP JP2003064657A patent/JP4062522B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-22 US US10/761,372 patent/US6930623B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6930623B2 (en) | 2005-08-16 |
| US20040178935A1 (en) | 2004-09-16 |
| JP4062522B2 (ja) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1379042B1 (en) | Multiplexer | |
| KR100459571B1 (ko) | 전광 신호 재생장치 및 방법 | |
| JP3627628B2 (ja) | 光データ伝送方法及びシステム、光送信装置及び方法並びに光交換機 | |
| US20090129779A1 (en) | Multiplex delay unit | |
| JP4062522B2 (ja) | 光信号処理装置 | |
| Furukawa et al. | Demonstration of 10 Gbit ethernet/optical-packet converter for IP over optical packet switching network | |
| JP2003198463A (ja) | 共通クロックを備えた光ファイバー伝送システム | |
| US7519299B2 (en) | Optical signal regenerative repeater, optical gate control method, and optical signal regeneration method | |
| KR100360012B1 (ko) | 대용량 디지털 광 전송 장치 | |
| EP0883942B1 (en) | Channel selection in an optical tdma network | |
| JPH01144832A (ja) | タイミング情報光並送方式 | |
| JP2004048700A (ja) | 光多重通信方法、光多重通信システム、光信号多重化装置、および光多重信号分離装置 | |
| JP2004187205A (ja) | 光パルス分離方法及び光パルス分離装置 | |
| Pau et al. | 160-Gb/s all-optical MEMS time-slot switch for OTDM and WDM applications | |
| JPH0653936A (ja) | 光信号時分割多重伝送方法 | |
| KR20000040232A (ko) | 광 시분할 다중화 방식에 기반한 광 패킷 스위칭 시스템 | |
| Zarris et al. | WDM-to-OTDM Traffic Grooming by means of Asynchronous Retiming | |
| JP4574187B2 (ja) | 光同期装置 | |
| Djemmah et al. | OTDM Transmission Multiplexing and Demultiplexing for Photonic Packet Switched (PPS) Networks | |
| US20030180046A1 (en) | Method of transmitting optical packets on a high speed optical transmission link, an optical packet transmission system, an optical packet compression unit and an optical packet de-compression unit therefore | |
| JP3459548B2 (ja) | 光クロスコネクト装置 | |
| CA2420972A1 (en) | Optical signal delay unit | |
| JP2002064478A (ja) | 並列光伝送方法、並列光伝送装置における送信機および受信機 | |
| JPH06261072A (ja) | 光パケット選択器及び光パケットスイッチ | |
| Takenouchi et al. | Ultrafast optical packet processing technologies based on novel hybrid optoelectronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |