JP2004273663A

JP2004273663A - 自動光出力制御装置

Info

Publication number: JP2004273663A
Application number: JP2003061045A
Authority: JP
Inventors: Katsuhiro Ono; 勝弘小野; Masanobu Sakamoto; 順信坂本
Original assignee: Hitachi Printing Solutions Inc
Current assignee: Ricoh Printing Systems Ltd
Priority date: 2003-03-07
Filing date: 2003-03-07
Publication date: 2004-09-30

Abstract

【課題】本発明の課題は、放電による不確定な駆動電圧の損失をなくし、半導体レーザの出力の変動を抑え、レーザのビーム本数にかかわらず目標とする光出力を常に得ることである。
【解決手段】クロックを発生するクロック発生手段と、目標とする光出力にするためにＸビットのデジタル値の基準電圧を生成するための基準電圧設定手段と、前記Ｘビットのデジタル値に応じたアナログの基準電圧を出力する第１のデジタル／アナログ変換手段と、前記基準電圧と前記半導体レーザの光出力の電圧を比較する比較手段と、前記比較手段の出力に応じてアップ／ダウンカウントを行うアップ／ダウンカウント手段と、前記アップ／ダウンカウント手段の出力であるのカウント値に応じたアナログの駆動電圧を出力する第２のデジタル／アナログ変換手段を備え、半導体レーザアレイの光出力を一定に制御する自動光出力制御装置。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体レーザの光出力を一定に制御する自動光出力制御装置に関するものである。
【０００２】
【従来の技術】
電子写真装置などに用いられる半導体レーザの自動光出力制御装置は、一般的に、印刷区間外で半導体レーザの光出力Ｐを光出力センサでモニタして光出力電圧Ｖｐｏｗに変換し、目標とする光出力Ｐを得るための基準電圧Ｖｒｅｆと比較して、Ｖｒｅｆ＞Ｖｐｏｗならばコンデンサを充電、Ｖｒｅｆ＜Ｖｐｏｗならばコンデンサを放電するように構成されている。コンデンサの充放電を繰り返し、サンプル後はその電位をコンデンサにホールドし、ホールドされた電圧が印刷区間内で駆動電圧Ｖｄｒｖとして半導体レーザを発光させ、光出力Ｐが一定となるように制御される。
【０００３】
【発明が解決しようとする課題】
しかし上記のようにして半導体レーザの光出力Ｐを一定に制御する方法では印刷区間内でホールド中にもかかわらず、コンデンサの自己放電により駆動電圧Ｖｄｒｖは損失し、光出力Ｐは変動してしまう。そのため光出力Ｐを一定にするため、レーザ走査毎に頻繁にサンプル／ホールドを行う必要がある。一方、電子写真装置の高速化・高精細化に伴い、半導体レーザのアレイ化が図られ、レーザのビーム本数が増す方向にある。光出力センサは通常、１個で各ビームをモニタするので、各ビームを切り替えながら、光出力Ｐをモニタし、光出力Ｐを安定に保持する制御が行われる。しかしながら上記のようにレーザのビーム本数が増加した場合にはそのビームの切り替えに伴い、サンプル／ホールドの周期が長くなるために、コンデンサの自己放電に起因する駆動電圧の損失の問題を解決することができず、レーザの光出力Ｐを安定に保持することが困難になってしまう。
【０００４】
本発明の課題は上記のような問題のない半導体レーザの自動光出力制御装置を提供することにある。
【０００５】
具体的には、コンデンサの自己放電による損失をなくし、レーザのビーム本数が増加してもレーザの光出力Ｐを一定に制御することが可能な自動光出力制御装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために本発明は、Ｎ個の半導体レーザで構成された半導体レーザアレイの光出力を一定に制御するための自動光出力制御装置において、クロックを発生するクロック発生手段と、目標とする光出力にするためにＸビットのデジタル値の基準電圧を生成するための基準電圧設定手段と、前記Ｘビットのデジタル値に応じたアナログの基準電圧を出力する第１のデジタル／アナログ変換手段と、前記基準電圧と前記半導体レーザの光出力の電圧を比較する比較手段と、前記比較手段の出力に応じてアップ／ダウンカウントを行うアップ／ダウンカウント手段と、前記アップ／ダウンカウント手段の出力であるのカウント値に応じたアナログの駆動電圧を出力する第２のデジタル／アナログ変換手段を備えたことに一つの特徴がある。
【０００７】
本発明の他の特徴は、前記半導体レーザアレイの光出力を、複数レベルに制御することにある。
本発明の他の特徴は、前記比較手段における比較結果が変化した時、前記クロック発生手段により発生する前記アップ／ダウンカウント手段のクロック周期を、切り替えることにある。
本発明の他の特徴及び利点は、以下の説明から明瞭に理解される。
【０００８】
【発明の実施の形態】
以下、本発明の一実施例を図１を用いて説明する。図１においてクロック発生手段１０１は、パラレル／シリアル変換手段（以下Ｐ／Ｓ手段と略記する）１０３−１及び１０３−２、デジタル／アナログ変換手段（以下ＤＡＣと略記する）１０４−１及び１０４−２、アップ／ダウンカウント手段（以下Ｕ／Ｄカウント手段とする）１０６を駆動するクロックを発生する。
【０００９】
基準電圧設定手段１０２は、Ｎ個の半導体レーザで構成された半導体レーザアレイ１０７がｍレベルの光出力ＰとなるようなＸビットの基準デジタル値を（Ｎ×ｍ）回設定する。本実施例ではＮ＝４、ｍ＝３、Ｘ＝８、Ｎ×ｍ＝１２として説明する。
【００１０】
即ち、本実施例では半導体レーザアレイ１０７が４個の半導体レーザ１０７−１〜１０７−４からなり、各半導体レーザは３つの出力レベルＰ１、Ｐ２、Ｐ３を有する。そして各出力レベルＰ１、Ｐ２、Ｐ３に対応する基準デジタル値Ｄ１、Ｄ２、Ｄ３を４個の半導体レーザ１０７−１〜１０７−４のそれぞれに準備する必要があるので合計１２回、つまり基準デジタル値Ｄ１〜Ｄ３を４回繰り返して生成する必要がある。
Ｐ／Ｓ手段１０３−１は、上記基準電圧設定手段１０２の８ビットの基準デジタル値Ｄ１、Ｄ２、Ｄ３のそれぞれをシリアル信号に変換してＤＡＣ１０４−１に送出する。
ＤＡＣ１０４−１は、シリアルインターフェースを有し、ロード信号１に同期して上記基準デジタル値Ｄ１、Ｄ２、Ｄ３に対応するシリアル値をロードする。そしてこのデジタル値Ｄ１、Ｄ２、Ｄ３に対応するアナログの信号の基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３を出力する。ＤＡＣ１０４−１の供給電圧をＶｃｃ、デジタル値をＤとすると各基準電圧Ｖｒｅｆの大きさは次式（１）で表される。
【００１１】
Ｖｒｅｆ＝Ｖｃｃ×Ｄ／２５５……（１）
光出力／アナログ変換手段（以下Ｐ−Ｖ変換手段と略記する）１０８は、半導体レーザ１０７の光出力Ｐを変換係数αで光出力電圧Ｖｐｏｗに変換する。光出力電圧Ｖｐｏｗは光出力−電圧変換係数をαとすると、
Ｖｐｏｗ＝α×Ｐ……（２）
となる。
【００１２】
比較手段１０５には前記ＤＡＣ１０４−１よりアナログ信号の基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３が加えられるが、説明の便宜上、基準電圧をＶｒｅｆで代表して以下説明する。この比較手段１０５は基準電圧Ｖｒｅｆと光出力電圧Ｖｐｏｗを比較し、Ｖｐｏｗ＜Ｖｒｅｆの時、比較結果ＣＯＭＰ＝０を出力する。一方、Ｖｐｏｗ＞Ｖｒｅｆの時は比較結果ＣＯＭＰ＝１を出力する。
【００１３】
Ｕ／Ｄカウント手段１０６は、（Ｎ×ｍ）個のカウンタを有し、比較結果ＣＯＭＰ＝０のときアップカウントを、ＣＯＭＰ＝１のときダウンカウントを行う。なお本実施例ではＵ／Ｄカウント手段１０６は１２個の８ビットＵ／ＤカウンタＣＮＴ１〜ＣＮＴ１２で構成されている。
【００１４】
この１２個のカウンタＣＮＴ１〜ＣＮＴ１２の役割について図８を参照して説明する。即ち半導体レーザ１０７−１の３つの出力レベルＰ１、Ｐ２、Ｐ３に相当するカウンタ値のサンプル及びホールドのためにカウンタＣＮＴ１、ＣＮＴ２、ＣＮＴ３が用いられる。半導体レーザ１０７−２の３つの出力レベルＰ１、Ｐ２、Ｐ３に相当するカウンタ値のサンプル及びホールドのためにカウンタＣＮＴ４、ＣＮＴ５、ＣＮＴ６が用いられる。同様に半導体レーザ１０７−３及び１０７−４の出力レベルに相当するカウンタ値のサンプル、ホールドのためにカウンタＣＮＴ７〜ＣＮＴ９及びＣＮＴ１０〜ＣＮＴ１２が用いられるために１２個のカウンタＣＮＴ１〜ＣＮＴ１２がＵ／Ｄカウント手段１０６の中に設けられている。
【００１５】
Ｐ／Ｓ手段１０３−２は、上記Ｕ／Ｄからカウント手段１０６の８ビットのカウント値をシリアル信号に変換してＤＡＣ１０４−２に送出する。ＤＡＣ１０４−２は、シリアルインターフェースを有し、図２に示すようにロード信号２によって８ビットのシリアル値を取り込み、クロック８周期後にカウント値に相当する駆動電圧Ｖｄｒｖを出力する。なお図１に示していないが、ＤＡＣ１０４−２は半導体レーザの個数だけ用意する。
【００１６】
即ち本実施例では４個のＤＡＣ１０４−２が用いられ、ＤＡＣ１０４−２Ａは半導体レーザ１０７−１に接続され、ＤＡＣ１０４−２Ｂは半導体レーザ１０７−２に、またＤＡＣ１０４−２Ｃ、ＤＡＣ１０４−２Ｄは半導体レーザ１０７−３、１０７−４にそれぞれ接続されている。そしてＤＡＣ１０４−２Ａは前述のカウンタＣＮＴ１〜ＣＮＴ３のカウント値のディジタル−アナログ変換処理を行い、ＤＡＣ１０４−２ＢはカウンタＣＮＴ４〜ＣＮＴ６のカウント値の変換処理を行う。同様にＤＡＣ１０４−２Ｃ及びＤＡＣ１０４−２ＤはそれぞれカウンタＣＮＴ７〜ＣＮＴ９及びＣＮＴ１０〜ＣＮＴ１２のディジタル−アナログ変換処理を行う。
【００１７】
半導体レーザアレイ１０７内の半導体レーザ１０７−１〜１０７−４は、駆動電圧Ｖｄｒｖに応じた光出力Ｐ
Ｐ＝β×Ｖｄｒｖ……（３）
を出力する。但しβは電圧−光出力変換係数である。
【００１８】
本発明にかかる光出力制御装置の動作を図３〜図８を用いて詳細に説明する。図３は半導体レーザ１０７−１〜１０７−４の動作駆動電圧Ｖｄｒｖと光出力Ｐの関係を示し、本実施例のように３レベルの光出力Ｐ１、Ｐ２、Ｐ３を得るためには、各レベルに対応する駆動電圧Ｖｄｒｖ１、Ｖｄｒｖ２、Ｖｄｒｖ３が必要である。即ち本実施例では４個の半導体レーザ１０７−１〜１０７−４に３つの駆動電圧Ｖｄｒｖ１、Ｖｄｒｖ２、Ｖｄｒｖ３が必要なため、基準電圧Ｖｒｅｆとして１２回の基準デジタル値を必要とし、各基準デジタル値を８ビットで構成している。なお、ＤＡＣ１０４−２から半導体レーザ１０７−１に最初から供給しておくバイアス電圧をＶｂとすると、各駆動電圧Ｖｄｒｖ１、Ｖｄｒｖ２、Ｖｄｒｖ３は図３から明らかなように次式（４）〜（６）で与えられる。
【００１９】
Ｖｄｒｖ１＝Ｖｂ＋Ｖ１……（４）
Ｖｄｒｖ２＝Ｖｂ＋Ｖ１＋Ｖ２……（５）
Ｖｄｒｖ３＝Ｖｂ＋Ｖ１＋Ｖ２＋Ｖ３……（６）
まず半導体レーザアレイ１０７のうち、１つの半導体レーザ１０７−１の基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３がセットされる。半導体レーザ１０７−１は、最初にバイアス電圧Ｖｂで発光し、光出力Ｐ１を決定するためのサンプルが開始される。半導体レーザ１０７−１の光出力Ｐ１は、Ｐ−Ｖ変換手段１０８により光出力電圧値Ｖｐｏｗに変換する。比較手段１０５で基準電圧Ｖｒｅｆ１と光出力電圧Ｖｐｏｗを比較し、Ｖｐｏｗ＜Ｖｒｅｆ１ならばＣＯＭＰ＝０で、Ｖｐｏｗ＞Ｖｒｅｆ１ならばＣＯＭＰ＝１となる。
【００２０】
半導体レーザ１０７−１の立上げ時は、ＣＯＭＰ＝０であるので、Ｕ／Ｄカウント手段１０６の１２個のうちの１つのカウンタＣＮＴ１はアップカウントを行う。即ち図４に示すようにクロックを８個カウントし、この値（８）をカウンタＣＮＴ１に加算する。そして加算されたＣＮＴ１のカウント値に相当する電圧で、半導体レーザ１０７−１を発光させる。即ち半導体レーザ１０７−１の駆動電圧Ｖｄｒｖ１をバイアス電圧Ｖｂに８個のカウント値の増加分に相当する電圧ΔＶ１を加えた電圧にして半導体レーザ１０７−１を発光させる。そしてその出力電圧Ｖｐｏｗを再度比較手段１０５に加え、基準電圧Ｖｒｅｆ１と比較する。カウンタＣＮＴのカウント値が徐々に上昇し、Ｖｐｏｗ＞Ｖｒｅｆ１になると、比較手段１０５の出力ＣＯＭＰはＣＯＭＰ＝１になる。
【００２１】
ＣＯＭＰ＝１になると、Ｕ／Ｄカウント手段１０６の上記カウンタＣＮＴ１は、次のサイクルでダウンカウントを行う。即ちクロックを８個カウントし、その値（８）をカウンタＣＮＴ１の値から減算し、その減算されたカウント値に相当する駆動電圧で半導体レーザ１０７−１を発光させる。そうすると再びＶｐｏｗ＜Ｖｒｅｆ１になり、ＣＯＭＰ＝０になるので、次のサイクルでカウンタＣＮＴ１のアップカウントを行う。即ちカウンタＣＮＴ１の値は図５に示すように増加及び減少を繰り返すので半導体レーザ１０７−１の駆動電圧Ｖｄｒｖも８個の計数値に相当する電圧幅で変動する。以上の繰り返しをサンプル中行い、ホールドする。ホールドをする時には、ＤＡＣ１０４−２に加えるロード信号２を停止させて、Ｐ／Ｓ手段１０３−２からのシリアル値２（図２）のロードを停止する。またＵ／Ｄカウント手段１０６のカウンタＣＮＴ１の計数動作を停止させ、その直前の８ビットカウント値を保持しておく。なお保持したカウント値ＣＮＴ１は、図８に示すように次回サンプルを行う際、半導体レーザ１０７−１を発光させる駆動電圧Ｖｄｒｖ１に用いる。
【００２２】
以上述べたような動作によってＤＡＣ１０４−２には光出力Ｐ１を発光させるための、駆動電圧Ｖｄｒｖ１がホールドされる。これをタイムチャートで示すと図８のＣＮＴ１で示された動作が終了したことになる。
【００２３】
次に半導体レーザ１０７−１の基準電圧Ｖｒｅｖ２に相当する駆動電圧Ｖｄｒｖ２を決定し、この値をホールドする動作に入る。即ち、この場合には基準電圧設定手段１０２よりＶｒｅｆ２に相当するデジタル値がＰＳ手段１０３−１に送出され、ここでシリアル信号に変換されてＤＡＣ１０４−１に送られる。
【００２４】
比較手段１０５は今度は半導体レーザ１０７−１の光出力電圧Ｖｐｏｗと基準電圧Ｖｒｅｆ２とを比較し、Ｖｐｏｗ＜Ｖｒｅｆ２ならばＣＯＭＰ＝０、Ｖｐｏｗ＞Ｖｒｅｆ２ならばＣＯＭＰ＝１の出力を出す。ＣＯＭＰ＝０のときはＵ／Ｄカウント手段１０６の中の別のカウンタＣＮＴ２のアップカウントを行う。即ち図４に示すアップカウント動作が繰り返され、図５に示すような動作に移るとカウンタＣＮＴ２の計数動作を停止する。そしてＣＮＴ２のカウント値が図８に示すようにホールドされる。以下同様にして半導体レーザ１０７−１の基準電圧Ｖｒｅｆ３に相当する駆動電圧Ｖｄｒｖ３をサンプル・ホールドする。このときにはカウンタＣＮＴ３が用いられる。
【００２５】
半導体レーザ１０７−１が終了すると次に半導体レーザ１０７−２について同様にＶｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３に相当する駆動電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３のサンプル・ホールドが行われ、このときはカウンタＣＮＴ４，ＣＮＴ５，ＣＮＴ６が用いられる。以下同様にして図８に示すように半導体１０７−３，１０７−４についてのサンプル・ホールドが行われて全ての半導体レーザ１０７−１〜１０７−４の全てのレベルの設定を終了する。
以上説明した実施例においては、得られる駆動電圧Ｖｄｒｖは図５に示すようにΔＶ（＝Ｖｃｃ×８／２５５）だけ振れ幅が生じる。従って、光出力Ｐ１も、
Ｐ１＝β×（Ｖｄｒｖ±ΔＶ）……（７）
となり、図６のように、±（β×ΔＶ）の振れ幅が生じてしまう。
【００２６】
駆動電圧Ｖｄｒｖはデジタル的にホールドされるため、放電のような駆動電圧Ｖｄｒｖの損失は生じないが、より好ましい実施例では光出力Ｐの振れ幅を減らすために、比較結果ＣＯＭＰをクロック発生手段１０１へ入力し、ＣＯＭＰの出力が変化した時、クロック発生手段１０１から出力されるＵ／Ｄカウント手段１０６用のカウンタクロック周期が大きくなるように構成される。即ち比較手段１０５の出力がＣＯＭＰ＝０からＣＯＭＰ＝１に変化すると、この変化の検出信号がクロック発生手段１０１に印加される。クロック発生手段１０１は図２に示すような一定周期のパルスを発生しているが分周した出力も取り出せるように構成されており、例えば図２のクロックの周期Ｔの４倍、つまり４Ｔの周期のクロックパルスも取り出すことができる。
【００２７】
上記の検出信号が入るとクロック発生手段１０１は図示しないスイッチ回路によりクロック出力を周期Ｔから４Ｔのクロックパルスに切換える。そうするとＵ／Ｄカウント手段１０６に入力されるパルスの周期も４ＴになるからＣＯＭＰ＝１のときに減少するカウンタＣＮＴの減少分か２パルス分（２カウント）となり、ダウンカウントの幅が図７に示すように小幅になる。
勿論検出信号に応じて切換えるクロックの周期は任意の値に選ぶことができる。こうすることで光出力Ｐの振れ幅が減り、目標に非常に近い光出力Ｐが得られる。例えば周期を４倍（２カウント）した時の光出力の振れ幅は、図７に示すように±（βＸＶｃｃ×２／２５５）となり、図６に比べて１／４におさえることができる。
【００２８】
【発明の効果】
以上の説明によって明らかなように、本発明によれば基準電圧と半導体レーザの光出力電圧とを比較し、比較出力に応じてアップダウンカウンタを制御するように構成されているので、駆動電圧に対応する値がデジタル的にホールドされるため、駆動電圧損失は生じない。従ってレーザのビーム本数が増加してもレーザの光出力を一定に制御することが可能になる。
【図面の簡単な説明】
【図１】本発明にかかる自動光出力制御装置の一実施例を示すブロック構成図である。
【図２】本発明におけるシリアルインターフェースデジタル／アナログ変換手段の出力タイミングの説明図である。
【図３】半導体レーザの駆動電圧と光出力の関係を示す特性図である。
【図４】本発明における半導体レーザの光出力電圧Ｖｐｏｗの変化の状況を示す説明図である。
【図５】本発明における半導体レーザの駆動電圧のＶｄｒｖの変化の状況を示す説明図である。
【図６】本発明における半導体レーザの光出力の変化の状況を示す説明図である。
【図７】本発明の好ましい実施例における半導体レーザの光出力の変化の状況を示す説明図である。
【図８】本発明装置の動作を説明するためのタイミングチャートである。
【符号の説明】
１０１はクロック発生手段、１０２は基準電圧設定手段、１０３はシリアル変換手段、１０４はデジタル／アナログ変換手段、１０５は比較手段、１０６はアップ／ダウンカウント手段、１０７は半導体レーザアレイ、１０８はパワー／電圧変換手段である。

Claims

Ｎ個の半導体レーザで構成された半導体レーザアレイの光出力を一定に制御するための自動光出力制御装置において、クロックを発生するクロック発生手段と、目標とする光出力にするためにＸビットのデジタル値の基準電圧を生成するための基準電圧設定手段と、前記Ｘビットのデジタル値に応じたアナログの基準電圧を出力する第１のデジタル／アナログ変換手段と、前記基準電圧と前記半導体レーザの光出力の電圧を比較する比較手段と、前記比較手段の出力に応じてアップ／ダウンカウントを行うアップ／ダウンカウント手段と、前記アップ／ダウンカウント手段の出力であるのカウント値に応じたアナログの駆動電圧を出力する第２のデジタル／アナログ変換手段を備えたことを特徴とする自動光出力制御装置。
前記半導体レーザアレイの光出力を、複数レベルに制御する請求項１の自動光出力制御装置。
前記比較手段における比較結果が変化した時、前記クロック発生手段により発生する前記アップ／ダウンカウント手段のクロック周期を、切り替えることを特徴とする請求項１の自動光出力制御装置。