JP2004266130A - Wiring board and its producing method, semiconductor device and electronic apparatus - Google Patents

Wiring board and its producing method, semiconductor device and electronic apparatus

Info

Publication number
JP2004266130A
JP2004266130A JP2003055641A JP2003055641A JP2004266130A JP 2004266130 A JP2004266130 A JP 2004266130A JP 2003055641 A JP2003055641 A JP 2003055641A JP 2003055641 A JP2003055641 A JP 2003055641A JP 2004266130 A JP2004266130 A JP 2004266130A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
wiring
layer
fine
precursor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003055641A
Other languages
Japanese (ja)
Other versions
JP3781118B2 (en )
Inventor
Hirofumi Kurosawa
Hiroshi Miki
Tetsuya Otsuki
浩 三木
哲也 大槻
弘文 黒沢
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

PROBLEM TO BE SOLVED: To produce a highly reliable wiring board simply.
SOLUTION: An accept layer 10 is made of a thermosetting resin precursor. A wiring layer 14 is made of dispersion solution containing conductive fine particles. Heat for bonding the conductive fine particles is generated through the curing reaction of the thermosetting resin precursor and fed to the accept layer 10 and the wiring layer 14.
COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、配線基板及びその製造方法、半導体装置並びに電子機器に関する。 The present invention is a wiring board and a method of manufacturing the same, a semiconductor device and electronic equipment.
【0002】 [0002]
【発明の背景】 BACKGROUND OF THE INVENTION
従来、プリント配線板は、基材に銅箔を貼りエッチングにより配線を形成することで製造されていた。 Conventionally, printed circuit board has been manufactured by forming a wiring by bonding etching copper foil to the substrate. これによれば、プロセスが複雑であり、エッチングのために、高価なマスクが必要であるし、多くの設備が必要であった。 According to this, the process is complex, for etching, to requires expensive masks were required many facilities. そこで、近年、表面処理の施された基材に金属インクを吐出して配線を形成する技術が開発されている。 In recent years, technology for forming a wiring by ejecting metallic ink decorated substrates of the surface treatment have been developed. 表面処理として、フッ素被膜を基材に形成し(FAS(Fluoric Alkyl Silane)処理)、これを多孔質にすることで金属インクの表面張力をコントロールする場合、配線と基材との密着性を高めることが難しかった。 As the surface treatment, a fluorine film was formed on a substrate (FAS (Fluoric Alkyl Silane) process), to control the surface tension of the metal ink by this to porous, enhance the adhesion between the wiring and the substrate it was difficult. または、表面処理として、ポリビニルアルコールを基材に塗布して膨潤性を有する受理層を形成する方法や、水酸化アルミニウムを基材に塗布して空隙を有する受理層を形成する方法では、受理層は吸水性が高いために水分を含みやすく内層として好ましくない。 Or, as the surface treatment, by applying polyvinyl alcohol to the base material and a method for forming a receiving layer with swelling properties, in the method of forming a receiving layer having voids by coating the aluminum hydroxide substrate, receiving layer undesirable as the inner layer easily include water for the high water absorption. また、配線と基材との密着性を高めることも難しかった。 It is also difficult to improve the adhesion between the wiring and the substrate.
【0003】 [0003]
本発明の目的は、信頼性の高い配線基板を簡単に製造することにある。 An object of the present invention is to easily manufacture a highly reliable wiring board.
【0004】 [0004]
【課題を解決するための手段】 In order to solve the problems]
(1)本発明に係る配線基板の製造方法は、熱硬化性樹脂前駆体により受理層を形成すること、 (1) A method for manufacturing a wiring board according to the present invention, by forming a receiving layer with a thermosetting resin precursor,
前記受理層上に、導電性微粒子を含む分散液により、配線層を形成すること、及び、 Wherein on the receiving layer, the dispersion containing electrically conductive particles, forming a wiring layer, and,
前記熱硬化性樹脂前駆体を硬化反応させ、前記導電性微粒子を相互に結合させる熱を、前記受理層及び前記配線層に供給すること、 The thermosetting resin precursor is cured reaction, the heat of bonding the conductive fine particles to one another, to be supplied to the receiving layer and the wiring layer,
を含む。 including. 本発明によれば、導電性微粒子を含む分散液を設けるときに、受理層は未だ硬化反応する前の状態であるから、にじみや溜まり(Bulge)の発生を抑制することができる。 According to the present invention, when providing a dispersion containing conductive particles, because the receiving layer is a state before still curing reaction, it is possible to suppress the occurrence of bleeding or reservoir (Bulge). また、熱硬化した受理層と、相互に結合した導電性微粒子を含む配線層とは密着性が高い。 Further, a receiving layer that is thermally cured, high adhesion between the wiring layer containing the conductive fine particles bonded to each other. そのため、信頼性の高い配線基板を簡単に製造することができる。 Therefore, it is possible to easily manufacture a highly reliable wiring board.
(2)この配線基板の製造方法において、 (2) In the method for manufacturing a wiring substrate,
前記熱硬化性樹脂前駆体としてポリイミド前駆体を使用し、前記熱によって前記ポリイミド前駆体を重合させてもよい。 Using the polyimide precursor as the thermosetting resin precursor may be polymerized with the polyimide precursor by the heat.
(3)この配線基板の製造方法において、 (3) In the method for manufacturing a wiring substrate,
前記導電性微粒子を含む前記分散液を吐出して前記配線層を形成してもよい。 It may form the wiring layer by discharging the dispersion containing the conductive particles. (4)この配線基板の製造方法において、 (4) In the method for manufacturing a wiring substrate,
前記受理層を基材上に形成してもよい。 The receiving layer may be formed on the substrate.
(5)この配線基板の製造方法において、 (5) In the method for manufacturing a wiring substrate,
前記熱硬化性樹脂前駆体を硬化反応させ、前記導電性微粒子を相互に結合させた後に、前記基材を前記受理層から除去することをさらに含んでもよい。 The thermosetting resin precursor is cured reaction, after mutually coupled to the conductive fine particles may further include removing the substrate from the receiving layer.
(6)本発明に係る配線基板は、上記方法によって製造されてなる。 (6) a wiring board according to the present invention is manufactured by the above method.
(7)本発明に係る半導体装置は、上記配線基板と、 (7) The semiconductor device according to the present invention, and the wiring board,
前記配線基板と電気的に接続された半導体チップと、 And the wiring board and electrically connected to the semiconductor chip,
を有する。 Having.
(8)本発明に係る電子機器は、上記半導体装置を有する。 (8) An electronic apparatus according to the present invention has the above semiconductor device.
【0005】 [0005]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明の実施の形態について図面を参照して説明する。 It will be described below with reference to the drawings, embodiments of the present invention.
【0006】 [0006]
(第1の実施の形態) (First Embodiment)
図1(A)〜図3(C)は、本発明の第1の実施の形態に係る配線基板の製造方法を説明する図である。 Figure 1 (A) ~ FIG. 3 (C) is a diagram for explaining a method of manufacturing a wiring board according to a first embodiment of the present invention. 本実施の形態では、図1(A)に示すように、熱硬化性樹脂前駆体(例えば、ポリイミド前駆体やエポキシ樹脂前駆体等の有機材料)によって、受理層10を形成する。 In this embodiment, as shown in FIG. 1 (A), a thermosetting resin precursor by (e.g., an organic material such as polyimide precursors and epoxy resin precursor) to form a receiving layer 10. 熱硬化反応前であるため、熱硬化性樹脂前駆体は、液状又はペースト状であってもよく、受理層10は粘性を持っていてもよい。 Because it is before thermal curing reaction, a thermosetting resin precursor may be a liquid or pasty, receiving layer 10 may have a viscosity. 受理層10を形成する材料は、感光性を有してもよい。 Material forming the receiving layer 10 may have photosensitivity. 受理層10は、熱硬化性樹脂前駆体をスピンコートによって拡げることで形成してもよいし、熱硬化性樹脂前駆体の吐出(例えば、その液滴の吐出)によって形成してもよい。 Receiving layer 10, to a thermosetting resin precursor may be formed by spreading by spin coating, the discharge of the thermosetting resin precursor (e.g., the ejection of liquid droplets) may be formed by. 必要に応じて、受理層10の乾燥(例えば、150℃で10分間)を行ってもよい。 If necessary, drying of the receiving layer 10 (e.g., 10 minutes at 0.99 ° C.) may be performed. 受理層10は、表面が平坦になるように形成してもよい。 Receiving layer 10, the surface may be formed to be flat. 受理層10は絶縁性を有し、(第1の)絶縁層ということができる。 Receiving layer 10 has an insulating property, it can be said that (first) insulating layer.
【0007】 [0007]
受理層10は、基材(例えば基板)12上に形成してもよい。 Receiving layer 10 may be formed on a substrate (e.g., substrate) 12. 基材12は、銅などの金属であってもよいし、ポリイミドやエポキシ等の樹脂であってもよいし、ガラスであってもよい。 Substrate 12 may be a metal such as copper, it may be a resin as polyimide and epoxy, or a glass.
【0008】 [0008]
図1(B)に示すように、受理層10上に配線層(以下、第1の配線層ともいう。)14を形成する。 As shown in FIG. 1 (B), the wiring layer (hereinafter, also referred to as a first wiring layer.) On receiving layer 10 14 to form. 配線層14は、導電性微粒子を含む分散液(例えば、金属インク)によって形成する。 The wiring layer 14, a dispersion containing conductive particles (e.g., metal ink) is formed by. 導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。 Conductive fine particles hardly oxidized, such as gold or silver, may be formed from a low electrical resistance material. 金の微粒子を含む分散液として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む分散液として、同社の「パーフェクトシルバー」を使用してもよい。 As a dispersion containing the gold particles, "Perfect Gold" of Vacuum Metallurgical Co., Ltd., as a dispersion containing silver fine particles, may be used "Perfect Silver" of the company. なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。 Note that the fine particles, not for limiting the particular size, a particle can be discharged with the dispersion medium. 配線層14の形成は、インクジェット法やバブルジェット(登録商標)法などの導電性微粒子を含む分散液の吐出(例えば、その液滴の吐出)によって行ってもよいし、マスク印刷やスクリーン印刷によって行ってもよい。 Formation of the wiring layer 14, the discharge of the dispersion liquid containing the conductive fine particles such as an inkjet method or a bubble-jet method (for example, the ejection of liquid droplets) may be performed by, by mask printing or screen printing it may be carried out. 導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。 Conductive fine particles, in order to suppress the reaction, may be covered by a coating material. 分散媒は、乾燥しにくく再溶解性のあるものであってもよい。 The dispersion medium may be one with a re-solubility hardly dried. 導電性微粒子は、分散媒中に均一に分散していてもよい。 Conductive fine particles may be uniformly dispersed in the dispersion medium.
【0009】 [0009]
本実施の形態によれば、導電性微粒子を含む分散液は、熱硬化性樹脂前駆体上に設けられるので、配線層14を形成するときに、にじみや溜まり(Bulge)の発生を抑制することができる。 According to this embodiment, the dispersion liquid containing the conductive fine particles, since provided on the thermosetting resin precursor, when forming the wiring layer 14, suppressing the occurrence of bleeding or reservoir (Bulge) can. 配線層14を乾燥させて、分散媒を揮発させ、導電性微粒子(あるいは導電性微粒子及びコート材)を残してもよい。 The wiring layer 14 is dried, the dispersion medium is volatilized, conductive fine particles (or conductive fine particles and coating material) may leave. 乾燥は、室温以上100℃以下の温度で行ってもよい。 Drying may be carried out at a temperature of 100 ° C. above room temperature. または、受理層10を構成する熱硬化性樹脂前駆体の熱硬化反応が生じない温度(例えば200℃程度)で、配線層14を加熱してもよい。 Or, at a temperature at which the thermosetting reaction of the thermosetting resin precursor constituting the receiving layer 10 does not occur (e.g. 200 ° C. or so) may be heated to the wiring layer 14. これにより、導電性微粒子を被覆するコート材を分解してもよい。 Thus, it may be disassembled coating material that coats the conductive particles.
【0010】 [0010]
図1(C)に示すように、受理層10及び配線層14に熱を供給する。 As shown in FIG. 1 (C), supplying heat to the receiving layer 10 and the wiring layer 14. 熱は、受理層10を構成する熱硬化性樹脂前駆体を硬化反応(例えば重合)させる温度(例えば、300〜400℃程度)であってもよい。 Heat, temperature at which the curing reaction of the thermosetting resin precursor constituting the receiving layer 10 (e.g., polymerization) (e.g., 300 to 400 approximately ° C.) may be. 熱は、配線層14の導電性微粒子を相互に結合(例えば焼結)させる温度(例えば、300〜600℃程度)であってもよい。 Heat conductive fine particles of the wiring layers 14 to each other bond (e.g., sintering) is to a temperature (e.g., about 300 to 600 ° C.) may be. 熱の供給時間は1時間程度であってもよい。 Heat supply time may be about 1 hour. こうすることで、熱硬化性樹脂前駆体は、不融不溶の樹脂(熱硬化性樹脂)となる。 Thereby, the thermosetting resin precursor is a resin infusible insoluble (thermosetting resin). 例えば、ポリイミド前駆体はポリイミドとなり、エポキシ樹脂前駆体はエポキシ樹脂となる。 For example, the polyimide precursor comprises a polyimide, an epoxy resin precursor is an epoxy resin. また、導電性微粒子は、導電膜又は導電層となる。 Also, conductive fine particles, a conductive film or a conductive layer. 熱硬化性樹脂前駆体が硬化し導電性粒子が相互に結合すると、受理層10及び配線層14は密着性が高くなるので、信頼性の高い配線基板が得られる。 When the thermosetting resin precursor is hardened conductive particles are bonded to each other, receiving layer 10 and the wiring layer 14 because the adhesion is high, a high wiring board reliability.
【0011】 [0011]
図1(D)に示すように、配線層14を覆うように、絶縁層(第2の絶縁層ともいう。)20を形成してもよい。 As shown in FIG. 1 (D), so as to cover the wiring layer 14 (also referred to as a second insulating layer.) Insulating layer 20 may be formed. 絶縁層20の材料及び形成方法は、受理層10の内容が該当してもよい。 Materials and method for forming the insulating layer 20, the contents of the receiving layer 10 may also be applicable. さらに、絶縁層20は、感光性を有していてもよい。 Furthermore, the insulating layer 20 may have photosensitivity. 絶縁層20を設ける場合、その前に少なくとも配線層14から分散媒を揮発させておく。 When providing the insulating layer 20 and allowed to volatilize the dispersion medium from at least the wiring layer 14 on its front. 本実施の形態では、配線層14の導電性微粒子を相互に結合(例えば焼結)させた後に絶縁層20を形成する。 In this embodiment, the insulating layer 20 after the conductive fine particles of the wiring layer 14 is mutually coupled (e.g. sintering).
【0012】 [0012]
図2(A)に示すように、絶縁層20上にマスク層22を形成してもよい。 As shown in FIG. 2 (A), it may be formed mask layer 22 on the insulating layer 20. マスク層22は、絶縁層20に形成するコンタクトホール24に対応するように形成する。 Mask layer 22 is formed so as to correspond to the contact hole 24 formed in an insulating layer 20. 例えば、光(例えば紫外線)に感応して硬化する材料で絶縁層20を形成する場合、コンタクトホール24の形成位置にマスク層22を形成する。 For example, if a material which is cured by light sensitive (eg, ultraviolet) forming an insulating layer 20, a mask layer 22 on the formation position of the contact hole 24. マスク層22は、樹脂の吐出又は印刷によって形成してもよい。 Mask layer 22 may be formed by ejection or printing of resin.
【0013】 [0013]
図2(B)に示すように、絶縁層20に光(例えば紫外線)を照射して、絶縁層20のマスク層22から露出した部分を硬化させる。 As shown in FIG. 2 (B), it is irradiated with light (e.g., ultraviolet) in the insulating layer 20, to cure the portion exposed from the mask layer 22 of the insulating layer 20. この場合、絶縁層20の硬化は、現像可能な程度に硬化しているが硬化反応(重合又は架橋結合)が完全に終わっていない状態(例えば粘性を有する状態)で止める。 In this case, curing of the insulating layer 20, although cured enough to be developed to stop in a state where the curing reaction (polymerization or crosslinking) is not completely finished (for example, a state having viscosity). そして、現像を行って、図2(C)に示すように、絶縁層20にコンタクトホール24を形成する。 Then, development is performed, as shown in FIG. 2 (C), to form a contact hole 24 in the insulating layer 20.
【0014】 [0014]
続いて、図2(D)に示すように、絶縁層20上に第2の配線層26を形成する。 Subsequently, as shown in FIG. 2 (D), to form the second wiring layer 26 on the insulating layer 20. 第2の配線層26の材料及び形成方法は、上述した第1の配線層14の内容が該当してもよい。 Materials and method of forming the second wiring layer 26, the contents of the first wiring layer 14 described above may also be applicable. 第2の配線層26に対して、絶縁層20は、上述した受理層10と同じ機能を果たすので、絶縁層20を受理層ということもできる。 The second wiring layer 26, insulating layer 20, since the same function as the receiving layer 10 described above, it is also possible that the receiving layer insulating layer 20. 第2の配線層26は、コンタクトホール24を介して、第1の配線層14に接触するように形成する。 Second wiring layer 26 via the contact hole 24 is formed to contact the first wiring layer 14. 第2の配線層26を、導電性微粒子を含む分散液で形成する場合、これをコンタクトホール24に吐出してもよい。 The second wiring layer 26, if formed with a dispersion containing conductive particles, which may be discharged to the contact hole 24.
【0015】 [0015]
図3(A)に示すように、熱を供給することによって、絶縁層20を構成する材料を硬化反応させ、第2の配線層26の導電性微粒子を相互に結合させてもよい。 As shown in FIG. 3 (A), the heat by supplying the material constituting the insulating layer 20 is cured reaction may be mutually bound conductive fine particles of the second wiring layer 26. 絶縁層20及び第2の配線層26は、受理層10及び第1の配線層14について上述した特徴を有し、同じ作用効果を達成してもよい。 Insulating layer 20 and the second wiring layer 26 has the above-described features for the receiving layer 10 and the first wiring layer 14 may achieve the same operational effect.
【0016】 [0016]
図3(B)に示すように、第2の配線層26を覆うように第3の絶縁層30を形成してもよい。 As shown in FIG. 3 (B), it may be formed a third insulating layer 30 to cover the second wiring layer 26. 第3の絶縁層30の材料及び形成方法は、絶縁層20の内容が該当してもよい。 Materials and forming methods of the third insulating layer 30, the contents of the insulating layer 20 may also be applicable. また、第3の絶縁層30にコンタクトホール34を形成し、第2の配線層26上にコンタクトポスト36を形成してもよい。 Further, in the third insulating layer 30 to form a contact hole 34 may be formed a contact post 36 on the second wiring layer 26.
【0017】 [0017]
図3(C)に示すように、コンタクトポスト36上に端子部38を形成してもよい。 As shown in FIG. 3 (C), it may be formed terminal portions 38 on the contact post 36. 端子部38は、コンタクトポスト36の上面よりも大きくなるように形成してもよい。 Terminal portion 38 may be formed to be larger than the upper surface of the contact post 36. その場合、端子部38の周縁部が第3の絶縁層30上に載っていてもよい。 In that case, the peripheral portion of the terminal portion 38 may be placed on the third insulating layer 30. 端子部38は、NiやCuなどの無電解めっき等によって形成することができる。 Terminal portion 38 can be formed by electroless plating such as Ni or Cu.
【0018】 [0018]
さらに、図3(C)に示すように、基材12を受理層10から除去してもよい。 Furthermore, as shown in FIG. 3 (C), may be removed substrate 12 from the receiving layer 10. 例えば、基材12として銅板を使用し、塩化第二鉄などのエッチング液に基材12を浸漬してこれを溶解してもよい。 For example, using a copper plate as a substrate 12, it may be dissolved this by immersing the substrate 12 in an etching solution such as ferric chloride. この工程は、熱硬化性樹脂前駆体(受理層10、第2及び第3の絶縁層20,30)を硬化反応させ、導電性微粒子(第1及び第2の配線層14,26)を相互に結合させた後に行う。 This step is a thermosetting resin precursor (receiving layer 10, the second and third insulating layers 20 and 30) by curing reaction, mutual conductive particles (first and second wiring layers 14 and 26) performed after that was bound to. こうすることで、薄膜積層配線基板が得られる。 In this way, thin film multilayer wiring board is obtained.
【0019】 [0019]
本実施の形態によれば、熱硬化した受理層10と、相互に結合した導電性微粒子を含む配線層14との密着性が高い。 According to this embodiment, the receiving layer 10 that is thermally cured, has high adhesion to the wiring layer 14 containing conductive fine particles bonded to each other. そのため、信頼性の高い配線基板を簡単に製造することができる。 Therefore, it is possible to easily manufacture a highly reliable wiring board.
【0020】 [0020]
(第2の実施の形態) (Second Embodiment)
図4(A)〜図4(C)は、本発明の第2の実施の形態に係る配線基板の製造方法を説明する図である。 Figure 4 (A) ~ FIG 4 (C) are views for explaining a manufacturing method of a wiring board according to a second embodiment of the present invention. 本実施の形態では、上述した受理層10上に配線層40を形成する。 In this embodiment, the wiring layer 40 on the receiving layer 10 described above. また、上述した基材12を使用してもよい。 It may also be used a substrate 12 described above. 受理層10及び配線層40の材料及び形成方法は、第1の実施の形態で説明した内容を適用してもよい。 Materials and forming methods of the receiving layer 10 and the wiring layer 40 may be applied to what has been described in the first embodiment. 配線層40は、コンタクトポスト42を有するように形成する。 The wiring layer 40 is formed to have a contact post 42. そして、配線層40を覆うように絶縁層44を形成する。 Then, an insulating layer 44 to cover the wiring layer 40. 絶縁層44はコンタクトポスト42を覆ってもよい。 Insulating layer 44 may cover the contact posts 42. 絶縁層44の材料及び形成方法は、第1の実施の形態で説明した絶縁層20の内容を適用してもよい。 Materials and method for forming the insulating layer 44 may be applied to the contents of the insulating layer 20 described in the first embodiment. 本実施の形態でも、受理層10を熱硬化させ、配線層40の導電性微粒子を相互に結合してから絶縁層44を設ける。 In the present embodiment, the receiving layer 10 is thermally cured, are bonded to each other providing an insulating layer 44 from the conductive fine particles of the wiring layer 40.
【0021】 [0021]
図4(B)に示すように、絶縁層44から少なくともコンタクトポスト42の上面を露出させる。 As shown in FIG. 4 (B), to expose the upper surface of at least the contact post 42 from the insulating layer 44. 絶縁層44が薄くなるようにその表面部を除去してもよい。 The surface portion may be removed so that the insulating layer 44 becomes thinner. 絶縁層44の表面部は溶解させてもよい。 Surface portion of the insulating layer 44 may be dissolved.
【0022】 [0022]
図4(C)に示すように、絶縁層44上に第2の配線層46を形成する。 As shown in FIG. 4 (C), to form the second wiring layer 46 on the insulating layer 44. 第2の配線層46の材料及び形成方法は、第1の実施の形態で説明した第2の配線層26の内容を適用してもよい。 Materials and method of forming the second wiring layer 46 may be applied to the contents of the second wiring layer 26 described in the first embodiment. 第2の配線層46に対して、絶縁層44は、上述した受理層10と同じ機能を果たすので、絶縁層44を受理層ということもできる。 The second wiring layer 46, insulating layer 44, since the same function as the receiving layer 10 described above, it is also possible that the receiving layer insulating layer 44. 第2の配線層26は、コンタクトポスト42上を通るように形成する。 Second wiring layer 26 is formed to pass over the contact post 42. その後、第2の配線層46の導電性微粒子を相互に結合させて、積層配線基板を製造することができる。 Then, it is possible to conductive fine particles of the second wiring layer 46 by bonding to each other, producing a multilayer wiring board. 本実施の形態には、第1の実施の形態で説明した内容を適用することができる。 In this embodiment can be applied to contents described in the first embodiment. 本実施の形態でも、第1の実施の形態で説明した作用効果を得ることができる。 In the present embodiment, it is possible to obtain the advantageous effects described in the first embodiment.
【0023】 [0023]
(第3の実施の形態) (Third Embodiment)
図5(A)〜図5(B)は、本発明の第3の実施の形態に係る配線基板の製造方法を説明する図である。 Figure 5 (A) ~ FIG. 5 (B) is a diagram for explaining a method of manufacturing a wiring board according to a third embodiment of the present invention. 本実施の形態では、第2の実施の形態で説明したように、受理層10上に配線層40を形成し、その上に絶縁層44を形成する。 In this embodiment, as described in the second embodiment, the wiring layer 40 is formed on the receiving layer 10, an insulating layer 44 thereon. 絶縁層44は、コンタクトポスト42を覆うように形成する。 Insulating layer 44 is formed to cover the contact posts 42. その他の詳細は、図4(A)を参照して説明した内容と同じである。 Other details are the same as those described with reference to FIG. 4 (A).
【0024】 [0024]
図5(A)に示すように、絶縁層44を構成する熱硬化性樹脂前駆体を熱硬化させる前に、その上に第2の配線層50を形成する。 As shown in FIG. 5 (A), prior to the thermosetting resin precursor for forming the insulating layer 44 is thermally cured to form a second wiring layer 50 thereon. 第2の配線層50の材料及び形成方法は、第1の実施の形態で説明した第2の配線層26の内容を適用してもよい。 Materials and method of forming the second wiring layer 50 may be applied to the contents of the second wiring layer 26 described in the first embodiment. 第2の配線層50に対して、絶縁層44は、上述した受理層10と同じ機能を果たすので、絶縁層44を受理層ということもできる。 The second wiring layer 50, insulating layer 44, since the same function as the receiving layer 10 described above, it is also possible that the receiving layer insulating layer 44. この状態で、第2の配線層50とコンタクトポスト42との間にも、絶縁層44の一部が介在している。 In this state, even between the second wiring layer 50 and the contact post 42, a portion of the insulating layer 44 is interposed.
【0025】 [0025]
図5(B)に示すように、絶縁層44を熱硬化させ、第2の配線層50の導電性微粒子を相互に結合させる。 As shown in FIG. 5 (B), the insulating layer 44 is thermally cured, to bond the conductive fine particles of the second wiring layer 50 to each other. このとき、絶縁層44を、熱硬化(重合)によって収縮させて、コンタクトポスト42と第2の配線層50の間から絶縁層44を除去する。 At this time, the insulating layer 44, is deflated by heat curing (polymerization), to remove the insulating layer 44 from between the contact posts 42 of the second wiring layer 50. そして、コンタクトポスト42と第2の配線層50とを電気的に導通させる。 Then, to electrically conduct with contact posts 42 and the second wiring layer 50. こうして、積層配線基板を製造することができる。 Thus, it is possible to manufacture a multilayer wiring board. 本実施の形態には、第1の実施の形態で説明した内容を適用することができる。 In this embodiment can be applied to contents described in the first embodiment. 本実施の形態でも、第1の実施の形態で説明した作用効果を得ることができる。 In the present embodiment, it is possible to obtain the advantageous effects described in the first embodiment.
【0026】 [0026]
図6には、上述したいずれかの実施の形態で説明した配線基板1000と、これに電気的に接続された半導体チップ1と、を有する半導体装置が示されている。 Figure 6 is a wiring board 1000 described in any of the embodiments described above, the semiconductor chip 1 is electrically connected to a semiconductor device having a are shown. この半導体装置を有する電子機器として、図7にはノート型パーソナルコンピュータ2000が示され、図8には携帯電話3000が示されている。 As an electronic device having the semiconductor device, a notebook personal computer 2000 shown in FIG. 7, the mobile phone 3000 is shown in FIG.
【0027】 [0027]
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。 The present invention is not intended to be limited to the embodiments described above, various modifications are possible. 例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。 For example, the present invention includes a configuration structure and substantially the same as described in the embodiments (in function, method and result, or in objective and result, for example). また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。 The invention also includes configurations that replace non-essential parts of the configurations described in the embodiments. また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。 The invention also includes a configuration capable of achieving the structure or the same object exhibits the same effects as the configurations described in the embodiments. また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The invention also includes configurations obtained by adding known technology to the configurations described in the embodiments.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】図1(A)〜図1(D)は、本発明の第1の実施の形態に係る配線基板の製造方法を説明する図である。 [1] Figure 1 (A) ~ FIG 1 (D) are views for explaining a method of manufacturing a wiring board according to a first embodiment of the present invention.
【図2】図2(A)〜図2(D)は、本発明の第1の実施の形態に係る配線基板の製造方法を説明する図である。 [2] Figure 2 (A) ~ FIG 2 (D) are views for explaining a method of manufacturing a wiring board according to a first embodiment of the present invention.
【図3】図3(A)〜図3(C)は、本発明の第1の実施の形態に係る配線基板の製造方法を説明する図である。 [3] FIG. 3 (A) ~ FIG. 3 (C) is a diagram for explaining a method of manufacturing a wiring board according to a first embodiment of the present invention.
【図4】図4(A)〜図4(C)は、本発明の第2の実施の形態に係る配線基板の製造方法を説明する図である。 [4] FIG. 4 (A) ~ FIG 4 (C) are views for explaining a manufacturing method of a wiring board according to a second embodiment of the present invention.
【図5】図5(A)〜図5(B)は、本発明の第3の実施の形態に係る配線基板の製造方法を説明する図である。 [5] FIG. 5 (A) ~ FIG. 5 (B) is a diagram for explaining a method of manufacturing a wiring board according to a third embodiment of the present invention.
【図6】図6は、本発明を適用した実施の形態に係る半導体装置を示す図である。 Figure 6 is a diagram showing a semiconductor device according to an embodiment according to the present invention.
【図7】図7は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 Figure 7 is a diagram illustrating an electronic device having a semiconductor device according to an embodiment according to the present invention.
【図8】図8は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 Figure 8 is a diagram showing an electronic device having a semiconductor device according to an embodiment according to the present invention.
【符号の説明】 DESCRIPTION OF SYMBOLS
1…半導体チップ 10…受理層 12…基材 14…配線層 20…絶縁層22…マスク層 24…コンタクトホール 26…第2の配線層 30…第3の絶縁層 34…コンタクトホール 36…コンタクトポスト 38…端子部 40…配線層 42…コンタクトポスト 44…絶縁層 46…第2の配線層 50…第2の配線層 1 ... semiconductor chip 10 ... receiving layer 12 ... substrate 14 ... wiring layer 20: insulating layer 22: a mask layer 24 ... contact hole 26 ... second wiring layer 30 ... third insulating layer 34 ... contact hole 36 ... contact post 38 ... terminal portion 40 ... wiring layer 42 ... contact post 44 ... insulating layer 46: second wiring layer 50: second wiring layer

Claims (8)

  1. 熱硬化性樹脂前駆体により受理層を形成すること、 Forming a receiving layer with a thermosetting resin precursor,
    前記受理層上に、導電性微粒子を含む分散液により、配線層を形成すること、及び、 Wherein on the receiving layer, the dispersion containing electrically conductive particles, forming a wiring layer, and,
    前記熱硬化性樹脂前駆体を硬化反応させ、前記導電性微粒子を相互に結合させる熱を、前記受理層及び前記配線層に供給すること、 The thermosetting resin precursor is cured reaction, the heat of bonding the conductive fine particles to one another, to be supplied to the receiving layer and the wiring layer,
    を含む配線基板の製造方法。 A method for manufacturing a wiring board comprising a.
  2. 請求項1記載の配線基板の製造方法において、 The method of manufacturing a wiring board according to claim 1,
    前記熱硬化性樹脂前駆体としてポリイミド前駆体を使用し、前記熱によって前記ポリイミド前駆体を重合させる配線基板の製造方法。 Using the polyimide precursor as the thermosetting resin precursor, a method for manufacturing a wiring substrate in the polymerization of the polyimide precursor by the heat.
  3. 請求項1又は請求項2記載の配線基板の製造方法において、 The method of manufacturing a wiring board according to claim 1 or claim 2 wherein,
    前記導電性微粒子を含む前記分散液を吐出して前記配線層を形成する配線基板の製造方法。 Method for manufacturing a wiring board for forming the wiring layer by discharging the dispersion containing the conductive particles.
  4. 請求項1から請求項3のいずれかに記載の配線基板の製造方法において、 The method of manufacturing a wiring board according to claim 1, claim 3,
    前記受理層を基材上に形成する配線基板の製造方法。 Method for manufacturing a wiring board for forming the receiving layer on the substrate.
  5. 請求項4記載の配線基板の製造方法において、 The method of manufacturing a wiring board according to claim 4,
    前記熱硬化性樹脂前駆体を硬化反応させ、前記導電性微粒子を相互に結合させた後に、前記基材を前記受理層から除去することをさらに含む配線基板の製造方法。 The thermosetting resin precursor is cured reaction, after mutually bound the conductive fine particles, further comprising manufacturing method of the wiring substrate to remove the substrate from the receiving layer.
  6. 請求項1から請求項5のいずれかに記載の方法により製造されてなる配線基板。 Wiring board made is manufactured by the method according to any one of claims 1 to 5.
  7. 請求項6記載の配線基板と、 A wiring board according to claim 6,
    前記配線基板と電気的に接続された半導体チップと、 And the wiring board and electrically connected to the semiconductor chip,
    を有する半導体装置。 A semiconductor device having a.
  8. 請求項7記載の半導体装置を有する電子機器。 An electronic device having a semiconductor device according to claim 7 wherein.
JP2003055641A 2003-03-03 2003-03-03 A method for manufacturing a wiring board Expired - Fee Related JP3781118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003055641A JP3781118B2 (en) 2003-03-03 2003-03-03 A method for manufacturing a wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003055641A JP3781118B2 (en) 2003-03-03 2003-03-03 A method for manufacturing a wiring board
CN 200410008208 CN1301048C (en) 2003-03-03 2004-03-01 Method for producing distributing base board
US10792266 US7189598B2 (en) 2003-03-03 2004-03-02 Wiring board, method of manufacturing the same, semiconductor device, and electronic instrument

Publications (2)

Publication Number Publication Date
JP2004266130A true true JP2004266130A (en) 2004-09-24
JP3781118B2 JP3781118B2 (en) 2006-05-31

Family

ID=33119596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003055641A Expired - Fee Related JP3781118B2 (en) 2003-03-03 2003-03-03 A method for manufacturing a wiring board

Country Status (1)

Country Link
JP (1) JP3781118B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043879A (en) * 2003-07-08 2005-02-17 Fuji Xerox Co Ltd Method for manufacturing polyimide resin layer, endless polyimide resin belt, photoreceptor and electrophotographic apparatus using the same
JP2006228879A (en) * 2005-02-16 2006-08-31 Asahi Kasei Corp Method for manufacturing circuit board
JP2006228878A (en) * 2005-02-16 2006-08-31 Asahi Kasei Corp Method for manufacturing laminate
JP2006305914A (en) * 2005-04-28 2006-11-09 Asahi Kasei Corp Method for producing laminated substrate
JP2007223224A (en) * 2006-02-24 2007-09-06 Asahi Kasei Corp Laminate and its manufacturing method
JP2009528677A (en) * 2006-02-27 2009-08-06 エドワーズ ライフサイエンシーズ コーポレイションEdwards Lifesciences Corporation Method and apparatus for using flex circuit technology electrode prepared
JP5137575B2 (en) * 2005-08-19 2013-02-06 旭化成イーマテリアルズ株式会社 Laminate and manufacturing method thereof
US9315839B2 (en) 2001-12-27 2016-04-19 Kaneka Corporation Processes for producing coenzyme Q10

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9926580B2 (en) 2001-12-27 2018-03-27 Kaneka Corporation Process for producing coenzyme Q10
US9315839B2 (en) 2001-12-27 2016-04-19 Kaneka Corporation Processes for producing coenzyme Q10
JP4608972B2 (en) * 2003-07-08 2011-01-12 富士ゼロックス株式会社 Process for producing a polyimide resin layer, and a polyimide resin endless belt, a photoreceptor, and an electrophotographic apparatus using the same.
JP2005043879A (en) * 2003-07-08 2005-02-17 Fuji Xerox Co Ltd Method for manufacturing polyimide resin layer, endless polyimide resin belt, photoreceptor and electrophotographic apparatus using the same
JP2006228879A (en) * 2005-02-16 2006-08-31 Asahi Kasei Corp Method for manufacturing circuit board
JP4606192B2 (en) * 2005-02-16 2011-01-05 旭化成イーマテリアルズ株式会社 Method of manufacturing a circuit board
JP4606191B2 (en) * 2005-02-16 2011-01-05 旭化成イーマテリアルズ株式会社 Method for producing a laminate
JP2006228878A (en) * 2005-02-16 2006-08-31 Asahi Kasei Corp Method for manufacturing laminate
JP2006305914A (en) * 2005-04-28 2006-11-09 Asahi Kasei Corp Method for producing laminated substrate
JP5137575B2 (en) * 2005-08-19 2013-02-06 旭化成イーマテリアルズ株式会社 Laminate and manufacturing method thereof
JP4628971B2 (en) * 2006-02-24 2011-02-09 旭化成イーマテリアルズ株式会社 Laminate and manufacturing method thereof
JP2007223224A (en) * 2006-02-24 2007-09-06 Asahi Kasei Corp Laminate and its manufacturing method
JP2009528677A (en) * 2006-02-27 2009-08-06 エドワーズ ライフサイエンシーズ コーポレイションEdwards Lifesciences Corporation Method and apparatus for using flex circuit technology electrode prepared

Also Published As

Publication number Publication date Type
JP3781118B2 (en) 2006-05-31 grant

Similar Documents

Publication Publication Date Title
US5246817A (en) Method for manufacture of multilayer circuit board
US6889433B1 (en) Method of manufacturing printed-circuit board
US5891795A (en) High density interconnect substrate
US20020004180A1 (en) Method of forming composite member
US6204456B1 (en) Filling open through holes in a multilayer board
WO1991014015A1 (en) Method and materials for forming multi-layer circuits by an additive process
JP2001052778A (en) Anisotropic conductive adhesive film and its manufacture
JPH1145955A (en) Device built-in multilayered printed circuit board and its manufacture
US5334488A (en) Method for manufacture of multilayer circuit board
US20040187297A1 (en) Method of fabricating a polymer resistor in an interconnection via
US6555209B1 (en) Method of manufacturing multilayer wiring board
JP2001196743A (en) Method for manufacturing multilayer printed wiring substrate using adhesive film
US5589255A (en) Adhesive for electroless plating, printed circuit boards and method of producing the same
JPH11126978A (en) Multilayered wiring board
JPH10173316A (en) Wiring substrate-forming transfer sheet and manufacture of wiring-substrate using the same
JP2003347473A (en) Semiconductor device and method for manufacturing the same
JP2008118075A (en) Electronic component mounting method, electronic substrate, and electronic apparatus
JPH11163525A (en) Manufacture of multilayer wiring board
US7329458B2 (en) Wiring member and method of manufacturing the same
JP2005050965A (en) Wiring board and its manufacturing method
JPH06260756A (en) Manufacture of printed wiring board
JPH10125818A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof
JPH06268339A (en) Flex-rigid multilayer printed wiring board and production thereof
US20080070011A1 (en) Method for manufacturing multi-layer printed circuit board
JPH10125819A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140317

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees