JP2004265504A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004265504A JP2004265504A JP2003053997A JP2003053997A JP2004265504A JP 2004265504 A JP2004265504 A JP 2004265504A JP 2003053997 A JP2003053997 A JP 2003053997A JP 2003053997 A JP2003053997 A JP 2003053997A JP 2004265504 A JP2004265504 A JP 2004265504A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control signal
- clock signal
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
- Pulse Circuits (AREA)
Abstract
【課題】同期型SRAMのメモリセルを含む半導体集積回路において、難しいタイミング設計をすることなしに、データの書込み又は読出しにおけるサイクルタイムを短縮する。
【解決手段】この半導体集積回路は、メモリセルアレイ1と、ラッチ制御信号の立上がりに同期してアドレス信号をラッチするアドレスラッチ回路6と、プリチャージ制御信号が第1のレベルにあるときにビットラインをプリチャージするプリチャージ回路と、センスアンプ制御信号が第1又は第2のレベルにあるときに指定されたメモリセルからデータを読み出すセンスアンプ2と、印加されるクロック信号のデューティを変更することによりローカルクロック信号を生成し、ローカルクロック信号に基づいて、ラッチ制御信号、プリチャージ制御信号、センスアンプ制御信号を生成する制御回路8とを具備する。
【選択図】 図1
【解決手段】この半導体集積回路は、メモリセルアレイ1と、ラッチ制御信号の立上がりに同期してアドレス信号をラッチするアドレスラッチ回路6と、プリチャージ制御信号が第1のレベルにあるときにビットラインをプリチャージするプリチャージ回路と、センスアンプ制御信号が第1又は第2のレベルにあるときに指定されたメモリセルからデータを読み出すセンスアンプ2と、印加されるクロック信号のデューティを変更することによりローカルクロック信号を生成し、ローカルクロック信号に基づいて、ラッチ制御信号、プリチャージ制御信号、センスアンプ制御信号を生成する制御回路8とを具備する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、メモリセルアレイを含む半導体集積回路に関し、特に、同期型のスタティックランダムアクセスメモリ(SRAM)のメモリセルアレイを含む半導体集積回路に関する。
【0002】
【従来の技術】
同期型SRAMにおいては、クロック信号に同期して、複数のメモリセルにおけるデータの書込み及び読出しが行われる。一般的には、システム全体において使用されるシステムクロック信号の立上がりに同期してアドレス信号等の入力信号がラッチされ、システムクロック信号の立ち下がりに同期して内部信号がリセットされる。また、例えば、システムクロック信号がローレベルである期間に対応して、複数のメモリセルに接続されているビットラインのプリチャージが行われ、システムクロック信号がハイレベルである期間に対応して、ラッチされているアドレス信号によって指定されたメモリセルに記憶されているデータがセンスアンプによって読み出される。ここで、メモリセルに記憶されているデータを読み出すためには、ビットラインをプリチャージするよりも長い時間が必要であり、同期型SRAMにおいては、システムクロック信号のハイレベル期間がローレベル期間よりも長いシステムクロック信号(例えば、デユーティが70%のシステムクロック信号)を用いることが望ましい。
【0003】
しかしながら、デユーティが50%でないシステムクロック信号を使用するためには、システム全体の設計を見直さなければならず、負担があまりにも大きい。一方、システムクロック信号のローレベル期間をハイレベル期間と同等にとれば、デユーティが50%になるものの、システムクロック信号の1サイクルの長さが長く(例えば、1.4倍に)なってしまう。
【0004】
ところで、下記の特許文献1には、外部端子から入力される外部同期信号で制御されるスタチックメモリ回路に用いられる外部同期信号制御型入出力回路において、特に電源ノイズが加わった場合の誤動作を防止することが開示されている。しかしながら、データの書込み又は読出しにおけるサイクルタイムを短縮することに関しては記載されていない。
【0005】
【特許文献1】
特開平6−60670号公報 (第1頁、図1)
【0006】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、同期型SRAMのメモリセルを含む半導体集積回路において、難しいタイミング設計をすることなしに、データの書込み又は読出しにおけるサイクルタイムを短縮することを目的とする。
【0007】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、データを記憶する複数のメモリセルを含むメモリセルアレイと、ラッチ制御信号の立上がり又は立下りに同期してアドレス信号をラッチするアドレスラッチ回路と、プリチャージ制御信号が第1のレベルにあるときに、複数のメモリセルに接続されている複数のビットラインをプリチャージするプリチャージ回路と、センスアンプ制御信号が第1又は第2のレベルにあるときに、アドレスラッチ回路によってラッチされているアドレス信号によって指定されたメモリセルからデータを読み出すセンスアンプと、印加されるクロック信号のデューティを変更することによりローカルクロック信号を生成し、ローカルクロック信号に基づいて、ラッチ制御信号、プリチャージ制御信号、センスアンプ制御信号を生成する制御回路とを具備する。
【0008】
ここで、制御回路は、印加されるデューティ50%のクロック信号のデューティを変更することにより、デューティが50%でないローカルクロック信号を生成するようにしても良い。
また、メモリセルアレイとして、同期型SRAMのメモリセルアレイ用いても良い。
【0009】
以上のように構成した本発明によれば、同期型SRAMのメモリセルを含む半導体集積回路において、制御回路によってデューティを変更したローカルクロック信号を用いてデータの書込み又は読出しを行うことにより、難しいタイミング設計をすることなしに、データの書込み又は読出しにおけるサイクルタイムを短縮することができる。
【0010】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の一実施形態に係る半導体集積回路の構成を示すブロック図である。図1に示すように、この半導体集積回路は、複数のメモリセルを含むメモリセルアレイ1と、これらのメモリセルに記憶されているデータを読み出すセンスアンプ2と、センスアンプ2の出力をラッチする出力ラッチ回路3と、出力ラッチ回路3に接続されたバッファ回路4とを有している。なお、ここでは、説明を簡単にするために、各ワード内の1ビット分の構成を示している。
【0011】
さらに、この半導体集積回路は、他の回路から供給されるアドレス信号を遅延させるアドレス遅延回路5と、遅延されたアドレス信号をラッチするアドレスラッチ回路6と、アドレスラッチ回路6にラッチされているアドレス信号に基づいてワードラインを活性化するアドレスデコーダ7と、他の回路から供給されるシステムクロック信号及びチップ選択信号に基づいて各種の制御信号を生成する制御回路8とを有している。
【0012】
アドレス信号は、図1に示すインバータ又はその他のゲートや遅延素子によって構成されるアドレス遅延回路5によって遅延された後、アドレスラッチ回路6においてラッチされる。アドレスラッチ回路6は、PチャネルMOSトランジスタ及びNチャネルMOSトランジスタによって構成されるアナログスイッチ部と、リング状に接続された2つのインバータによって構成され、アナログスイッチを通過したアドレス信号をラッチするラッチ部とを含んでいる。アドレスデコーダ7は、アドレスラッチ回路6にラッチされているアドレス信号に基づいて、ワードラインWL0〜WL7の内のいずれかを活性化する。
【0013】
メモリセルアレイ1において、メモリセル10〜17には、ワードラインWL0〜WL7と、ビットラインBL0及びBL0バーとが接続されている。さらに、ビットラインBL0及びBL0バーには、これらのビットラインをプリチャージするPチャネルMOSトランジスタQ1及びQ2が接続されている。ビットラインBL0及びBL0バーがプリチャージされた後に、センスアンプ2が動作して、ワードラインWL0〜WL7によって指定されたメモリセルからデータが読み出される。
【0014】
図2に、本実施形態において用いられる制御回路の構成例を示す。図2に示す制御回路8は、インバータ21、遅延回路22、NAND回路23を含んでおり、他の回路から供給されるデューティ50%のシステムクロック信号のデューティを変更することにより、デューティが50%でないローカルクロック信号を生成する。本実施形態においては、デューティが70%のローカルクロック信号が生成される。
【0015】
また、制御回路8は、遅延回路31とチップ選択ラッチ回路32とを含んでおり、他の回路から供給されるチップ選択信号(負論理)を遅延及びラッチすることにより、チップ選択ラッチ信号(正論理)を生成する。
【0016】
さらに、制御回路8は、NAND回路41、遅延回路42及び43、インバータ44〜46を含んでおり、ローカルクロック信号及びチップ選択ラッチ信号に基づいて、アドレスラッチ回路6のラッチタイミングを制御するラッチ制御信号と、メモリセルアレイ1におけるビットラインのプリチャージ動作を制御するプリチャージ制御信号と、センスアンプ2の動作を制御するセンスアンプ制御信号とを生成する。
【0017】
即ち、NAND回路41において、ローカルクロック信号とチップ選択ラッチ信号との論理積(負論理)が求められる。この論理積は、インバータ44を介してラッチ制御信号として出力され、遅延回路42及びインバータ45を介してプリチャージ制御信号として出力され、遅延回路43及びインバータ46を介してセンスアンプ制御信号として出力される。
【0018】
次に、図2に示す制御回路における動作タイミングについて、図3を参照しながら説明する。
図3に示すように、他の回路から供給されるデューティ50%のシステムクロック信号のデューティを変更することにより、デューティが70%のローカルクロック信号が生成される。また、チップ選択信号(負論理)が遅延及びラッチされて、チップ選択ラッチ信号(正論理)が生成される。ローカルクロック信号とチップ選択ラッチ信号との論理積を求めることによりラッチ制御信号が生成され、さらに遅延されたプリチャージ制御信号及びセンスアンプ制御信号が生成される。
【0019】
再び図1を参照すると、アドレスラッチ回路6は、ラッチ制御信号の立上がりに同期してアドレス信号をラッチする。プリチャージ制御信号がローレベルにあるときに、プリチャージ回路を構成するPチャネルMOSトランジスタQ1及びQ2は、メモリセル10〜17に接続されている複数のビットラインをプリチャージする。プリチャージが終了すると、センスアンプ制御信号がハイレベルにあるときに、センスアンプ2は、アドレスラッチ回路6にラッチされているアドレス信号に基づいて指定されたメモリセルからデータを読み出す。なお、以上の各回路において、ハイレベルとローレベルが逆になるように設計しても良い。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体集積回路を示すブロック図。
【図2】図1の制御回路の構成例を示す回路図。
【図3】図2の制御回路における動作タイミングを示す図。
【符号の説明】
1 メモリセルアレイ、 2 センスアンプ、 3 出力ラッチ回路、 4 バッファ回路、 5 アドレス遅延回路、 6 アドレスラッチ回路、 7 アドレスデコーダ、 8 制御回路、 10〜17 メモリセル、 WL0〜WL7 ワードライン、 BL0、BL0バー ビットライン、 Q1、Q2 PチャネルMOSトランジスタ、 21、44〜46 インバータ、 22、31、42、43 遅延回路、 23、41 NAND回路
【発明の属する技術分野】
本発明は、メモリセルアレイを含む半導体集積回路に関し、特に、同期型のスタティックランダムアクセスメモリ(SRAM)のメモリセルアレイを含む半導体集積回路に関する。
【0002】
【従来の技術】
同期型SRAMにおいては、クロック信号に同期して、複数のメモリセルにおけるデータの書込み及び読出しが行われる。一般的には、システム全体において使用されるシステムクロック信号の立上がりに同期してアドレス信号等の入力信号がラッチされ、システムクロック信号の立ち下がりに同期して内部信号がリセットされる。また、例えば、システムクロック信号がローレベルである期間に対応して、複数のメモリセルに接続されているビットラインのプリチャージが行われ、システムクロック信号がハイレベルである期間に対応して、ラッチされているアドレス信号によって指定されたメモリセルに記憶されているデータがセンスアンプによって読み出される。ここで、メモリセルに記憶されているデータを読み出すためには、ビットラインをプリチャージするよりも長い時間が必要であり、同期型SRAMにおいては、システムクロック信号のハイレベル期間がローレベル期間よりも長いシステムクロック信号(例えば、デユーティが70%のシステムクロック信号)を用いることが望ましい。
【0003】
しかしながら、デユーティが50%でないシステムクロック信号を使用するためには、システム全体の設計を見直さなければならず、負担があまりにも大きい。一方、システムクロック信号のローレベル期間をハイレベル期間と同等にとれば、デユーティが50%になるものの、システムクロック信号の1サイクルの長さが長く(例えば、1.4倍に)なってしまう。
【0004】
ところで、下記の特許文献1には、外部端子から入力される外部同期信号で制御されるスタチックメモリ回路に用いられる外部同期信号制御型入出力回路において、特に電源ノイズが加わった場合の誤動作を防止することが開示されている。しかしながら、データの書込み又は読出しにおけるサイクルタイムを短縮することに関しては記載されていない。
【0005】
【特許文献1】
特開平6−60670号公報 (第1頁、図1)
【0006】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、同期型SRAMのメモリセルを含む半導体集積回路において、難しいタイミング設計をすることなしに、データの書込み又は読出しにおけるサイクルタイムを短縮することを目的とする。
【0007】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、データを記憶する複数のメモリセルを含むメモリセルアレイと、ラッチ制御信号の立上がり又は立下りに同期してアドレス信号をラッチするアドレスラッチ回路と、プリチャージ制御信号が第1のレベルにあるときに、複数のメモリセルに接続されている複数のビットラインをプリチャージするプリチャージ回路と、センスアンプ制御信号が第1又は第2のレベルにあるときに、アドレスラッチ回路によってラッチされているアドレス信号によって指定されたメモリセルからデータを読み出すセンスアンプと、印加されるクロック信号のデューティを変更することによりローカルクロック信号を生成し、ローカルクロック信号に基づいて、ラッチ制御信号、プリチャージ制御信号、センスアンプ制御信号を生成する制御回路とを具備する。
【0008】
ここで、制御回路は、印加されるデューティ50%のクロック信号のデューティを変更することにより、デューティが50%でないローカルクロック信号を生成するようにしても良い。
また、メモリセルアレイとして、同期型SRAMのメモリセルアレイ用いても良い。
【0009】
以上のように構成した本発明によれば、同期型SRAMのメモリセルを含む半導体集積回路において、制御回路によってデューティを変更したローカルクロック信号を用いてデータの書込み又は読出しを行うことにより、難しいタイミング設計をすることなしに、データの書込み又は読出しにおけるサイクルタイムを短縮することができる。
【0010】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の一実施形態に係る半導体集積回路の構成を示すブロック図である。図1に示すように、この半導体集積回路は、複数のメモリセルを含むメモリセルアレイ1と、これらのメモリセルに記憶されているデータを読み出すセンスアンプ2と、センスアンプ2の出力をラッチする出力ラッチ回路3と、出力ラッチ回路3に接続されたバッファ回路4とを有している。なお、ここでは、説明を簡単にするために、各ワード内の1ビット分の構成を示している。
【0011】
さらに、この半導体集積回路は、他の回路から供給されるアドレス信号を遅延させるアドレス遅延回路5と、遅延されたアドレス信号をラッチするアドレスラッチ回路6と、アドレスラッチ回路6にラッチされているアドレス信号に基づいてワードラインを活性化するアドレスデコーダ7と、他の回路から供給されるシステムクロック信号及びチップ選択信号に基づいて各種の制御信号を生成する制御回路8とを有している。
【0012】
アドレス信号は、図1に示すインバータ又はその他のゲートや遅延素子によって構成されるアドレス遅延回路5によって遅延された後、アドレスラッチ回路6においてラッチされる。アドレスラッチ回路6は、PチャネルMOSトランジスタ及びNチャネルMOSトランジスタによって構成されるアナログスイッチ部と、リング状に接続された2つのインバータによって構成され、アナログスイッチを通過したアドレス信号をラッチするラッチ部とを含んでいる。アドレスデコーダ7は、アドレスラッチ回路6にラッチされているアドレス信号に基づいて、ワードラインWL0〜WL7の内のいずれかを活性化する。
【0013】
メモリセルアレイ1において、メモリセル10〜17には、ワードラインWL0〜WL7と、ビットラインBL0及びBL0バーとが接続されている。さらに、ビットラインBL0及びBL0バーには、これらのビットラインをプリチャージするPチャネルMOSトランジスタQ1及びQ2が接続されている。ビットラインBL0及びBL0バーがプリチャージされた後に、センスアンプ2が動作して、ワードラインWL0〜WL7によって指定されたメモリセルからデータが読み出される。
【0014】
図2に、本実施形態において用いられる制御回路の構成例を示す。図2に示す制御回路8は、インバータ21、遅延回路22、NAND回路23を含んでおり、他の回路から供給されるデューティ50%のシステムクロック信号のデューティを変更することにより、デューティが50%でないローカルクロック信号を生成する。本実施形態においては、デューティが70%のローカルクロック信号が生成される。
【0015】
また、制御回路8は、遅延回路31とチップ選択ラッチ回路32とを含んでおり、他の回路から供給されるチップ選択信号(負論理)を遅延及びラッチすることにより、チップ選択ラッチ信号(正論理)を生成する。
【0016】
さらに、制御回路8は、NAND回路41、遅延回路42及び43、インバータ44〜46を含んでおり、ローカルクロック信号及びチップ選択ラッチ信号に基づいて、アドレスラッチ回路6のラッチタイミングを制御するラッチ制御信号と、メモリセルアレイ1におけるビットラインのプリチャージ動作を制御するプリチャージ制御信号と、センスアンプ2の動作を制御するセンスアンプ制御信号とを生成する。
【0017】
即ち、NAND回路41において、ローカルクロック信号とチップ選択ラッチ信号との論理積(負論理)が求められる。この論理積は、インバータ44を介してラッチ制御信号として出力され、遅延回路42及びインバータ45を介してプリチャージ制御信号として出力され、遅延回路43及びインバータ46を介してセンスアンプ制御信号として出力される。
【0018】
次に、図2に示す制御回路における動作タイミングについて、図3を参照しながら説明する。
図3に示すように、他の回路から供給されるデューティ50%のシステムクロック信号のデューティを変更することにより、デューティが70%のローカルクロック信号が生成される。また、チップ選択信号(負論理)が遅延及びラッチされて、チップ選択ラッチ信号(正論理)が生成される。ローカルクロック信号とチップ選択ラッチ信号との論理積を求めることによりラッチ制御信号が生成され、さらに遅延されたプリチャージ制御信号及びセンスアンプ制御信号が生成される。
【0019】
再び図1を参照すると、アドレスラッチ回路6は、ラッチ制御信号の立上がりに同期してアドレス信号をラッチする。プリチャージ制御信号がローレベルにあるときに、プリチャージ回路を構成するPチャネルMOSトランジスタQ1及びQ2は、メモリセル10〜17に接続されている複数のビットラインをプリチャージする。プリチャージが終了すると、センスアンプ制御信号がハイレベルにあるときに、センスアンプ2は、アドレスラッチ回路6にラッチされているアドレス信号に基づいて指定されたメモリセルからデータを読み出す。なお、以上の各回路において、ハイレベルとローレベルが逆になるように設計しても良い。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体集積回路を示すブロック図。
【図2】図1の制御回路の構成例を示す回路図。
【図3】図2の制御回路における動作タイミングを示す図。
【符号の説明】
1 メモリセルアレイ、 2 センスアンプ、 3 出力ラッチ回路、 4 バッファ回路、 5 アドレス遅延回路、 6 アドレスラッチ回路、 7 アドレスデコーダ、 8 制御回路、 10〜17 メモリセル、 WL0〜WL7 ワードライン、 BL0、BL0バー ビットライン、 Q1、Q2 PチャネルMOSトランジスタ、 21、44〜46 インバータ、 22、31、42、43 遅延回路、 23、41 NAND回路
Claims (3)
- データを記憶する複数のメモリセルを含むメモリセルアレイと、
ラッチ制御信号の立上がり又は立下りに同期してアドレス信号をラッチするアドレスラッチ回路と、
プリチャージ制御信号が第1のレベルにあるときに、前記複数のメモリセルに接続されている複数のビットラインをプリチャージするプリチャージ回路と、
センスアンプ制御信号が第1又は第2のレベルにあるときに、前記アドレスラッチ回路によってラッチされているアドレス信号によって指定されたメモリセルからデータを読み出すセンスアンプと、
印加されるクロック信号のデューティを変更することによりローカルクロック信号を生成し、前記ローカルクロック信号に基づいて、前記ラッチ制御信号、前記プリチャージ制御信号、前記センスアンプ制御信号を生成する制御回路と、
を具備する半導体集積回路。 - 前記制御回路が、印加されるデューティ50%のクロック信号のデューティを変更することにより、デューティが50%でないローカルクロック信号を生成する、請求項1記載の半導体集積回路。
- 前記メモリセルアレイが、同期型SRAMのメモリセルアレイである、請求項1又は2記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053997A JP2004265504A (ja) | 2003-02-28 | 2003-02-28 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053997A JP2004265504A (ja) | 2003-02-28 | 2003-02-28 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004265504A true JP2004265504A (ja) | 2004-09-24 |
Family
ID=33118456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003053997A Withdrawn JP2004265504A (ja) | 2003-02-28 | 2003-02-28 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004265504A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100604902B1 (ko) | 2004-09-24 | 2006-07-28 | 삼성전자주식회사 | 칩 사이즈를 감소시키는 lcd용 sram의 데이터 독출회로 및 데이터 독출 제어 방법 |
-
2003
- 2003-02-28 JP JP2003053997A patent/JP2004265504A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100604902B1 (ko) | 2004-09-24 | 2006-07-28 | 삼성전자주식회사 | 칩 사이즈를 감소시키는 lcd용 sram의 데이터 독출회로 및 데이터 독출 제어 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108231106B (zh) | 用于与单端口sram一起使用的可配置伪双端口架构 | |
TW530300B (en) | Synchronous semiconductor device and method for latching input signals | |
US7102939B2 (en) | Semiconductor memory device having column address path therein for reducing power consumption | |
KR0165159B1 (ko) | 반도체 기억 장치 | |
KR101716714B1 (ko) | 클럭 신호에 동기하는 반도체 메모리 장치 | |
US7352650B2 (en) | External clock synchronization semiconductor memory device and method for controlling same | |
JP3341710B2 (ja) | 半導体記憶装置 | |
JP3667700B2 (ja) | 入力バッファ回路及び半導体記憶装置 | |
US7283421B2 (en) | Semiconductor memory device | |
JPH10208484A (ja) | 半導体記憶装置のデータ読出回路及び半導体記憶装置 | |
JP3953691B2 (ja) | 集積回路及び同期型半導体メモリ装置 | |
CN108022609B (zh) | 多端口存储器和半导体器件 | |
JP3259764B2 (ja) | 半導体記憶装置 | |
US20060176078A1 (en) | Voltage level shifting circuit and method | |
JP2002076879A (ja) | 半導体装置 | |
JP3415664B2 (ja) | 半導体記憶装置 | |
US20120236675A1 (en) | Methods and Apparatus for Memory Word Line Driver | |
US6826109B2 (en) | Semiconductor integrated circuit device with a RAM macro having two operation modes for receiving an input signal at different timings | |
JP2004265504A (ja) | 半導体集積回路 | |
JP2009099156A (ja) | フューズラッチ回路及びフューズラッチ方法 | |
US7274620B2 (en) | Semiconductor memory device | |
KR20070063291A (ko) | 데이터 마스킹 회로 | |
JPH06267279A (ja) | 半導体記憶装置 | |
JP3369706B2 (ja) | 半導体記憶装置 | |
JP2008117461A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |