JP2004253622A - エピタキシャル基板及び半導体積層構造 - Google Patents
エピタキシャル基板及び半導体積層構造 Download PDFInfo
- Publication number
- JP2004253622A JP2004253622A JP2003042522A JP2003042522A JP2004253622A JP 2004253622 A JP2004253622 A JP 2004253622A JP 2003042522 A JP2003042522 A JP 2003042522A JP 2003042522 A JP2003042522 A JP 2003042522A JP 2004253622 A JP2004253622 A JP 2004253622A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group iii
- iii nitride
- epitaxial substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】低転位で結晶性に優れた窒化物層群を形成することのできる、新規なエピタキシャル基板及びこれを用いた半導体積層構造を提供する。
【解決手段】所定の基材１上において、ＩＩＩ族窒化物下地層２と、少なくともＧａを含むＩＩＩ族窒化物層３とを順次に積層し、ＩＩＩ族窒化物層３中に６００℃〜９５０℃で形成されるとともにＧａを含むＩＩＩ族窒化物中間層を介在させてエピタキシャル基板１０を作製する。
【選択図】 図１
【解決手段】所定の基材１上において、ＩＩＩ族窒化物下地層２と、少なくともＧａを含むＩＩＩ族窒化物層３とを順次に積層し、ＩＩＩ族窒化物層３中に６００℃〜９５０℃で形成されるとともにＧａを含むＩＩＩ族窒化物中間層を介在させてエピタキシャル基板１０を作製する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】本発明は、エピタキシャル基板及び半導体積層構造にに関し、詳しくは、フォトニックデバイス及び電子デバイスなどの半導体素子、並びにフィールドエミッタなどの素子を構成する基板として好適に用いることのできるエピタキシャル基板、及び半導体積層構造に関する。
【０００２】
【従来の技術】ＩＩＩ族窒化物膜は、フォトニックデバイス及び電子デバイスなどの半導体素子を構成する半導体膜として用いられており、近年においては、携帯電話などに用いられる高速ＩＣチップなどを構成する半導体膜としても注目を浴びている。このようなＩＩＩ族窒化物膜を形成する基板として、サファイア単結晶などからなる所定の基材上にエピタキシャル成長により形成した下地層などを具えるエピタキシャル基板が開発され、実用化されている。
【０００３】前記ＩＩＩ族窒化物膜は、所定のエピタキシャル基板を反応管内に設けられたサセプタ上に設置した後、前記サセプタ内外の加熱機構によって所定の温度に加熱する。次いで、ＩＩＩ族金属供給原料及び窒素供給原料、並びに必要に応じて他の元素の供給原料をキャリアガスとともに前記反応管内に導入するとともに、前記基板に供給し、ＭＯＣＶＤ法にしたがって単独あるいは複数のＩＩＩ族窒化物膜からなるＩＩＩ族窒化物層群を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上述したエピタキシャル基板においては、基板とＩＩＩ族窒化物層群との格子定数差に起因する内部応力、あるいは基板とＩＩＩ族窒化物層群との熱膨張係数差に起因する熱応力により、前記基板内に大きなそりが発生してしまう場合がある。この結果、前記基板内にクラックが発生したり、フォトリソグラフィ工程などのデバイス作製工程において露光不良を起こしたり、真空吸着の際にウエハが破損してしまうなどの問題があった。
【０００５】本発明は、反りの少ないＩＩＩ族窒化物エピタキシャル基板及びこれを用いた半導体積層構造を提供することを目的とする。
【０００６】
【課題を決するための手段】上記目的を達成すべく、本発明は、
所定の基材と、
前記基材上に形成されたＩＩＩ族窒化物下地層と、
前記ＩＩＩ族窒化物下地層上に形成された、少なくともＧａを含むＩＩＩ族窒化物層と、
前記ＩＩＩ族窒化物層中に介在させた、６００℃〜９５０℃で形成されるとともにＧａを含むＩＩＩ族窒化物中間層と、
を具えることを特徴とする、エピタキシャル基板に関する。
【０００７】本発明者らはエピタキシャル基板の反り量を低減すべく検討を実施した。その結果、エピタキシャル基板を構成するＩＩＩ族窒化物下地層上に、少なくともＧａを含むＩＩＩ族窒化物層を形成し、さらに前記ＩＩＩ族窒化物層中に６００℃〜９５０℃で形成された、少なくともＧａを含むＩＩＩ族窒化物中間層を介在させることにより、前記エピタキシャル基板の反り量を大きく低減できることを見出したものである。
【０００８】なお、「ＩＩＩ族窒化物層群」とは単独のＩＩＩ族窒化物層又は複数のＩＩＩ族窒化物層が複数積層されてなる多層膜構造などを総称したものであり、作製すべき半導体素子の種類などに応じて適当な構成を採る。
【０００９】
【発明の実施の形態】以下、本発明を、発明の実施の形態に基づいて詳細に説明する。
図１は、本発明のエピタキシャル基板の構成を示す図である。図１に示すエピタキシャル基板１０は、基材１と、この基材１上に形成されたＩＩＩ族窒化物下地層２及びＩＩＩ族窒化物層３を含んでいる。また、ＩＩＩ族窒化物層３中にはＩＩＩ族窒化物中間層４が介在している。
【００１０】下地層２は、基材１と窒化物層３との格子定数差を補完するためのものであり、例えばＡｌｘＧａｙＮ（０≦ｘ，ｙ≦１，ｘ＋ｙ＝１）なる組成を有することができる。また、ＣＶＤ法などにより４００℃〜６００℃の低温で形成することができる（いわゆる低温バッファ層）。また、１０００℃以上の高温において高い結晶性を有するように形成することができる。
【００１１】下地層２を有することによって、窒化物層３の結晶品質、さらには窒化物層３上に形成すべきＩＩＩ族窒化物層群の結晶品質を向上させることができる。
【００１２】なお、下地層２は、Ａｌ及びＧａの他にＩｎなどのＩＩＩ族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００１３】窒化物層３はＧａを含むことが必要である。Ｇａ含有量については特に限定されるものではないが、全ＩＩＩ族元素に対して５０原子％以上であることが好ましく、さらにはは８０原子％以上であることが好ましい。
【００１４】但し、窒化物層３は、Ｇａの他に、Ａｌ及びＩｎなどのＩＩＩ族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００１５】窒化物層３は、上記要件を満足する限り公知の成膜手段を用いて形成することができる。例えば、ＭＯＣＶＤ法を用い、下地層２と同一バッチあるいは別バッチで形成することができる。
【００１６】中間層４は窒化物層３よりも低い成膜温度で作製することが必要であり、具体的には６００℃〜９５０℃で形成することが必要である。
【００１７】また、中間層４はＧａを含むことが必要であり、好ましくはＩｎを含むことができる。Ｉｎを含む場合において、その含有量については特に限定されるものではないが、窒化物層３内において格子定数差を補完してエピタキシャル成長できる範囲内でより多くのＩｎを含有することが好ましい。具体的には、全ＩＩＩ族元素に対して１０原子％から２０原子％以上のＩｎを含むことが好ましい。これによって、エピタキシャル基板１０の反り量をより効果的に低減することができるようになる。なお、Ｉｎ含有量の上限は５０原子％程度である。
【００１８】中間層４は、Ｇａ及びＩｎの他に、ＡｌなどのＩＩＩ族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００１９】中間層４は窒化物層３中に介在させることが必要であるが、その介在の程度は、中間層４を介在させることなく作製した窒化物層３の厚さをｔｚとし、中間層４の厚さをｔａとした場合において、（ｔｚ／ｔａ）が１以上となるようにすることが好ましい。これによって、エピタキシャル基板１０の反り量をより効果的に低減できるようになる。
【００２０】窒化物層３はμｍのオーダの厚さを有するので、具体的には中間層４の厚さｔａを５ｎｍ〜４００ｎｍに設定することが好ましい。
【００２１】なお、中間層４の窒化物層３中における介在位置については特に限定されないが、中間層４の厚さｔａを上述したような範囲に設定した場合においては、窒化物層３の中心よりも下方に介在させることが好ましい。
【００２２】中間層４がＩｎを含む場合においては、単独の窒化物層から構成することもできるし、Ｉｎ含有量の異なる複数の窒化物層を積層させた多層膜構造から構成することができる。後者の例としては、Ｉｎ０．１７Ｇａ０．８３層とＧａＮ層とを積層させた多層膜構造や、これらの層を周期的に積層してなる周期的多層膜構造などを例示することができる。特に多層膜構造を採用した場合、一層当りの厚みを薄くすることができ、中間層４全体の表面粗れを抑制して、良好な表面モルフォルジーを実現することができる。
【００２３】中間層４は、窒化物層３を２段階で形成し、前段の成膜と後段の成膜との間に所定の成膜手段を用いて形成する。具体的には、窒化物層３の下側部分３Ａを所定の成膜手段を用いて形成した後、公知の成膜手段を中間層４を形成し、その後、窒化物層３の上側部分３Ｂを所定の成膜手段を用いて形成する。これによって、中間層４は窒化物層３中に介在するようになる。窒化物層３の上側部分３Ｂの厚さは特に限定されるものではないが、所望のＩＩＩ族窒化物層群を形成すべく、適宜選択して設定する。
【００２４】中間層４は、上記要件を満足する限り公知の成膜手段を用いて形成することができる。例えば、ＭＯＣＶＤ法を用い、窒化物層３と同一バッチあるいは別バッチで形成することができる。
【００２５】なお、基材１は、サファイア単結晶、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＡｌ２Ｏ４単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶などのＩＶ族あるいはＩＶ−ＩＶ族単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、及びＡｌＧａＮ単結晶などのＩＩＩ−Ｖ族単結晶、Ｚｒ２Ｂなどのホウ化物単結晶などの、公知の基板材料から構成することができる。
【００２６】
【実施例】以下、実施例により本発明を具体的に説明する。
（実施例１）
２インチ径の厚さ３３０μｍのサファイア基板をＨ２ＳＯ４＋Ｈ２Ｏ２で前処理した後、ＭＯＣＶＤ装置の中に設置した。キャリアガスとして、Ｈ２を流速２ｍ／ｓｅｃで流しながら、基板を１２００℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。その後、基板温度を５００℃まで低下させ、ＴＭＧ及びＮＨ３を平均流速２ｍ／ｓｅｃで流して３０ｎｍの厚さのＧａＮバッファ層を成長させた。
【００２７】次いで、基板温度を１１８０℃とし、前記ＧａＮバッファ層上にトリメチルガリウム（ＴＭＧ）及びＮＨ３を平均流速４ｍ／ｓｅｃで流して、前記ＧａＮバッファ層上にＧａＮ層を厚さ０．５μｍに形成した。次いで、基板温度を８００℃にし、前記ＧａＮ層上に、ＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流して、中間層としてのＧａＮ層を厚さ２０ｎｍに形成した。次いで、基板温度を１１８０℃とし、ＴＭＧ及びＮＨ３を前記同様の条件で前記ＧａＮ中間層上に供給して、ＧａＮ層を厚さ３μｍに形成し、ＧａＮ窒化物層中にＧａＮ中間層が介在したエピタキシャル基板を作製した。
【００２８】次いで、前記エピタキシャル基板上にＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ７ｎｍに形成し、次いで、ＳｉドープのＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ１５ｎｍに形成し、次いで、Ａｌ０．２５Ｇａ０．７５Ｎ層を厚さ３ｎｍに形成して、半導体積層構造を作製した。
【００２９】上述した操作を繰り返して、半導体積層構造を１０サンプル作製し、それらの反り量を測定したところ、２２μｍ〜２５μｍであることが判明した。なお、前記反り量は、図２に示すような状態にあるエピタキシャル基板の、湾曲した中心部分の水平位置からの距離によって規定している。
【００３０】（比較例１）
上記実施例において、ＧａＮ中間層を設けない以外は、実施例１と同様にして１０サンプルの半導体積構造を作製した。これら半導体積層構造の反り量を測定したところ、３０μｍ〜４０μｍであった。
【００３１】（実施例２）
２インチ径の厚さ３３０μｍのサファイア基板をＨ２ＳＯ４＋Ｈ２Ｏ２で前処理した後、ＭＯＣＶＤ装置の中に設置した。キャリアガスとして、Ｈ２を流速２ｍ／ｓｅｃで流しながら、基板を１２００℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。その後、基板温度を５００℃まで低下させ、ＴＭＧ及びＮＨ３を平均流速２ｍ／ｓｅｃで流して３０ｎｍの厚さのＧａＮバッファ層を成長させた。
【００３２】次いで、基板温度を１１８０℃とし、前記ＧａＮバッファ層上にＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流してＧａＮ層を厚さ０．５μｍに形成した。次いで、基板温度を８００℃とし、前記ＧａＮ層上にトリメチルインジウム（ＴＭＩ）、ＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流して、中間層としてのＩｎ０．１Ｇａ０．９Ｎ層を厚さ０．１μｍに形成した。次いで、基板温度を１１８０℃に設定し、ＴＭＧ及びＮＨ３を前記同様の条件で前記Ｉｎ０．１Ｇａ０．９Ｎ中間層上に供給して、ＧａＮ層を厚さ３μｍに形成し、ＧａＮ窒化物層中にＩｎ０．１Ｇａ０．９Ｎ中間層が介在したエピタキシャル基板を作製した。
【００３３】次いで、前記エピタキシャル基板上にＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ７ｎｍに形成し、次いで、ＳｉドープのＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ１５ｎｍに形成し、次いで、Ａｌ０．２５Ｇａ０．７５Ｎ層を厚さ３ｎｍに形成して、半導体積層構造を作製した。
【００３４】上述した操作を繰り返して、半導体積層構造を１０サンプル作製し、それらの反り量を測定したところ、２２μｍ〜２５μｍであることが判明した。
【００３５】（比較例２）
上記実施例２において、Ｉｎ０．１Ｇａ０．９Ｎ中間層を設けない以外は、実施例２と同様にして１０サンプルの半導体積層構造を作製した。これら半導体積層構造の反り量を測定したところ、３０μｍ〜４０μｍであった。
【００３６】（実施例３）
２インチ径の厚さ３３０μｍのサファイア基板をＨ２ＳＯ４＋Ｈ２Ｏ２で前処理した後、ＭＯＣＶＤ装置の中に設置した。キャリアガスとして、Ｈ２を流速１ｍ／ｓｅｃで流しながら、基板を１２００℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。その後、基板温度を５００℃まで低下させ、ＴＭＧ及びＮＨ３を平均流速２ｍ／ｓｅｃで流して３０ｎｍの厚さのＧａＮバッファ層を成長させた。
【００３７】次いで、基板温度を１１８０℃とし、前記ＧａＮバッファ層上にＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流してＧａＮ層を厚さ０．５μｍに形成した。次いで、基板温度を７５０℃とし、前記ＧａＮ層上にトリメチルインジウム（ＴＭＩ）、ＴＭＧ及びＮＨ３、並びにＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで交互に流すことにより、厚さ５ｎｍのＩｎ０．１７Ｇａ０．８３Ｎ層と厚さ２０ｎｍのＧａＮ層とが交互に１０層積層した中間層を形成した。次いで、基板温度を１１８０℃に設定し、前記中間層上に前記同様の条件でＴＭＧ及びＮＨ３を供給し、Ｉｎ０．１７Ｇａ０．８３Ｎ層／ＧａＮ層の周期的多層膜上にＧａＮ層を厚さ３μｍに形成し、ＧａＮ窒化物中にＩｎ０．１７Ｇａ０．８３Ｎ層／ＧａＮ層の周期的多層膜からなる中間層が介在したエピタキシャル基板を作製した。
【００３８】次いで、前記エピタキシャル基板上にＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ７ｎｍに形成し、次いで、ＳｉドープのＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ１５ｎｍに形成し、次いで、Ａｌ０．２５Ｇａ０．７５Ｎ層を厚さ３ｎｍに形成して、半導体積層構造を作製した。
【００３９】上述した操作を繰り返して、半導体積層構造を１０サンプル作製し、それらの反り量を測定したところ、１０μｍ〜１５μｍであることが判明した。
【００４０】（比較例３）
上記実施例３において、Ｉｎ０．１７Ｇａ０．８３Ｎ層／ＧａＮ層の周期的多層膜からなる中間層を設けない以外は、実施例３と同様にして１０サンプルの半導体積層構造を作製した。これら半導体積層構造の反り量を測定したところ、３０μｍ〜４０μｍであった。
【００４１】以上、実施例及び比較例の対比から明らかなように、本発明に従って、少なくともＧａを含むＩＩＩ族窒化物層中に６００℃〜９５０℃で形成した、少なくともＧａを含む中間層を介在させたエピタキシャル基板を用いて半導体積層構造を作製した場合においては、半導体積層構造の反り量が前記中間層を設けない場合に比較して著しく低減していることが分かる。また、実施例２で示したように、中間層がＩｎを含有する場合においても、同様な作用効果を奏することが分かる。さらに、実施例３で示したように、中間層をＩｎ組成の異なる複数の層が積層されてなる多層膜構造から構成することにより、半導体積層構造の反り量が大幅に低減できることが分かる。
【００４２】以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。例えば、エピタキシャル基板中の、ＩＩＩ族窒化物層群の間にバッファ層やひずみ超格子などの多層積層膜を挿入し、前記ＩＩＩ族窒化物層群の結晶品質をさらに向上させることもできる。
【００４３】さらには、エピタキシャル基板を構成する基材を凹面状のサファイア単結晶などから構成することによって、前記エピタキシャル基板の反り量をさらに低減することもできる。
【００４４】
【発明の効果】以上説明したように、本発明によれば、反り量の低減された、低転位で結晶性に優れたＩＩＩ族窒化物層群を形成することのできる、新規なエピタキシャル基板及びこれを用いた半導体積層構造を提供することができる。
【図面の簡単な説明】
【図１】本発明のエピタキシャル基板の一例を示す構成図である。
【図２】エピタキシャル基板の反り量を説明するための図である。
【符号の説明】
１ 基材、２ 下地層、３ 窒化物層、４ 中間層、１０ エピタキシャル基板
【発明の属する技術分野】本発明は、エピタキシャル基板及び半導体積層構造にに関し、詳しくは、フォトニックデバイス及び電子デバイスなどの半導体素子、並びにフィールドエミッタなどの素子を構成する基板として好適に用いることのできるエピタキシャル基板、及び半導体積層構造に関する。
【０００２】
【従来の技術】ＩＩＩ族窒化物膜は、フォトニックデバイス及び電子デバイスなどの半導体素子を構成する半導体膜として用いられており、近年においては、携帯電話などに用いられる高速ＩＣチップなどを構成する半導体膜としても注目を浴びている。このようなＩＩＩ族窒化物膜を形成する基板として、サファイア単結晶などからなる所定の基材上にエピタキシャル成長により形成した下地層などを具えるエピタキシャル基板が開発され、実用化されている。
【０００３】前記ＩＩＩ族窒化物膜は、所定のエピタキシャル基板を反応管内に設けられたサセプタ上に設置した後、前記サセプタ内外の加熱機構によって所定の温度に加熱する。次いで、ＩＩＩ族金属供給原料及び窒素供給原料、並びに必要に応じて他の元素の供給原料をキャリアガスとともに前記反応管内に導入するとともに、前記基板に供給し、ＭＯＣＶＤ法にしたがって単独あるいは複数のＩＩＩ族窒化物膜からなるＩＩＩ族窒化物層群を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上述したエピタキシャル基板においては、基板とＩＩＩ族窒化物層群との格子定数差に起因する内部応力、あるいは基板とＩＩＩ族窒化物層群との熱膨張係数差に起因する熱応力により、前記基板内に大きなそりが発生してしまう場合がある。この結果、前記基板内にクラックが発生したり、フォトリソグラフィ工程などのデバイス作製工程において露光不良を起こしたり、真空吸着の際にウエハが破損してしまうなどの問題があった。
【０００５】本発明は、反りの少ないＩＩＩ族窒化物エピタキシャル基板及びこれを用いた半導体積層構造を提供することを目的とする。
【０００６】
【課題を決するための手段】上記目的を達成すべく、本発明は、
所定の基材と、
前記基材上に形成されたＩＩＩ族窒化物下地層と、
前記ＩＩＩ族窒化物下地層上に形成された、少なくともＧａを含むＩＩＩ族窒化物層と、
前記ＩＩＩ族窒化物層中に介在させた、６００℃〜９５０℃で形成されるとともにＧａを含むＩＩＩ族窒化物中間層と、
を具えることを特徴とする、エピタキシャル基板に関する。
【０００７】本発明者らはエピタキシャル基板の反り量を低減すべく検討を実施した。その結果、エピタキシャル基板を構成するＩＩＩ族窒化物下地層上に、少なくともＧａを含むＩＩＩ族窒化物層を形成し、さらに前記ＩＩＩ族窒化物層中に６００℃〜９５０℃で形成された、少なくともＧａを含むＩＩＩ族窒化物中間層を介在させることにより、前記エピタキシャル基板の反り量を大きく低減できることを見出したものである。
【０００８】なお、「ＩＩＩ族窒化物層群」とは単独のＩＩＩ族窒化物層又は複数のＩＩＩ族窒化物層が複数積層されてなる多層膜構造などを総称したものであり、作製すべき半導体素子の種類などに応じて適当な構成を採る。
【０００９】
【発明の実施の形態】以下、本発明を、発明の実施の形態に基づいて詳細に説明する。
図１は、本発明のエピタキシャル基板の構成を示す図である。図１に示すエピタキシャル基板１０は、基材１と、この基材１上に形成されたＩＩＩ族窒化物下地層２及びＩＩＩ族窒化物層３を含んでいる。また、ＩＩＩ族窒化物層３中にはＩＩＩ族窒化物中間層４が介在している。
【００１０】下地層２は、基材１と窒化物層３との格子定数差を補完するためのものであり、例えばＡｌｘＧａｙＮ（０≦ｘ，ｙ≦１，ｘ＋ｙ＝１）なる組成を有することができる。また、ＣＶＤ法などにより４００℃〜６００℃の低温で形成することができる（いわゆる低温バッファ層）。また、１０００℃以上の高温において高い結晶性を有するように形成することができる。
【００１１】下地層２を有することによって、窒化物層３の結晶品質、さらには窒化物層３上に形成すべきＩＩＩ族窒化物層群の結晶品質を向上させることができる。
【００１２】なお、下地層２は、Ａｌ及びＧａの他にＩｎなどのＩＩＩ族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００１３】窒化物層３はＧａを含むことが必要である。Ｇａ含有量については特に限定されるものではないが、全ＩＩＩ族元素に対して５０原子％以上であることが好ましく、さらにはは８０原子％以上であることが好ましい。
【００１４】但し、窒化物層３は、Ｇａの他に、Ａｌ及びＩｎなどのＩＩＩ族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００１５】窒化物層３は、上記要件を満足する限り公知の成膜手段を用いて形成することができる。例えば、ＭＯＣＶＤ法を用い、下地層２と同一バッチあるいは別バッチで形成することができる。
【００１６】中間層４は窒化物層３よりも低い成膜温度で作製することが必要であり、具体的には６００℃〜９５０℃で形成することが必要である。
【００１７】また、中間層４はＧａを含むことが必要であり、好ましくはＩｎを含むことができる。Ｉｎを含む場合において、その含有量については特に限定されるものではないが、窒化物層３内において格子定数差を補完してエピタキシャル成長できる範囲内でより多くのＩｎを含有することが好ましい。具体的には、全ＩＩＩ族元素に対して１０原子％から２０原子％以上のＩｎを含むことが好ましい。これによって、エピタキシャル基板１０の反り量をより効果的に低減することができるようになる。なお、Ｉｎ含有量の上限は５０原子％程度である。
【００１８】中間層４は、Ｇａ及びＩｎの他に、ＡｌなどのＩＩＩ族元素、Ｂ、Ｓｉ、Ｇｅ、Ｚｎ、Ｂｅ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００１９】中間層４は窒化物層３中に介在させることが必要であるが、その介在の程度は、中間層４を介在させることなく作製した窒化物層３の厚さをｔｚとし、中間層４の厚さをｔａとした場合において、（ｔｚ／ｔａ）が１以上となるようにすることが好ましい。これによって、エピタキシャル基板１０の反り量をより効果的に低減できるようになる。
【００２０】窒化物層３はμｍのオーダの厚さを有するので、具体的には中間層４の厚さｔａを５ｎｍ〜４００ｎｍに設定することが好ましい。
【００２１】なお、中間層４の窒化物層３中における介在位置については特に限定されないが、中間層４の厚さｔａを上述したような範囲に設定した場合においては、窒化物層３の中心よりも下方に介在させることが好ましい。
【００２２】中間層４がＩｎを含む場合においては、単独の窒化物層から構成することもできるし、Ｉｎ含有量の異なる複数の窒化物層を積層させた多層膜構造から構成することができる。後者の例としては、Ｉｎ０．１７Ｇａ０．８３層とＧａＮ層とを積層させた多層膜構造や、これらの層を周期的に積層してなる周期的多層膜構造などを例示することができる。特に多層膜構造を採用した場合、一層当りの厚みを薄くすることができ、中間層４全体の表面粗れを抑制して、良好な表面モルフォルジーを実現することができる。
【００２３】中間層４は、窒化物層３を２段階で形成し、前段の成膜と後段の成膜との間に所定の成膜手段を用いて形成する。具体的には、窒化物層３の下側部分３Ａを所定の成膜手段を用いて形成した後、公知の成膜手段を中間層４を形成し、その後、窒化物層３の上側部分３Ｂを所定の成膜手段を用いて形成する。これによって、中間層４は窒化物層３中に介在するようになる。窒化物層３の上側部分３Ｂの厚さは特に限定されるものではないが、所望のＩＩＩ族窒化物層群を形成すべく、適宜選択して設定する。
【００２４】中間層４は、上記要件を満足する限り公知の成膜手段を用いて形成することができる。例えば、ＭＯＣＶＤ法を用い、窒化物層３と同一バッチあるいは別バッチで形成することができる。
【００２５】なお、基材１は、サファイア単結晶、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＡｌ２Ｏ４単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶などのＩＶ族あるいはＩＶ−ＩＶ族単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、及びＡｌＧａＮ単結晶などのＩＩＩ−Ｖ族単結晶、Ｚｒ２Ｂなどのホウ化物単結晶などの、公知の基板材料から構成することができる。
【００２６】
【実施例】以下、実施例により本発明を具体的に説明する。
（実施例１）
２インチ径の厚さ３３０μｍのサファイア基板をＨ２ＳＯ４＋Ｈ２Ｏ２で前処理した後、ＭＯＣＶＤ装置の中に設置した。キャリアガスとして、Ｈ２を流速２ｍ／ｓｅｃで流しながら、基板を１２００℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。その後、基板温度を５００℃まで低下させ、ＴＭＧ及びＮＨ３を平均流速２ｍ／ｓｅｃで流して３０ｎｍの厚さのＧａＮバッファ層を成長させた。
【００２７】次いで、基板温度を１１８０℃とし、前記ＧａＮバッファ層上にトリメチルガリウム（ＴＭＧ）及びＮＨ３を平均流速４ｍ／ｓｅｃで流して、前記ＧａＮバッファ層上にＧａＮ層を厚さ０．５μｍに形成した。次いで、基板温度を８００℃にし、前記ＧａＮ層上に、ＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流して、中間層としてのＧａＮ層を厚さ２０ｎｍに形成した。次いで、基板温度を１１８０℃とし、ＴＭＧ及びＮＨ３を前記同様の条件で前記ＧａＮ中間層上に供給して、ＧａＮ層を厚さ３μｍに形成し、ＧａＮ窒化物層中にＧａＮ中間層が介在したエピタキシャル基板を作製した。
【００２８】次いで、前記エピタキシャル基板上にＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ７ｎｍに形成し、次いで、ＳｉドープのＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ１５ｎｍに形成し、次いで、Ａｌ０．２５Ｇａ０．７５Ｎ層を厚さ３ｎｍに形成して、半導体積層構造を作製した。
【００２９】上述した操作を繰り返して、半導体積層構造を１０サンプル作製し、それらの反り量を測定したところ、２２μｍ〜２５μｍであることが判明した。なお、前記反り量は、図２に示すような状態にあるエピタキシャル基板の、湾曲した中心部分の水平位置からの距離によって規定している。
【００３０】（比較例１）
上記実施例において、ＧａＮ中間層を設けない以外は、実施例１と同様にして１０サンプルの半導体積構造を作製した。これら半導体積層構造の反り量を測定したところ、３０μｍ〜４０μｍであった。
【００３１】（実施例２）
２インチ径の厚さ３３０μｍのサファイア基板をＨ２ＳＯ４＋Ｈ２Ｏ２で前処理した後、ＭＯＣＶＤ装置の中に設置した。キャリアガスとして、Ｈ２を流速２ｍ／ｓｅｃで流しながら、基板を１２００℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。その後、基板温度を５００℃まで低下させ、ＴＭＧ及びＮＨ３を平均流速２ｍ／ｓｅｃで流して３０ｎｍの厚さのＧａＮバッファ層を成長させた。
【００３２】次いで、基板温度を１１８０℃とし、前記ＧａＮバッファ層上にＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流してＧａＮ層を厚さ０．５μｍに形成した。次いで、基板温度を８００℃とし、前記ＧａＮ層上にトリメチルインジウム（ＴＭＩ）、ＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流して、中間層としてのＩｎ０．１Ｇａ０．９Ｎ層を厚さ０．１μｍに形成した。次いで、基板温度を１１８０℃に設定し、ＴＭＧ及びＮＨ３を前記同様の条件で前記Ｉｎ０．１Ｇａ０．９Ｎ中間層上に供給して、ＧａＮ層を厚さ３μｍに形成し、ＧａＮ窒化物層中にＩｎ０．１Ｇａ０．９Ｎ中間層が介在したエピタキシャル基板を作製した。
【００３３】次いで、前記エピタキシャル基板上にＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ７ｎｍに形成し、次いで、ＳｉドープのＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ１５ｎｍに形成し、次いで、Ａｌ０．２５Ｇａ０．７５Ｎ層を厚さ３ｎｍに形成して、半導体積層構造を作製した。
【００３４】上述した操作を繰り返して、半導体積層構造を１０サンプル作製し、それらの反り量を測定したところ、２２μｍ〜２５μｍであることが判明した。
【００３５】（比較例２）
上記実施例２において、Ｉｎ０．１Ｇａ０．９Ｎ中間層を設けない以外は、実施例２と同様にして１０サンプルの半導体積層構造を作製した。これら半導体積層構造の反り量を測定したところ、３０μｍ〜４０μｍであった。
【００３６】（実施例３）
２インチ径の厚さ３３０μｍのサファイア基板をＨ２ＳＯ４＋Ｈ２Ｏ２で前処理した後、ＭＯＣＶＤ装置の中に設置した。キャリアガスとして、Ｈ２を流速１ｍ／ｓｅｃで流しながら、基板を１２００℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。その後、基板温度を５００℃まで低下させ、ＴＭＧ及びＮＨ３を平均流速２ｍ／ｓｅｃで流して３０ｎｍの厚さのＧａＮバッファ層を成長させた。
【００３７】次いで、基板温度を１１８０℃とし、前記ＧａＮバッファ層上にＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで流してＧａＮ層を厚さ０．５μｍに形成した。次いで、基板温度を７５０℃とし、前記ＧａＮ層上にトリメチルインジウム（ＴＭＩ）、ＴＭＧ及びＮＨ３、並びにＴＭＧ及びＮＨ３を平均流速４ｍ／ｓｅｃで交互に流すことにより、厚さ５ｎｍのＩｎ０．１７Ｇａ０．８３Ｎ層と厚さ２０ｎｍのＧａＮ層とが交互に１０層積層した中間層を形成した。次いで、基板温度を１１８０℃に設定し、前記中間層上に前記同様の条件でＴＭＧ及びＮＨ３を供給し、Ｉｎ０．１７Ｇａ０．８３Ｎ層／ＧａＮ層の周期的多層膜上にＧａＮ層を厚さ３μｍに形成し、ＧａＮ窒化物中にＩｎ０．１７Ｇａ０．８３Ｎ層／ＧａＮ層の周期的多層膜からなる中間層が介在したエピタキシャル基板を作製した。
【００３８】次いで、前記エピタキシャル基板上にＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ７ｎｍに形成し、次いで、ＳｉドープのＡｌ０．２５Ｇａ０．７５Ｎ層を厚さ１５ｎｍに形成し、次いで、Ａｌ０．２５Ｇａ０．７５Ｎ層を厚さ３ｎｍに形成して、半導体積層構造を作製した。
【００３９】上述した操作を繰り返して、半導体積層構造を１０サンプル作製し、それらの反り量を測定したところ、１０μｍ〜１５μｍであることが判明した。
【００４０】（比較例３）
上記実施例３において、Ｉｎ０．１７Ｇａ０．８３Ｎ層／ＧａＮ層の周期的多層膜からなる中間層を設けない以外は、実施例３と同様にして１０サンプルの半導体積層構造を作製した。これら半導体積層構造の反り量を測定したところ、３０μｍ〜４０μｍであった。
【００４１】以上、実施例及び比較例の対比から明らかなように、本発明に従って、少なくともＧａを含むＩＩＩ族窒化物層中に６００℃〜９５０℃で形成した、少なくともＧａを含む中間層を介在させたエピタキシャル基板を用いて半導体積層構造を作製した場合においては、半導体積層構造の反り量が前記中間層を設けない場合に比較して著しく低減していることが分かる。また、実施例２で示したように、中間層がＩｎを含有する場合においても、同様な作用効果を奏することが分かる。さらに、実施例３で示したように、中間層をＩｎ組成の異なる複数の層が積層されてなる多層膜構造から構成することにより、半導体積層構造の反り量が大幅に低減できることが分かる。
【００４２】以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。例えば、エピタキシャル基板中の、ＩＩＩ族窒化物層群の間にバッファ層やひずみ超格子などの多層積層膜を挿入し、前記ＩＩＩ族窒化物層群の結晶品質をさらに向上させることもできる。
【００４３】さらには、エピタキシャル基板を構成する基材を凹面状のサファイア単結晶などから構成することによって、前記エピタキシャル基板の反り量をさらに低減することもできる。
【００４４】
【発明の効果】以上説明したように、本発明によれば、反り量の低減された、低転位で結晶性に優れたＩＩＩ族窒化物層群を形成することのできる、新規なエピタキシャル基板及びこれを用いた半導体積層構造を提供することができる。
【図面の簡単な説明】
【図１】本発明のエピタキシャル基板の一例を示す構成図である。
【図２】エピタキシャル基板の反り量を説明するための図である。
【符号の説明】
１ 基材、２ 下地層、３ 窒化物層、４ 中間層、１０ エピタキシャル基板
Claims (4)
- 所定の基材と、
前記基材上に形成されたＩＩＩ族窒化物下地層と、
前記ＩＩＩ族窒化物下地層上に形成された、少なくともＧａを含むＩＩＩ族窒化物層と、
前記ＩＩＩ族窒化物層中に介在させた、６００℃〜９５０℃で形成されるとともにＧａを含むＩＩＩ族窒化物中間層と、
を具えることを特徴とする、エピタキシャル基板。 - 前記ＩＩＩ族窒化物中間層は、Ｉｎを含むことを特徴とする、請求項１に記載のエピタキシャル基板。
- 前記ＩＩＩ族窒化物中間層は、Ｉｎ含有量の異なる複数のＩＩＩ族窒化物層が積層されてなる多層膜構造から構成されることを特徴とする、請求項２に記載のエピタキシャル基板。
- 請求項１〜３のいずれか一に記載のエピタキシャル基板と、
前記エピタキシャル基板上に形成されたＩＩＩ族窒化物層群と、
を具えることを特徴とする、半導体積層構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042522A JP2004253622A (ja) | 2003-02-20 | 2003-02-20 | エピタキシャル基板及び半導体積層構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042522A JP2004253622A (ja) | 2003-02-20 | 2003-02-20 | エピタキシャル基板及び半導体積層構造 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008114718A Division JP2008211246A (ja) | 2008-04-25 | 2008-04-25 | エピタキシャル基板及び半導体積層構造 |
| JP2008297124A Division JP2009060140A (ja) | 2008-11-20 | 2008-11-20 | エピタキシャル基板及び半導体積層構造の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004253622A true JP2004253622A (ja) | 2004-09-09 |
Family
ID=33025780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003042522A Pending JP2004253622A (ja) | 2003-02-20 | 2003-02-20 | エピタキシャル基板及び半導体積層構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004253622A (ja) |
-
2003
- 2003-02-20 JP JP2003042522A patent/JP2004253622A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5842057B2 (ja) | 半導体装置の製造方法 | |
| TWI497757B (zh) | 用於成長矽上氮化鎵之含硼緩衝層 | |
| US7319064B2 (en) | Nitride based semiconductor device and process for preparing the same | |
| TW550312B (en) | Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate | |
| US7498244B2 (en) | Method for fabricating GaN-based nitride layer | |
| JP2002222771A (ja) | Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法 | |
| KR20080003913A (ko) | 3-5족 질화물 반도체 적층 기판, 3-5족 질화물 반도체 자립기판의 제조 방법 및 반도체 소자 | |
| JP2009505938A (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| JP2004319711A (ja) | エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法 | |
| JP3768943B2 (ja) | Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子 | |
| JP4331906B2 (ja) | Ｉｉｉ族窒化物膜の製造方法 | |
| JP4727169B2 (ja) | エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造 | |
| US7589345B2 (en) | Nitride-based compound semiconductor substrate and method for fabricating the same | |
| US8143630B2 (en) | Zinc sulfide substrates for group III-nitride epitaxy and group III-nitride devices | |
| JP4424497B2 (ja) | 窒化物半導体結晶の製造方法 | |
| JP4823466B2 (ja) | エピタキシャル成長用基板および半導体素子 | |
| JP3946976B2 (ja) | 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法 | |
| JP2005072409A (ja) | エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法 | |
| JP2005179173A (ja) | アルミニウムを含有した窒化物半導体結晶の成長方法 | |
| JP3941449B2 (ja) | Ｉｉｉ族窒化物膜 | |
| JP2004253622A (ja) | エピタキシャル基板及び半導体積層構造 | |
| JP2008211246A (ja) | エピタキシャル基板及び半導体積層構造 | |
| JP4545389B2 (ja) | エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法 | |
| JP4748925B2 (ja) | エピタキシャル基板、半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法 | |
| JP3946448B2 (ja) | 窒化物半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20060110 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060111 |
|
| A977 | Report on retrieval |
Effective date: 20060602 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Effective date: 20070816 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070816 |
|
| A521 | Written amendment |
Effective date: 20070918 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A521 | Written amendment |
Effective date: 20070918 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080226 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Effective date: 20080801 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20080924 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Effective date: 20090106 Free format text: JAPANESE INTERMEDIATE CODE: A821 |