JP2004247472A - Semiconductor device and thin film forming method - Google Patents
Semiconductor device and thin film forming method Download PDFInfo
- Publication number
- JP2004247472A JP2004247472A JP2003035110A JP2003035110A JP2004247472A JP 2004247472 A JP2004247472 A JP 2004247472A JP 2003035110 A JP2003035110 A JP 2003035110A JP 2003035110 A JP2003035110 A JP 2003035110A JP 2004247472 A JP2004247472 A JP 2004247472A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- base oxide
- forming
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置および薄膜形成方法に関し、特に、配線層間の絶縁膜としてSOG(スピンオングラス)膜を用いる場合に適用して好適なものである。
【0002】
【従来の技術】
従来の半導体装置では、例えば、特許文献1に開示されているように、層間絶縁膜の平坦性を向上させるため、シロキサンポリマーなどのSOG膜を用いる方法があった。
図4は、従来のSOG膜を用いた絶縁層の形成方法を示す断面図である。
【0003】
図4(a)において、絶縁層31上にAlなどからなる配線層32を形成する。そして、図4(b)に示すように、CVDなどの方法により、配線層32上に下地酸化膜33を形成する。
次に、図4(c)に示すように、スピンコート法などの方法により、例えば、シラノール(Si(OH)4)を有機溶媒に溶かしたシリコン化合物溶液を下地酸化膜33上に塗布する。そして、下地酸化膜33上に塗布されたシリコン化合物溶液をホットプレート上で加熱し、有機溶媒を蒸発させながら、シラノールの脱水重合反応を開始させる。そして、有機溶媒を蒸発させた後、炉でのベークを行い、シラノールの脱水重合反応を完了させることにより、下地酸化膜33上にSOG膜34を形成する。
【0004】
【特許文献1】
特開平9−148321号公報
【0005】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、SOG膜34を脱水重合させる際にSOG膜34の体積収縮が起こる。このため、下地酸化膜33とSOG膜34との間の界面に応力が発生し、SOG膜34が下地酸化膜33から剥がれるという問題があった。
【0006】
そこで、本発明の目的は、スピンオングラス膜と下地酸化膜との接着性を向上させることが可能な半導体装置および薄膜形成方法を提供することである。
【0007】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、配線層と、前記配線層上に形成された下地酸化膜と、前記下地酸化膜の表面に設けられた粗面領域と、前記下地酸化膜上に形成されたスピンオングラス膜とを備えることを特徴とする。
【0008】
これにより、スピンオングラス膜と下地酸化膜との間の接触面積を増加させることが可能となる。このため、スピンオングラス膜と下地酸化膜との接着性を向上させることが可能となり、スピンオングラス膜の体積収縮に起因して、スピンオングラス膜が下地酸化膜から剥がれることを防止することができる。
また、本発明の一態様に係る半導体装置によれば、配線層と、前記配線層上に形成された下地酸化膜と、前記下地酸化膜上に形成された金属酸化膜と、前記金属酸化膜上に形成されたスピンオングラス膜とを備えることを特徴とする。
【0009】
これにより、金属酸化膜を媒介として、スピンオングラス膜を下地酸化膜に強固に結合することが可能となる。このため、スピンオングラス膜と下地酸化膜との接着性を向上させることが可能となり、スピンオングラス膜の体積収縮に起因して、スピンオングラス膜が下地酸化膜から剥がれることを防止することができる。
【0010】
また、本発明の一態様に係る半導体装置によれば、配線層と、前記配線層上に形成された下地酸化膜と、前記下地酸化膜の表面に設けられた粗面領域と、前記下地酸化膜上に形成された金属酸化膜と、前記金属酸化膜上に形成されたスピンオングラス膜とを備えることを特徴とする。
これにより、スピンオングラス膜と下地酸化膜との間の接触面積を増加させることが可能となるとともに、金属酸化膜を媒介として、スピンオングラス膜を下地酸化膜に強固に結合することが可能となる。このため、スピンオングラス膜と下地酸化膜との接着性をより一層向上させることが可能となり、スピンオングラス膜の体積収縮に起因して、スピンオングラス膜が下地酸化膜から剥がれることをより効果的に防止することができる。
【0011】
また、本発明の一態様に係る薄膜形成方法によれば、絶縁層上に配線層を形成する工程と、前記配線層上に下地酸化膜を形成する工程と、前記下地酸化膜の表面の少なくとも一部を粗面化する工程と、前記粗面化された下地酸化膜上にスピンオングラス膜を形成する工程とを備えることを特徴とする。
これにより、下地酸化膜の表面を粗面化することで、スピンオングラス膜と下地酸化膜との接着性を向上させることが可能となり、スピンオングラス膜の体積収縮に起因して、スピンオングラス膜が下地酸化膜から剥がれることを防止することができる。
【0012】
また、本発明の一態様に係る薄膜形成方法によれば、前記粗面化する工程は、前記下地酸化膜上に接着層を形成する工程と、CVD法により表面に凹凸を有するタングステン膜を前記接着層上に形成する工程と、前記タングステン膜および接着層の異方性エッチングを行うことにより、前記タングステン膜の凸部が前記下地酸化膜に残るようにして、前記下地酸化膜の表面を露出させる工程と、前記下地酸化膜上に残されたタングステン膜の凸部をマスクとして、前記下地酸化膜の異方性エッチングを行うことにより、前記下地酸化膜の表面に凹凸を形成する工程と、前記下地酸化膜上に残されたタングステン膜の凸部および接着層を除去する工程と、前記凹凸が形成された下地酸化膜上にスピンオングラス膜を形成する工程とを備えることを特徴とする。
【0013】
これにより、配線層形成後の温度上昇を抑制しつつ、数十ナノメートルオーダの凹凸を下地酸化膜に形成することが可能となる。このため、配線層がAlなどの低融点金属で構成されている場合においても、配線層にダメージを与えることなく、下地酸化膜の表面を稠密に粗面化することが可能となり、スピンオングラス膜が下地酸化膜から剥がれることを防止することができる。
【0014】
また、本発明の一態様に係る薄膜形成方法によれば、前記粗面化する工程は、前記下地酸化膜上にアモルファスシリコン膜を成膜する工程と、前記アモルファスシリコン膜の熱処理を行うことにより、前記アモルファスシリコン膜の表面に凹凸を形成する工程と、前記アモルファスシリコン膜の異方性エッチングを行うことにより、前記アモルファスシリコン膜の凸部が前記下地酸化膜に残るようにして、前記下地酸化膜の表面を露出させる工程と、前記下地酸化膜上に残されたアモルファスシリコン膜の凸部をマスクとして、前記下地酸化膜の異方性エッチングを行うことにより、前記下地酸化膜の表面に凹凸を形成する工程と、前記下地酸化膜上に残されたアモルファスシリコン膜の凸部を除去する工程と、前記凹凸が形成された下地酸化膜上にスピンオングラス膜を形成する工程とを備えることを特徴とする。
【0015】
これにより、数十ナノメートルオーダの凹凸を下地酸化膜に形成することが可能となり、下地酸化膜の表面を稠密に粗面化することが可能となる。このため、スピンオングラス膜と下地酸化膜との接着性を向上させることが可能となり、スピンオングラス膜が下地酸化膜から剥がれることを防止することができる。
また、本発明の一態様に係る薄膜形成方法によれば、絶縁層上に配線層を形成する工程と、前記配線層上に下地酸化膜を形成する工程と、前記下地酸化膜上に金属膜を形成する工程と、前記金属膜上にスピンオングラス膜を塗布する工程と、熱処理により、前記スピンオングラス膜を焼成させるとともに、前記金属膜を酸化させる工程とを備えることを特徴とする。
【0016】
これにより、スピンオングラス膜を焼成させる際に、金属膜を酸化させることで、スピンオングラス膜を下地酸化膜に強固に結合することが可能となる。このため、配線層形成後の温度上昇を抑制しつつ、スピンオングラス膜と下地酸化膜との接着性を向上させることが可能となり、配線層がAlなどの低融点金属で構成されている場合においても、配線層にダメージを与えることなく、スピンオングラス膜が下地酸化膜から剥がれることを防止することができる。
【0017】
また、本発明の一態様に係る薄膜形成方法によれば、絶縁層上に配線層を形成する工程と、前記配線層上に下地酸化膜を形成する工程と、前記下地酸化膜の表面の少なくとも一部を粗面化する工程と、前記粗面化された下地酸化膜上に金属膜を形成する工程と、前記金属膜上にスピンオングラス膜を塗布する工程と、熱処理により、前記スピンオングラス膜を焼成させるとともに、前記金属膜を酸化させる工程とを備えることを特徴とする。
【0018】
これにより、下地酸化膜の表面を粗面化した後に、金属膜を酸化させることで、スピンオングラス膜と下地酸化膜との間の接触面積を増加させることが可能となるとともに、金属酸化膜を媒介として、スピンオングラス膜を下地酸化膜に強固に結合することが可能となる。このため、スピンオングラス膜と下地酸化膜との接着性をより一層向上させることが可能となり、スピンオングラス膜の体積収縮に起因して、スピンオングラス膜が下地酸化膜から剥がれることをより効果的に防止することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置および薄膜形成方法について、図面を参照しながら説明する。
図1は、本発明の第1実施形態に係るSOG膜を用いた絶縁層の形成方法を示す断面図である。
【0020】
図1(a)において、絶縁層1上に配線層2を形成する、そして、図1(b)に示すように、CVDなどの方法により、配線層2上に下地酸化膜3を形成する。なお、下地酸化膜3の膜厚は、1000〜2000Åに設定することができる。また、配線層2としては、Al配線以外にも、例えば、TiN/Al−Cu/Ti/TiN構造、TiN/AlTi/TiN構造、TiN/Al−Cu/TiN構造などを用いることができ、Cu配線やシリサイド配線などでもよい。
【0021】
次に、図1(c)に示すように、下地酸化膜3とタングステン膜5との接着性を向上させるための接着層4を下地酸化膜3上に形成する。なお、接着層4としては、例えば、TiN、TiWまたはWSiなどを用いることができる。ここで、接着層4として、例えば、TiNを用いる場合、Tiをターゲット材料として使用し、N2とArの混合ガスによりスパッタリングを行うリアクティブスパッタリング法(PVD法)で成膜することができる。また、接着層4として、PVD法で成膜したタングステン膜を用いるようにしてもよい。
【0022】
また、接着層4の膜厚は、10〜1000Å程度とするのがよく、さらに好ましくは、50〜200Å程度とするのがよい。ここで、接着層4の膜厚を10Å以上、さらに好ましくは50Å以上とすることにより、CVDによるタングステン膜5成膜時のWF6ガスにより接着層4が侵食された場合においても、接着層4に機能を有効に維持することができる。また、接着層4の膜厚を1000Å以下、さらに好ましくは200Å以下とすることにより、配線層2の間隔が狭い場合においても、接着層4のオーバーハングによるボイドの発生を防止することができ、タングステン膜5を効果的に成膜することが可能となる。
【0023】
そして、接着層4が下地酸化膜3上に形成されると、熱CVD法により表面に凸部(グレイン)5aを有するタングステン膜5を接着層5上に成膜する。なお、タングステン膜5の成膜方法としては、枚葉式のCVD装置を用い、原料ガスとしてのWF6をH2あるいはSiH4で還元することにより成膜することができる。また、成膜温度としては、300〜500程度とするのがよく、さらに好ましくは、350〜400Å程度とするのがよい。これにより、配線層がAlなどの低融点金属で構成されている場合においても、配線層にダメージを与えることなく、数十ナノメートルオーダの凸部5aを有するタングステン膜5を成膜することができる。また、タングステン膜5の膜厚は300Å程度以上とするのがよく、これにより、タングステン膜5の表面に十分な凸部5aを形成することができる。
【0024】
次に、図1(d)に示すように、RIEなどの方法を用いて、タングステン膜5および接着層4の異方性エッチングを行うことにより、タングステン膜5の凸部5aが下地酸化膜3に残るようにして、下地酸化膜3表面を露出させる。ここで、タングステン膜5の凸部5aが下地酸化膜3に残るようにして、下地酸化膜3表面を露出させることにより、約500Å径の半球状のタングステンを下地酸化膜3の表面に形成することができる。
【0025】
なお、タングステン膜5および接着層4の異方性エッチングを行う際のエッチングガスとしては、例えば、SF6を用いることができ、エッチング時の圧力は、例えば、50mTorrに設定することができる。
次に、図1(e)に示すように、下地酸化膜3上に残されたタングステン膜5の凸部5aをマスクとして、下地酸化膜3の異方性エッチングを行うことにより、下地酸化膜3の表面に凸部3aを形成する。なお、下地酸化膜3のエッチング方法としては、CF4、C2F6、C4F8、CHF3などのフルオロカーボン系のガスを用いたドライエッチングで行うことができ、例えば、並行平板型カソードカップリングタイプのRIE装置を用い、エッチングガスとしてC4F8を圧力10mTorrの条件で用いることができる。これにより、下地酸化膜3とタングステン膜5との間の選択比を確保しつつ、下地酸化膜3のエッチング時の異方性を向上させることが可能となり、下地酸化膜3の表面に凸部3aを安定して形成することが可能となる。また、凸部3aの高さは、例えば、下地酸化膜3の膜厚の半分程度とすることができ、例えば、下地酸化膜3の膜厚が2000Åであるとすると、凸部3aの高さは、1000Å程度に設定することができる。
【0026】
次に、図1(f)に示すように、下地酸化膜3上に残されたタングステン膜5の凸部5aおよび接着層4のドライエッチングを行うことにより、下地酸化膜3上に残されたタングステン膜5の凸部5aおよび接着層4を除去する。なお、タングステン膜5の凸部5aおよび接着層4のドライエッチングを行う際のエッチングガスとしては、例えば、SF6を用いることができ、エッチング時の圧力は、例えば、100〜200mTorrに設定することができる。ここで、図1(d)のエッチング時に比べ、図1(f)のエッチング時の圧力を上昇させることにより、エッチング時のイオン衝撃を低下させることが可能となり、タングステン膜5の凸部5aおよび接着層4を完全に除去するためのオーバーエッチングを行った場合においても、下地酸化膜3の損失を抑制することが可能となる。
【0027】
次に、図1(g)に示すように、スピンコート法などの方法により、例えば、シラノール(Si(OH)4)を有機溶媒に溶かしたシリコン化合物溶液を下地酸化膜3上に塗布する。そして、下地酸化膜3上に塗布されたシリコン化合物溶液をホットプレート上で加熱し、有機溶媒を蒸発させながら、シラノールの脱水重合反応を開始させる。なお、ホットプレート上での加熱条件としては、例えば、N2雰囲気中で250℃×1分に設定することができ、温度は150〜300℃の範囲で適宜調整することができる。
【0028】
そして、有機溶媒を蒸発させた後、炉でのベークを行い、シラノールの脱水重合反応を完了させることにより、下地酸化膜3上にSOG膜6を形成する。なお、炉での加熱条件としては、例えば、N2雰囲気中で400℃×15分に設定することができ、温度は、350〜450℃の範囲、時間は10〜40分の範囲で適宜調整することができる。
【0029】
これにより、数十ナノメートルオーダの凹凸を下地酸化膜3の表面に形成することが可能となり、SOG膜6と下地酸化膜3との間の接触面積を増加させることが可能となる。このため、SOG膜6と下地酸化膜3との接着性を向上させることが可能となり、SOG膜6を脱水重合反応させる際にSOG膜6が体積収縮を起こした場合においても、下地酸化膜3とSOG膜6との間の界面に発生する応力に対抗して、SOG膜6が下地酸化膜3から剥がれることを防止することができる。
【0030】
なお、上述した実施形態では、凹凸を有する膜を下地酸化膜3上に形成するために、タングステン膜5を熱CVD法により形成する方法について説明したが、下地酸化膜3上にモルファスシリコン膜を成膜するようにしてもよい。ただし、モルファスシリコン膜に表面に凹凸を形成するためには、モルファスシリコン膜の成膜時に550℃以上の熱処理を行う必要があるため、配線層2をAlで形成した場合には、配線層2にダメージが及ぶことがある。このため、下地酸化膜3上に凹凸を形成するためのマスクとしてモルファスシリコン膜を用いる場合には、Cu配線やシリサイド配線などの高融点金属で配線層2を形成することが好ましい。
【0031】
図2は、本発明の第2実施形態に係るSOG膜を用いた絶縁層の形成方法を示す断面図である。
図2(a)において、絶縁層11上に配線層12を形成する、そして、図2(b)に示すように、CVDなどの方法により、配線層12上に下地酸化膜13を形成する。なお、下地酸化膜13の膜厚は、1000〜2000Åに設定することができる。また、配線層12としては、Al配線以外にも、例えば、TiN/Al−Cu/Ti/TiN構造、TiN/AlTi/TiN構造、TiN/Al−Cu/TiN構造などを用いることができ、Cu配線やシリサイド配線などでもよい。
【0032】
次に、図2(c)に示すように、スパッタなどの方法により、下地酸化膜13上に金属膜14を形成する。なお、金属膜14は、熱処理により下地酸化膜13およびSOG膜15を還元し、金属酸化膜16に変質させることができるもので、例えば、Ti、Al、Mg、Ca、ZrまたはCeなどを用いることができる。また、金属膜14の膜厚は、10Å以上とするのがよく、さらに好ましくは、30Å以上とするのがよい。これにより、金属膜14を下地酸化膜13上に連続して形成することができ、下地酸化膜13とSOG膜15との接着性を向上させることが可能となる。
【0033】
次に、図2(d)に示すように、スピンコート法などの方法により、例えば、シラノール(Si(OH)4)を有機溶媒に溶かしたシリコン化合物溶液を金属膜14上に塗布する。
次に、図2(e)に示すように、金属膜14上に塗布されたシリコン化合物溶液をホットプレート上で加熱し、有機溶媒を蒸発させながら、シラノールの脱水重合反応を開始させる。なお、ホットプレート上での加熱条件としては、例えば、N2雰囲気中で250℃×1分に設定することができ、温度は150〜300℃の範囲で適宜調整することができる。
【0034】
そして、有機溶媒を蒸発させた後、炉でのベークを行い、シラノールの脱水重合反応を完了させることにより、SOG膜15を焼成させるとともに、金属膜14を酸化させ、下地酸化膜13とSOG膜15との間に金属酸化膜16を形成する。なお、炉での加熱条件としては、例えば、N2雰囲気中で400℃×15分に設定することができ、温度は、350〜450℃の範囲、時間は10〜40分の範囲で適宜調整することができる。また、金属酸化膜16としては、例えば、金属膜14にTiを用いた場合、Ti2O3、TiO、TiOなど2とすることができ、金属膜14にAlを用いた場合、Al2O3とすることができる。
【0035】
これにより、SOG膜15を焼成させる際に、下地酸化膜13とSOG膜15との間に金属酸化膜16を形成することが可能となり、金属酸化膜16を媒介として、SOG膜15を下地酸化膜13に強固に結合することが可能となる。このため、SOG膜15と下地酸化膜13との接着性を向上させることが可能となり、SOG膜15を脱水重合反応させる際にSOG膜15が体積収縮を起こした場合においても、下地酸化膜13とSOG膜15との間の界面に発生する応力に対抗して、SOG膜15が下地酸化膜13から剥がれることを防止することができる。
【0036】
図3は、本発明の第3実施形態に係るSOG膜を用いた絶縁層の形成方法を示す断面図である。
図3(a)において、絶縁層21上に配線層22を形成する、そして、図3(b)に示すように、CVDなどの方法により、配線層22上に下地酸化膜23を形成する。なお、下地酸化膜23の膜厚は、1000〜2000Åに設定することができる。また、配線層22としては、Al配線以外にも、例えば、TiN/Al−Cu/Ti/TiN構造、TiN/AlTi/TiN構造、TiN/Al−Cu/TiN構造などを用いることができ、Cu配線やシリサイド配線などでもよい。
【0037】
次に、図3(c)に示すように、下地酸化膜23とタングステン膜25との接着性を向上させるための接着層24を下地酸化膜23上に形成する。なお、接着層24としては、例えば、TiN、TiWまたはWSiなどを用いることができる。ここで、接着層24として、例えば、TiNを用いる場合、Tiをターゲット材料として使用し、N2とArの混合ガスによりスパッタリングを行うリアクティブスパッタリング法(PVD法)で成膜することができる。また、接着層24として、PVD法で成膜したタングステン膜を用いるようにしてもよい。
【0038】
また、接着層24の膜厚は、10〜1000Å程度とするのがよく、さらに好ましくは、50〜200Å程度とするのがよい。ここで、接着層24の膜厚を10Å以上、さらに好ましくは50Å以上とすることにより、CVDによるタングステン膜25成膜時のWF6ガスにより接着層4が侵食された場合においても、接着層24に機能を有効に維持することができる。また、接着層24の膜厚を1000Å以下、さらに好ましくは200Å以下とすることにより、配線層22の間隔が狭い場合においても、接着層24のオーバーハングによるボイドの発生を防止することができ、タングステン膜25を効果的に成膜することが可能となる。
【0039】
そして、接着層24が下地酸化膜23上に形成されると、熱CVD法により表面に凸部(グレイン)25aを有するタングステン膜25を接着層25上に成膜する。なお、タングステン膜25の成膜方法としては、枚葉式のCVD装置を用い、原料ガスとしてのWF6をH2あるいはSiH4で還元することにより成膜することができる。また、成膜温度としては、300〜500程度とするのがよく、さらに好ましくは、350〜400Å程度とするのがよい。これにより、配線層がAlなどの低融点金属で構成されている場合においても、配線層にダメージを与えることなく、数十ナノメートルオーダの凸部25aを有するタングステン膜25を成膜することができる。また、タングステン膜25の膜厚は300Å程度以上とするのがよく、これにより、タングステン膜25の表面に十分な凸部25aを形成することができる。
【0040】
次に、図3(d)に示すように、RIEなどの方法を用いて、タングステン膜25および接着層24の異方性エッチングを行うことにより、タングステン膜25の凸部25aが下地酸化膜23に残るようにして、下地酸化膜23表面を露出させる。ここで、タングステン膜25の凸部25aが下地酸化膜23に残るようにして、下地酸化膜23表面を露出させることにより、約500Å径の半球状のタングステンを下地酸化膜23の表面に形成することができる。
【0041】
なお、タングステン膜25および接着層24の異方性エッチングを行う際のエッチングガスとしては、例えば、SF6を用いることができ、エッチング時の圧力は、例えば、50mTorrに設定することができる。
次に、図3(e)に示すように、下地酸化膜23上に残されたタングステン膜25の凸部25aをマスクとして、下地酸化膜23の異方性エッチングを行うことにより、下地酸化膜23の表面に凸部23aを形成する。なお、下地酸化膜23のエッチング方法としては、CF4、C2F6、C4F8、CHF3などのフルオロカーボン系のガスを用いたドライエッチングで行うことができ、例えば、並行平板型カソードカップリングタイプのRIE装置を用い、エッチングガスとしてC4F8を圧力10mTorrの条件で用いることができる。これにより、下地酸化膜23とタングステン膜25との選択比を確保しつつ、下地酸化膜23のエッチング時の異方性を向上させることが可能となり、下地酸化膜23の表面に凸部23aを安定して形成することが可能となる。また、凸部23aの高さは、例えば、下地酸化膜23の膜厚の半分程度とすることができ、例えば、下地酸化膜23の膜厚が2000Åであるとすると、凸部23aの高さは、1000Å程度に設定することができる。
【0042】
次に、図3(f)に示すように、下地酸化膜23上に残されたタングステン膜25の凸部25aおよび接着層24のドライエッチングを行うことにより、下地酸化膜23上に残されたタングステン膜25の凸部25aおよび接着層24を除去する。なお、タングステン膜25の凸部25aおよび接着層24のドライエッチングを行う際のエッチングガスとしては、例えば、SF6を用いることができ、エッチング時の圧力は、例えば、100〜200mTorrに設定することができる。ここで、図3(d)のエッチング時に比べ、図3(f)のエッチング時の圧力を上昇させることにより、エッチング時のイオン衝撃を低下させることが可能となり、タングステン膜25の凸部25aおよび接着層24を完全に除去するためのオーバーエッチングを行った場合においても、下地酸化膜23の損失を抑制することが可能となる。
【0043】
次に、図3(g)に示すように、スパッタなどの方法により、凸部23aが形成された下地酸化膜23上に金属膜26を形成する。なお、金属膜26としては、例えば、Ti、Al、Mg、Ca、ZrまたはCeなどを用いることができる。また、金属膜26の膜厚は、10Å以上とするのがよく、さらに好ましくは、30Å以上とするのがよい。これにより、金属膜26を下地酸化膜23上に連続して形成することができ、下地酸化膜23とSOG膜27との接着性を向上させることが可能となる。
【0044】
次に、図3(h)に示すように、スピンコート法などの方法により、例えば、シラノール(Si(OH)4)を有機溶媒に溶かしたシリコン化合物溶液を金属膜26上に塗布する。
次に、図3(i)に示すように、金属膜26上に塗布されたシリコン化合物溶液をホットプレート上で加熱し、有機溶媒を蒸発させながら、シラノールの脱水重合反応を開始させる。なお、ホットプレート上での加熱条件としては、例えば、N2雰囲気中で250℃×1分に設定することができ、温度は150〜300℃の範囲で適宜調整することができる。
【0045】
そして、有機溶媒を蒸発させた後、炉でのベークを行い、シラノールの脱水重合反応を完了させることにより、SOG膜27を焼成させるとともに、金属膜26を酸化させ、下地酸化膜23とSOG膜27との間に金属酸化膜28を形成する。なお、炉での加熱条件としては、例えば、N2雰囲気中で400℃×15分に設定することができ、温度は、350〜450℃の範囲、時間は10〜40分の範囲で適宜調整することができる。また、金属酸化膜28としては、例えば、金属膜26にTiを用いた場合、Ti2O3、TiO、TiOなど2とすることができ、金属膜26にAlを用いた場合、Al2O3とすることができる。
【0046】
これにより、数十ナノメートルオーダの凹凸を下地酸化膜23の表面に形成することが可能となり、SOG膜27と下地酸化膜23との間の接触面積を増加させることが可能となるとともに、金属酸化膜28を媒介として、SOG膜27を下地酸化膜23に強固に結合することが可能となる。このため、SOG膜27と下地酸化膜23との接着性を向上させることが可能となり、SOG膜27を脱水重合反応させる際にSOG膜27が体積収縮を起こした場合においても、下地酸化膜23とSOG膜27との間の界面に発生する応力に対抗して、SOG膜27が下地酸化膜23から剥がれることを防止することができる。
【0047】
なお、上述した実施形態では、配線層を半導体装置に形成する場合について説明したが、本発明に係る配線形成方法は半導体装置に限定されることなく、半導体装置以外にも、例えば、液晶表示装置、有機EL素子、プラズマディスプレイ装置、ビルドアップ多層配線板などに適用するようにしてもよい。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る絶縁層の形成方法を示す断面図。
【図2】本発明の第2実施形態に係る絶縁層の形成方法を示す断面図。
【図3】本発明の第3実施形態に係る絶縁層の形成方法を示す断面図。
【図4】従来の絶縁層の形成方法を示す断面図。
【符号の説明】
1、11、21 絶縁層、2、12、22 配線層、3、13、23 下地酸化膜、4、24 接着層、5、15、25 タングステン膜、3a、5a、25a 凸部、6、27 SOG膜、14、26 金属層膜、16、28 金属酸化膜[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method of forming a thin film, and is particularly suitable when applied to a case where an SOG (spin-on-glass) film is used as an insulating film between wiring layers.
[0002]
[Prior art]
In a conventional semiconductor device, for example, as disclosed in
FIG. 4 is a cross-sectional view showing a conventional method for forming an insulating layer using an SOG film.
[0003]
In FIG. 4A, a
Next, as shown in FIG. 4C, for example, a silanol (Si (OH) 4 ) Is dissolved in an organic solvent, and a silicon compound solution is applied on the
[0004]
[Patent Document 1]
JP-A-9-148321
[0005]
[Problems to be solved by the invention]
However, in the conventional semiconductor device, the volume shrinkage of the
[0006]
Accordingly, an object of the present invention is to provide a semiconductor device and a thin film forming method capable of improving the adhesion between a spin-on-glass film and a base oxide film.
[0007]
[Means for Solving the Problems]
According to an embodiment of the present invention, there is provided a semiconductor device including a wiring layer, a base oxide film formed on the wiring layer, and a rough layer provided on a surface of the base oxide film. And a spin-on-glass film formed on the base oxide film.
[0008]
This makes it possible to increase the contact area between the spin-on-glass film and the underlying oxide film. For this reason, it is possible to improve the adhesion between the spin-on-glass film and the underlying oxide film, and to prevent the spin-on-glass film from peeling off from the underlying oxide film due to the volume shrinkage of the spin-on-glass film.
Further, according to the semiconductor device of one embodiment of the present invention, a wiring layer, a base oxide film formed on the wiring layer, a metal oxide film formed on the base oxide film, and the metal oxide film And a spin-on-glass film formed thereon.
[0009]
Thus, the spin-on-glass film can be firmly bonded to the underlying oxide film via the metal oxide film. For this reason, it is possible to improve the adhesion between the spin-on-glass film and the underlying oxide film, and to prevent the spin-on-glass film from peeling off from the underlying oxide film due to the volume shrinkage of the spin-on-glass film.
[0010]
Further, according to the semiconductor device of one embodiment of the present invention, the wiring layer, a base oxide film formed on the wiring layer, a rough surface region provided on a surface of the base oxide film, A metal oxide film formed on the film, and a spin-on-glass film formed on the metal oxide film are provided.
This makes it possible to increase the contact area between the spin-on-glass film and the underlying oxide film, and to firmly couple the spin-on-glass film to the underlying oxide film via the metal oxide film. . For this reason, it is possible to further improve the adhesiveness between the spin-on-glass film and the underlying oxide film, and to more effectively prevent the spin-on-glass film from peeling off from the underlying oxide film due to the volume shrinkage of the spin-on-glass film. Can be prevented.
[0011]
According to the thin film forming method of one embodiment of the present invention, a step of forming a wiring layer on an insulating layer, a step of forming a base oxide film on the wiring layer, and at least a surface of the base oxide film The method includes a step of roughening a part of the surface and a step of forming a spin-on-glass film on the roughened base oxide film.
This makes it possible to improve the adhesion between the spin-on-glass film and the base oxide film by roughening the surface of the base-oxide film, and the spin-on-glass film is shrunk due to the volume shrinkage of the spin-on-glass film. Peeling from the base oxide film can be prevented.
[0012]
According to the thin film formation method of one embodiment of the present invention, the step of roughening includes the step of forming an adhesive layer on the base oxide film and the step of forming a tungsten film having irregularities on the surface by a CVD method. By performing a step of forming on the adhesive layer and performing anisotropic etching of the tungsten film and the adhesive layer, the convex portion of the tungsten film remains on the underlying oxide film, and the surface of the underlying oxide film is exposed. Forming an asperity on the surface of the underlying oxide film by performing anisotropic etching of the underlying oxide film using the convex portion of the tungsten film left on the underlying oxide film as a mask, A step of removing a protrusion and an adhesive layer of the tungsten film remaining on the base oxide film; and a step of forming a spin-on-glass film on the base oxide film on which the irregularities are formed. And it features.
[0013]
This makes it possible to form irregularities on the order of several tens of nanometers on the underlying oxide film while suppressing the temperature rise after the formation of the wiring layer. Therefore, even when the wiring layer is made of a low melting point metal such as Al, the surface of the base oxide film can be densely roughened without damaging the wiring layer, and the spin-on-glass film can be formed. Can be prevented from peeling off from the underlying oxide film.
[0014]
Further, according to the thin film forming method of one embodiment of the present invention, the roughening step includes a step of forming an amorphous silicon film on the base oxide film and a heat treatment of the amorphous silicon film. A step of forming irregularities on the surface of the amorphous silicon film, and performing anisotropic etching of the amorphous silicon film so that the projections of the amorphous silicon film remain on the underlying oxide film, A step of exposing the surface of the film, and performing anisotropic etching of the underlying oxide film using the convex portion of the amorphous silicon film remaining on the underlying oxide film as a mask, thereby forming an uneven surface on the underlying oxide film. Forming an amorphous silicon film remaining on the base oxide film, and forming the base acid on which the irregularities are formed. Characterized in that it comprises a step of forming a spin-on-glass film on the membrane.
[0015]
This makes it possible to form irregularities on the order of several tens of nanometers on the underlying oxide film, and it is possible to roughen the surface of the underlying oxide film densely. For this reason, it is possible to improve the adhesion between the spin-on-glass film and the underlying oxide film, and to prevent the spin-on-glass film from peeling off from the underlying oxide film.
According to the thin film formation method of one embodiment of the present invention, a step of forming a wiring layer on an insulating layer, a step of forming a base oxide film on the wiring layer, and a step of forming a metal film on the base oxide film Forming, forming a spin-on-glass film on the metal film, and baking the spin-on-glass film by heat treatment and oxidizing the metal film.
[0016]
This makes it possible to firmly couple the spin-on-glass film to the underlying oxide film by oxidizing the metal film when firing the spin-on-glass film. For this reason, it is possible to improve the adhesion between the spin-on-glass film and the underlying oxide film while suppressing the temperature rise after the formation of the wiring layer, and when the wiring layer is made of a low melting point metal such as Al. Also, it is possible to prevent the spin-on-glass film from peeling off from the underlying oxide film without damaging the wiring layer.
[0017]
According to the thin film forming method of one embodiment of the present invention, a step of forming a wiring layer on an insulating layer, a step of forming a base oxide film on the wiring layer, and at least a surface of the base oxide film A step of partially roughening, a step of forming a metal film on the roughened base oxide film, a step of applying a spin-on-glass film on the metal film, and a heat treatment to form the spin-on-glass film And a step of oxidizing the metal film.
[0018]
This makes it possible to increase the contact area between the spin-on-glass film and the base oxide film by oxidizing the metal film after roughening the surface of the base oxide film, and As an intermediary, the spin-on-glass film can be firmly bonded to the underlying oxide film. For this reason, it is possible to further improve the adhesiveness between the spin-on-glass film and the underlying oxide film, and to more effectively prevent the spin-on-glass film from peeling off from the underlying oxide film due to the volume shrinkage of the spin-on-glass film. Can be prevented.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a semiconductor device and a thin film forming method according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a sectional view showing a method for forming an insulating layer using an SOG film according to the first embodiment of the present invention.
[0020]
1A, a
[0021]
Next, as shown in FIG. 1C, an
[0022]
Further, the thickness of the
[0023]
Then, when the
[0024]
Next, as shown in FIG. 1D, the
[0025]
The etching gas used when performing anisotropic etching of the
Next, as shown in FIG. 1E, the
[0026]
Next, as shown in FIG. 1 (f), the
[0027]
Next, as shown in FIG. 1G, for example, silanol (Si (OH) 4 ) Is dissolved in an organic solvent, and a silicon compound solution is applied on the
[0028]
Then, after evaporating the organic solvent, baking is performed in a furnace to complete the dehydration polymerization reaction of silanol, thereby forming the
[0029]
This makes it possible to form irregularities on the order of several tens of nanometers on the surface of
[0030]
In the above-described embodiment, the method of forming the
[0031]
FIG. 2 is a cross-sectional view illustrating a method for forming an insulating layer using an SOG film according to a second embodiment of the present invention.
In FIG. 2A, a
[0032]
Next, as shown in FIG. 2C, a
[0033]
Next, as shown in FIG. 2D, for example, a silanol (Si (OH) 4 ) Is dissolved in an organic solvent, and a silicon compound solution is applied on the
Next, as shown in FIG. 2 (e), the silicon compound solution applied on the
[0034]
Then, after evaporating the organic solvent, baking is performed in a furnace to complete the dehydration polymerization reaction of silanol, thereby firing the
[0035]
Thus, when firing the
[0036]
FIG. 3 is a cross-sectional view illustrating a method for forming an insulating layer using an SOG film according to a third embodiment of the present invention.
3A, a
[0037]
Next, as shown in FIG. 3C, an
[0038]
The thickness of the
[0039]
Then, when the
[0040]
Next, as shown in FIG. 3D, anisotropic etching of the
[0041]
As an etching gas for performing anisotropic etching of the
Next, as shown in FIG. 3E, the
[0042]
Next, as shown in FIG. 3 (f), the
[0043]
Next, as shown in FIG. 3G, a
[0044]
Next, as shown in FIG. 3H, for example, a silanol (Si (OH) 4 ) Is dissolved in an organic solvent, and a silicon compound solution is applied on the
Next, as shown in FIG. 3 (i), the silicon compound solution applied on the
[0045]
Then, after evaporating the organic solvent, baking is performed in a furnace to complete the dehydration polymerization reaction of silanol, thereby firing the
[0046]
This makes it possible to form irregularities on the order of several tens of nanometers on the surface of the
[0047]
In the above-described embodiment, the case where the wiring layer is formed on the semiconductor device has been described. However, the wiring forming method according to the present invention is not limited to the semiconductor device. , An organic EL element, a plasma display device, a build-up multilayer wiring board, and the like.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a method for forming an insulating layer according to a first embodiment of the present invention.
FIG. 2 is a sectional view showing a method for forming an insulating layer according to a second embodiment of the present invention.
FIG. 3 is a sectional view showing a method for forming an insulating layer according to a third embodiment of the present invention.
FIG. 4 is a cross-sectional view illustrating a conventional method for forming an insulating layer.
[Explanation of symbols]
1, 11, 21 Insulating layer, 2, 12, 22 Wiring layer, 3, 13, 23 Base oxide film, 4, 24 Adhesive layer, 5, 15, 25 Tungsten film, 3a, 5a, 25a Convex portion, 6, 27 SOG film, 14, 26 metal layer film, 16, 28 metal oxide film
Claims (8)
前記配線層上に形成された下地酸化膜と、
前記下地酸化膜の表面に設けられた粗面領域と、
前記下地酸化膜上に形成されたスピンオングラス膜とを備えることを特徴とする半導体装置。A wiring layer,
A base oxide film formed on the wiring layer,
A rough surface region provided on the surface of the base oxide film;
A spin-on-glass film formed on the base oxide film.
前記配線層上に形成された下地酸化膜と、
前記下地酸化膜上に形成された金属酸化膜と、
前記金属酸化膜上に形成されたスピンオングラス膜とを備えることを特徴とする半導体装置。A wiring layer,
A base oxide film formed on the wiring layer,
A metal oxide film formed on the base oxide film,
A spin-on-glass film formed on the metal oxide film.
前記配線層上に形成された下地酸化膜と、
前記下地酸化膜の表面に設けられた粗面領域と、
前記下地酸化膜上に形成された金属酸化膜と、
前記金属酸化膜上に形成されたスピンオングラス膜とを備えることを特徴とする半導体装置。A wiring layer,
A base oxide film formed on the wiring layer,
A rough surface region provided on the surface of the base oxide film;
A metal oxide film formed on the base oxide film,
A spin-on-glass film formed on the metal oxide film.
前記配線層上に下地酸化膜を形成する工程と、
前記下地酸化膜の表面の少なくとも一部を粗面化する工程と、
前記粗面化された下地酸化膜上にスピンオングラス膜を形成する工程とを備えることを特徴とする薄膜形成方法。Forming a wiring layer on the insulating layer;
Forming a base oxide film on the wiring layer;
Roughening at least a part of the surface of the base oxide film;
Forming a spin-on-glass film on the roughened base oxide film.
前記下地酸化膜上に接着層を形成する工程と、
CVD法により表面に凹凸を有するタングステン膜を前記接着層上に形成する工程と、
前記タングステン膜および接着層の異方性エッチングを行うことにより、前記タングステン膜の凸部が前記下地酸化膜に残るようにして、前記下地酸化膜の表面を露出させる工程と、
前記下地酸化膜上に残されたタングステン膜の凸部をマスクとして、前記下地酸化膜の異方性エッチングを行うことにより、前記下地酸化膜の表面に凹凸を形成する工程と、
前記下地酸化膜上に残されたタングステン膜の凸部および接着層を除去する工程と、
前記凹凸が形成された下地酸化膜上にスピンオングラス膜を形成する工程とを備えることを特徴とする請求項4記載の薄膜形成方法。The step of roughening includes:
Forming an adhesive layer on the underlying oxide film;
Forming a tungsten film having irregularities on the surface of the adhesive layer by a CVD method,
Performing anisotropic etching of the tungsten film and the adhesive layer, so that a protrusion of the tungsten film remains on the underlying oxide film, and exposing a surface of the underlying oxide film;
A step of forming irregularities on the surface of the base oxide film by performing anisotropic etching of the base oxide film using the protrusions of the tungsten film left on the base oxide film as a mask,
Removing the protrusions and the adhesive layer of the tungsten film left on the base oxide film;
5. The method according to claim 4, further comprising the step of: forming a spin-on-glass film on the base oxide film on which the irregularities are formed.
前記下地酸化膜上にアモルファスシリコン膜を成膜する工程と、
前記アモルファスシリコン膜の熱処理を行うことにより、前記アモルファスシリコン膜の表面に凹凸を形成する工程と、
前記アモルファスシリコン膜の異方性エッチングを行うことにより、前記アモルファスシリコン膜の凸部が前記下地酸化膜に残るようにして、前記下地酸化膜の表面を露出させる工程と、
前記下地酸化膜上に残されたアモルファスシリコン膜の凸部をマスクとして、前記下地酸化膜の異方性エッチングを行うことにより、前記下地酸化膜の表面に凹凸を形成する工程と、
前記下地酸化膜上に残されたアモルファスシリコン膜の凸部を除去する工程と、
前記凹凸が形成された下地酸化膜上にスピンオングラス膜を形成する工程とを備えることを特徴とする請求項4記載の薄膜形成方法。The step of roughening includes:
Forming an amorphous silicon film on the base oxide film;
Forming irregularities on the surface of the amorphous silicon film by performing a heat treatment on the amorphous silicon film;
Performing anisotropic etching of the amorphous silicon film, so that a convex portion of the amorphous silicon film remains on the underlying oxide film, and exposing a surface of the underlying oxide film;
A step of forming irregularities on the surface of the base oxide film by performing anisotropic etching of the base oxide film using the protrusions of the amorphous silicon film left on the base oxide film as a mask;
Removing a convex portion of the amorphous silicon film left on the underlying oxide film;
5. The method according to claim 4, further comprising the step of: forming a spin-on-glass film on the base oxide film on which the irregularities are formed.
前記配線層上に下地酸化膜を形成する工程と、
前記下地酸化膜上に金属膜を形成する工程と、
前記金属膜上にスピンオングラス膜を塗布する工程と、
熱処理により、前記スピンオングラス膜を焼成させるとともに、前記金属膜を酸化させる工程とを備えることを特徴とする薄膜形成方法。Forming a wiring layer on the insulating layer;
Forming a base oxide film on the wiring layer;
Forming a metal film on the base oxide film;
Applying a spin-on-glass film on the metal film,
Baking the spin-on-glass film by heat treatment and oxidizing the metal film.
前記配線層上に下地酸化膜を形成する工程と、
前記下地酸化膜の表面の少なくとも一部を粗面化する工程と、
前記粗面化された下地酸化膜上に金属膜を形成する工程と、
前記金属膜上にスピンオングラス膜を塗布する工程と、
熱処理により、前記スピンオングラス膜を焼成させるとともに、前記金属膜を酸化させる工程とを備えることを特徴とする薄膜形成方法。Forming a wiring layer on the insulating layer;
Forming a base oxide film on the wiring layer;
Roughening at least a part of the surface of the base oxide film;
Forming a metal film on the roughened base oxide film;
Applying a spin-on-glass film on the metal film,
Baking the spin-on-glass film by heat treatment and oxidizing the metal film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003035110A JP2004247472A (en) | 2003-02-13 | 2003-02-13 | Semiconductor device and thin film forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003035110A JP2004247472A (en) | 2003-02-13 | 2003-02-13 | Semiconductor device and thin film forming method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004247472A true JP2004247472A (en) | 2004-09-02 |
Family
ID=33020623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003035110A Withdrawn JP2004247472A (en) | 2003-02-13 | 2003-02-13 | Semiconductor device and thin film forming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004247472A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9388495B2 (en) | 2013-11-05 | 2016-07-12 | Tokyo Electron Limited | Method of forming mask structure |
CN111566786A (en) * | 2017-12-14 | 2020-08-21 | 应用材料公司 | Method for etching metal oxide with less etching residue |
JP2020181873A (en) * | 2019-04-24 | 2020-11-05 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method thereof |
-
2003
- 2003-02-13 JP JP2003035110A patent/JP2004247472A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9388495B2 (en) | 2013-11-05 | 2016-07-12 | Tokyo Electron Limited | Method of forming mask structure |
CN111566786A (en) * | 2017-12-14 | 2020-08-21 | 应用材料公司 | Method for etching metal oxide with less etching residue |
CN111566786B (en) * | 2017-12-14 | 2024-03-15 | 应用材料公司 | Method for etching metal oxide with less etching residue |
JP2020181873A (en) * | 2019-04-24 | 2020-11-05 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method thereof |
JP7081564B2 (en) | 2019-04-24 | 2022-06-07 | 株式会社デンソー | Semiconductor devices and their manufacturing methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2540024B2 (en) | Method of forming tungsten plug for metal wiring | |
JPH07335748A (en) | Manufacture of semiconductor element | |
JP2001060672A (en) | Etching method and etching mask | |
JP3202657B2 (en) | Method for manufacturing semiconductor device | |
JP2004247472A (en) | Semiconductor device and thin film forming method | |
JPH0786255A (en) | Method for forming aluminum-based metallic pattern | |
JP3324466B2 (en) | Dry etching method for metal wiring | |
JPH1041389A (en) | Manufacture of semiconductor device | |
JPH10150024A (en) | Multilayer wiring | |
JPH10209272A (en) | Semiconductor device and its manufacture | |
JP2008270509A (en) | Method of manufacturing semiconductor device | |
JPH11162943A (en) | Semiconductor device and its manufacture | |
JPH07297281A (en) | Method for manufacturing connection hole | |
JP3076500B2 (en) | Method for manufacturing semiconductor device | |
JP3567635B2 (en) | Contact formation method | |
JP3353490B2 (en) | Patterning method for laminated wiring | |
TW200525631A (en) | Post plasma clean process for a hardmask | |
JP4207284B2 (en) | Manufacturing method of semiconductor device | |
JP3099813B2 (en) | Method for manufacturing semiconductor device | |
JP3353443B2 (en) | Dry etching method for laminated wiring | |
KR100452421B1 (en) | an extraneous matter removing method during metalization of semiconductor device | |
JP2001176962A (en) | Semiconductor device and method of fabrication | |
KR100399602B1 (en) | Method for manufacturing metal line of semiconductor device | |
JP2001351974A (en) | Manufacturing method of semiconductor device | |
JP3652392B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |