JP2004241559A - 伝播遅延調整方法 - Google Patents
伝播遅延調整方法 Download PDFInfo
- Publication number
- JP2004241559A JP2004241559A JP2003028425A JP2003028425A JP2004241559A JP 2004241559 A JP2004241559 A JP 2004241559A JP 2003028425 A JP2003028425 A JP 2003028425A JP 2003028425 A JP2003028425 A JP 2003028425A JP 2004241559 A JP2004241559 A JP 2004241559A
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- delay
- adjustment
- library
- libraries
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】温度や電圧の変化に伴う製造ばらつきを抑えることができるとともに、工数、及び回路面積が増大するのを防ぐことのできる伝播遅延調整方法を提供する。
【解決手段】予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、予め準備した複数の時定数調整ライブラリの中から選択し、初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換する。
【選択図】 図１
【解決手段】予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、予め準備した複数の時定数調整ライブラリの中から選択し、初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、伝播遅延調整方法に関し、特に、半導体集積回路を設計する際に、信号ラインの時定数を調整するものに関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の大規模化、ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）化により、複数のシステムが１チップに搭載されるようになり、ますます、複雑な回路を有する半導体集積回路を設計する機会が増加している。
【０００３】
従来の伝播遅延調整方法は、半導体集積回路の自動レイアウト設計時に、複数の信号ライン間のタイミング調整を行なう際には、予め、遅延調整セルをタイミング調整したい信号ラインに挿入し、次に各信号ラインの平均伝播遅延の抽出を行ない、各信号ラインの平均伝播遅延の差が最小になるように遅延調整セルのゲート遅延を調整していた。例えば、特許文献１にこの技術の記載がある。
【０００４】
【特許文献１】
特開平１１−３１７４７号公報
【０００５】
【発明が解決しようとする課題】
しかし、上述のような従来の伝播遅延調整方法では、ゲート遅延と配線遅延とからなる伝播遅延のうち、ゲート遅延のみを調整してタイミング調整を行なうので、温度や電圧の変化に伴い、製造ばらつきが発生するという問題があった。
【０００６】
また、ゲート遅延のみを調整するのではなく、調整対象の配線を等長にすれば、製造ばらつきを抑えることは可能であるが、配線を等長にするには、マニュアルで設計を行なうか配線経路を指定しなければならず、既に配線済みの経路を避けて新たな配線を設計するには莫大な工数がかかるとともに、回路面積が増大してしまうという問題があった。
【０００７】
本発明は、上記のような従来の問題点を解決するためになされたものであり、温度や電圧の変化に伴う製造ばらつきを抑えることができるとともに、工数、及び回路面積が増大するのを防ぐことのできる伝播遅延調整方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に係る伝播遅延調整方法は、複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法において、予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換するものである。
【０００９】
本発明の請求項２に係る伝播遅延調整方法は、請求項１に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、全て同じ外形形状を有するものとしたものである。
【００１０】
本発明の請求項３に係る伝播遅延調整方法は、請求項１または２に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、その配線層の違いにより各々異なる時定数を持つものとしたものである。
【００１１】
本発明の請求項４に係る伝播遅延調整方法は、請求項３に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、その配線層の、配線経路及び配線レイヤの違いにより各々異なる時定数を持つものとしたものである。
【００１２】
本発明の請求項５に係る伝播遅延調整方法は、複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法において、予め、各々の時定数が異なる複数の時定数調整ライブラリ、及び各々の遅延値が異なる複数のゲート遅延調整セルを準備し、前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリ、及び前記複数のゲート遅延調整セルのうち最小遅延値を持つ初期ゲート遅延調整セルを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインのゲート遅延及び配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換し、各信号ライン間のゲート遅延差が小さくなるゲート遅延調整セルを、前記予め準備した複数のゲート遅延調整セルの中から選択し、前記初期ゲート遅延調整セルを、該選択したゲート遅延調整セルに置換するものである。
【００１３】
本発明の請求項６に係る伝播遅延調整方法は、信号ラインの伝播遅延を調整する、半導体集積回路における伝播遅延調整方法において、予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、前記複数の時定数調整ライブラリのうち最小時定数を有する初期時定数調整ライブラリを、信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、前記信号ラインが、予め定められている時定数に関する仕様を満たすか否かを判定し、前記仕様を満たさない場合には、該仕様との時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換するものである。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１による伝播遅延調整方法を示すフローチャートであり、図４は、本発明の実施の形態１による時定数調整ライブラリを示す図である。図４において、２６は時定数調整ライブラリ枠、２７は配線抵抗、２８は配線容量、２９は配線経路である。
【００１５】
以下に、本実施の形態１による伝播遅延調整方法について説明する。
まず、大きさ（外形形状）が同じで時定数が異なる複数の時定数調整ライブラリを準備する。ここで、各時定数調整ライブラリは、図４に示されるように配線層のみで構成されており、その配線経路２９の違い、及び配線レイヤの配線抵抗２７，配線容量２８の違いにより各々異なる時定数を持つものである。
【００１６】
次に、複数の信号ラインに、最小時定数を持つ初期時定数調整ライブラリ、及び最小の遅延値を持つ遅延調整セルを挿入したネットリストを作成し（ステップＳ１）、セル配置配線を完了する（ステップＳ２）。なお、各信号ラインが多分岐にわたる場合は、クロックツリーシンセシスを用いる。そして、全ての信号ラインの伝播遅延の情報を含む遅延情報ファイルを作成する（ステップＳ３）。
【００１７】
次に、ステップＳ３で作成した遅延情報ファイルに基づいて、各信号ラインの遅延値を、遅延抽出ツールもしくは回路シミュレータ等を用いて抽出する（ステップＳ４）。
【００１８】
次に、ステップＳ４で抽出した各信号ラインの遅延値に基づいて、タイミング調整の要否を判定する（ステップＳ５）。例えば、各信号ラインの遅延値の差が所望の値より大きければ必要、所望の値以下であれば不要と判定する。
【００１９】
次に、各信号ラインの最小時定数、及び最大時定数を特定し、それらから平均時定数を算出する。そして、タイミング調整する信号ラインの中で最大平均時定数を持つ信号ラインに対する各信号ラインの平均時定数差を算出する（ステップＳ６）。
【００２０】
次に、平均時定数差が最小になるような時定数を持つ時定数調整ライブラリを選択し、平均時定数の小さい信号ライン上の初期時定数調整ライブラリを、選択したライブラリに置換する（ステップＳ７）。
【００２１】
ゲート遅延においても同様に、各信号ラインの平均ゲート遅延差を算出し（ステップＳ８）、平均ゲート遅延差が最小になるような遅延を持つ遅延調整セルを選択し、ゲート平均遅延値の小さい信号ライン上の初期遅延調整セルを、選択した遅延調整セルに置換する（ステップＳ９）。
【００２２】
そして、ステップＳ３に戻って新たに遅延情報ファイルを作成し、ステップＳ４にて遅延値を抽出し、ステップＳ５にてタイミング調整が不要と判定されればタイミング調整が完了する。
【００２３】
以下に、上述した伝播遅延調整方法について、回路図等を用いて詳述する。
図２は、本発明の実施の形態１による伝播遅延調整方法を説明するための回路図であり、図３は、本発明の実施の形態１による回路の平均ゲート遅延値及び平均時定数値の一例である。
【００２４】
図２は、図１に示されるフローチャートのステップＳ２が完了した状態を示しており、信号Ａの入力端子１０と論理セル２１〜２３とは、初期遅延調整セル１１、初期時定数調整ライブラリ１２、ツリー上のバッファ１３，１４を介して接続されている。また、信号Ｂの入力端子１５と論理セル２４，２５とは、初期遅延調整セル１６、初期時定数ライブラリ１７，２０、ツリー上のバッファ１８，１９を介して接続されている。
【００２５】
まず、タイミング調整したい，信号Ａの入力端子１０から論理セル２１〜２３の信号ラインと、信号Ｂの入力端子１５から論理セル２４，２５の信号ラインとについて、ステップＳ３で作成した遅延情報ファイルから、遅延抽出ツールもしくは回路シミュレータを用いて、各信号ラインの遅延値を抽出する（ステップＳ４）。そして、ここではステップＳ５にてタイミング調整が必要であると判定されるものとする。
【００２６】
次に、平均ゲート遅延値、及び平均時定数を算出する（ステップＳ６）。ここでは、図３に示される値が算出されたものとする。
次に、信号入力端子１０からバッファ１３，１４までの平均時定数ＴＡ１と、信号入力端子１５からバッファ１８、１９までの平均時定数ＴＡ２とを比較し、平均時定数差ΔＴＡ１２を算出し、予め準備しておいた時定数調整ライブラリの中から平均時定数差が最小となるような時定数を持つものを選択し、信号ライン上の初期時定数調整ライブラリ１７を該選択した時定数調整ライブラリに置換する。ここではＴＡ１＞ＴＡ２であるので、平均時定数差ΔＴＡ１２＝ＴＡ１−ＴＡ２を求め、予め準備しておいた時定数調整ライブラリの中からΔＴＡ１２に最も近い時定数を持つものを選択し、信号ライン上の初期時定数調整ライブラリ１７を該選択した時定数調整ライブラリに置換することで、ΔＴＡ１２を最小にする。また、バッファ１４から論理セル２２，２３までの調整、及びバッファ１９から論理セル２５までの調整も同様に行なう（ステップＳ７）。
【００２７】
さらに、各信号ラインの平均ゲート遅延差を算出し（ステップＳ８）、平均ゲート遅延差が最小になるような遅延値を持つ遅延調整セルを選択し、初期遅延調整セルを、選択した遅延調整セルに置換する（ステップＳ９）。
【００２８】
このように、本実施の形態１による伝播遅延調整方法では、ゲート遅延及び配線遅延の両方を調整することでタイミング調整を行なうようにしたので、簡単な工程で、回路面積を増大させることなく、温度、電圧の変化に伴う製造ばらつきを抑えることができる。
【００２９】
また、時定数調整ライブラリは、各々の大きさが同じであり、配線層のみで構成されているので、工数、及び回路面積が増大するのを防ぐことができる。
【００３０】
なお、上記実施の形態１では、２本の信号ライン間でのタイミング調整について説明したが、これに限るものではなく、信号ラインの数に制限はない。
【００３１】
また、複数の信号ライン間の時定数差を小さくするためだけでなく、例えばアナログの信号ライン等の、特性上、時定数の調整が必要である箇所に、上記実施の形態１の時定数調整ライブラリを用いることで、該信号ラインと予め定められている仕様との間の時定数差を小さくすることも可能である。
【００３２】
【発明の効果】
以上のように、本発明の請求項１に係る伝播遅延調整方法は、複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法であって、予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換するようにしたので、温度や電圧の変化に伴う製造ばらつきを抑えることができるとともに、工数、及び回路面積が増大するのを防ぐことができるという効果がある。
【００３３】
また、本発明の請求項２に係る伝播遅延調整方法は、請求項１に記載の伝播延調整方法において、前記複数の時定数調整ライブラリが、全て同じ外形形状を有するものとしたので、時定数調整ライブラリの置換をより容易に行うことができるという効果がある。
【００３４】
また、本発明の請求項３に係る伝播遅延調整方法は、請求項１または２に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、その配線層の違いにより各々異なる時定数を持つものとしたので、時定数調整ライブラリの置換をより容易に行うことができるという効果がある。
【００３５】
また、本発明の請求項４に係る伝播遅延調整方法は、請求項３に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、その配線層の、配線経路及び配線レイヤの違いにより各々異なる時定数を持つものとしたので、時定数調整ライブラリの置換をより容易に行うことができるという効果がある。
【００３６】
また、本発明の請求項５に係る伝播遅延調整方法は、複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法であって、予め、各々の時定数が異なる複数の時定数調整ライブラリ、及び各々の遅延値が異なる複数のゲート遅延調整セルを準備し、前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリ、及び前記複数のゲート遅延調整セルのうち最小遅延値を持つ初期ゲート遅延調整セルを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインのゲート遅延及び配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換し、各信号ライン間のゲート遅延差が小さくなるゲート遅延調整セルを、前記予め準備した複数のゲート遅延調整セルの中から選択し、前記初期ゲート遅延調整セルを、該選択したゲート遅延調整セルに置換するようにしたので、温度や電圧の変化に伴う製造ばらつきを抑えることができるとともに、工数、及び回路面積が増大するのを防ぐことができるという効果がある。
【００３７】
また、本発明の請求項６に係る伝播遅延調整方法は、信号ラインの伝播遅延を調整する、半導体集積回路における伝播遅延調整方法であって、予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、前記複数の時定数調整ライブラリのうち最小時定数を有する初期時定数調整ライブラリを、信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、前記信号ラインが、予め定められている時定数に関する仕様を満たすか否かを判定し、前記仕様を満たさない場合には、該仕様との時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換するようにしたので、温度や電圧の変化に伴う製造ばらつきを抑えることができるとともに、工数、及び回路面積が増大するのを防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による伝播遅延調整方法を示すフローチャートである。
【図２】本発明の実施の形態１による伝播遅延調整方法を説明するための回路図である。
【図３】本発明の実施の形態１による回路の平均ゲート遅延値及び平均時定数値の一例である。
【図４】本発明の実施の形態１による時定数調整ライブラリを示す図である。
【符号の説明】
１０ 信号Ａの入力端子
１１，１６ 初期遅延調整セル
１２，１７，２０ 初期時定数調整ライブラリ
１３，１４，１８，１９ ツリーバッファ
１５ 信号Ｂの入力端子
２１，２２，２３，２４，２５ 論理セル
２６ 時定数調整ライブラリ枠
２７ 配線抵抗
２８ 配線容量
２９ 配線経路
ＴＧ１ 入力端子１０から論理セル２１〜２３までの平均ゲート遅延
ＴＧ２ 入力端子１５から論理セル２４，２５までの平均ゲート遅延
ＴＡ１ 入力端子１０からツリーバッファ１３，１４までの平均時定数
ＴＡ２ 入力端子１５からツリーバッファ１８，１９までの平均時定数
ＴＢ１ ツリーバッファ１４から論理セル２２，２３までの平均時定数
ＴＢ２ ツリーバッファ１９から論理セル２５までの平均時定数
【発明の属する技術分野】
本発明は、伝播遅延調整方法に関し、特に、半導体集積回路を設計する際に、信号ラインの時定数を調整するものに関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の大規模化、ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）化により、複数のシステムが１チップに搭載されるようになり、ますます、複雑な回路を有する半導体集積回路を設計する機会が増加している。
【０００３】
従来の伝播遅延調整方法は、半導体集積回路の自動レイアウト設計時に、複数の信号ライン間のタイミング調整を行なう際には、予め、遅延調整セルをタイミング調整したい信号ラインに挿入し、次に各信号ラインの平均伝播遅延の抽出を行ない、各信号ラインの平均伝播遅延の差が最小になるように遅延調整セルのゲート遅延を調整していた。例えば、特許文献１にこの技術の記載がある。
【０００４】
【特許文献１】
特開平１１−３１７４７号公報
【０００５】
【発明が解決しようとする課題】
しかし、上述のような従来の伝播遅延調整方法では、ゲート遅延と配線遅延とからなる伝播遅延のうち、ゲート遅延のみを調整してタイミング調整を行なうので、温度や電圧の変化に伴い、製造ばらつきが発生するという問題があった。
【０００６】
また、ゲート遅延のみを調整するのではなく、調整対象の配線を等長にすれば、製造ばらつきを抑えることは可能であるが、配線を等長にするには、マニュアルで設計を行なうか配線経路を指定しなければならず、既に配線済みの経路を避けて新たな配線を設計するには莫大な工数がかかるとともに、回路面積が増大してしまうという問題があった。
【０００７】
本発明は、上記のような従来の問題点を解決するためになされたものであり、温度や電圧の変化に伴う製造ばらつきを抑えることができるとともに、工数、及び回路面積が増大するのを防ぐことのできる伝播遅延調整方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に係る伝播遅延調整方法は、複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法において、予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換するものである。
【０００９】
本発明の請求項２に係る伝播遅延調整方法は、請求項１に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、全て同じ外形形状を有するものとしたものである。
【００１０】
本発明の請求項３に係る伝播遅延調整方法は、請求項１または２に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、その配線層の違いにより各々異なる時定数を持つものとしたものである。
【００１１】
本発明の請求項４に係る伝播遅延調整方法は、請求項３に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、その配線層の、配線経路及び配線レイヤの違いにより各々異なる時定数を持つものとしたものである。
【００１２】
本発明の請求項５に係る伝播遅延調整方法は、複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法において、予め、各々の時定数が異なる複数の時定数調整ライブラリ、及び各々の遅延値が異なる複数のゲート遅延調整セルを準備し、前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリ、及び前記複数のゲート遅延調整セルのうち最小遅延値を持つ初期ゲート遅延調整セルを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインのゲート遅延及び配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換し、各信号ライン間のゲート遅延差が小さくなるゲート遅延調整セルを、前記予め準備した複数のゲート遅延調整セルの中から選択し、前記初期ゲート遅延調整セルを、該選択したゲート遅延調整セルに置換するものである。
【００１３】
本発明の請求項６に係る伝播遅延調整方法は、信号ラインの伝播遅延を調整する、半導体集積回路における伝播遅延調整方法において、予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、前記複数の時定数調整ライブラリのうち最小時定数を有する初期時定数調整ライブラリを、信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、前記信号ラインが、予め定められている時定数に関する仕様を満たすか否かを判定し、前記仕様を満たさない場合には、該仕様との時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換するものである。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１による伝播遅延調整方法を示すフローチャートであり、図４は、本発明の実施の形態１による時定数調整ライブラリを示す図である。図４において、２６は時定数調整ライブラリ枠、２７は配線抵抗、２８は配線容量、２９は配線経路である。
【００１５】
以下に、本実施の形態１による伝播遅延調整方法について説明する。
まず、大きさ（外形形状）が同じで時定数が異なる複数の時定数調整ライブラリを準備する。ここで、各時定数調整ライブラリは、図４に示されるように配線層のみで構成されており、その配線経路２９の違い、及び配線レイヤの配線抵抗２７，配線容量２８の違いにより各々異なる時定数を持つものである。
【００１６】
次に、複数の信号ラインに、最小時定数を持つ初期時定数調整ライブラリ、及び最小の遅延値を持つ遅延調整セルを挿入したネットリストを作成し（ステップＳ１）、セル配置配線を完了する（ステップＳ２）。なお、各信号ラインが多分岐にわたる場合は、クロックツリーシンセシスを用いる。そして、全ての信号ラインの伝播遅延の情報を含む遅延情報ファイルを作成する（ステップＳ３）。
【００１７】
次に、ステップＳ３で作成した遅延情報ファイルに基づいて、各信号ラインの遅延値を、遅延抽出ツールもしくは回路シミュレータ等を用いて抽出する（ステップＳ４）。
【００１８】
次に、ステップＳ４で抽出した各信号ラインの遅延値に基づいて、タイミング調整の要否を判定する（ステップＳ５）。例えば、各信号ラインの遅延値の差が所望の値より大きければ必要、所望の値以下であれば不要と判定する。
【００１９】
次に、各信号ラインの最小時定数、及び最大時定数を特定し、それらから平均時定数を算出する。そして、タイミング調整する信号ラインの中で最大平均時定数を持つ信号ラインに対する各信号ラインの平均時定数差を算出する（ステップＳ６）。
【００２０】
次に、平均時定数差が最小になるような時定数を持つ時定数調整ライブラリを選択し、平均時定数の小さい信号ライン上の初期時定数調整ライブラリを、選択したライブラリに置換する（ステップＳ７）。
【００２１】
ゲート遅延においても同様に、各信号ラインの平均ゲート遅延差を算出し（ステップＳ８）、平均ゲート遅延差が最小になるような遅延を持つ遅延調整セルを選択し、ゲート平均遅延値の小さい信号ライン上の初期遅延調整セルを、選択した遅延調整セルに置換する（ステップＳ９）。
【００２２】
そして、ステップＳ３に戻って新たに遅延情報ファイルを作成し、ステップＳ４にて遅延値を抽出し、ステップＳ５にてタイミング調整が不要と判定されればタイミング調整が完了する。
【００２３】
以下に、上述した伝播遅延調整方法について、回路図等を用いて詳述する。
図２は、本発明の実施の形態１による伝播遅延調整方法を説明するための回路図であり、図３は、本発明の実施の形態１による回路の平均ゲート遅延値及び平均時定数値の一例である。
【００２４】
図２は、図１に示されるフローチャートのステップＳ２が完了した状態を示しており、信号Ａの入力端子１０と論理セル２１〜２３とは、初期遅延調整セル１１、初期時定数調整ライブラリ１２、ツリー上のバッファ１３，１４を介して接続されている。また、信号Ｂの入力端子１５と論理セル２４，２５とは、初期遅延調整セル１６、初期時定数ライブラリ１７，２０、ツリー上のバッファ１８，１９を介して接続されている。
【００２５】
まず、タイミング調整したい，信号Ａの入力端子１０から論理セル２１〜２３の信号ラインと、信号Ｂの入力端子１５から論理セル２４，２５の信号ラインとについて、ステップＳ３で作成した遅延情報ファイルから、遅延抽出ツールもしくは回路シミュレータを用いて、各信号ラインの遅延値を抽出する（ステップＳ４）。そして、ここではステップＳ５にてタイミング調整が必要であると判定されるものとする。
【００２６】
次に、平均ゲート遅延値、及び平均時定数を算出する（ステップＳ６）。ここでは、図３に示される値が算出されたものとする。
次に、信号入力端子１０からバッファ１３，１４までの平均時定数ＴＡ１と、信号入力端子１５からバッファ１８、１９までの平均時定数ＴＡ２とを比較し、平均時定数差ΔＴＡ１２を算出し、予め準備しておいた時定数調整ライブラリの中から平均時定数差が最小となるような時定数を持つものを選択し、信号ライン上の初期時定数調整ライブラリ１７を該選択した時定数調整ライブラリに置換する。ここではＴＡ１＞ＴＡ２であるので、平均時定数差ΔＴＡ１２＝ＴＡ１−ＴＡ２を求め、予め準備しておいた時定数調整ライブラリの中からΔＴＡ１２に最も近い時定数を持つものを選択し、信号ライン上の初期時定数調整ライブラリ１７を該選択した時定数調整ライブラリに置換することで、ΔＴＡ１２を最小にする。また、バッファ１４から論理セル２２，２３までの調整、及びバッファ１９から論理セル２５までの調整も同様に行なう（ステップＳ７）。
【００２７】
さらに、各信号ラインの平均ゲート遅延差を算出し（ステップＳ８）、平均ゲート遅延差が最小になるような遅延値を持つ遅延調整セルを選択し、初期遅延調整セルを、選択した遅延調整セルに置換する（ステップＳ９）。
【００２８】
このように、本実施の形態１による伝播遅延調整方法では、ゲート遅延及び配線遅延の両方を調整することでタイミング調整を行なうようにしたので、簡単な工程で、回路面積を増大させることなく、温度、電圧の変化に伴う製造ばらつきを抑えることができる。
【００２９】
また、時定数調整ライブラリは、各々の大きさが同じであり、配線層のみで構成されているので、工数、及び回路面積が増大するのを防ぐことができる。
【００３０】
なお、上記実施の形態１では、２本の信号ライン間でのタイミング調整について説明したが、これに限るものではなく、信号ラインの数に制限はない。
【００３１】
また、複数の信号ライン間の時定数差を小さくするためだけでなく、例えばアナログの信号ライン等の、特性上、時定数の調整が必要である箇所に、上記実施の形態１の時定数調整ライブラリを用いることで、該信号ラインと予め定められている仕様との間の時定数差を小さくすることも可能である。
【００３２】
【発明の効果】
以上のように、本発明の請求項１に係る伝播遅延調整方法は、複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法であって、予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換するようにしたので、温度や電圧の変化に伴う製造ばらつきを抑えることができるとともに、工数、及び回路面積が増大するのを防ぐことができるという効果がある。
【００３３】
また、本発明の請求項２に係る伝播遅延調整方法は、請求項１に記載の伝播延調整方法において、前記複数の時定数調整ライブラリが、全て同じ外形形状を有するものとしたので、時定数調整ライブラリの置換をより容易に行うことができるという効果がある。
【００３４】
また、本発明の請求項３に係る伝播遅延調整方法は、請求項１または２に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、その配線層の違いにより各々異なる時定数を持つものとしたので、時定数調整ライブラリの置換をより容易に行うことができるという効果がある。
【００３５】
また、本発明の請求項４に係る伝播遅延調整方法は、請求項３に記載の伝播遅延調整方法において、前記複数の時定数調整ライブラリが、その配線層の、配線経路及び配線レイヤの違いにより各々異なる時定数を持つものとしたので、時定数調整ライブラリの置換をより容易に行うことができるという効果がある。
【００３６】
また、本発明の請求項５に係る伝播遅延調整方法は、複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法であって、予め、各々の時定数が異なる複数の時定数調整ライブラリ、及び各々の遅延値が異なる複数のゲート遅延調整セルを準備し、前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリ、及び前記複数のゲート遅延調整セルのうち最小遅延値を持つ初期ゲート遅延調整セルを、各信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインのゲート遅延及び配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換し、各信号ライン間のゲート遅延差が小さくなるゲート遅延調整セルを、前記予め準備した複数のゲート遅延調整セルの中から選択し、前記初期ゲート遅延調整セルを、該選択したゲート遅延調整セルに置換するようにしたので、温度や電圧の変化に伴う製造ばらつきを抑えることができるとともに、工数、及び回路面積が増大するのを防ぐことができるという効果がある。
【００３７】
また、本発明の請求項６に係る伝播遅延調整方法は、信号ラインの伝播遅延を調整する、半導体集積回路における伝播遅延調整方法であって、予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、前記複数の時定数調整ライブラリのうち最小時定数を有する初期時定数調整ライブラリを、信号ラインに挿入したネットリストを作成し、セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、前記遅延情報ファイルに基づいて、前記信号ラインが、予め定められている時定数に関する仕様を満たすか否かを判定し、前記仕様を満たさない場合には、該仕様との時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換するようにしたので、温度や電圧の変化に伴う製造ばらつきを抑えることができるとともに、工数、及び回路面積が増大するのを防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による伝播遅延調整方法を示すフローチャートである。
【図２】本発明の実施の形態１による伝播遅延調整方法を説明するための回路図である。
【図３】本発明の実施の形態１による回路の平均ゲート遅延値及び平均時定数値の一例である。
【図４】本発明の実施の形態１による時定数調整ライブラリを示す図である。
【符号の説明】
１０ 信号Ａの入力端子
１１，１６ 初期遅延調整セル
１２，１７，２０ 初期時定数調整ライブラリ
１３，１４，１８，１９ ツリーバッファ
１５ 信号Ｂの入力端子
２１，２２，２３，２４，２５ 論理セル
２６ 時定数調整ライブラリ枠
２７ 配線抵抗
２８ 配線容量
２９ 配線経路
ＴＧ１ 入力端子１０から論理セル２１〜２３までの平均ゲート遅延
ＴＧ２ 入力端子１５から論理セル２４，２５までの平均ゲート遅延
ＴＡ１ 入力端子１０からツリーバッファ１３，１４までの平均時定数
ＴＡ２ 入力端子１５からツリーバッファ１８，１９までの平均時定数
ＴＢ１ ツリーバッファ１４から論理セル２２，２３までの平均時定数
ＴＢ２ ツリーバッファ１９から論理セル２５までの平均時定数
Claims (6)
- 複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法であって、
予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、
前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリを、各信号ラインに挿入したネットリストを作成し、
セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、
前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、
遅延調整が必要である場合は、各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換する、
ことを特徴とする伝播遅延調整方法。 - 請求項１に記載の伝播遅延調整方法において、
前記複数の時定数調整ライブラリは、全て同じ外形形状を有する、
ことを特徴とする伝播遅延調整方法。 - 請求項１または２に記載の伝播遅延調整方法において、
前記複数の時定数調整ライブラリは、その配線層の違いにより各々異なる時定数を持つ、
ことを特徴とする伝播遅延調整方法。 - 請求項３に記載の伝播遅延調整方法において、
前記複数の時定数調整ライブラリは、その配線層の、配線経路及び配線レイヤの違いにより各々異なる時定数を持つ、
ことを特徴とする伝播遅延調整方法。 - 複数の信号ライン間の伝播遅延差を調整する、半導体集積回路における伝播遅延調整方法であって、
予め、各々の時定数が異なる複数の時定数調整ライブラリ、及び各々の遅延値が異なる複数のゲート遅延調整セルを準備し、
前記複数の時定数調整ライブラリのうち最小時定数を持つ初期時定数調整ライブラリ、及び前記複数のゲート遅延調整セルのうち最小遅延値を持つ初期ゲート遅延調整セルを、各信号ラインに挿入したネットリストを作成し、
セル配置及び配線の完了後に、各信号ラインのゲート遅延及び配線遅延の情報を含む遅延情報ファイルを作成し、
前記遅延情報ファイルに基づいて、各信号ライン間で遅延調整が必要か否かを判定し、
遅延調整が必要である場合は、
各信号ライン間の時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換し、
各信号ライン間のゲート遅延差が小さくなるゲート遅延調整セルを、前記予め準備した複数のゲート遅延調整セルの中から選択し、前記初期ゲート遅延調整セルを、該選択したゲート遅延調整セルに置換する、
ことを特徴とする伝播遅延調整方法。 - 信号ラインの伝播遅延を調整する、半導体集積回路における伝播遅延調整方法であって、
予め、各々の時定数が異なる複数の時定数調整ライブラリを準備し、
前記複数の時定数調整ライブラリのうち最小時定数を有する初期時定数調整ライブラリを、信号ラインに挿入したネットリストを作成し、
セル配置及び配線の完了後に、各信号ラインの配線遅延の情報を含む遅延情報ファイルを作成し、
前記遅延情報ファイルに基づいて、前記信号ラインが、予め定められている時定数に関する仕様を満たすか否かを判定し、
前記仕様を満たさない場合には、該仕様との時定数差が小さくなる時定数調整ライブラリを、前記予め準備した複数の時定数調整ライブラリの中から選択し、前記初期時定数調整ライブラリを、該選択した時定数調整ライブラリに置換する、
ことを特徴とする伝播遅延調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028425A JP2004241559A (ja) | 2003-02-05 | 2003-02-05 | 伝播遅延調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028425A JP2004241559A (ja) | 2003-02-05 | 2003-02-05 | 伝播遅延調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004241559A true JP2004241559A (ja) | 2004-08-26 |
Family
ID=32955903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003028425A Pending JP2004241559A (ja) | 2003-02-05 | 2003-02-05 | 伝播遅延調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004241559A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104118451A (zh) * | 2014-07-15 | 2014-10-29 | 同济大学 | 一种共享路权下有轨电车运行图编制及信号灯调整方法 |
| CN105243858A (zh) * | 2015-10-29 | 2016-01-13 | 王睿敏 | 城市轨道交通十字路口短时专有路权控制装置及控制方法 |
-
2003
- 2003-02-05 JP JP2003028425A patent/JP2004241559A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104118451A (zh) * | 2014-07-15 | 2014-10-29 | 同济大学 | 一种共享路权下有轨电车运行图编制及信号灯调整方法 |
| CN105243858A (zh) * | 2015-10-29 | 2016-01-13 | 王睿敏 | 城市轨道交通十字路口短时专有路权控制装置及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7809971B2 (en) | Clock distribution circuit, semiconductor integrated circuit and method of designing clock distribution circuit | |
| US7017132B2 (en) | Methodology to optimize hierarchical clock skew by clock delay compensation | |
| JP2005513626A (ja) | 混在する領域クロック用のクロックツリーシンセシス | |
| JPH09107035A (ja) | トランジスタ幅が可変の半導体セル | |
| US9785740B2 (en) | Computer implemented system and method for modifying a layout of standard cells defining a circuit component | |
| US20090189641A1 (en) | Integrated circuit device and layout design method therefor | |
| US20020129325A1 (en) | Engineering-change method of semiconductor circuit | |
| US20090064067A1 (en) | Method of balancing path delay of clock tree in integrated circuit (ic) layout | |
| WO2001054002A1 (en) | System and method for h-tree clocking layout | |
| JP2002245109A (ja) | 半導体集積回路の設計方法及び設計システム | |
| US7730431B2 (en) | Design method, design apparatus, and computer program for semiconductor integrated circuit | |
| CN114764555A (zh) | 产生方法 | |
| US6233722B1 (en) | Placing gates in an integrated circuit based upon drive strength | |
| JP2004241559A (ja) | 伝播遅延調整方法 | |
| US7320117B2 (en) | Design method for semiconductor integrated circuit device using path isolation | |
| US7181709B2 (en) | Clock delay adjusting method of semiconductor integrated circuit device and semiconductor integrated circuit device formed by the method | |
| JP2005184262A (ja) | 半導体集積回路及びその製造方法 | |
| US9678530B2 (en) | Clock skew adjusting structure | |
| JP2701779B2 (ja) | クロックスキュー低減方法 | |
| US20080079468A1 (en) | Layout method for semiconductor integrated circuit | |
| US6373288B1 (en) | Method of implementing clock trees in synchronous digital electronic circuits, and a programmable delay buffer stage therefor | |
| JP2002198430A (ja) | 駆動力可変ブロックおよびこれを用いたｌｓｉ設計方法 | |
| JP2012137986A (ja) | 半導体集積回路のレイアウト設計装置、半導体集積回路のレイアウト設計方法及びプログラム | |
| JP2000172367A (ja) | クロック信号分配方法及びクロック分配回路 | |
| JP3251250B2 (ja) | クロックスキュー低減方法及びクロックスキュー低減方法を記録したコンピュータ読み取り可能な記録媒体 |