JP2004235576A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004235576A JP2004235576A JP2003024865A JP2003024865A JP2004235576A JP 2004235576 A JP2004235576 A JP 2004235576A JP 2003024865 A JP2003024865 A JP 2003024865A JP 2003024865 A JP2003024865 A JP 2003024865A JP 2004235576 A JP2004235576 A JP 2004235576A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply line
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】半導体集積回路のチップサイズおよび外部端子数を無駄に増大させることなく、電圧降下対策を実施する。
【解決手段】調整回路は、電源の供給源に接続される主電源線、および機能毎に分割された複数の回路ブロックの第１電源端子にそれぞれ接続される副電源線に接続される。調整回路は、回路ブロックの動作状態に応じて、回路ブロック毎に主電源線から副電源線にそれぞれ供給される電流量を調整する。これにより、電源線の配線幅を無駄に太くすることなく、あるいは外部電源端子を無駄に追加することなく、各回路ブロックに最適な電流量を供給できる。すなわち、チップサイズや外部端子数を無駄に増大させることなく、電圧降下対策を実施できる。換言すれば、製品コストを低減できる。
【選択図】 図１
【解決手段】調整回路は、電源の供給源に接続される主電源線、および機能毎に分割された複数の回路ブロックの第１電源端子にそれぞれ接続される副電源線に接続される。調整回路は、回路ブロックの動作状態に応じて、回路ブロック毎に主電源線から副電源線にそれぞれ供給される電流量を調整する。これにより、電源線の配線幅を無駄に太くすることなく、あるいは外部電源端子を無駄に追加することなく、各回路ブロックに最適な電流量を供給できる。すなわち、チップサイズや外部端子数を無駄に増大させることなく、電圧降下対策を実施できる。換言すれば、製品コストを低減できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路内の複数の回路ブロックに電源電流を効率よく供給する技術に関する。
【０００２】
【従来の技術】
半導体集積回路において、外部から供給された電源電圧が低下する電圧降下は、回路ブロックの動作（スイッチング）による電力消費や電源線の配線抵抗などにより生じる。特に、回路ブロックの中心部では、電圧降下が顕著になる。電圧降下が著しい場合、回路ブロックが誤動作することがある。
また、近年、半導体集積回路において、デバイス構造の微細化や低消費電力化に伴い、電源電圧は低くなってきている。このため、電源電圧に対する電圧降下値の割合が増大し、電圧降下が深刻な問題になってきている。
【０００３】
一般に、電圧降下の影響を小さくするため、電源の強化が実施されている。例えば、回路ブロックを囲むリング形状の主電源線の内側に副電源線（幹線および支線）が敷設された半導体集積回路において、主電源線および副電源線の配線幅を太くする、あるいは外部電源端子を追加することにより、回路ブロックに供給される電流量を増加させている。
【０００４】
また、電圧降下対策の別の手法として、昇圧回路によって回路ブロックに供給される電源電圧を昇圧させることにより、電圧降下を相対的に軽減させる手法が提案されている（例えば、特許文献１参照）。
【特許文献１】
特開２００２―３１３９２９号公報 （図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、回路ブロックの配置および配線制約は、電源線の配線幅を太くすることで厳しくなる。配置および配線の自由度が低下することで、回路ブロックのレイアウト面積は増大する。このため、半導体集積回路のチップサイズは増大してしまう。この結果、製品コストは増大し、コスト競争力を失ってしまう。また、外部電源端子を追加するために、端子数の多いパッケージを採用する場合も、製品コストが増大してしまう。
【０００６】
一方、従来の電圧降下対策は、半導体集積回路を構成する全ての回路ブロックの全体が常に動作することを前提に実施される。しかしながら、実際の半導体集積回路において、全ての回路ブロックの全体が常に動作することは少ないため、前述の電圧降下対策は過剰な対策となる。すなわち、チップサイズおよび外部端子数が無駄に増大してしまう。このため、製品コストが無駄に増大してしまう。
【０００７】
本発明の目的は、半導体集積回路において、チップサイズおよび外部端子数を無駄に増大させることなく、電圧降下対策を実施することにある。
本発明の別の目的は、半導体集積回路の製品コストを低減することにある。
【０００８】
【課題を解決するための手段】
請求項１の半導体集積回路では、調整回路は、電源の供給源に接続される主電源線、および機能毎に分割された複数の回路ブロックの第１電源端子にそれぞれ接続される副電源線に接続される。調整回路は、回路ブロックの動作状態に応じて、回路ブロック毎に主電源線から副電源線にそれぞれ供給される電流量を調整する。これにより、電源線の配線幅を無駄に太くすることなく、あるいは外部電源端子を無駄に追加することなく、各回路ブロックに最適な電流量を供給できる。すなわち、チップサイズや外部端子数を無駄に増大させることなく、電圧降下対策を実施できる。換言すれば、製品コストを低減できる。
【０００９】
請求項２の半導体集積回路では、検知回路は、回路ブロックが消費する電流量をそれぞれ検知する。調整回路は、検知回路の検知結果に応じて、回路ブロック毎に主電源線から副電源線にそれぞれ供給される電流量を調整する。各回路ブロックが消費する電流量を直接検知することで、主電源線から副電源線にそれぞれ供給される電流量を高い精度で調整できる。
【００１０】
請求項３の半導体集積回路では、調整回路は、外部信号端子を介して供給される複数の外部制御信号に応じて、回路ブロック毎に主電源線から副電源線にそれぞれ供給される電流量を調整する。外部信号端子を設けることで、主電源線から副電源線にそれぞれ供給される電流量を外部から直接調整できる。
請求項４の半導体集積回路では、調整回路は、主電源線および副電源線の間に並列接続される複数のスイッチを有する。オンするスイッチの数は、回路ブロックの動作状態に応じて変更される。このため、主電源線から副電源線にそれぞれ供給される電流量を回路ブロックの動作状態に応じて微調整できる。
【００１１】
請求項５の半導体集積回路では、各回路ブロックは、副電源線が接続される第１電源端子とは別に、主電源線が直接接続される第２電源端子を有する。第２電源端子が、常に電流を消費しかつ動作状態に応じて消費する電流量が変化する回路ブロックに設けられることで、回路ブロックの動作状態に拘わらず主電源線から回路ブロックに所定量の電流が常に供給される。このため、調整回路は、回路ブロックの動作状態に応じて増加する消費電流量のみを調整すればよい。この結果、調整回路の回路規模を低減できる。この結果、調整回路の搭載に伴うチップサイズの増加を抑制できる。
【００１２】
【発明の実施の形態】
以下、図面を用いて本発明の実施形態を説明する。図中の斜線で示す線は、電源線を示している。また、図中の太線で示す矢印は、複数ビットで構成される信号を示している。
図１は、本発明の半導体集積回路の第１の実施形態を示している。この実施形態は、請求項１、請求項２、請求項４および請求項５に対応している。
半導体集積回路チップ１０は、機能毎に分割された回路ブロックＢＬＫ０〜ＢＬＫ４、ＲＡＭ０〜ＲＡＭ２、主電源線ＭＬ、それぞれ８本からなる副電源線ＳＬ０（ＳＬ００〜ＳＬ０７）、ＳＬ１（ＳＬ１０〜ＳＬ１７）、調整回路１２および検知回路１４を有している。
【００１３】
主電源線ＭＬは、電源の供給源である外部電源端子ＥＰＰ（ＥＰＰ０〜ＥＰＰ３）および回路ブロックＢＬＫ０〜ＢＬＫ４、ＲＡＭ０〜ＲＡＭ２、調整回路１２、検知回路１４に接続されている。なお、図中、主電源線ＭＬにおいて、回路ブロックＢＬＫ２〜ＢＬＫ４、ＲＡＭ０〜ＲＡＭ２および検知回路１４に接続される部分は、簡単のため省略している。
【００１４】
副電源線ＳＬ０、ＳＬ１は、回路ブロックＢＬＫ０、ＢＬＫ１の第１電源端子ＢＰＰ１０、ＢＰＰ１１（後述）にそれぞれ接続されている。
回路ブロックＢＬＫ０は、内部の電圧降下を検知する電圧降下検知回路１４ａを有している。電圧降下検知回路１４ａは、回路ブロックＢＬＫ０内の電源電圧の降下量（電圧降下値）に応じた論理値を示す複数ビットの電圧降下検知信号ＤＲ０を検知回路１４に出力する。
【００１５】
回路ブロックＢＬＫ１は、内部の電圧降下を検知する電圧降下検知回路１４ｂを有している。電圧降下検知回路１４ｂは、回路ブロックＢＬＫ１内の電源電圧の降下量（電圧降下値）に応じた論理値を示す複数ビットの電圧降下検知信号ＤＲ１を検知回路１４に出力する。
なお、この実施形態では、回路ブロックＢＬＫ０、ＢＬＫ１は、互いに連携して動作し、回路ブロックＢＬＫ０、ＢＬＫ１の消費電流量は、同時に最大になることはない。例えば、回路ブロックＢＬＫ０、ＢＬＫ１は、それぞれタイマ、ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）として機能する。回路ブロックＢＬＫ０（タイマ）は、所定の周期で回路ブロックＢＬＫ１（ＤＭＡＣ）にデータ転送を要求する。回路ブロックＢＬＫ１（ＤＭＡＣ）は、回路ブロックＢＬＫ０（タイマ）からのデータ転送の要求を受ける度に、回路ブロックＲＡＭ０から回路ブロックＲＡＭ１へ所望のデータを転送する。このため、回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値は、同時に最大になることはない。すなわち、電圧降下検知信号ＤＲ０、ＤＲ１が示す値は、同時に最大になることはない。また、回路ブロックＢＬＫ０、ＢＬＫ１は、常に電流を消費し、かつ動作状態に応じて消費する電流量が変化する。
【００１６】
検知回路１４は、電圧降下検知信号ＤＲ０、ＤＲ１を受信し、回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値をそれぞれ検知することで、回路ブロックＢＬＫ０、ＢＬＫ１に不足している電流量をそれぞれ認識する。検知回路１４は、電圧降下検知信号ＤＲ０、ＤＲ１が示す値にそれぞれ対応する８ビットの電流量調整信号ＡＤＪ０、ＡＤＪ１を調整回路１２に出力する。検知回路１４は、電圧降下検知信号ＤＲ０、ＤＲ１が示す電圧降下値が大きいほど、電流量調整信号ＡＤＪ０、ＡＤＪ１において”論理１”に固定するビット数を増加させる。
【００１７】
調整回路１２は、電流量調整信号ＡＤＪ０、ＡＤＪ１に応じて、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を調整する。電流量調整信号ＡＤＪ０、ＡＤＪ１は、それぞれ回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値（不足している電流量）に応じて出力されるため、調整回路１２は、電圧降下値の大きい回路ブロック（回路ブロックＢＬＫ０、ＢＬＫ１の少なくともいずれか）に供給される電流量を増加させる。なお、調整回路１２の詳細については、図３で説明する。
【００１８】
図２は、第１の実施形態における要部を示している。
回路ブロックＢＬＫ０は、第１電源端子ＢＰＰ１０（ＢＰＰ１００〜ＢＰＰ１１７）および第２電源端子ＢＰＰ２０（ＢＰＰ２００〜ＢＰＰ２０７）を有している。第１電源端子ＢＰＰ１０（ＢＰＰ１００〜ＢＰＰ１０７）は、対応する副電源線ＳＬ０（ＳＬ００〜ＳＬ０７）にそれぞれ接続されている。第２電源端子ＢＰＰ２０（ＢＰＰ２００〜ＢＰＰ２０７）は、主電源線ＭＬに直接接続されている。
【００１９】
回路ブロックＢＬＫ１は、第１電源端子ＢＰＰ１１（ＢＰＰ１１０〜ＢＰＰ１１７）および第２電源端子ＢＰＰ２１（ＢＰＰ２１０〜ＢＰＰ２１７）を有している。第１電源端子ＢＰＰ１１（ＢＰＰ１１０〜ＢＰＰ１１７）は、対応する副電源線ＳＬ１（ＳＬ１０〜ＳＬ１７）にそれぞれ接続されている。第２電源端子ＢＰＰ２１２（ＢＰＰ２１０〜ＢＰＰ２１７）は、主電源線ＭＬに直接接続されている。
【００２０】
回路ブロックＢＬＫ０、ＢＬＫ１に第２電源端子ＢＰＰ２０、ＢＰＰ２１をそれぞれ設けることで、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に拘わらず主電源線ＭＬから回路ブロックＢＬＫ０、ＢＬＫ１に所定量の電流がそれぞれ供給される。このため、調整回路１２は、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて増加する消費電流量のみを調整すればよい。この結果、調整回路１２の回路規模が低減される。
【００２１】
図３は、第１の実施形態における調整回路１２の一例を示している。
調整回路１２は、主電源線ＭＬおよび副電源線ＳＬ０（ＳＬ００〜ＳＬ０７）の間に並列接続されるスイッチＳ１０（Ｓ１００〜Ｓ１０７）と、主電源線ＭＬおよび副電源線ＳＬ１（ＳＬ１０〜ＳＬ１７）の間に並列接続されるスイッチＳ１１（Ｓ１１０〜Ｓ１１７）とを有している。
【００２２】
スイッチＳ１０、Ｓ１１のうちオンするスイッチの数は、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態を示す電圧降下値に応じて変更される。例えば、スイッチＳ１０は、図１に示した検知回路１４から出力される電流量調整信号ＡＤＪ０の対応するビットが”論理１”であるときオンし、電流量調整信号ＡＤＪ０が”論理０”であるときオフする。スイッチＳ１１は、電流量調整信号ＡＤＪ１の対応するビットが”論理１”であるときオンし、電流量調整信号ＡＤＪ１が”論理０”であるときオフする。このため、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量は、回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値に応じて微調整される。
【００２３】
回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値が同時に最大になることはないので、スイッチＳ１０、Ｓ１１が全て同時にオンすることはない。このため、従来の電圧降下対策のように、スイッチＳ１０、Ｓ１１が全て同時にオンした状態（最大消費電流量が回路ブロックＢＬＫ０、ＢＬＫ１に供給される状態）に合わせて、主電源線ＭＬの配線幅を太くしたり、外部電源端子ＥＰＰを追加したりする必要はない。
【００２４】
また、スイッチＳ１０、Ｓ１１のうちオンするスイッチの数が回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値に応じて調整されるため、回路ブロックＢＬＫ０、ＢＬＫ１に余分な電源電流が供給されることが防止される。すなわち、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて、主電源線ＭＬに供給される電源電流は最適に回路ブロックＢＬＫ０、ＢＬＫ１に振り分けられる。このため、主電源線ＭＬの配線幅を無駄に太くする、あるいは外部電源端子ＥＰＰを無駄に追加することを回避できる。
【００２５】
以上、第１の実施形態では、次の効果が得られる。
スイッチＳ１０、Ｓ１１のうちオンするスイッチの数は、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて変更される。このため、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を微調整できる。換言すれば、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて、主電源線ＭＬに供給される電源電流を最適に回路ブロックＢＬＫ０、ＢＬＫ１に振り分けることができる。従って、回路ブロックＢＬＫ０、ＢＬＫ１に余分な電源電流が供給されることを防止できる。この結果、主電源線ＭＬの配線幅を最小限にでき、外部電源端子ＥＰＰの数も最小限にできる。すなわち、チップサイズや外部端子数を無駄に増大させることなく、電圧降下対策を実施できる。
【００２６】
回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値を直接検知することで、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を高い精度で調整できる。
回路ブロックＢＬＫ０、ＢＬＫ１に第２電源端子ＢＰＰ２０、ＢＰＰ２１をそれぞれ設けることで、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に拘わらず主電源線ＭＬから回路ブロックＢＬＫ０、ＢＬＫ１に所定量の電流が常に供給される。このため、調整回路１２は、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて増加する消費電流量のみを調整すればよい。この結果、調整回路１２の回路規模を低減できる。
【００２７】
図４は、本発明の半導体集積回路の第２の実施形態を示している。この実施形態は、請求項１、請求項３、請求項４および請求項５に対応している。なお、第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、詳細な説明は省略する。
半導体集積回路チップ２０は、第１の実施形態の回路ブロックＢＬＫ２、ＢＬＫ３および検知回路１４に代えて、回路ブロックＢＬＫ５を有し、第１の実施形態の調整回路１２に代えて、調整回路２２を有している。その他の構成は、第１の実施形態と同一である。
【００２８】
外部制御信号ＥＸＥＮ０は、外部信号端子ＥＳＰ０を介して供給され、回路ブロックＢＬＫ０を動作させるときに活性化される（例えば、”論理１”に固定される）。回路ブロックＢＬＫ０は、外部制御信号ＥＸＥＮ０の立ち上がりエッジに同期して動作を開始し、外部制御信号ＥＸＥＮ０の立ち下がりエッジに同期して動作を停止する。すなわち、回路ブロックＢＬＫ０が消費する電流量は、外部制御信号ＥＸＥＮ０の立ち上がりエッジに同期して増加し、外部制御信号ＥＸＥＮ０が”論理１”である期間所定の範囲で変化し、外部制御信号ＥＸＥＮ０の立ち下がりエッジに同期して減少する。
【００２９】
外部制御信号ＥＸＥＮ１は、外部信号端子ＥＳＰ１を介して供給され、回路ブロックＢＬＫ１を動作させるときに活性化される（例えば、”論理１”に固定される）。回路ブロックＢＬＫ１は、外部制御信号ＥＸＥＮ１の立ち上がりエッジに同期して動作を開始し、外部制御信号ＥＸＥＮ１の立ち下がりエッジに同期して動作を停止する。すなわち、回路ブロックＢＬＫ１が消費する電流量は、外部制御信号ＥＸＥＮ１の立ち上がりエッジに同期して増加し、外部制御信号ＥＸＥＮ１が”論理１”である期間所定の範囲で変化し、外部制御信号ＥＸＥＮ１の立ち下がりエッジに同期して減少する。なお、この実施形態でも、第１の実施形態と同様に、回路ブロックＢＬＫ０、ＢＬＫ１は、互いに連携して動作し、回路ブロックＢＬＫ０、ＢＬＫ１の消費電流量は、同時に最大になることはない。また、回路ブロックＢＬＫ０、ＢＬＫ１は、常に電流を消費し、かつ動作状態に応じて消費する電流量が変化する。
【００３０】
調整回路２２は、外部制御信号ＥＸＥＮ０が活性化されたとき（”論理１”であるとき）に、回路ブロックＢＬＫ０に供給される電流量を増加させる。調整回路２２は、外部制御信号ＥＸＥＮ１が活性化されたとき（”論理１”であるとき）に、回路ブロックＢＬＫ１に供給される電流量を増加させる。
図５は、第２の実施形態における調整回路２２の一例を示している。
【００３１】
調整回路２２は、主電源線ＭＬを副電源線ＳＬ０、ＳＬ１に接続するスイッチ回路Ｓ２（Ｓ２０〜Ｓ２７）を有している。スイッチ回路Ｓ２０〜Ｓ２７の構成および動作は同様であるため、スイッチ回路Ｓ２０についてのみ説明する。
スイッチ回路Ｓ２０は、ｎＭＯＳトランジスタからなるスイッチＴ００、Ｔ０１、Ｔ１０、Ｔ１１を有している。
【００３２】
スイッチＴ００、Ｔ０１は、主電源線ＭＬおよび副電源線ＳＬ００に接続されている。スイッチＴ００は、図４に示した外部信号端子ＥＳＰ０から供給される外部制御信号ＥＸＥＮ０が”論理１”であるときオンし、外部制御信号ＥＸＥＮ０が”論理０”であるときオフする。スイッチＴ０１は、図４に示した外部信号端子ＥＳＰ１から供給される外部制御信号ＥＸＥＮ１が”論理０”であるときオンし、外部制御信号ＥＸＥＮ１が”論理１”であるときオフする。スイッチＴ１０、Ｔ１１は、主電源線ＭＬおよび副電源線ＳＬ１０に接続されている。スイッチＴ１０は、外部制御信号ＥＸＥＮ１が”論理１”であるときオンし、外部制御信号ＥＸＥＮ１が”論理０”であるときオフする。スイッチＴ１１は、外部制御信号ＥＸＥＮ０が”論理０”であるときオンし、外部制御信号ＥＸＥＮ０が”論理１”であるときオフする。
【００３３】
以上の構成により、スイッチ回路Ｓ２（Ｓ２０〜Ｓ２７）は、外部制御信号ＥＸＥＮ０、ＥＸＥＮ１がそれぞれ”論理１”、”論理０”であるときに、主電源線ＭＬから副電源線ＳＬ０のみに電流を供給する。この結果、回路ブロックＢＬＫ０に供給される電流量は、回路ブロックＢＬＫ０が動作するときに増加する。スイッチ回路Ｓ２（Ｓ２０〜Ｓ２７）は、外部制御信号ＥＸＥＮ０、ＥＸＥＮ１がそれぞれ”論理０”、”論理１”であるときに、主電源線ＭＬから副電源線ＳＬ１のみに電流を供給する。この結果、回路ブロックＢＬＫ１に供給される電流量は、回路ブロックＢＬＫ１が動作するときに増加する。スイッチ回路Ｓ２（Ｓ２０〜Ｓ２７）は、外部制御信号ＥＸＥＮ０、ＥＸＥＮ１が共に”論理１”であるときに、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１に電流を均等に供給する。この結果、回路ブロックＢＬＫ０、ＢＬＫ１に供給される電流量は、回路ブロックＢＬＫ０、ＢＬＫ１が共に動作するときに等しく増加する。
【００３４】
以上、第２の実施形態では、第１の実施形態と同様の効果が得られる。さらに、回路ブロックＢＬＫ０、ＢＬＫ１をそれぞれ動作させる外部制御信号ＥＸＥＮ０、ＥＸＥＮ１を利用することで、複雑な回路を用いることなく、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を容易に調整できる。
回路ブロックＢＬＫ０、ＢＬＫ１の動作を直接制御する信号（外部制御信号ＥＸＥＮ０、ＥＸＥＮ１）を利用するため、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を回路ブロックＢＬＫ０、ＢＬＫ１の動作に合わせて調整できる。
【００３５】
外部信号端子ＥＳＰ０、ＥＳＰ１により、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を外部から直接調整できる。
図６は、本発明の半導体集積回路の第３の実施形態を示している。この実施形態は、請求項１、請求項４および請求項５に対応している。なお、第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、詳細な説明は省略する。
【００３６】
半導体集積回路チップ３０は、第２の実施形態の回路ブロックＢＬＫ４に代えて、回路ブロックＣＴＬ（ＣＰＵ等の制御回路）を有し、第２の実施形態の調整回路２２に代えて、調整回路３２を有している。その他の構成は、第２の実施形態と同一である。
回路ブロックＣＴＬは、回路ブロックＢＬＫ０、ＢＬＫ１の動作をそれぞれ制御する内部制御信号ＩＮＴＥＮ０、ＩＮＴＥＮ１を出力する。
【００３７】
内部制御信号ＩＮＴＥＮ０は、回路ブロックＢＬＫ０を動作させるときに活性化される（例えば、”論理１”に固定される）。回路ブロックＢＬＫ０は、内部制御信号ＩＮＴＥＮ０の立ち上がりエッジに同期して動作を開始し、内部制御信号ＩＮＴＥＮ０の立ち下がりエッジに同期して動作を停止する。すなわち、回路ブロックＢＬＫ０が消費する電流量は、内部制御信号ＩＮＴＥＮ０の立ち上がりエッジに同期して増加し、内部制御信号ＩＮＴＥＮ０が”論理１”である期間所定の範囲で変化し、内部制御信号ＩＮＴＥＮ０の立ち下がりエッジに同期して減少する。
【００３８】
内部制御信号ＩＮＴＥＮ１は、回路ブロックＢＬＫ１を動作させるときに活性化される（例えば、”論理１”に固定される）。回路ブロックＢＬＫ１は、内部制御信号ＩＮＴＥＮ１の立ち上がりエッジに同期して動作を開始し、内部制御信号ＩＮＴＥＮ１の立ち下がりエッジに同期して動作を停止する。すなわち、回路ブロックＢＬＫ１が消費する電流量は、内部制御信号ＩＮＴＥＮ１の立ち上がりエッジに同期して増加し、内部制御信号ＩＮＴＥＮ１が”論理１”である期間所定の範囲で変化し、内部制御信号ＩＮＴＥＮ１の立ち下がりエッジに同期して減少する。なお、この実施形態でも、第２の実施形態と同様に、回路ブロックＢＬＫ０、ＢＬＫ１は、互いに連携して動作し、回路ブロックＢＬＫ０、ＢＬＫ１の消費電流量は、同時に最大になることはない。また、回路ブロックＢＬＫ０、ＢＬＫ１は、常に電流を消費し、かつ動作状態に応じて消費する電流量が変化する。
【００３９】
調整回路３２は、内部制御信号ＩＮＴＥＮ０が活性化されたとき（”論理１”であるとき）に、回路ブロックＢＬＫ０に供給される電流量を増加させる。調整回路３２は、内部制御信号ＩＮＴＥＮ２が活性化されたとき（”論理１”であるとき）に、回路ブロックＢＬＫ２に供給される電流量を増加させる。
図７は、第３の実施形態における調整回路３２の一例を示している。
【００４０】
調整回路３２は、主電源線ＭＬおよび副電源線ＳＬ０（ＳＬ００〜ＳＬ０７）の間に並列接続されるスイッチＳ３０（Ｓ３００〜Ｓ３０７）と、主電源線ＭＬおよび副電源線ＳＬ１（ＳＬ１０〜ＳＬ１７）の間に並列接続されるスイッチＳ３１（Ｓ３１０〜Ｓ３１７）とを有している。
スイッチＳ３０は、図６に示した回路ブロックＣＴＬから供給される内部制御信号ＩＮＴＥＮ０が”論理１”であるときにオンし、内部制御信号ＩＮＴＥＮ０が”論理０”であるときにオフする。このため、内部制御信号ＩＮＴＥＮ０が”論理１”であるときに、主電源線ＭＬから副電源線ＳＬ０へ電流が供給される。この結果、回路ブロックＢＬＫ０に供給される電流量は、回路ブロックＢＬＫ０の動作に合わせて調整される。
【００４１】
スイッチＳ３１は、図６に示した回路ブロックＣＴＬから供給される内部制御信号ＩＮＴＥＮ１が”論理１”であるときにオンし、内部制御信号ＩＮＴＥＮ１が”論理０”であるときにオフする。このため、内部制御信号ＩＮＴＥＮ１が”論理１”であるときに、主電源線ＭＬから副電源線ＳＬ１へ電流が供給される。この結果、回路ブロックＢＬＫ１に供給される電流量は、回路ブロックＢＬＫ１の動作に合わせて調整される。
【００４２】
内部制御信号ＩＮＴＥＮ０、ＩＮＴＥＮ１が共に”論理１”であるとき、スイッチＳ３０、Ｓ３１は全てオンし、主電源線ＭＬに供給される電源電流は、回路ブロックＢＬＫ０、ＢＬＫ１に均等に分配される。内部制御信号ＩＮＴＥＮ０、ＩＮＴＥＮ１が共に”論理０”であるとき、回路ブロックＢＬＫ０、ＢＬＫ１は、スタンバイ状態である。このとき、回路ブロックＢＬＫ０、ＢＬＫ１には、それぞれ第２電源端子ＢＰＰ２０、ＢＰＰ２１（図２）のみを介して電源電流が供給される。
【００４３】
以上、第３の実施形態では、第１および第２の実施形態と同様の効果が得られる。さらに、回路ブロックＣＴＬから出力される内部制御信号ＩＮＴＥＮ０、ＩＮＴＥＮ１を利用することで、専用の外部信号端子を形成することなく、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を容易に調整できる。
なお、第１〜３の実施形態では、回路ブロックＢＬＫ０（または回路ブロックＢＬＫ１）は、常に電流を消費し、主電源線ＭＬに直接接続される第２電源端子ＢＰＰ２０（または第２電源端子ＢＰＰ２１）を有している例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、動作時のみに電流を消費する回路ブロックＢＬＫ０（または回路ブロックＢＬＫ１）では、第２電源端子ＢＰＰ２０（または第２電源端子ＢＰＰ２１）は不要である。
【００４４】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１） 機能毎に分割された複数の回路ブロックと、
電源の供給源に接続される主電源線と、
前記回路ブロックの第１電源端子にそれぞれ接続される複数の副電源線と、
前記主電源線を前記副電源線に接続するとともに、前記回路ブロックの動作状態に応じて、前記主電源線から前記副電源線にそれぞれ供給される電流量を調整する調整回路とを備えていることを特徴とする半導体集積回路。
【００４５】
（付記２） 付記１記載の半導体集積回路において、
前記回路ブロックが消費する電流量をそれぞれ検知する検知回路を備え、
前記調整回路は、前記検知回路の検知結果に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。
【００４６】
（付記３） 付記２記載の半導体集積回路において、
前記検知回路は、前記回路ブロック内の電圧降下値をそれぞれ検知することで、前記回路ブロックに不足している電流量をそれぞれ認識し、
前記調整回路は、電圧降下値の大きい回路ブロックに供給される電流量を増加させることを特徴とする半導体集積回路。
【００４７】
（付記４） 付記３記載の半導体集積回路において、
前記検知回路は、前記電圧降下値にそれぞれ対応する複数の電流量調整信号を出力し、
前記調整回路は、前記電流量調整信号に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。
【００４８】
（付記５） 付記４記載の半導体集積回路において、
前記各回路ブロックは、内部の電圧降下を検知する電圧降下検知回路を備え、前記電圧降下検知回路は、内部の電圧降下を検知したときに、電圧降下検知信号を前記電圧降下値として前記検知回路に出力することを特徴とする半導体集積回路。
【００４９】
（付記６） 付記１記載の半導体集積回路において、
前記調整回路は、外部信号端子を介して供給される複数の外部制御信号に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。
（付記７） 付記６記載の半導体集積回路において、
前記外部制御信号は、前記回路ブロックを動作させるときにそれぞれ活性化され、
前記調整回路は、前記外部制御信号が活性化されたときに、その外部制御信号に対応する回路ブロックに供給される電流量を増加させることを特徴とする半導体集積回路。
【００５０】
（付記８） 付記１記載の半導体集積回路において、
前記調整回路は、前記主電源線および前記副電源線の間に並列接続される複数のスイッチを備え、
前記スイッチのうちオンするスイッチの数は、前記回路ブロックの動作状態に応じて変更されることを特徴とする半導体集積回路。
【００５１】
（付記９） 付記１記載の半導体集積回路において、
前記各回路ブロックは、前記主電源線が直接接続される第２電源端子を備えていることを特徴とする半導体集積回路。
（付記１０） 付記１記載の半導体集積回路において、
前記回路ブロックの動作をそれぞれ制御する複数の内部制御信号を出力する制御回路を備え、
前記調整回路は、前記内部制御信号に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。
【００５２】
（付記１１） 付記１０記載の半導体集積回路において、
前記内部制御信号は、前記回路ブロックを動作させるときにそれぞれ活性化され、
前記調整回路は、前記内部制御信号が活性化されたときに、その内部制御信号に対応する回路ブロックに供給される電流量を増加させることを特徴とする半導体集積回路。
【００５３】
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【００５４】
【発明の効果】
請求項１の半導体集積回路では、電源線の配線幅を無駄に太くすることなく、あるいは外部電源端子を無駄に追加することなく、各回路ブロックに最適な電流量を供給できる。すなわち、チップサイズや外部端子数を無駄に増大させることなく、電圧降下対策を実施できる。換言すれば、製品コストを低減できる。
請求項２の半導体集積回路では、主電源線から副電源線にそれぞれ供給される電流量を高い精度で調整できる。
【００５５】
請求項３の半導体集積回路では、主電源線から副電源線にそれぞれ供給される電流量を外部から直接調整できる。
請求項４の半導体集積回路では、主電源線から副電源線にそれぞれ供給される電流量を回路ブロックの動作状態に応じて微調整できる。
請求項５の半導体集積回路では、回路ブロックが常に電流を消費し、かつ動作状態に応じて消費する電流量が変化する場合、調整回路の回路規模を低減できる。この結果、調整回路の搭載に伴うチップサイズの増加を抑制できる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の第１の実施形態を示す説明図である。
【図２】第１の実施形態の要部を示す説明図である。
【図３】第１の実施形態における調整回路の一例を示す説明図である。
【図４】本発明の半導体集積回路の第２の実施形態を示す説明図である。
【図５】第２の実施形態における調整回路の一例を示す説明図である。
【図６】本発明の半導体集積回路の第３の実施形態を示す説明図である。
【図７】第３の実施形態における調整回路の一例を示す説明図である。
【符号の説明】
１０、２０、３０ 半導体集積回路
１２、２２、３２ 調整回路
１４ 検知回路
１４ａ、１４ｂ 電圧降下検知回路
ＢＬＫ０〜５、ＲＡＭ０〜２、ＣＴＬ 回路ブロック
ＭＬ 主電源線
ＳＬ０、ＳＬ００〜０７、ＳＬ１、ＳＬ１０〜１７ 副電源線
ＡＤＪ０、ＡＤＪ１ 電流量調整信号
ＤＲ０、ＤＲ１ 電圧降下検知信号
ＥＸＥＮ０、ＥＸＥＮ１ 外部制御信号
ＩＮＴＥＮ０、ＩＮＴＥＮ１ 内部制御信号
ＥＰＰ０〜３ 外部電源端子
ＥＳＰ０、ＥＳＰ１ 外部信号端子
ＢＰＰ１００〜１０７、ＢＰＰ１１０〜１１７ 第１電源端子
ＢＰＰ２００〜２０７、ＢＰＰ２１０〜２１７ 第２電源端子
Ｓ１００〜１０７、Ｓ１１０〜１１７、Ｓ３００〜３０７、Ｓ３１０〜３１７ スイッチ
Ｓ２０〜２７ スイッチ回路
Ｔ００、Ｔ０１、Ｔ１０、Ｔ１１ スイッチ
【発明の属する技術分野】
本発明は、半導体集積回路内の複数の回路ブロックに電源電流を効率よく供給する技術に関する。
【０００２】
【従来の技術】
半導体集積回路において、外部から供給された電源電圧が低下する電圧降下は、回路ブロックの動作（スイッチング）による電力消費や電源線の配線抵抗などにより生じる。特に、回路ブロックの中心部では、電圧降下が顕著になる。電圧降下が著しい場合、回路ブロックが誤動作することがある。
また、近年、半導体集積回路において、デバイス構造の微細化や低消費電力化に伴い、電源電圧は低くなってきている。このため、電源電圧に対する電圧降下値の割合が増大し、電圧降下が深刻な問題になってきている。
【０００３】
一般に、電圧降下の影響を小さくするため、電源の強化が実施されている。例えば、回路ブロックを囲むリング形状の主電源線の内側に副電源線（幹線および支線）が敷設された半導体集積回路において、主電源線および副電源線の配線幅を太くする、あるいは外部電源端子を追加することにより、回路ブロックに供給される電流量を増加させている。
【０００４】
また、電圧降下対策の別の手法として、昇圧回路によって回路ブロックに供給される電源電圧を昇圧させることにより、電圧降下を相対的に軽減させる手法が提案されている（例えば、特許文献１参照）。
【特許文献１】
特開２００２―３１３９２９号公報 （図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、回路ブロックの配置および配線制約は、電源線の配線幅を太くすることで厳しくなる。配置および配線の自由度が低下することで、回路ブロックのレイアウト面積は増大する。このため、半導体集積回路のチップサイズは増大してしまう。この結果、製品コストは増大し、コスト競争力を失ってしまう。また、外部電源端子を追加するために、端子数の多いパッケージを採用する場合も、製品コストが増大してしまう。
【０００６】
一方、従来の電圧降下対策は、半導体集積回路を構成する全ての回路ブロックの全体が常に動作することを前提に実施される。しかしながら、実際の半導体集積回路において、全ての回路ブロックの全体が常に動作することは少ないため、前述の電圧降下対策は過剰な対策となる。すなわち、チップサイズおよび外部端子数が無駄に増大してしまう。このため、製品コストが無駄に増大してしまう。
【０００７】
本発明の目的は、半導体集積回路において、チップサイズおよび外部端子数を無駄に増大させることなく、電圧降下対策を実施することにある。
本発明の別の目的は、半導体集積回路の製品コストを低減することにある。
【０００８】
【課題を解決するための手段】
請求項１の半導体集積回路では、調整回路は、電源の供給源に接続される主電源線、および機能毎に分割された複数の回路ブロックの第１電源端子にそれぞれ接続される副電源線に接続される。調整回路は、回路ブロックの動作状態に応じて、回路ブロック毎に主電源線から副電源線にそれぞれ供給される電流量を調整する。これにより、電源線の配線幅を無駄に太くすることなく、あるいは外部電源端子を無駄に追加することなく、各回路ブロックに最適な電流量を供給できる。すなわち、チップサイズや外部端子数を無駄に増大させることなく、電圧降下対策を実施できる。換言すれば、製品コストを低減できる。
【０００９】
請求項２の半導体集積回路では、検知回路は、回路ブロックが消費する電流量をそれぞれ検知する。調整回路は、検知回路の検知結果に応じて、回路ブロック毎に主電源線から副電源線にそれぞれ供給される電流量を調整する。各回路ブロックが消費する電流量を直接検知することで、主電源線から副電源線にそれぞれ供給される電流量を高い精度で調整できる。
【００１０】
請求項３の半導体集積回路では、調整回路は、外部信号端子を介して供給される複数の外部制御信号に応じて、回路ブロック毎に主電源線から副電源線にそれぞれ供給される電流量を調整する。外部信号端子を設けることで、主電源線から副電源線にそれぞれ供給される電流量を外部から直接調整できる。
請求項４の半導体集積回路では、調整回路は、主電源線および副電源線の間に並列接続される複数のスイッチを有する。オンするスイッチの数は、回路ブロックの動作状態に応じて変更される。このため、主電源線から副電源線にそれぞれ供給される電流量を回路ブロックの動作状態に応じて微調整できる。
【００１１】
請求項５の半導体集積回路では、各回路ブロックは、副電源線が接続される第１電源端子とは別に、主電源線が直接接続される第２電源端子を有する。第２電源端子が、常に電流を消費しかつ動作状態に応じて消費する電流量が変化する回路ブロックに設けられることで、回路ブロックの動作状態に拘わらず主電源線から回路ブロックに所定量の電流が常に供給される。このため、調整回路は、回路ブロックの動作状態に応じて増加する消費電流量のみを調整すればよい。この結果、調整回路の回路規模を低減できる。この結果、調整回路の搭載に伴うチップサイズの増加を抑制できる。
【００１２】
【発明の実施の形態】
以下、図面を用いて本発明の実施形態を説明する。図中の斜線で示す線は、電源線を示している。また、図中の太線で示す矢印は、複数ビットで構成される信号を示している。
図１は、本発明の半導体集積回路の第１の実施形態を示している。この実施形態は、請求項１、請求項２、請求項４および請求項５に対応している。
半導体集積回路チップ１０は、機能毎に分割された回路ブロックＢＬＫ０〜ＢＬＫ４、ＲＡＭ０〜ＲＡＭ２、主電源線ＭＬ、それぞれ８本からなる副電源線ＳＬ０（ＳＬ００〜ＳＬ０７）、ＳＬ１（ＳＬ１０〜ＳＬ１７）、調整回路１２および検知回路１４を有している。
【００１３】
主電源線ＭＬは、電源の供給源である外部電源端子ＥＰＰ（ＥＰＰ０〜ＥＰＰ３）および回路ブロックＢＬＫ０〜ＢＬＫ４、ＲＡＭ０〜ＲＡＭ２、調整回路１２、検知回路１４に接続されている。なお、図中、主電源線ＭＬにおいて、回路ブロックＢＬＫ２〜ＢＬＫ４、ＲＡＭ０〜ＲＡＭ２および検知回路１４に接続される部分は、簡単のため省略している。
【００１４】
副電源線ＳＬ０、ＳＬ１は、回路ブロックＢＬＫ０、ＢＬＫ１の第１電源端子ＢＰＰ１０、ＢＰＰ１１（後述）にそれぞれ接続されている。
回路ブロックＢＬＫ０は、内部の電圧降下を検知する電圧降下検知回路１４ａを有している。電圧降下検知回路１４ａは、回路ブロックＢＬＫ０内の電源電圧の降下量（電圧降下値）に応じた論理値を示す複数ビットの電圧降下検知信号ＤＲ０を検知回路１４に出力する。
【００１５】
回路ブロックＢＬＫ１は、内部の電圧降下を検知する電圧降下検知回路１４ｂを有している。電圧降下検知回路１４ｂは、回路ブロックＢＬＫ１内の電源電圧の降下量（電圧降下値）に応じた論理値を示す複数ビットの電圧降下検知信号ＤＲ１を検知回路１４に出力する。
なお、この実施形態では、回路ブロックＢＬＫ０、ＢＬＫ１は、互いに連携して動作し、回路ブロックＢＬＫ０、ＢＬＫ１の消費電流量は、同時に最大になることはない。例えば、回路ブロックＢＬＫ０、ＢＬＫ１は、それぞれタイマ、ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）として機能する。回路ブロックＢＬＫ０（タイマ）は、所定の周期で回路ブロックＢＬＫ１（ＤＭＡＣ）にデータ転送を要求する。回路ブロックＢＬＫ１（ＤＭＡＣ）は、回路ブロックＢＬＫ０（タイマ）からのデータ転送の要求を受ける度に、回路ブロックＲＡＭ０から回路ブロックＲＡＭ１へ所望のデータを転送する。このため、回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値は、同時に最大になることはない。すなわち、電圧降下検知信号ＤＲ０、ＤＲ１が示す値は、同時に最大になることはない。また、回路ブロックＢＬＫ０、ＢＬＫ１は、常に電流を消費し、かつ動作状態に応じて消費する電流量が変化する。
【００１６】
検知回路１４は、電圧降下検知信号ＤＲ０、ＤＲ１を受信し、回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値をそれぞれ検知することで、回路ブロックＢＬＫ０、ＢＬＫ１に不足している電流量をそれぞれ認識する。検知回路１４は、電圧降下検知信号ＤＲ０、ＤＲ１が示す値にそれぞれ対応する８ビットの電流量調整信号ＡＤＪ０、ＡＤＪ１を調整回路１２に出力する。検知回路１４は、電圧降下検知信号ＤＲ０、ＤＲ１が示す電圧降下値が大きいほど、電流量調整信号ＡＤＪ０、ＡＤＪ１において”論理１”に固定するビット数を増加させる。
【００１７】
調整回路１２は、電流量調整信号ＡＤＪ０、ＡＤＪ１に応じて、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を調整する。電流量調整信号ＡＤＪ０、ＡＤＪ１は、それぞれ回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値（不足している電流量）に応じて出力されるため、調整回路１２は、電圧降下値の大きい回路ブロック（回路ブロックＢＬＫ０、ＢＬＫ１の少なくともいずれか）に供給される電流量を増加させる。なお、調整回路１２の詳細については、図３で説明する。
【００１８】
図２は、第１の実施形態における要部を示している。
回路ブロックＢＬＫ０は、第１電源端子ＢＰＰ１０（ＢＰＰ１００〜ＢＰＰ１１７）および第２電源端子ＢＰＰ２０（ＢＰＰ２００〜ＢＰＰ２０７）を有している。第１電源端子ＢＰＰ１０（ＢＰＰ１００〜ＢＰＰ１０７）は、対応する副電源線ＳＬ０（ＳＬ００〜ＳＬ０７）にそれぞれ接続されている。第２電源端子ＢＰＰ２０（ＢＰＰ２００〜ＢＰＰ２０７）は、主電源線ＭＬに直接接続されている。
【００１９】
回路ブロックＢＬＫ１は、第１電源端子ＢＰＰ１１（ＢＰＰ１１０〜ＢＰＰ１１７）および第２電源端子ＢＰＰ２１（ＢＰＰ２１０〜ＢＰＰ２１７）を有している。第１電源端子ＢＰＰ１１（ＢＰＰ１１０〜ＢＰＰ１１７）は、対応する副電源線ＳＬ１（ＳＬ１０〜ＳＬ１７）にそれぞれ接続されている。第２電源端子ＢＰＰ２１２（ＢＰＰ２１０〜ＢＰＰ２１７）は、主電源線ＭＬに直接接続されている。
【００２０】
回路ブロックＢＬＫ０、ＢＬＫ１に第２電源端子ＢＰＰ２０、ＢＰＰ２１をそれぞれ設けることで、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に拘わらず主電源線ＭＬから回路ブロックＢＬＫ０、ＢＬＫ１に所定量の電流がそれぞれ供給される。このため、調整回路１２は、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて増加する消費電流量のみを調整すればよい。この結果、調整回路１２の回路規模が低減される。
【００２１】
図３は、第１の実施形態における調整回路１２の一例を示している。
調整回路１２は、主電源線ＭＬおよび副電源線ＳＬ０（ＳＬ００〜ＳＬ０７）の間に並列接続されるスイッチＳ１０（Ｓ１００〜Ｓ１０７）と、主電源線ＭＬおよび副電源線ＳＬ１（ＳＬ１０〜ＳＬ１７）の間に並列接続されるスイッチＳ１１（Ｓ１１０〜Ｓ１１７）とを有している。
【００２２】
スイッチＳ１０、Ｓ１１のうちオンするスイッチの数は、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態を示す電圧降下値に応じて変更される。例えば、スイッチＳ１０は、図１に示した検知回路１４から出力される電流量調整信号ＡＤＪ０の対応するビットが”論理１”であるときオンし、電流量調整信号ＡＤＪ０が”論理０”であるときオフする。スイッチＳ１１は、電流量調整信号ＡＤＪ１の対応するビットが”論理１”であるときオンし、電流量調整信号ＡＤＪ１が”論理０”であるときオフする。このため、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量は、回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値に応じて微調整される。
【００２３】
回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値が同時に最大になることはないので、スイッチＳ１０、Ｓ１１が全て同時にオンすることはない。このため、従来の電圧降下対策のように、スイッチＳ１０、Ｓ１１が全て同時にオンした状態（最大消費電流量が回路ブロックＢＬＫ０、ＢＬＫ１に供給される状態）に合わせて、主電源線ＭＬの配線幅を太くしたり、外部電源端子ＥＰＰを追加したりする必要はない。
【００２４】
また、スイッチＳ１０、Ｓ１１のうちオンするスイッチの数が回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値に応じて調整されるため、回路ブロックＢＬＫ０、ＢＬＫ１に余分な電源電流が供給されることが防止される。すなわち、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて、主電源線ＭＬに供給される電源電流は最適に回路ブロックＢＬＫ０、ＢＬＫ１に振り分けられる。このため、主電源線ＭＬの配線幅を無駄に太くする、あるいは外部電源端子ＥＰＰを無駄に追加することを回避できる。
【００２５】
以上、第１の実施形態では、次の効果が得られる。
スイッチＳ１０、Ｓ１１のうちオンするスイッチの数は、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて変更される。このため、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を微調整できる。換言すれば、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて、主電源線ＭＬに供給される電源電流を最適に回路ブロックＢＬＫ０、ＢＬＫ１に振り分けることができる。従って、回路ブロックＢＬＫ０、ＢＬＫ１に余分な電源電流が供給されることを防止できる。この結果、主電源線ＭＬの配線幅を最小限にでき、外部電源端子ＥＰＰの数も最小限にできる。すなわち、チップサイズや外部端子数を無駄に増大させることなく、電圧降下対策を実施できる。
【００２６】
回路ブロックＢＬＫ０、ＢＬＫ１内の電圧降下値を直接検知することで、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を高い精度で調整できる。
回路ブロックＢＬＫ０、ＢＬＫ１に第２電源端子ＢＰＰ２０、ＢＰＰ２１をそれぞれ設けることで、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に拘わらず主電源線ＭＬから回路ブロックＢＬＫ０、ＢＬＫ１に所定量の電流が常に供給される。このため、調整回路１２は、回路ブロックＢＬＫ０、ＢＬＫ１の動作状態に応じて増加する消費電流量のみを調整すればよい。この結果、調整回路１２の回路規模を低減できる。
【００２７】
図４は、本発明の半導体集積回路の第２の実施形態を示している。この実施形態は、請求項１、請求項３、請求項４および請求項５に対応している。なお、第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、詳細な説明は省略する。
半導体集積回路チップ２０は、第１の実施形態の回路ブロックＢＬＫ２、ＢＬＫ３および検知回路１４に代えて、回路ブロックＢＬＫ５を有し、第１の実施形態の調整回路１２に代えて、調整回路２２を有している。その他の構成は、第１の実施形態と同一である。
【００２８】
外部制御信号ＥＸＥＮ０は、外部信号端子ＥＳＰ０を介して供給され、回路ブロックＢＬＫ０を動作させるときに活性化される（例えば、”論理１”に固定される）。回路ブロックＢＬＫ０は、外部制御信号ＥＸＥＮ０の立ち上がりエッジに同期して動作を開始し、外部制御信号ＥＸＥＮ０の立ち下がりエッジに同期して動作を停止する。すなわち、回路ブロックＢＬＫ０が消費する電流量は、外部制御信号ＥＸＥＮ０の立ち上がりエッジに同期して増加し、外部制御信号ＥＸＥＮ０が”論理１”である期間所定の範囲で変化し、外部制御信号ＥＸＥＮ０の立ち下がりエッジに同期して減少する。
【００２９】
外部制御信号ＥＸＥＮ１は、外部信号端子ＥＳＰ１を介して供給され、回路ブロックＢＬＫ１を動作させるときに活性化される（例えば、”論理１”に固定される）。回路ブロックＢＬＫ１は、外部制御信号ＥＸＥＮ１の立ち上がりエッジに同期して動作を開始し、外部制御信号ＥＸＥＮ１の立ち下がりエッジに同期して動作を停止する。すなわち、回路ブロックＢＬＫ１が消費する電流量は、外部制御信号ＥＸＥＮ１の立ち上がりエッジに同期して増加し、外部制御信号ＥＸＥＮ１が”論理１”である期間所定の範囲で変化し、外部制御信号ＥＸＥＮ１の立ち下がりエッジに同期して減少する。なお、この実施形態でも、第１の実施形態と同様に、回路ブロックＢＬＫ０、ＢＬＫ１は、互いに連携して動作し、回路ブロックＢＬＫ０、ＢＬＫ１の消費電流量は、同時に最大になることはない。また、回路ブロックＢＬＫ０、ＢＬＫ１は、常に電流を消費し、かつ動作状態に応じて消費する電流量が変化する。
【００３０】
調整回路２２は、外部制御信号ＥＸＥＮ０が活性化されたとき（”論理１”であるとき）に、回路ブロックＢＬＫ０に供給される電流量を増加させる。調整回路２２は、外部制御信号ＥＸＥＮ１が活性化されたとき（”論理１”であるとき）に、回路ブロックＢＬＫ１に供給される電流量を増加させる。
図５は、第２の実施形態における調整回路２２の一例を示している。
【００３１】
調整回路２２は、主電源線ＭＬを副電源線ＳＬ０、ＳＬ１に接続するスイッチ回路Ｓ２（Ｓ２０〜Ｓ２７）を有している。スイッチ回路Ｓ２０〜Ｓ２７の構成および動作は同様であるため、スイッチ回路Ｓ２０についてのみ説明する。
スイッチ回路Ｓ２０は、ｎＭＯＳトランジスタからなるスイッチＴ００、Ｔ０１、Ｔ１０、Ｔ１１を有している。
【００３２】
スイッチＴ００、Ｔ０１は、主電源線ＭＬおよび副電源線ＳＬ００に接続されている。スイッチＴ００は、図４に示した外部信号端子ＥＳＰ０から供給される外部制御信号ＥＸＥＮ０が”論理１”であるときオンし、外部制御信号ＥＸＥＮ０が”論理０”であるときオフする。スイッチＴ０１は、図４に示した外部信号端子ＥＳＰ１から供給される外部制御信号ＥＸＥＮ１が”論理０”であるときオンし、外部制御信号ＥＸＥＮ１が”論理１”であるときオフする。スイッチＴ１０、Ｔ１１は、主電源線ＭＬおよび副電源線ＳＬ１０に接続されている。スイッチＴ１０は、外部制御信号ＥＸＥＮ１が”論理１”であるときオンし、外部制御信号ＥＸＥＮ１が”論理０”であるときオフする。スイッチＴ１１は、外部制御信号ＥＸＥＮ０が”論理０”であるときオンし、外部制御信号ＥＸＥＮ０が”論理１”であるときオフする。
【００３３】
以上の構成により、スイッチ回路Ｓ２（Ｓ２０〜Ｓ２７）は、外部制御信号ＥＸＥＮ０、ＥＸＥＮ１がそれぞれ”論理１”、”論理０”であるときに、主電源線ＭＬから副電源線ＳＬ０のみに電流を供給する。この結果、回路ブロックＢＬＫ０に供給される電流量は、回路ブロックＢＬＫ０が動作するときに増加する。スイッチ回路Ｓ２（Ｓ２０〜Ｓ２７）は、外部制御信号ＥＸＥＮ０、ＥＸＥＮ１がそれぞれ”論理０”、”論理１”であるときに、主電源線ＭＬから副電源線ＳＬ１のみに電流を供給する。この結果、回路ブロックＢＬＫ１に供給される電流量は、回路ブロックＢＬＫ１が動作するときに増加する。スイッチ回路Ｓ２（Ｓ２０〜Ｓ２７）は、外部制御信号ＥＸＥＮ０、ＥＸＥＮ１が共に”論理１”であるときに、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１に電流を均等に供給する。この結果、回路ブロックＢＬＫ０、ＢＬＫ１に供給される電流量は、回路ブロックＢＬＫ０、ＢＬＫ１が共に動作するときに等しく増加する。
【００３４】
以上、第２の実施形態では、第１の実施形態と同様の効果が得られる。さらに、回路ブロックＢＬＫ０、ＢＬＫ１をそれぞれ動作させる外部制御信号ＥＸＥＮ０、ＥＸＥＮ１を利用することで、複雑な回路を用いることなく、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を容易に調整できる。
回路ブロックＢＬＫ０、ＢＬＫ１の動作を直接制御する信号（外部制御信号ＥＸＥＮ０、ＥＸＥＮ１）を利用するため、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を回路ブロックＢＬＫ０、ＢＬＫ１の動作に合わせて調整できる。
【００３５】
外部信号端子ＥＳＰ０、ＥＳＰ１により、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を外部から直接調整できる。
図６は、本発明の半導体集積回路の第３の実施形態を示している。この実施形態は、請求項１、請求項４および請求項５に対応している。なお、第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、詳細な説明は省略する。
【００３６】
半導体集積回路チップ３０は、第２の実施形態の回路ブロックＢＬＫ４に代えて、回路ブロックＣＴＬ（ＣＰＵ等の制御回路）を有し、第２の実施形態の調整回路２２に代えて、調整回路３２を有している。その他の構成は、第２の実施形態と同一である。
回路ブロックＣＴＬは、回路ブロックＢＬＫ０、ＢＬＫ１の動作をそれぞれ制御する内部制御信号ＩＮＴＥＮ０、ＩＮＴＥＮ１を出力する。
【００３７】
内部制御信号ＩＮＴＥＮ０は、回路ブロックＢＬＫ０を動作させるときに活性化される（例えば、”論理１”に固定される）。回路ブロックＢＬＫ０は、内部制御信号ＩＮＴＥＮ０の立ち上がりエッジに同期して動作を開始し、内部制御信号ＩＮＴＥＮ０の立ち下がりエッジに同期して動作を停止する。すなわち、回路ブロックＢＬＫ０が消費する電流量は、内部制御信号ＩＮＴＥＮ０の立ち上がりエッジに同期して増加し、内部制御信号ＩＮＴＥＮ０が”論理１”である期間所定の範囲で変化し、内部制御信号ＩＮＴＥＮ０の立ち下がりエッジに同期して減少する。
【００３８】
内部制御信号ＩＮＴＥＮ１は、回路ブロックＢＬＫ１を動作させるときに活性化される（例えば、”論理１”に固定される）。回路ブロックＢＬＫ１は、内部制御信号ＩＮＴＥＮ１の立ち上がりエッジに同期して動作を開始し、内部制御信号ＩＮＴＥＮ１の立ち下がりエッジに同期して動作を停止する。すなわち、回路ブロックＢＬＫ１が消費する電流量は、内部制御信号ＩＮＴＥＮ１の立ち上がりエッジに同期して増加し、内部制御信号ＩＮＴＥＮ１が”論理１”である期間所定の範囲で変化し、内部制御信号ＩＮＴＥＮ１の立ち下がりエッジに同期して減少する。なお、この実施形態でも、第２の実施形態と同様に、回路ブロックＢＬＫ０、ＢＬＫ１は、互いに連携して動作し、回路ブロックＢＬＫ０、ＢＬＫ１の消費電流量は、同時に最大になることはない。また、回路ブロックＢＬＫ０、ＢＬＫ１は、常に電流を消費し、かつ動作状態に応じて消費する電流量が変化する。
【００３９】
調整回路３２は、内部制御信号ＩＮＴＥＮ０が活性化されたとき（”論理１”であるとき）に、回路ブロックＢＬＫ０に供給される電流量を増加させる。調整回路３２は、内部制御信号ＩＮＴＥＮ２が活性化されたとき（”論理１”であるとき）に、回路ブロックＢＬＫ２に供給される電流量を増加させる。
図７は、第３の実施形態における調整回路３２の一例を示している。
【００４０】
調整回路３２は、主電源線ＭＬおよび副電源線ＳＬ０（ＳＬ００〜ＳＬ０７）の間に並列接続されるスイッチＳ３０（Ｓ３００〜Ｓ３０７）と、主電源線ＭＬおよび副電源線ＳＬ１（ＳＬ１０〜ＳＬ１７）の間に並列接続されるスイッチＳ３１（Ｓ３１０〜Ｓ３１７）とを有している。
スイッチＳ３０は、図６に示した回路ブロックＣＴＬから供給される内部制御信号ＩＮＴＥＮ０が”論理１”であるときにオンし、内部制御信号ＩＮＴＥＮ０が”論理０”であるときにオフする。このため、内部制御信号ＩＮＴＥＮ０が”論理１”であるときに、主電源線ＭＬから副電源線ＳＬ０へ電流が供給される。この結果、回路ブロックＢＬＫ０に供給される電流量は、回路ブロックＢＬＫ０の動作に合わせて調整される。
【００４１】
スイッチＳ３１は、図６に示した回路ブロックＣＴＬから供給される内部制御信号ＩＮＴＥＮ１が”論理１”であるときにオンし、内部制御信号ＩＮＴＥＮ１が”論理０”であるときにオフする。このため、内部制御信号ＩＮＴＥＮ１が”論理１”であるときに、主電源線ＭＬから副電源線ＳＬ１へ電流が供給される。この結果、回路ブロックＢＬＫ１に供給される電流量は、回路ブロックＢＬＫ１の動作に合わせて調整される。
【００４２】
内部制御信号ＩＮＴＥＮ０、ＩＮＴＥＮ１が共に”論理１”であるとき、スイッチＳ３０、Ｓ３１は全てオンし、主電源線ＭＬに供給される電源電流は、回路ブロックＢＬＫ０、ＢＬＫ１に均等に分配される。内部制御信号ＩＮＴＥＮ０、ＩＮＴＥＮ１が共に”論理０”であるとき、回路ブロックＢＬＫ０、ＢＬＫ１は、スタンバイ状態である。このとき、回路ブロックＢＬＫ０、ＢＬＫ１には、それぞれ第２電源端子ＢＰＰ２０、ＢＰＰ２１（図２）のみを介して電源電流が供給される。
【００４３】
以上、第３の実施形態では、第１および第２の実施形態と同様の効果が得られる。さらに、回路ブロックＣＴＬから出力される内部制御信号ＩＮＴＥＮ０、ＩＮＴＥＮ１を利用することで、専用の外部信号端子を形成することなく、主電源線ＭＬから副電源線ＳＬ０、ＳＬ１にそれぞれ供給される電流量を容易に調整できる。
なお、第１〜３の実施形態では、回路ブロックＢＬＫ０（または回路ブロックＢＬＫ１）は、常に電流を消費し、主電源線ＭＬに直接接続される第２電源端子ＢＰＰ２０（または第２電源端子ＢＰＰ２１）を有している例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、動作時のみに電流を消費する回路ブロックＢＬＫ０（または回路ブロックＢＬＫ１）では、第２電源端子ＢＰＰ２０（または第２電源端子ＢＰＰ２１）は不要である。
【００４４】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１） 機能毎に分割された複数の回路ブロックと、
電源の供給源に接続される主電源線と、
前記回路ブロックの第１電源端子にそれぞれ接続される複数の副電源線と、
前記主電源線を前記副電源線に接続するとともに、前記回路ブロックの動作状態に応じて、前記主電源線から前記副電源線にそれぞれ供給される電流量を調整する調整回路とを備えていることを特徴とする半導体集積回路。
【００４５】
（付記２） 付記１記載の半導体集積回路において、
前記回路ブロックが消費する電流量をそれぞれ検知する検知回路を備え、
前記調整回路は、前記検知回路の検知結果に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。
【００４６】
（付記３） 付記２記載の半導体集積回路において、
前記検知回路は、前記回路ブロック内の電圧降下値をそれぞれ検知することで、前記回路ブロックに不足している電流量をそれぞれ認識し、
前記調整回路は、電圧降下値の大きい回路ブロックに供給される電流量を増加させることを特徴とする半導体集積回路。
【００４７】
（付記４） 付記３記載の半導体集積回路において、
前記検知回路は、前記電圧降下値にそれぞれ対応する複数の電流量調整信号を出力し、
前記調整回路は、前記電流量調整信号に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。
【００４８】
（付記５） 付記４記載の半導体集積回路において、
前記各回路ブロックは、内部の電圧降下を検知する電圧降下検知回路を備え、前記電圧降下検知回路は、内部の電圧降下を検知したときに、電圧降下検知信号を前記電圧降下値として前記検知回路に出力することを特徴とする半導体集積回路。
【００４９】
（付記６） 付記１記載の半導体集積回路において、
前記調整回路は、外部信号端子を介して供給される複数の外部制御信号に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。
（付記７） 付記６記載の半導体集積回路において、
前記外部制御信号は、前記回路ブロックを動作させるときにそれぞれ活性化され、
前記調整回路は、前記外部制御信号が活性化されたときに、その外部制御信号に対応する回路ブロックに供給される電流量を増加させることを特徴とする半導体集積回路。
【００５０】
（付記８） 付記１記載の半導体集積回路において、
前記調整回路は、前記主電源線および前記副電源線の間に並列接続される複数のスイッチを備え、
前記スイッチのうちオンするスイッチの数は、前記回路ブロックの動作状態に応じて変更されることを特徴とする半導体集積回路。
【００５１】
（付記９） 付記１記載の半導体集積回路において、
前記各回路ブロックは、前記主電源線が直接接続される第２電源端子を備えていることを特徴とする半導体集積回路。
（付記１０） 付記１記載の半導体集積回路において、
前記回路ブロックの動作をそれぞれ制御する複数の内部制御信号を出力する制御回路を備え、
前記調整回路は、前記内部制御信号に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。
【００５２】
（付記１１） 付記１０記載の半導体集積回路において、
前記内部制御信号は、前記回路ブロックを動作させるときにそれぞれ活性化され、
前記調整回路は、前記内部制御信号が活性化されたときに、その内部制御信号に対応する回路ブロックに供給される電流量を増加させることを特徴とする半導体集積回路。
【００５３】
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【００５４】
【発明の効果】
請求項１の半導体集積回路では、電源線の配線幅を無駄に太くすることなく、あるいは外部電源端子を無駄に追加することなく、各回路ブロックに最適な電流量を供給できる。すなわち、チップサイズや外部端子数を無駄に増大させることなく、電圧降下対策を実施できる。換言すれば、製品コストを低減できる。
請求項２の半導体集積回路では、主電源線から副電源線にそれぞれ供給される電流量を高い精度で調整できる。
【００５５】
請求項３の半導体集積回路では、主電源線から副電源線にそれぞれ供給される電流量を外部から直接調整できる。
請求項４の半導体集積回路では、主電源線から副電源線にそれぞれ供給される電流量を回路ブロックの動作状態に応じて微調整できる。
請求項５の半導体集積回路では、回路ブロックが常に電流を消費し、かつ動作状態に応じて消費する電流量が変化する場合、調整回路の回路規模を低減できる。この結果、調整回路の搭載に伴うチップサイズの増加を抑制できる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の第１の実施形態を示す説明図である。
【図２】第１の実施形態の要部を示す説明図である。
【図３】第１の実施形態における調整回路の一例を示す説明図である。
【図４】本発明の半導体集積回路の第２の実施形態を示す説明図である。
【図５】第２の実施形態における調整回路の一例を示す説明図である。
【図６】本発明の半導体集積回路の第３の実施形態を示す説明図である。
【図７】第３の実施形態における調整回路の一例を示す説明図である。
【符号の説明】
１０、２０、３０ 半導体集積回路
１２、２２、３２ 調整回路
１４ 検知回路
１４ａ、１４ｂ 電圧降下検知回路
ＢＬＫ０〜５、ＲＡＭ０〜２、ＣＴＬ 回路ブロック
ＭＬ 主電源線
ＳＬ０、ＳＬ００〜０７、ＳＬ１、ＳＬ１０〜１７ 副電源線
ＡＤＪ０、ＡＤＪ１ 電流量調整信号
ＤＲ０、ＤＲ１ 電圧降下検知信号
ＥＸＥＮ０、ＥＸＥＮ１ 外部制御信号
ＩＮＴＥＮ０、ＩＮＴＥＮ１ 内部制御信号
ＥＰＰ０〜３ 外部電源端子
ＥＳＰ０、ＥＳＰ１ 外部信号端子
ＢＰＰ１００〜１０７、ＢＰＰ１１０〜１１７ 第１電源端子
ＢＰＰ２００〜２０７、ＢＰＰ２１０〜２１７ 第２電源端子
Ｓ１００〜１０７、Ｓ１１０〜１１７、Ｓ３００〜３０７、Ｓ３１０〜３１７ スイッチ
Ｓ２０〜２７ スイッチ回路
Ｔ００、Ｔ０１、Ｔ１０、Ｔ１１ スイッチ
Claims (5)
- 機能毎に分割された複数の回路ブロックと、
電源の供給源に接続される主電源線と、
前記回路ブロックの第１電源端子にそれぞれ接続される複数の副電源線と、
前記主電源線を前記副電源線に接続するとともに、前記回路ブロックの動作状態に応じて、前記主電源線から前記副電源線にそれぞれ供給される電流量を調整する調整回路とを備えていることを特徴とする半導体集積回路。 - 請求項１記載の半導体集積回路において、
前記回路ブロックが消費する電流量をそれぞれ検知する検知回路を備え、
前記調整回路は、前記検知回路の検知結果に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。 - 請求項１記載の半導体集積回路において、
前記調整回路は、外部信号端子を介して供給される複数の外部制御信号に応じて、前記回路ブロック毎に前記主電源線から前記副電源線にそれぞれ供給される電流量を調整することを特徴とする半導体集積回路。 - 請求項１記載の半導体集積回路において、
前記調整回路は、前記主電源線および前記副電源線の間に並列接続される複数のスイッチを備え、
前記スイッチのうちオンするスイッチの数は、前記回路ブロックの動作状態に応じて変更されることを特徴とする半導体集積回路。 - 請求項１記載の半導体集積回路において、
前記各回路ブロックは、前記主電源線が直接接続される第２電源端子を備えていることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024865A JP2004235576A (ja) | 2003-01-31 | 2003-01-31 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024865A JP2004235576A (ja) | 2003-01-31 | 2003-01-31 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004235576A true JP2004235576A (ja) | 2004-08-19 |
Family
ID=32953287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024865A Withdrawn JP2004235576A (ja) | 2003-01-31 | 2003-01-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004235576A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009035989A2 (en) * | 2007-09-14 | 2009-03-19 | Texas Instruments Incorporated | Signal drop compensation at external terminal of integrated circuit package |
| US7649373B2 (en) | 2006-09-15 | 2010-01-19 | Oki Semiconductor Co., Ltd. | Semiconductor integrated circuit with voltage drop detector |
-
2003
- 2003-01-31 JP JP2003024865A patent/JP2004235576A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649373B2 (en) | 2006-09-15 | 2010-01-19 | Oki Semiconductor Co., Ltd. | Semiconductor integrated circuit with voltage drop detector |
| WO2009035989A2 (en) * | 2007-09-14 | 2009-03-19 | Texas Instruments Incorporated | Signal drop compensation at external terminal of integrated circuit package |
| WO2009035989A3 (en) * | 2007-09-14 | 2009-05-28 | Texas Instruments Inc | Signal drop compensation at external terminal of integrated circuit package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7814343B2 (en) | Semiconductor integrated circuit for reducing power consumption and enhancing processing speed | |
| US6906582B2 (en) | Circuit voltage regulation | |
| US6836143B2 (en) | Seminconductor integrated circuit with termination circuit | |
| US20070152505A1 (en) | Multiple-output power device, and mobile device using the same | |
| US7948819B2 (en) | Integrated circuit having a memory with process-voltage-temperature control | |
| KR20070089439A (ko) | 복수의 파워도메인을 포함하는 반도체 집적 회로 | |
| US7378896B2 (en) | Single pin for multiple functional control purposes | |
| US6882175B2 (en) | Inter-block interface circuit and system LSI | |
| JP2006351633A (ja) | 半導体集積回路装置、電子部品実装基板および半導体集積回路装置のレイアウト設計方法 | |
| US6873193B2 (en) | Two-level supply voltage detection circuit | |
| US20050114722A1 (en) | Semiconductor integrated circuit and microprocessor unit switching method | |
| KR100812936B1 (ko) | 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로 | |
| US7482689B2 (en) | Microcomputer | |
| US8791749B2 (en) | Semicondcutor integrated circuit including power generation block and power supply control block | |
| JP2004235576A (ja) | 半導体集積回路 | |
| US6870778B2 (en) | Semiconductor device including a voltage monitoring circuit | |
| JP3013773B2 (ja) | 半導体装置 | |
| US20010035785A1 (en) | Voltage supply discriminator and method | |
| JP2005175489A (ja) | 分離された電源リングを有する低電力半導体チップとその製造及び制御方法 | |
| US20110304380A1 (en) | Semiconductor device | |
| JP4228683B2 (ja) | 半導体装置 | |
| JPH11145397A (ja) | 半導体集積回路装置 | |
| JP3615189B2 (ja) | 入出力バッファ回路 | |
| KR100219496B1 (ko) | 반도체 장치의 입출력 회로 | |
| JP5104383B2 (ja) | 電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |