【０００１】
【発明の属する技術分野】
本発明は、内部導体を有するセラミック電子部品に関し、特に外部電極の構造に関するものである。
【０００２】
【従来の技術】
代表的なセラミック電子部品である積層セラミックコンデンサを例に従来の技術を説明する。
【０００３】
積層セラミックコンデンサは、誘電体層と一対の内部電極（内部導体）とが交互に積層されてなる積層体の一対の端面に外部電極が形成されるとともに、一方の内部電極は一方の外部電極に接続し、且つ他方の内部電極は他方の外部電極と接続している。
【０００４】
しかしながら、上記一対の外部電極を配線基板上の配線パターンに半田付けにより表面実装する際に、半田付けの熱的衝撃や、配線基板のたわみによる機械的応力などにより、積層体の内部にクラックが発生するという問題点があった。
【０００５】
そこで、図４に示すように、外部電極３５、３６として、積層体３１側から、第１層３５ａ、３６ａ、第２層３５ｂ、３６ｂ、第３層３５ｃ、３６ｃが夫々形成されているとともに、第１層３５ａ、３６ａ及び第３層３５ｃ、３６ｃは緻密な構造、第２層３５ｂ、３６ｂはポーラスな構造である積層セラミックコンデンサ３０が、特開平１１−２９７５６５号公報に開示されている。なお、図において、３２は誘電体層、３３、３４は内部電極である。
【０００６】
また、図５に示すように、積層体４１主面と外部電極４５、４６間に空隙部４７が形成されているとともに、空隙部４７が外部電極４５、４６により覆われた積層セラミックコンデンサ４０が、特開２００１−１５３７１号公報に開示されている。なお、図において、４２は誘電体層、４３、４４は内部電極である。また、空隙部４７の形成方法は、例えば空隙部４７となる部分にあらかじめカーボンペーストを塗布した後、このカーボンペーストを覆うように外部電極４５、４６となる導電性ペーストを塗布し、焼き付けることにより、カーボンペーストを燃焼分解させる方法などが用いられる。
【０００７】
これらのセラミックコンデンサ３０、４０によれば、ポーラスな構造である第２層３５ｂ、３６ｂや空隙部４７の存在により、半田付けの熱的衝撃や、配線基板のたわみによる機械的応力などが加わった場合も、外部電極３５、３６あるいは４５、４６が適度に変形することなどから、応力集中が緩和され、クラックの発生を抑制できる。
【０００８】
また、外部電極と内部電極（３３−３５、３４−３６あるいは４３−４５、４４−４６）が夫々接合する部分は、外部電極（３５、３６あるいは４５、４６）を緻密な構造にすることができるため、電気的接続が良好になる。さらに、外部電極（３５、３６あるいは４５、４６）の表面を緻密な構造にすることができるため、メッキ液の浸入を防ぐことができる。
【０００９】
【特許文献１】
特開平１１−２９７５６５号公報 （３−４頁、図１）
【特許文献２】
特開２００１−１５３７１号公報 （３−５頁、図１、４）
【００１０】
【発明が解決しようとする課題】
しかしながら、図４に示す積層セラミックコンデンサ３０によれば、精度良く第１〜３層（３５ａ〜３５ｃ、３６ａ〜３６ｃ）を形成するためには、積層体３１に、第１層３５ａ、３６ａとなる導電性ペーストを夫々塗布、焼き付けた後に、第２層３５ｂ、３６ｂとなる導電性ペーストを夫々塗布、焼き付け、さらに第３層３５ｃ、３６ｃとなる導電性ペーストを夫々塗布、焼き付ける必要があった。すなわち、ポーラスな構造である第２層３５ｂ、３６ｂの表面に、第３層３５ｃ、３６ｃとなる導電性ペーストを夫々塗布、焼き付けるため、第２層３５ｂ、３６ｂの内部に、第３層３５ｃ、３６ｃとなる導電性ペースト中の有機バインダ樹脂が入りこんでしまい、脱バインダが十分に行われなくなっていた。そして、焼き付け時に有機バインダ樹脂が外部電極３５、３６中に残留カーボンとして閉じ込められて残り、この残留カーボンが燃焼した際に発生するガスにより、外部電極３５、３６中にブリスタ３８と呼ばれる空洞が発生し、外部電極３５、３６の一部がドーム状にもりあがるという問題点があった。
【００１１】
一方、図５に示す積層セラミックコンデンサ４０によれば、特に８００℃以上の高温で中性または還元性雰囲気にて焼き付けを行った場合、ガラス成分が外部電極４５、４６の金属成分と積層体４１端部との界面に集まることにより、外部電極４５、４６と積層体４１は接合される。このとき、積層体４１端面に形成された外部電極４５、４６は、内部電極４３、４４との強固な金属―金属結合により接合されているが、積層体４１主面に形成された外部電極４５、４６は、金属成分とガラス成分との接合力は弱いことから、表面メッキ層の形成などの外部からの衝撃により、剥離４８が生じやすいという問題点があった。しかも、空隙部４７の存在により、積層体４１主面と外部電極４５、４６が接触する面積が小さくなるため、さらに剥離４８が生じやすくなっていた。
【００１２】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、外部電極の剥離やブリスタなどの外観不良を防止しつつ、配線基板上に表面実装時のクラックを抑制できるセラミック電子部品を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、内部導体が形成されたセラミックスからなる直方体状の部品本体と、前記内部導体に接続されるように前記部品本体の端部に形成された外部電極とを備えてなるセラミック電子部品において、
前記外部電極は、金属成分及びガラス成分を含む導電性ペーストを焼き付けて形成された第１層及び第２層とから成り、且つ前記第１層と前記第２層との間に空隙部が点在している。
【００１４】
【作用】
本発明のセラミック電子部品によれば、外部電極は、部品本体側から、金属成分及びガラス成分を含む導電性ペーストを焼き付けて形成された第１層及び第２層とからなるとともに、第１層と第２層との間に空隙部が点在させて形成されてなるため、半田付けの熱的衝撃や、配線基板のたわみによる機械的応力などが加わった場合も、外部電極が適度に変形することなどから、応力集中が緩和され、クラックの発生を抑制できる。
【００１５】
また、外部電極の第１層を緻密な構造にすることができるため、第１層の表面に第２層となる導電性ペーストを塗布、焼き付ける際に、第１層の内部に第２層となる導電性ペースト中の有機バインダ樹脂が入り込むことはなく、外部電極中にブリスタが発生することを防ぐことができる。
【００１６】
さらに、積層体主面と外部電極が接触する部分に空隙部が存在しないため、外部電極の剥離を防ぐことができる。
【００１７】
【発明の実施の形態】
以下、本発明のセラミック電子部品を図面に基づいて説明する。
【００１８】
代表的なセラミック電子部品として、積層セラミックコンデンサを例にとって説明する。
【００１９】
図１は、本発明の積層セラミックコンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は縦断面図である。図２は、図１の積層セラミックコンデンサを配線基板上に表面実装した状態を示す断面図である。
【００２０】
図において、１０は積層セラミックコンデンサ（セラミック電子部品）、１は概略直方体状の積層体（部品本体）、２は誘電体層、３、４は内部電極（内部導体）、５、６は外部電極である。
【００２１】
図１に示すように、積層セラミックコンデンサ１０の積層体１は、誘電体層２を複数積層して形成されている。
【００２２】
誘電体層２は、チタン酸バリウム（ＢａＴｉＯ３）を主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、その形状は、２．０ｍｍ×１．２ｍｍなどであり、その厚みは高容量化のために１〜５μｍとしている。この誘電体層２が図上、上方向に積層して積層体１が構成される。なお、誘電体層２の形状、厚み、積層数は容量値によって任意に変更することができる。
【００２３】
積層体１の各誘電体層２間に、例えば複数の内部電極３、４が対向形成され、それぞれ積層体１の一対の端面に延出している。内部電極３、４は、例えばＮｉを主成分とする材料から構成され、その厚みは１〜２μｍとしている。
【００２４】
積層体１の一対の端面に外部電極５、６が形成されるとともに、内部電極３は外部電極５に接続し、且つ内部電極４は外部電極６と接続している。また、外部電極５、６の表面には、表面メッキ層（図示せず）が形成されている。表面メッキ層は、例えばＮｉメッキ、Ｓｎメッキ、半田メッキなどが例示できる
本発明の特徴的なことは、外部電極５、６は、夫々積層体１側から、金属成分、例えばＮｉなどの卑金属材料、有機バインダ樹脂及びガラス成分を含む導電性ペーストを焼き付けて形成された、第１層５ａ、６ａ及び第２層５ｂ、６ｂとからなるとともに、第１層５ａ、６ａと第２層５ｂ、６ｂの間に、空隙部７が形成されていることである。
【００２５】
空隙部７は、第１層５ａ、６ａと第２層５ｂ、６ｂ間に、斑点状に点在している。また、空隙部７が形成されていない部分は、第１層５ａ、６ａと第２層５ｂ、６ｂの金属成分が一体化しており、第１層５ａ、６ａと第２層５ｂ、６ｂとの層間（５ａ−５ｂ、６ａ−６ｂ）で剥離が生じることはない。ここで、空隙部７の径は、空隙部７を均一に形成するためには、外部電極５、６の厚み方向で１０〜５０μｍ、好ましくは２０〜３０μｍの範囲にあることが望ましい。また、第１層５ａ、６ａと第２層５ｂ、６ｂとが接触する面積の内、空隙部７が存在する面積の割合は１０〜４０％、好ましくは２０〜３０％の範囲にあることが望ましい。すなわち、空隙部７が存在する面積の割合が１０％未満である場合、配線基板上に表面実装時のクラックを抑制する効果が不十分である。一方、空隙部７が存在する面積の割合が４０％を超える場合、外部電極５、６の抵抗が大きくなる。
【００２６】
以下、本発明の積層セラミックコンデンサの製造方法について説明する。なお、各符号は焼成の前後で区別しないものとする。
【００２７】
まず、誘電体層となるセラミックグリーンシート２の所定の領域に、導電ペーストをスクリーン印刷で形成し、内部電極となる導体膜３、４を形成する。
【００２８】
そして、このようなセラミックグリーンシート２を、導体膜３、４が互いに対向し、且つ導体膜３、４が互いに異なる端面に延出するように所定の積層枚数重ねた後、切断して未焼成状態の積層体１とし、所定の雰囲気、温度、時間を加えて焼成する。これにより、積層体１の一対の端面には、内部電極３、４が露出している。
【００２９】
次に、上記積層体１の一対の端面に、内部電極３、４と夫々接続するように、外部電極５、６を形成する。
【００３０】
具体的には、まず積層体１の一対の端面に導電性ペーストをディップ法、スクリーン印刷法などの方法により塗布し、外部電極の第１層となる導体膜５ａ、６ａを形成する。導電性ペーストは、Ｃｕ、Ｎｉなどの金属成分、金属酸化物を含有するホウケイ酸ガラスなどのガラス成分、有機バインダ樹脂などからなる。
【００３１】
そして、導体膜５ａ、６ａを２５０℃〜４００℃の大気中でバインダ成分を除いた後、８００〜９００℃で中性または還元性雰囲気で焼き付けによって、第１層５ａ、６ａが形成される。
【００３２】
このとき、焼き付け時の雰囲気は、酸素を導入しないことが重要となる。されにより、金属酸化物を含有するガラス成分が還元され、金属成分に対する濡れ性が低下するため、ガラス成分が第１層５ａ、６ａの表面に玉状に析出してくる。
【００３３】
次に、第１層５ａ、６ａの表面に導電性ペーストをディップ法、スクリーン印刷などの方法により塗布し、第２層となる導体膜５ｂ、６ｂを形成する。
【００３４】
そして、導体膜５ｂ、６ｂを２５０℃〜４００℃の大気中でバインダ成分を除いた後、８００〜９００℃で中性または還元性雰囲気で焼き付けによって、第２層５ｂ、６ｂが形成される。
【００３５】
このとき、焼き付け時の雰囲気を５０ｐｐｍ以下の濃度で酸素を導入することが重要となる。これにより、ガラス成分の金属成分に対する濡れ性が良好になるようにし、第２層５ｂ、６ｂの表面にはガラス成分が析出しないようにする。
【００３６】
これにより、第１層５ａ、６ａの表面において、金属成分が析出している部分は、第２層５ｂ、６ｂの金属成分と一体化し、表面にガラス成分が析出している部分は、第２層５ｂ、６ｂの金属成分とは完全には一体化せず、その結果、第１層５ａ、６ａと第２層５ｂ、６ｂとの間に空隙部７が形成される。
【００３７】
ここで、第１層５ａ、６ａとなる導電性ペーストと、第２層５ｂ、６ｂとなる導電性ペーストが同じである場合も、第１層５ａ、６ａの焼き付け温度を第２層５ｂ、６ｂの焼き付け温度より高くすることにより、第１層５ａ、６ａの表面にガラス成分が析出するとともに、第２層５ｂ、６ｂの表面にガラス成分が析出しないようにしても良い。
【００３８】
その後、外部電極５、６は、電解メッキや無電解メッキによって表面メッキ層が形成される。ここで、第２層５ｂ、６ｂの表面にガラス成分が析出している場合、メッキ処理の前にバレル研磨を行うことにより、ガラス成分を除去し、表面メッキ層が均一に形成されるようにしても良い。
【００３９】
このようにして、本発明の積層セラミックコンデンサ１０が得られる。
【００４０】
かくして、本発明の積層セラミックコンデンサ１０によれば、外部電極５、６は、第１層５ａ、６ａと第２層５ｂ、６ｂの間に、第１層目を形成した時に表面に析出したガラス成分が起因して、その表面やガラス成分を取り囲むように空隙部７が形成されてなる。このため、半田１２付けの熱的衝撃や、配線基板１１のたわみによる機械的応力などが加わった場合も、外部電極５、６が適度に変形することなどから、応力集中が緩和され、クラックの発生を抑制できる。
【００４１】
また、外部電極５、６の第１層５ａ、６ａを緻密な構造にすることができるため、第１層５ａ、６ａの表面に第２層５ｂ、６ｂとなる導電性ペーストを塗布、焼き付ける際に、第１層５ａ、６ａの内部に第２層５ｂ、６ｂとなる導電性ペースト中の有機バインダ樹脂が入り込むことはなく、外部電極５、６中にブリスタ３８が発生することを防ぐことができる。
【００４２】
さらに、積層体１主面と外部電極５、６が接触する部分に空隙部７が存在しないため、外部電極５、６の剥離４８を防ぐことができる。
【００４３】
そして、上記製造方法によれば、外部電極５、６の形成は２回で済むとともに、空隙部７となる部分にあらかじめカーボンペーストを塗布する工程も不要であるため、簡単且つ安価な製造方法となる。
【００４４】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良などは何ら差し支えない。
【００４５】
例えば、上記実施の形態ではセラミック電子部品として積層セラミックコンデンサ１０を用いて説明したが、本発明は、図３に示すような多連型コンデンサ１０にも適用できる。すなわち、多連型コンデンサ１０では、外部電極５、６は、積層体（部品本体）１の端面から端面に隣接する２つの主面のみにまたがるため、導電性ペーストの付着量が少なくなり、外部電極となる導体膜５、６の厚みが小さくなりやすい。そして、外部電極５、６の焼結が進行しやすく、焼結の初期段階においても脱バインダが行われずに、残留カーボンが閉じ込められやすいため、ブリスタ３８が発生しやすいという問題点があった。また、外部電極５、６の厚みが小さいことにより、有機バインダ樹脂が内部電極３、４と外部電極５、６の界面に残留する確率が大きくなり、ブリスタ３８が発生した際に、静電容量等の電気的特性の低下が生じる確率が高くなっていた。そして、図４に示す従来のセラミック電子部品３０を多連型コンデンサ１０に適用した場合、ブリスタ３８の発生が特に問題になっていたが、本発明は、上記ブリスタ３８をより効果的に防ぐことができる。また、多連型コンデンサ１０は、外部電極５、６が積層体１の端面から端面に隣接する２つの主面のみにまたがるため、外部電極５、６の焼き締まりが弱く、主面に形成する外部電極５、６の剥離４８が発生しやすいという問題点があった。そして、図５に示す従来のセラミック電子部品４０を多連型コンデンサ１０に適用した場合、剥離４８の発生が特に問題になっていたが、本発明は、上記剥離４８をより効果的に防ぐことができる。
【００４６】
また、本発明は、積層セラミックコンデンサ以外に、他の電子部品や、半導体部品など、他のセラミック電子部品にも適用できる。
【００４７】
また、第１層５ａ、６ａとなる導電性ペーストと、第２層５ｂ、６ｂとなる導電性ペーストは、同じものを用いても良く、別のものを用いても良い。例えば、第１層５ａ、６ａとなる導電性ペーストは、第２層５ａ、６ａとなる導電性ペーストに比べて、ガラス成分の割合を多くすることにより、空隙部７がさらに形成されやすくなる。
【００４８】
また、外部電極５、６を３層以上の構造にして、例えば第２層と第３層の間に空隙部７を形成するようにしても良い。
【００４９】
【実施例】
本発明者は、上記方法により、第１層５ａ、６ａと第２層５ｂ、６ｂの間に空隙部７が形成されている積層セラミックコンデンサ１０を作製した。
【００５０】
比較例として、焼き付け時に第１層５ａ、６ａのガラス成分の金属成分に対する濡れ性が良好になるようにし、第１層５ａ、６ａと第２層５ｂ、６ｂの間に空隙部７が形成されていない積層セラミックコンデンサ１０を作製した。
【００５１】
得られた試料について、熱衝撃（ΔＴ）試験、たわみ強度試験を行った。
【００５２】
熱衝撃（ΔＴ）試験は、試料３００個を２８０℃の高温半田槽に２秒間浸漬し、クラックの発生率を調べた。
【００５３】
たわみ強度試験は、図２に示すように、試料１００個を１．６ｍｍ厚のガラスエポキシ基板（配線基板）１１上の配線パターン１２に、半田１３付けにより表面実装した。そして、外部電極５、６の中央において、ガラスエポキシ基板が上方に２．０ｍｍ移動するようにガラスエポキシ基板をたわませ、その場合のクラックの発生率を調べた。
【００５４】
その結果、図１に示すように、第１層５ａ、６ａと第２層５ｂ、６ｂの間に空隙部７が形成されている本実施例では、熱衝撃（ΔＴ）試験におけるクラックの発生率は０％、たわみ強度試験におけるクラックの発生率は０％となった。
【００５５】
また、本発明の試料は、焼き付け時に外部電極５、６中にブリスタ３８が発生したり、メッキ処理時に外部電極５、６の剥離４８が発生することもなかった。
【００５６】
これに対し、第１層５ａ、６ａと第２層５ｂ、６ｂの間に空隙部７が形成されていない比較例では、熱衝撃（ΔＴ）試験におけるクラックの発生率は２％、たわみ強度試験におけるクラックの発生率は５％となった。
【００５７】
また、上記結果は、本発明を図３に示す多連型コンデンサ１０に適用した場合も、同様な結果が得られた。
【００５８】
以上の結果から、本発明の積層セラミックコンデンサ１０は、外部電極５、６の第１層と第２層（５ａ−５ｂ、６ａ―６ｂ）の間に、空隙部７が形成されてなるため、外部電極５、６の剥離４８やブリスタ３８などの外観不良を防止しつつ、配線基板１１上に表面実装時のクラックを抑制できることがわかった。
【００５９】
【発明の効果】
本発明のセラミック電子部品によれば、外部電極は、部品本体側から、金属成分、有機バインダ樹脂及びガラス成分を含む導電性ペーストを焼き付けて形成された第１層及び第２層とからなるとともに、第１層と第２層の間に、空隙部が形成されてなるため、配線基板上に表面実装時のクラックを抑制できるセラミック電子部品を提供する。
【００６０】
また、外部電極中にブリスタが発生することを防ぐことができる。さらに、外部電極の剥離を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の積層セラミックコンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は縦断面図である。
【図２】図１の積層セラミックコンデンサを配線基板上に表面実装した状態を示す断面図である。
【図３】本発明の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は縦断面図である。
【図４】従来の積層セラミックコンデンサを示す縦断面図である。
【図５】従来の他のセラミックコンデンサを示す縦断面図である。
【符号の説明】
１０ 積層セラミックコンデンサ（セラミック電子部品）
１ 積層体（部品本体）
２ 誘電体層
３、４ 内部電極
５、６ 外部電極
７ 空隙部
１１ ガラスエポキシ基板（配線基板）
１２ 配線パターン
１３ 半田[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ceramic electronic component having an internal conductor, and more particularly to a structure of an external electrode.
[0002]
[Prior art]
The prior art will be described using a multilayer ceramic capacitor as a typical ceramic electronic component as an example.
[0003]
In a multilayer ceramic capacitor, an external electrode is formed on a pair of end surfaces of a laminate in which a dielectric layer and a pair of internal electrodes (internal conductors) are alternately laminated, and one internal electrode is connected to one external electrode. Connected, and the other internal electrode is connected to the other external electrode.
[0004]
However, when the pair of external electrodes are surface-mounted on a wiring pattern on a wiring board by soldering, cracks are generated inside the laminate due to thermal shock of soldering, mechanical stress due to bending of the wiring board, and the like. There was a problem that occurred.
[0005]
Therefore, as shown in FIG. 4, first layers 35a and 36a, second layers 35b and 36b, and third layers 35c and 36c are formed as external electrodes 35 and 36 from the laminate 31 side, respectively. Japanese Patent Application Laid-Open No. 11-297565 discloses a multilayer ceramic capacitor 30 in which the first layers 35a and 36a and the third layers 35c and 36c have a dense structure, and the second layers 35b and 36b have a porous structure. In the figure, 32 is a dielectric layer, and 33 and 34 are internal electrodes.
[0006]
As shown in FIG. 5, a gap 47 is formed between the main surface of the multilayer body 41 and the external electrodes 45 and 46, and the multilayer ceramic capacitor 40 in which the gap 47 is covered by the external electrodes 45 and 46 is provided. And JP-A-2001-15371. In the drawing, 42 is a dielectric layer, and 43 and 44 are internal electrodes. The method of forming the gap 47 is, for example, to apply a carbon paste in advance to a portion to be the gap 47, apply a conductive paste to be the external electrodes 45 and 46 so as to cover the carbon paste, and bake. For example, a method of burning and decomposing a carbon paste is used.
[0007]
According to these ceramic capacitors 30, 40, due to the presence of the porous second layers 35b, 36b and the voids 47, thermal shock of soldering, mechanical stress due to bending of the wiring board, and the like are applied. Also in this case, since the external electrodes 35 and 36 or 45 and 46 are appropriately deformed, stress concentration is reduced, and the occurrence of cracks can be suppressed.
[0008]
In addition, in a portion where the external electrode and the internal electrode (33-35, 34-36 or 43-45, 44-46) are respectively bonded, the external electrode (35, 36 or 45, 46) has a dense structure. As a result, the electrical connection is improved. Furthermore, since the surface of the external electrode (35, 36 or 45, 46) can be made to have a dense structure, it is possible to prevent the penetration of the plating solution.
[0009]
[Patent Document 1]
JP-A-11-297565 (page 3-4, FIG. 1)
[Patent Document 2]
JP 2001-15371 A (pages 3 to 5, FIGS. 1 and 4)
[0010]
[Problems to be solved by the invention]
However, according to the multilayer ceramic capacitor 30 shown in FIG. 4, in order to form the first to third layers (35a to 35c, 36a to 36c) with high accuracy, the first layer 35a and 36a are formed on the multilayer body 31. After applying and baking the conductive pastes, respectively, it is necessary to apply and bake the conductive pastes to be the second layers 35b and 36b, and to apply and bake the conductive pastes to be the third layers 35c and 36c, respectively. That is, the conductive paste to be the third layers 35c and 36c is applied and baked on the surfaces of the porous second layers 35b and 36b, respectively. The organic binder resin in the conductive paste to be 36c entered, and the binder was not sufficiently removed. At the time of baking, the organic binder resin is confined as residual carbon in the external electrodes 35 and 36, and a cavity called a blister 38 is generated in the external electrodes 35 and 36 by gas generated when the residual carbon is burned. However, there is a problem that a part of the external electrodes 35 and 36 rises in a dome shape.
[0011]
On the other hand, according to the multilayer ceramic capacitor 40 shown in FIG. 5, particularly when the baking is performed at a high temperature of 800 ° C. or more in a neutral or reducing atmosphere, the glass component and the metal component of the external electrodes 45 and 46 and the laminate 41 By gathering at the interface with the end, the external electrodes 45 and 46 and the laminate 41 are joined. At this time, the external electrodes 45 and 46 formed on the end surface of the multilayer body 41 are joined to the internal electrodes 43 and 44 by a strong metal-metal bond, but the external electrodes 45 and 46 formed on the main surface of the multilayer body 41 are formed. And 46 had a problem that peeling 48 was easily caused by an external impact such as formation of a surface plating layer because the bonding strength between the metal component and the glass component was weak. In addition, the area where the main surface of the laminate 41 and the external electrodes 45 and 46 come into contact with each other is reduced due to the presence of the voids 47, so that peeling 48 is more likely to occur.
[0012]
The present invention has been devised in view of the above problems, and an object of the present invention is to prevent ceramics that can suppress cracks during surface mounting on a wiring board while preventing external appearance defects such as peeling of external electrodes and blisters. To provide electronic components.
[0013]
[Means for Solving the Problems]
The present invention relates to a ceramic electronic component comprising: a rectangular parallelepiped component main body made of ceramics having an internal conductor formed thereon; and external electrodes formed at ends of the component main body so as to be connected to the internal conductor. ,
The external electrode includes a first layer and a second layer formed by baking a conductive paste containing a metal component and a glass component, and a gap is formed between the first layer and the second layer. Are there.
[0014]
[Action]
According to the ceramic electronic component of the present invention, the external electrode includes the first layer and the second layer formed by baking a conductive paste containing a metal component and a glass component from the component body side, and the first layer. The outer electrodes are appropriately deformed even when thermal shocks due to soldering or mechanical stress due to the bending of the wiring board are applied because gaps are formed between the second layer and the second layer. Therefore, stress concentration is reduced, and generation of cracks can be suppressed.
[0015]
In addition, since the first layer of the external electrode can have a dense structure, when the conductive paste to be the second layer is applied and baked on the surface of the first layer, the second layer is formed inside the first layer. The organic binder resin in the conductive paste does not enter, and blisters can be prevented from being generated in the external electrodes.
[0016]
Further, since there is no gap at the portion where the main surface of the laminate and the external electrode are in contact, peeling of the external electrode can be prevented.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a ceramic electronic component of the present invention will be described with reference to the drawings.
[0018]
A description will be given by taking a multilayer ceramic capacitor as an example as a typical ceramic electronic component.
[0019]
1A and 1B are views showing a multilayer ceramic capacitor of the present invention, wherein FIG. 1A is an external perspective view, and FIG. 1B is a longitudinal sectional view. FIG. 2 is a sectional view showing a state where the multilayer ceramic capacitor of FIG. 1 is surface-mounted on a wiring board.
[0020]
In the figure, 10 is a multilayer ceramic capacitor (ceramic electronic component), 1 is a substantially rectangular parallelepiped laminate (component body), 2 is a dielectric layer, 3 and 4 are internal electrodes (inner conductors), and 5 and 6 are external electrodes. It is.
[0021]
As shown in FIG. 1, the multilayer body 1 of the multilayer ceramic capacitor 10 is formed by laminating a plurality of dielectric layers 2.
[0022]
The dielectric layer 2 is made of a non-reducing dielectric material containing barium titanate (BaTiO 3 ) as a main component and a dielectric material containing a glass component, and has a shape of 2.0 mm × 1.2 mm or the like. The thickness is set to 1 to 5 μm to increase the capacity. The dielectric layer 2 is stacked in the upward direction in the drawing to form the laminate 1. The shape, thickness, and number of layers of the dielectric layer 2 can be arbitrarily changed according to the capacitance value.
[0023]
For example, a plurality of internal electrodes 3 and 4 are formed facing each other between the dielectric layers 2 of the multilayer body 1 and extend to a pair of end surfaces of the multilayer body 1, respectively. The internal electrodes 3 and 4 are made of, for example, a material mainly containing Ni, and have a thickness of 1 to 2 μm.
[0024]
External electrodes 5 and 6 are formed on a pair of end surfaces of the laminate 1, the internal electrode 3 is connected to the external electrode 5, and the internal electrode 4 is connected to the external electrode 6. A surface plating layer (not shown) is formed on the surfaces of the external electrodes 5 and 6. The surface plating layer can be exemplified by, for example, Ni plating, Sn plating, solder plating, and the like. A feature of the present invention is that the external electrodes 5 and 6 are each formed of a metal component, for example, a base metal material such as Ni from the laminate 1 side. , A first layer 5a, 6a and a second layer 5b, 6b formed by baking a conductive paste containing an organic binder resin and a glass component, and the first layers 5a, 6a and the second layers 5b, 6b. The gap 7 is formed between them.
[0025]
The voids 7 are dotted in spots between the first layers 5a, 6a and the second layers 5b, 6b. In the portion where the void 7 is not formed, the metal components of the first layers 5a, 6a and the second layers 5b, 6b are integrated, and the first layer 5a, 6a and the second layers 5b, 6b No separation occurs between the layers (5a-5b, 6a-6b). Here, it is desirable that the diameter of the gap 7 is in the range of 10 to 50 μm, preferably 20 to 30 μm in the thickness direction of the external electrodes 5 and 6 in order to form the gap 7 uniformly. Further, of the area where the first layers 5a and 6a and the second layers 5b and 6b are in contact with each other, the ratio of the area where the voids 7 exist is in the range of 10 to 40%, preferably 20 to 30%. desirable. That is, when the ratio of the area where the voids 7 exist is less than 10%, the effect of suppressing cracks during surface mounting on the wiring board is insufficient. On the other hand, when the ratio of the area where the voids 7 exist exceeds 40%, the resistance of the external electrodes 5 and 6 increases.
[0026]
Hereinafter, a method for manufacturing the multilayer ceramic capacitor of the present invention will be described. Each code is not distinguished before and after firing.
[0027]
First, a conductive paste is formed on a predetermined region of the ceramic green sheet 2 serving as a dielectric layer by screen printing, and conductive films 3 and 4 serving as internal electrodes are formed.
[0028]
Then, after stacking a predetermined number of such ceramic green sheets 2 so that the conductor films 3 and 4 face each other and the conductor films 3 and 4 extend to different end surfaces, the ceramic green sheets 2 are cut and unfired. The laminated body 1 in the state is fired by adding a predetermined atmosphere, temperature and time. Thereby, the internal electrodes 3 and 4 are exposed on the pair of end surfaces of the multilayer body 1.
[0029]
Next, external electrodes 5 and 6 are formed on a pair of end surfaces of the laminate 1 so as to be connected to the internal electrodes 3 and 4 respectively.
[0030]
Specifically, first, a conductive paste is applied to a pair of end surfaces of the laminated body 1 by a dipping method, a screen printing method, or the like to form conductor films 5a and 6a to be the first layers of the external electrodes. The conductive paste includes a metal component such as Cu and Ni, a glass component such as borosilicate glass containing a metal oxide, an organic binder resin, and the like.
[0031]
After removing the binder components from the conductor films 5a and 6a in the air at 250 to 400 ° C., the first layers 5a and 6a are formed by baking at 800 to 900 ° C. in a neutral or reducing atmosphere.
[0032]
At this time, it is important that the atmosphere at the time of baking does not introduce oxygen. As a result, the glass component containing the metal oxide is reduced and the wettability to the metal component is reduced, so that the glass component precipitates in a ball shape on the surfaces of the first layers 5a and 6a.
[0033]
Next, a conductive paste is applied to the surfaces of the first layers 5a and 6a by a method such as dipping or screen printing to form conductor films 5b and 6b to be second layers.
[0034]
After removing the binder components from the conductive films 5b and 6b in the air at 250 ° C. to 400 ° C., the second layers 5b and 6b are formed by baking at 800 to 900 ° C. in a neutral or reducing atmosphere.
[0035]
At this time, it is important to introduce oxygen into the atmosphere at the time of baking at a concentration of 50 ppm or less. Thereby, the wettability of the glass component with respect to the metal component is improved, and the glass component is prevented from depositing on the surfaces of the second layers 5b and 6b.
[0036]
Thereby, on the surfaces of the first layers 5a and 6a, the portions where the metal components are deposited are integrated with the metal components of the second layers 5b and 6b, and the portions where the glass components are deposited on the surfaces are the second portions. The metal components of the layers 5b, 6b are not completely integrated, and as a result, a void 7 is formed between the first layers 5a, 6a and the second layers 5b, 6b.
[0037]
Here, even when the conductive paste that becomes the first layers 5a and 6a and the conductive paste that becomes the second layers 5b and 6b are the same, the baking temperature of the first layers 5a and 6a is set to the second layer 5b and 6b. , The glass component may be deposited on the surfaces of the first layers 5a and 6a, and the glass component may not be deposited on the surfaces of the second layers 5b and 6b.
[0038]
Thereafter, surface plating layers are formed on the external electrodes 5 and 6 by electrolytic plating or electroless plating. Here, when a glass component is precipitated on the surfaces of the second layers 5b and 6b, the glass component is removed by performing barrel polishing before the plating treatment so that the surface plating layer is formed uniformly. May be.
[0039]
Thus, the multilayer ceramic capacitor 10 of the present invention is obtained.
[0040]
Thus, according to the multilayer ceramic capacitor 10 of the present invention, the external electrodes 5 and 6 are formed of the glass deposited on the surface when the first layer is formed between the first layers 5a and 6a and the second layers 5b and 6b. Due to the components, a void 7 is formed so as to surround the surface and the glass component. Therefore, even when a thermal shock due to the soldering 12 or a mechanical stress due to the bending of the wiring board 11 is applied, the external electrodes 5 and 6 are appropriately deformed. Generation can be suppressed.
[0041]
In addition, since the first layers 5a and 6a of the external electrodes 5 and 6 can have a dense structure, a conductive paste for forming the second layers 5b and 6b is applied and baked on the surfaces of the first layers 5a and 6a. In addition, the organic binder resin in the conductive paste that becomes the second layers 5b and 6b does not enter the inside of the first layers 5a and 6a, thereby preventing the blister 38 from being generated in the external electrodes 5 and 6. it can.
[0042]
Furthermore, since there is no gap 7 in a portion where the main surface of the laminate 1 and the external electrodes 5 and 6 are in contact with each other, peeling 48 of the external electrodes 5 and 6 can be prevented.
[0043]
According to the above manufacturing method, the external electrodes 5 and 6 are formed only twice, and a step of applying a carbon paste in advance to a portion to be the void 7 is unnecessary. Become.
[0044]
It should be noted that the present invention is not limited to the above embodiments, and various changes and improvements may be made without departing from the spirit of the present invention.
[0045]
For example, in the above embodiment, the multilayer ceramic capacitor 10 has been described as a ceramic electronic component, but the present invention can be applied to a multiple capacitor 10 as shown in FIG. That is, in the multiple capacitor 10, the external electrodes 5, 6 extend only from the end face of the multilayer body (component body) 1 to two main faces adjacent to the end face. The thickness of the conductor films 5 and 6 serving as electrodes tends to be small. Then, the sintering of the external electrodes 5 and 6 easily progresses, and the binder is not removed even in the initial stage of sintering, so that the residual carbon is easily trapped, so that the blister 38 is easily generated. In addition, since the thickness of the external electrodes 5 and 6 is small, the probability that the organic binder resin remains at the interface between the internal electrodes 3 and 4 and the external electrodes 5 and 6 increases. And the likelihood of a decrease in electrical characteristics such as this has increased. When the conventional ceramic electronic component 30 shown in FIG. 4 is applied to the multiple capacitor 10, the occurrence of the blister 38 has been a particular problem. However, the present invention is to prevent the blister 38 more effectively. Can be. Further, in the multiple capacitor 10, the external electrodes 5, 6 are formed only on two main surfaces adjacent to the end surfaces of the multilayer body 1 from the end surfaces. There is a problem that the peeling 48 of the external electrodes 5 and 6 easily occurs. When the conventional ceramic electronic component 40 shown in FIG. 5 is applied to the multiple capacitor 10, the occurrence of the peeling 48 has been a particular problem. However, the present invention aims to prevent the peeling 48 more effectively. Can be.
[0046]
Further, the present invention can be applied to other ceramic electronic components such as other electronic components and semiconductor components in addition to the multilayer ceramic capacitor.
[0047]
In addition, the same paste may be used as the conductive paste to be the first layers 5a and 6a, and the conductive paste to be the second layers 5b and 6b may be different from each other. For example, the voids 7 are more easily formed in the conductive paste that becomes the first layers 5a and 6a by increasing the proportion of the glass component than in the conductive paste that becomes the second layers 5a and 6a.
[0048]
Further, the external electrodes 5 and 6 may have a structure of three or more layers, and for example, the gap 7 may be formed between the second layer and the third layer.
[0049]
【Example】
The inventor manufactured the multilayer ceramic capacitor 10 in which the gap 7 was formed between the first layers 5a and 6a and the second layers 5b and 6b by the above method.
[0050]
As a comparative example, at the time of baking, the wettability of the first layer 5a, 6a with respect to the metal component of the glass component is made good, and a void 7 is formed between the first layer 5a, 6a and the second layer 5b, 6b. A multilayer ceramic capacitor 10 not having the same was produced.
[0051]
The obtained sample was subjected to a thermal shock (ΔT) test and a bending strength test.
[0052]
In the thermal shock (ΔT) test, 300 samples were immersed in a high-temperature solder bath at 280 ° C. for 2 seconds, and the crack generation rate was examined.
[0053]
In the bending strength test, as shown in FIG. 2, 100 samples were surface-mounted on a wiring pattern 12 on a 1.6 mm thick glass epoxy substrate (wiring board) 11 by soldering. Then, at the center of the external electrodes 5 and 6, the glass epoxy substrate was bent so that the glass epoxy substrate moved upward by 2.0 mm, and the crack occurrence rate in that case was examined.
[0054]
As a result, as shown in FIG. 1, in the present embodiment in which the voids 7 are formed between the first layers 5a, 6a and the second layers 5b, 6b, the rate of occurrence of cracks in a thermal shock (ΔT) test Was 0%, and the crack occurrence rate in the flexural strength test was 0%.
[0055]
Further, in the sample of the present invention, no blister 38 was generated in the external electrodes 5 and 6 at the time of baking, and no peeling 48 of the external electrodes 5 and 6 was generated at the time of plating.
[0056]
On the other hand, in the comparative example in which the voids 7 were not formed between the first layers 5a, 6a and the second layers 5b, 6b, the crack occurrence rate in the thermal shock (ΔT) test was 2%, and the flexural strength test was performed. The occurrence rate of cracks was 5%.
[0057]
The same results were obtained when the present invention was applied to the multiple capacitor 10 shown in FIG.
[0058]
From the above results, in the multilayer ceramic capacitor 10 of the present invention, since the gap 7 is formed between the first layer and the second layer (5a-5b, 6a-6b) of the external electrodes 5, 6, It has been found that cracks during surface mounting on the wiring board 11 can be suppressed while preventing appearance defects such as the peeling 48 of the external electrodes 5 and 6 and the blister 38 from occurring.
[0059]
【The invention's effect】
According to the ceramic electronic component of the present invention, the external electrode includes the first layer and the second layer formed by baking a conductive paste containing a metal component, an organic binder resin, and a glass component from the component body side. In addition, the present invention provides a ceramic electronic component in which a gap is formed between a first layer and a second layer, so that cracks during surface mounting on a wiring board can be suppressed.
[0060]
In addition, the occurrence of blisters in the external electrodes can be prevented. Further, peeling of the external electrode can be prevented.
[Brief description of the drawings]
FIG. 1 is a view showing a multilayer ceramic capacitor of the present invention, wherein (a) is an external perspective view and (b) is a longitudinal sectional view.
FIG. 2 is a cross-sectional view showing a state where the multilayer ceramic capacitor of FIG. 1 is surface-mounted on a wiring board.
3A and 3B are diagrams showing a multiple capacitor of the present invention, wherein FIG. 3A is an external perspective view, and FIG. 3B is a longitudinal sectional view.
FIG. 4 is a longitudinal sectional view showing a conventional multilayer ceramic capacitor.
FIG. 5 is a longitudinal sectional view showing another conventional ceramic capacitor.
[Explanation of symbols]
10. Multilayer ceramic capacitors (ceramic electronic components)
1 laminated body (part body)
2 Dielectric layer 3, 4 Internal electrode 5, 6 External electrode 7 Void 11 Glass epoxy board (wiring board)
12 Wiring pattern 13 Solder
