JP2004234047A - 電子回路およびアセンブラ - Google Patents

Abstract

【課題】命令を読み出してＣＰＵが実行する電子回路において、クロックを切り替える際に、ジャンプ命令またはクロック切替のための命令をＣＰＵが実行する必要のない電子回路を実現する。
【解決手段】命令と各命令に対応する付加ビットとが命令メモリ１００に格納されており、ＣＰＵ１００からの命令読み出しによって読み出される命令に対応する付加ビットがクロック切替制御部１２０へ出力され、その付加ビットの情報に応じてクロック切替制御部１２０がクロック選択信号を生成し、クロック切替部１３０がクロック選択信号に従って周波数の異なる複数のクロックのなかから１つを選択してＣＰＵ１１０へ供給することにより、ＣＰＵ１１０がジャンプ命令またはクロック切替のための命令を実行することなくクロックを切り替えることができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、命令を読み込み実行する電子回路およびその電子回路に対応するアセンブラに関する。
【０００２】
【従来の技術】
従来、命令を読み込み実行する電子回路において、消費電力削減のために、例えば、特許文献１に記載の電子機器が公開されていた。図９は、この従来の電子回路の構成図である。ＣＰＵ９０１とメモリ９０２とが双方向バス９０３により接続されており、バス９０３はアドレスとデータが時分割で送信される。このバス９０３はレジスタ９０４を介してウィンドウコンパレータ９０５が接続されている。ＣＰＵ９０１はプログラム実行時にアドレスをメモリ９０２とレジスタ９０４とに出力する。ＣＰＵ９０１は後述のスイッチ回路９０６を介して処理モードに応じた速度のクロックが供給される。メモリ９０２には、特定アドレス領域Ｂに低速動作モードのプログラムが格納されている。特定アドレス領域Ｂの上限値と下限値とを出力する基準アドレス発生回路９０９があり、上限値と下限値をウィンドウコンパレータ９０５に出力する。ウィンドウコンパレータ９０５は、レジスタ９０４からアドレスを受け取り、そのアドレスを基準アドレス発生回路９０９から受け取った上限値および下限値と比較して、アドレスが特定領域Ｂの中かどうかを判定し、特定領域Ｂの中であれば、遅いクロックを選択し、特定領域Ｂの外であれば速いクロックを選択する選択信号を、前述のスイッチ回路９０６に出力する。スイッチ回路９０６は、ウィンドウコンパレータ９０５から受け取った選択信号に従い、低速クロックＣＫＬ９０７と高速クロックＣＫＨ９０８とからいずれかを選択して、ＣＰＵ９０１へ供給する。
【０００３】
この構成により、ＣＰＵ９０１が実行するプログラムが特定領域Ｂ内かどうかにより、ＣＰＵのクロックを切り替えることができるので、クロックを切り替えるための命令をプログラムしておかなくともクロックを切り替えることができ、ステップ数を増やさずにクロックを切り替えることができる。
【０００４】
【特許文献１】
特開平３−５５６１４号公報（第１図）
【０００５】
【発明が解決しようとする課題】
上記従来の構成では、処理速度が低速でよいときには低速クロックに切り替えられて低消費電力化を図れるが、クロックを切り替えるには、一連の命令は、特定のアドレス領域に入ったり、出たりする必要があり、複数回切り替えるためには、特定アドレス領域へ入る時と出る時にジャンプ命令を実行する必要があり、ジャンプ命令の実行サイクルが余分にかかり、処理時間が増大するという課題があった。
【０００６】
また、ＣＰＵの周辺回路のクロックを停止してもＣＰＵの命令実行を妨げない場合にその周辺回路のクロック供給を停止して低消費電力化を図るときには、同様にジャンプ命令や周辺回路のクロック供給を制御する命令をＣＰＵに実行させる必要があり、命令の実行サイクルが余分にかかり、処理時間が増大するという課題があった。
【０００７】
本発明は、ＣＰＵの処理時間の増大を抑え、かつ低消費電力化を図ることのできる電子回路およびアセンブラを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するために、以下の構成をとる。
【０００９】
請求項１記載の電子回路は、命令と命令に対応する付加情報とを格納し、各命令の読み出し時に命令と命令に対応する付加情報とを出力する命令メモリと、命令メモリから命令を読み出して実行するＣＰＵと、命令メモリから命令が読み出されるときに出力される付加情報を入力し、付加情報で指定されたクロックを選択するためのクロック選択信号を出力するクロック切替制御部と、クロック選択信号に基づいて複数のそれぞれ異なる周波数のクロックのうちから１つを選択しＣＰＵに供給するクロック切替部とを備えている。
【００１０】
この電子回路によれば、命令メモリには命令と各命令に対応する付加情報が格納され、ＣＰＵが読み出した命令に対応する付加情報に従い、クロック切替制御部およびクロック切替部により、ＣＰＵへ供給するクロックを切り替えるため、ジャンプ命令やクロック切替のための命令をＣＰＵが実行する必要はなく、処理時間の増大を抑えられる。また、実行する命令に応じて低速（低周波数）のクロックに切り替えられることで低消費電力化を図ることができる。
【００１１】
また、請求項２記載のアセンブラは、請求項１記載の電子回路の命令メモリに格納される命令と付加情報とを生成するアセンブラであり、アセンブリ言語で複数の命令を記述したアセンブラプログラムと、アセンブラプログラムを構成する１つ以上の命令からなる複数の命令群のそれぞれに対し複数のそれぞれ異なる周波数のクロックのうちから１つを指定するクロック切替情報とを入力し、アセンブラプログラムの各命令をマシン語の命令へ変換して出力すると同時に、クロック切替情報に応じてクロックを指定する付加情報をマシン語の各命令に対応させて生成し出力するものである。
【００１２】
このアセンブラにより、請求項１記載の電子回路の命令メモリに格納される命令と付加情報とを容易に生成することができる。
【００１３】
また、請求項３記載のアセンブラは、請求項１記載の電子回路の命令メモリに格納される命令と付加情報とを生成するアセンブラであり、アセンブリ言語で複数の命令を記述したアセンブラプログラムに、アセンブラプログラムを構成する１つ以上の命令からなる複数の命令群のそれぞれに対し複数のそれぞれ異なる周波数のクロックのうちから１つを指定するクロック切替情報を付加したソースプログラムを入力し、アセンブラプログラムの各命令をマシン語の命令へ変換して出力すると同時に、クロック切替情報に応じてクロックを指定する付加情報をマシン語の各命令に対応させて生成し出力するものである。
【００１４】
このアセンブラにより、請求項１記載の電子回路の命令メモリに格納される命令と付加情報とを容易に生成することができる。
【００１５】
請求項４記載の電子回路は、命令と命令に対応する付加情報とを格納し、各命令の読み出し時に命令と命令に対応する付加情報とを出力する命令メモリと、命令メモリから命令を読み出して実行するＣＰＵと、ＣＰＵの制御により動作する１つまたは複数の周辺回路と、命令メモリから命令が読み出されるときに出力される付加情報を入力し、付加情報で示されたクロックを停止できる周辺回路を指定するクロック停止制御信号を出力するクロック停止ブロック選択部と、クロック停止制御信号で指定される周辺回路へのクロック供給を停止し、指定されない周辺回路へクロックを供給するクロック供給制御部とを備えている。
【００１６】
この電子回路によれば、命令メモリには命令と各命令に対応する付加情報が格納され、ＣＰＵが読み出した命令に対応する付加情報に従い、クロック停止ブロック選択部およびクロック供給制御部により、命令実行に影響しない周辺回路へのクロックを停止することができるため、ジャンプ命令やクロック停止のための命令をＣＰＵが実行する必要はなく、処理時間の増大を抑えられる。また、実行する命令に応じて周辺回路へのクロック供給を停止することで低消費電力化を図ることができる。
【００１７】
また、請求項５記載のアセンブラは、請求項４記載の電子回路の命令メモリに格納される命令と付加情報とを生成するアセンブラであり、アセンブリ言語で複数の命令を記述したアセンブラプログラムと、アセンブラプログラムで記述できる各命令について、どの周辺回路のクロックを停止できるかを記述した命令−クロック停止ブロック対応表とを入力し、アセンブラプログラムの各命令をマシン語の命令へ変換して出力すると同時に、マシン語の各命令についてどの周辺回路のクロックが停止できるかを示す付加情報を、命令−クロック停止ブロック対応表に基づいて生成し出力するものである。
【００１８】
このアセンブラにより、請求項４記載の電子回路の命令メモリに格納される命令と付加情報とを容易に生成することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００２０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態の電子回路の構成図である。１００は、命令と各命令に対応する付加情報である付加ビットとを格納し、命令読み出し時に、命令と付加ビットとを出力する命令メモリである。１１０は、命令メモリ１００から命令を読み出して実行するＣＰＵである。１２０は、命令メモリ１００から命令が読み出されるときに出力される付加ビットを入力とし、クロックを選択するクロック選択信号を出力するクロック切替制御部である。１３０は、クロック切替制御部１２０が出力するクロック選択信号に従い複数のクロックから１つを選択してＣＰＵ１１０に供給するクロック切替部である。
【００２１】
次に、この回路の動作を説明する。ＣＰＵ１１０は、アドレスおよび読み出し制御信号を命令メモリ１００に出力する。命令メモリ１００は、ＣＰＵ１１０から受け取ったアドレスに格納されている命令をＣＰＵ１１０へ出力し、同時に、対応する付加ビットをクロック切替制御部１２０へ出力する。クロック切替制御部１２０は、受け取った付加ビットに応じたクロック選択信号を出力する。クロック選択信号は例えば、付加ビットが０１であれば、第１のクロックＣＬＫ１を選択し、付加ビットが１０であれば、第２のクロックＣＬＫ２を選択する信号である。クロック切替部１３０は、クロック切替制御部１２０から受け取ったクロック選択信号に従って、複数のクロックＣＬＫ１，ＣＬＫ２，・・・ＣＬＫｎ のうちの１つのクロックをＣＰＵ１１０へ供給する。ＣＬＫ１，ＣＬＫ２，・・・ＣＬＫｎのそれぞれは周波数の異なるクロックである。
【００２２】
以上のように本実施の形態の電子回路は、各命令ごとにもつ付加ビットによってクロック切替制御を行うため、何度クロックを切り替える場合でも、ジャンプ命令やクロックを切り替える命令をＣＰＵ１１０で実行することなく、クロックを切り替えることが可能となり、処理時間の増大を抑えられる。また、実行する命令に応じて低速（低周波数）のクロックに切り替えられることで低消費電力化を図ることができる。
【００２３】
図２（ａ）および図２（ｂ）は、それぞれ本発明の第１の実施の形態に係わる電子回路のアセンブラの構成図である。本実施の形態におけるアセンブラは、プログラマーが編集しやすい記述方式で命令を記述したソースプログラムから、図１の命令メモリ１００に格納する、ＣＰＵ１１０が実行できるマシン語の命令と付加ビットとを生成するアセンブラである。
【００２４】
図２において、２００は、プログラマーが編集しやすい記述方式で命令を記述したアセンブラプログラムである。２１０は、アセンブラプログラム２００内の１つ以上の命令からなる複数の命令群のそれぞれに対し、複数のそれぞれ異なる周波数のクロックのうちから１つを指定するクロック切替情報である。２２０はアセンブラである。２３０は、アセンブラ２２０が出力するマシン語の命令と付加ビットである。また、２４０は、アセンブラプログラム内にクロック切替情報を挿入（付加）したソースプログラムである。
【００２５】
図２（ａ）の構成では、アセンブラプログラム２００とクロック切替情報２１０とを別々のファイルとして作成し、アセンブラ２２０では、それらアセンブラプログラム２００とクロック切替情報２１０とを入力し、回路が直接実行できるマシン語の命令へ変換して出力すると同時に、クロックを指定する付加ビットを生成して出力する。
【００２６】
また、図２（ｂ）の構成では、図３のようにアセンブラプログラム２００とクロック切替情報２１１とを１つのファイル（ソースプログラム２４０）として作成し、アセンブラ２２０では、そのソースプログラム２４０を入力し、回路が直接実行できるマシン語の命令へ変換して出力すると同時に、クロックを指定する付加ビットを生成して出力する。
【００２７】
図３は、図２（ｂ）のソースプログラム２４０の記述例であり、アセンブラプログラム２００中にクロック切替情報２１１として擬似命令が付加されている。クロックを切り替えたい命令の前に、指定したいクロックに対応した擬似命令を記述することで、各命令と指定したいクロックとを対応させる。ここで、例えば、クロックＣＬＫ１を指定したい場合、擬似命令１、クロックＣＬＫ２を指定したい場合、擬似命令２を記述する。
【００２８】
図４は、図３に示したソースプログラム２４０をマシン語と付加ビットに変換した結果である。アセンブラ２２０は、アセンブラプログラムに記述されている命令をマシン語に変換すると同時に、変換中の命令の前で一番近い擬似命令に応じて、付加ビットを生成する。図３のプログラムの場合、命令１、命令２をマシン語に変換する際には、付加ビットは擬似命令１に対応した０１を出力し、命令３、命令４をマシン語に変換する際には、付加ビットは擬似命令２に対応した１０を出力する。
【００２９】
なお、図２（ａ）のように、アセンブラプログラム２００とクロック切替情報２１０とを別々のファイルとして作成し入力する場合には、クロック切替情報２１０中に、図３のクロック切替情報２１１であるクロック切替えのための複数の疑似命令に加え、それらの各疑似命令とアセンブラプログラム２００の各命令群とを対応させるための情報が記述されている。この情報は、例えば、アセンブラプログラム２００の何行目〜何行目に対応しているかを各疑似命令について記述しておけばよい。この場合、アセンブラ２２０は、アセンブラプログラム２００に記述されている命令をマシン語に変換すると同時に、クロック切替情報２１０を基に変換中の命令が記述された行に対応している擬似命令に応じて、付加ビットを生成する。
【００３０】
この図２（ａ）のようにアセンブラプログラム２００とクロック切替情報２１０とを別々のファイルとして作成するよりも、図２（ｂ）のように１つのファイルとして作成するほうが、クロック切替えのための各疑似命令とアセンブラプログラム２００の各命令群との対応付けを簡単に行え、ファイル作成を容易に行うことができる。
【００３１】
以上のように本実施の形態におけるアセンブラ２２０では、プログラマーが編集しやすい記述方式で命令を記述したソースプログラムから、命令メモリ１００に格納する、ＣＰＵ１１０が実行できるマシン語の命令と付加ビットとを容易に生成することができる。
【００３２】
なお、上記では、２ビットの付加ビットを例に説明したが、何ビットでもよく、ｎビット（ｎは１以上の整数）の付加ビットによって、最大、２のｎ乗個のクロックを切り替える構成とすることが可能である。
【００３３】
（第２の実施の形態）
図５は、本発明の第２の実施の形態の電子回路の構成図である。５００は、命令と各命令に対応する付加情報である付加ビットとを格納し、命令読み出し時に、命令と付加情報とを出力する命令メモリである。５１０は、命令メモリ５００から命令を読み出して実行するＣＰＵである。５２０、５２１、５２２は、ＣＰＵ５１０の制御により動作する周辺回路である。５３０は、命令メモリ５００から命令が読み出されるときに出力される付加ビットを入力とし、周辺回路５２０、５２１、５２２のうちからクロックを停止する周辺回路を選択するクロック停止制御信号を出力するクロック停止ブロック選択部である。５４０は、クロック停止制御信号に従い周辺回路５２０、５２１、５２２へのクロックを供給するか停止するかを切り替えるクロック停止制御部である。
【００３４】
次に、この回路の動作を説明する。ＣＰＵ５１０は、アドレスおよび読み出し制御信号を命令メモリ５００に出力する。命令メモリ５００は、ＣＰＵ５１０から受け取ったアドレスに格納されている命令をＣＰＵ５１０へ出力し、同時に、対応する付加ビットをクロック停止ブロック選択部５３０へ出力する。クロック停止ブロック選択部５３０は、受け取った付加ビットに応じたクロック停止制御信号を出力する。クロック停止制御信号の生成方法としては、例えば、付加ビットが１００であれば、第１周辺回路５２０のクロック供給を停止し、第２周辺回路５２１および第３周辺回路５２２へはクロックを供給するといったように、付加ビットの各ビットが各周辺回路に対応して、値が０か１かで対応する周辺回路のクロックを停止させるかどうかを制御する信号を生成する。クロック停止制御部５４０は、クロック停止ブロック選択部５３０が出力するクロック停止制御信号に従い、周辺回路５２０、５２１、５２２のクロック供給をそれぞれ停止する。
【００３５】
以上のように本実施の形態の電子回路では、各命令ごとにもつ付加ビットによって周辺回路のクロック供給制御を行うため、何度クロック供給制御を切り替える場合でも、ジャンプ命令やクロック供給を停止したり供給再開のための命令をＣＰＵ５１０で実行することなく、クロック供給停止の制御が可能となり、処理時間の増大を抑えられる。また、実行する命令に応じて周辺回路へのクロック供給を停止することで低消費電力化を図ることができる。
【００３６】
図６は、本発明の第２の実施の形態に係わる電子回路のアセンブラの構成図である。本実施の形態におけるアセンブラは、プログラマーが編集しやすい記述方式で命令を記述したアセンブラプログラムから、図５の命令メモリ５００に格納する、ＣＰＵ５１０が実行できるマシン語の命令と付加ビットとを生成するアセンブラである。６００は、プログラマーが編集しやすい記述方式で命令を記述したアセンブラプログラムである。６１０は、アセンブラプログラムで記述できる各命令において、どの周辺回路のクロックを停止できるかを記述した命令−クロック停止ブロック対応表である。６２０は、アセンブラプログラム６００の各命令を、回路が直接実行できるマシン語の命令へ変換して出力すると同時に、変換中の命令において、どの周辺回路のクロックが停止できるかを示す付加ビットを、命令−クロック停止ブロック対応表６１０に従って生成して出力するアセンブラである。
【００３７】
図７は、図６のアセンブラプログラム６００と命令−クロック停止ブロック対応表６１０の記述例である。命令−クロック停止ブロック対応表６１０は、次のように記述する。例えば、命令１では、第１周辺回路のクロックが停止でき、第２周辺回路、第３周辺回路のクロックは停止できない場合、命令１の行の第１周辺回路の列は１、第２周辺回路および第３周辺回路の列はそれぞれ０、というように、それぞれの命令でクロック停止できる周辺回路の列は１、クロック停止できない周辺回路の列は０を記述する。ここで、命令−クロック停止ブロック対応表６１０の中の値は、状態を区別できればよく、０と１とが、上記例とは反対であっても、同様の機能を果たす。また、クロックを停止できるとは、該当周辺回路のクロックを停止してもＣＰＵの命令実行を妨げない場合を意味する。
【００３８】
図８は、図７に例示したアセンブラプログラム６００と命令−クロック停止ブロック対応表６１０とからマシン語と付加ビットを生成した結果である。アセンブラは、アセンブラプログラム６００に記述されている命令、例えば、命令１をマシン語に変換する際に、命令−クロック停止ブロック対応表６１０から、第１周辺回路、第２周辺回路、第３周辺回路のクロック停止の可否情報である１００を読み取り、付加ビット１００を生成する。
【００３９】
以上のように本実施の形態のアセンブラでは、プログラマーが編集しやすい記述方式で命令を記述したアセンブラプログラム６００から、命令−クロック停止ブロック対応表６１０を用いて、命令メモリ５００に格納する、ＣＰＵ５１０が直接実行できるマシン語の命令と付加ビットとを容易に生成することができる。
【００４０】
なお、上記では、クロックを停止できる周辺回路５２０，５２１，５２２が３つの場合を例にとり、付加ビットを３ビットとしたが、クロックを停止する周辺回路の個数ｍ（ｍは１以上の整数）に応じて付加ビットのビット数もｍに設定すればよい。
【００４１】
【発明の効果】
以上のように本発明の請求項１記載の電子回路によれば、命令メモリには命令と各命令に対応する付加情報が格納され、ＣＰＵが読み出した命令に対応する付加情報に従い、クロック切替制御部およびクロック切替部により、ＣＰＵへ供給するクロックを切り替えるため、ジャンプ命令やクロック切替のための命令をＣＰＵが実行する必要はなく、処理時間の増大を抑えられる。また、実行する命令に応じて低速（低周波数）のクロックに切り替えられることで低消費電力化を図ることができる。
【００４２】
また、請求項２、請求項３記載のアセンブラにより、請求項１記載の電子回路の命令メモリに格納される命令と付加情報とを容易に生成することができる。
【００４３】
請求項４記載の電子回路によれば、命令メモリには命令と各命令に対応する付加情報が格納され、ＣＰＵが読み出した命令に対応する付加情報に従い、クロック停止ブロック選択部およびクロック供給制御部により、命令実行に影響しない周辺回路へのクロックを停止することができるため、ジャンプ命令やクロック停止のための命令をＣＰＵが実行する必要はなく、処理時間の増大を抑えられる。また、実行する命令に応じて周辺回路へのクロック供給を停止することで低消費電力化を図ることができる。
【００４４】
また、請求項５記載のアセンブラにより、請求項４記載の電子回路の命令メモリに格納される命令と付加情報とを容易に生成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電子回路の構成図
【図２】（ａ），（ｂ）はそれぞれ本発明の第１の実施の形態に係わる電子回路のアセンブラの構成図
【図３】図２（ｂ）におけるソースプログラム２４０の記述例を示す図
【図４】図３に示したソースプログラム２４０をマシン語と付加ビットに変換した結果を示す図
【図５】本発明の第２の実施の形態の電子回路の構成図
【図６】本発明の第２の実施の形態に係わる電子回路のアセンブラの構成図
【図７】図６のアセンブラプログラム６００と命令−クロック停止ブロック対応表６１０の記述例を示す図
【図８】図７に例示したアセンブラプログラム６００と命令−クロック停止ブロック対応表６１０とからマシン語と付加ビットを生成した結果を示す図
【図９】従来の電子回路の構成図
【符号の説明】
１００ 命令メモリ
１１０ ＣＰＵ
１２０ クロック切替制御部
１３０ クロック切替部
２００ アセンブラプログラム
２１０，２１１ クロック切替情報
２２０ アセンブラ
２３０ マシン語と付加ビット
２４０ ソースプログラム
５００ 命令メモリ
５１０ ＣＰＵ
５２０，５２１，５２２ 周辺回路
５３０ クロック停止ブロック選択部
５４０ クロック停止制御部
６００ アセンブラプログラム
６１０ 命令−停止可能ブロック対応表
６２０ アセンブラ
６３０ マシン語と付加ビット

Claims (5)

1. 命令と前記命令に対応する付加情報とを格納し、各命令の読み出し時に前記命令と前記命令に対応する付加情報とを出力する命令メモリと、前記命令メモリから命令を読み出して実行するＣＰＵと、前記命令メモリから命令が読み出されるときに出力される付加情報を入力し、前記付加情報で指定されたクロックを選択するためのクロック選択信号を出力するクロック切替制御部と、前記クロック選択信号に基づいて複数のそれぞれ異なる周波数のクロックのうちから１つを選択し前記ＣＰＵに供給するクロック切替部とを備えた電子回路。
2. 請求項１記載の電子回路の命令メモリに格納される命令と付加情報とを生成するアセンブラであり、
   アセンブリ言語で複数の命令を記述したアセンブラプログラムと、前記アセンブラプログラムを構成する１つ以上の命令からなる複数の命令群のそれぞれに対し複数のそれぞれ異なる周波数のクロックのうちから１つを指定するクロック切替情報とを入力し、前記アセンブラプログラムの各命令をマシン語の命令へ変換して出力すると同時に、前記クロック切替情報に応じてクロックを指定する付加情報を前記マシン語の各命令に対応させて生成し出力するアセンブラ。
3. 請求項１記載の電子回路の命令メモリに格納される命令と付加情報とを生成するアセンブラであり、
   アセンブリ言語で複数の命令を記述したアセンブラプログラムに、前記アセンブラプログラムを構成する１つ以上の命令からなる複数の命令群のそれぞれに対し複数のそれぞれ異なる周波数のクロックのうちから１つを指定するクロック切替情報を付加したソースプログラムを入力し、前記アセンブラプログラムの各命令をマシン語の命令へ変換して出力すると同時に、前記クロック切替情報に応じてクロックを指定する付加情報を前記マシン語の各命令に対応させて生成し出力するアセンブラ。
4. 命令と前記命令に対応する付加情報とを格納し、各命令の読み出し時に前記命令と前記命令に対応する付加情報とを出力する命令メモリと、前記命令メモリから命令を読み出して実行するＣＰＵと、前記ＣＰＵの制御により動作する１つまたは複数の周辺回路と、前記命令メモリから命令が読み出されるときに出力される付加情報を入力し、前記付加情報で示されたクロックを停止できる前記周辺回路を指定するクロック停止制御信号を出力するクロック停止ブロック選択部と、前記クロック停止制御信号で指定される前記周辺回路へのクロック供給を停止し、指定されない前記周辺回路へクロックを供給するクロック供給制御部とを備えた電子回路。
5. 請求項４記載の電子回路の命令メモリに格納される命令と付加情報とを生成するアセンブラであり、
   アセンブリ言語で複数の命令を記述したアセンブラプログラムと、前記アセンブラプログラムで記述できる各命令について、どの周辺回路のクロックを停止できるかを記述した命令−クロック停止ブロック対応表とを入力し、前記アセンブラプログラムの各命令をマシン語の命令へ変換して出力すると同時に、前記マシン語の各命令についてどの周辺回路のクロックが停止できるかを示す付加情報を、前記命令−クロック停止ブロック対応表に基づいて生成し出力するアセンブラ。

Images