JP2004228882A - 自動利得制御増幅回路 - Google Patents
自動利得制御増幅回路 Download PDFInfo
- Publication number
- JP2004228882A JP2004228882A JP2003013663A JP2003013663A JP2004228882A JP 2004228882 A JP2004228882 A JP 2004228882A JP 2003013663 A JP2003013663 A JP 2003013663A JP 2003013663 A JP2003013663 A JP 2003013663A JP 2004228882 A JP2004228882 A JP 2004228882A
- Authority
- JP
- Japan
- Prior art keywords
- level
- automatic gain
- gain control
- amplifier circuit
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】簡単な構成で自動利得制御増幅回路の雑音特性を改善する。
【解決手段】自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々は、利得を設定範囲内で変化させることができ、出力信号レベルを規定レベルに一致させるための制御を行う。自動利得制御ループＡＧＣ４からの出力信号レベルを規定レベルに制御可能な下限レベルの信号が自動利得制御ループＡＧＣ１に入力されて自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々の規定レベルが設定されている。
【選択図】 図１
【解決手段】自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々は、利得を設定範囲内で変化させることができ、出力信号レベルを規定レベルに一致させるための制御を行う。自動利得制御ループＡＧＣ４からの出力信号レベルを規定レベルに制御可能な下限レベルの信号が自動利得制御ループＡＧＣ１に入力されて自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々の規定レベルが設定されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は自動利得制御増幅回路、特に多段の可変利得増幅回路を用いた自動利得制御増幅回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
自動利得制御増幅回路においては、入力信号レベルが変動しても出力信号レベルが規定レベルに保たれるように、可変利得増幅回路の利得制御が行われる。そして、入力信号のダイナミックレンジが大きい場合には、多段の可変利得増幅回路が用いられ、可変利得増幅回路の各々の利得が制御されることで、出力信号レベルが規定レベルに保たれる。この多段の可変利得増幅回路を用いた利得制御の際には、最後段の可変利得増幅回路からの出力信号レベルが検出され、その検出レベルが規定レベルとなるように可変利得増幅回路の各々の利得が同時に制御される。
【０００３】
ここで、多段増幅回路全体における雑音指数は、前段の増幅回路ほどその寄与が大きくなり、最前段の増幅回路における雑音指数が支配的となる。また、単段の可変利得増幅回路における雑音指数は、利得が小さいほど大きくなる。したがって、前述した可変利得増幅回路の各々の利得が同時に制御される自動利得制御増幅回路においては、入力信号レベルの増大とともに可変利得増幅回路の各々の利得が前段の増幅回路も含めて同時に小さくなるように制御されるため、多段増幅回路全体における雑音指数が悪化してしまうという問題点がある。そこで、本発明の目的は、簡単な構成で雑音特性を改善できる自動利得制御増幅回路を提供することにある。なお、多段の可変利得増幅回路を用いた自動利得制御増幅回路の一例として、特開２０００−２１６６５２号公報（特許文献１）に示すものが開示されている。
【０００４】
【特許文献１】
特開２０００−２１６６５２号公報
【０００５】
【課題を解決するための手段】
このような目的を達成するために、第１の本発明に係る自動利得制御増幅回路は、入力される制御信号に応じて利得を設定範囲内で変化させる可変利得増幅回路と、該可変利得増幅回路からの出力信号レベルを規定レベルに一致させるための制御信号を該可変利得増幅回路へ出力する制御回路と、を含む自動利得制御ループを直列に複数備え、最前段の可変利得増幅回路への入力信号レベルが所定範囲内で変動しても最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な自動利得制御増幅回路であって、可変利得増幅回路の各々に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合は、利得は上限値に維持され、自動利得制御ループの各々の規定レベルについては、最前段の可変利得増幅回路に前記所定範囲の下限レベルの信号が入力された場合に可変利得増幅回路の各々の利得がいずれも上限値に達しているように設定され、さらに、上記の利得がいずれも上限値に達している状態を仮想した場合に規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように設定されていることを特徴とする。
【０００６】
本発明によれば、最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な下限レベルの信号が最前段の可変利得増幅回路に入力されて可変利得増幅回路の各々の利得がいずれも設定範囲の上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループの各々の規定レベルが設定されている。このような規定レベルの設定により、最前段の自動利得制御ループへの入力信号レベルの増大に対して、後段の自動利得制御ループほど先に自動利得制御が行われる。したがって、簡単な構成で雑音指数を改善することができる。
【０００７】
第２の本発明に係る自動利得制御増幅回路は、第１の本発明に記載の回路であって、前記制御回路の各々は、制御対象の可変利得増幅回路からの出力信号を検波して出力信号レベルを示す信号を出力する検波器と、規定レベルを示す信号を出力する規定レベル設定器と、出力信号レベルを示す信号と規定レベルを示す信号との比較結果に基づいて制御信号を算出し、制御対象の可変利得増幅回路へ出力する制御信号発生器と、を含むことを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。
【０００９】
図１は、本発明の実施形態に係る自動利得制御増幅回路の構成を示すブロック図である。本実施形態に係る自動利得制御増幅回路は、自動利得制御ループＡＧＣ１〜ＡＧＣ４を直列に複数（図１では一例として４つの場合を示す）備えている。
【００１０】
自動利得制御ループＡＧＣ１は、最前段の自動利得制御ループであり、可変利得増幅回路ＶＡＭＰ１、ミキサＭＩＸ、ローカル発振器ＬＯＣ、ＩＦ用増幅回路ＩＦＡＭＰ１及び制御回路ＣＯＮ１を備えている。可変利得増幅回路ＶＡＭＰ１は、ＲＦ用増幅回路ＲＦＡＭＰ２と、その入力に設けられた可変アッテネータＶＡＴＴ１によって構成されている。
【００１１】
自動利得制御ループＡＧＣ２は、自動利得制御ループＡＧＣ１の後段に接続されており、可変利得増幅回路ＶＡＭＰ２及び制御回路ＣＯＮ２を備えている。可変利得増幅回路ＶＡＭＰ２は、ＩＦ用増幅回路ＩＦＡＭＰ２と、その入力に設けられた可変アッテネータＶＡＴＴ２によって構成されている。
【００１２】
自動利得制御ループＡＧＣ３は、自動利得制御ループＡＧＣ２の後段に接続されており、可変利得増幅回路ＶＡＭＰ３及び制御回路ＣＯＮ３を備えている。可変利得増幅回路ＶＡＭＰ３は、ＩＦ用増幅回路ＩＦＡＭＰ３と、その入力に設けられた可変アッテネータＶＡＴＴ３によって構成されている。
【００１３】
自動利得制御ループＡＧＣ４は、自動利得制御ループＡＧＣ３の後段に接続される最後段の自動利得制御ループであり、可変利得増幅回路ＶＡＭＰ４及び制御回路ＣＯＮ４を備えている。可変利得増幅回路ＶＡＭＰ４は、ＩＦ用増幅回路ＩＦＡＭＰ４と、その入力に設けられた可変アッテネータＶＡＴＴ４によって構成されている。
【００１４】
ＲＦ入力信号は、まずＲＦ用増幅回路ＲＦＡＭＰ１に入力され、ＲＦ信号の増幅が行われた後に自動利得制御ループＡＧＣ１へ出力される。
【００１５】
自動利得制御ループＡＧＣ１に入力されたＲＦ信号は、まず可変利得増幅回路ＶＡＭＰ１に入力されてＲＦ信号の増幅が行われる。このとき、制御回路ＣＯＮ１による利得の制御も行われる。可変利得増幅回路ＶＡＭＰ１からのＲＦ信号は、ミキサＭＩＸに入力されてＩＦ信号にダウンコンバートされる。ミキサＭＩＸからのＩＦ信号は、ＩＦ用増幅回路ＩＦＡＭＰ１に入力されて増幅が行われた後に、自動利得制御ループＡＧＣ２へ出力される。ここで、制御回路ＣＯＮ１は、ＩＦ用増幅回路ＩＦＡＭＰ１からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータＶＡＴＴ１の減衰レベルを制御する。これによって、可変利得増幅回路ＶＡＭＰ１の利得が制御されて自動利得制御が行われる。
【００１６】
自動利得制御ループＡＧＣ２に入力されたＩＦ信号は、可変利得増幅回路ＶＡＭＰ２に入力され、ＩＦ信号の増幅が行われた後に自動利得制御ループＡＧＣ３へ出力される。このとき、制御回路ＣＯＮ２は、可変利得増幅回路ＶＡＭＰ２からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータＶＡＴＴ２の減衰レベルを制御する。これによって、可変利得増幅回路ＶＡＭＰ２の利得制御が行われる。
【００１７】
同様に、自動利得制御ループＡＧＣ３に入力されたＩＦ信号は、可変利得増幅回路ＶＡＭＰ３に入力され、ＩＦ信号の増幅が行われた後に自動利得制御ループＡＧＣ４へ出力される。このとき、制御回路ＣＯＮ３は、可変利得増幅回路ＶＡＭＰ３からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータＶＡＴＴ３の減衰レベルを制御する。そして、自動利得制御ループＡＧＣ４に入力されたＩＦ信号は、可変利得増幅回路ＶＡＭＰ４に入力され、ＩＦ信号の増幅が行われた後にＩＦ出力端子ＩＦＯＵＴへ出力される。このとき、制御回路ＣＯＮ４は、可変利得増幅回路ＶＡＭＰ４からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータＶＡＴＴ４の減衰レベルを制御する。
【００１８】
以上の動作によって、ＲＦ用増幅回路ＲＦＡＭＰ１に入力されるＲＦ信号レベルが変動しても、自動利得制御ループＡＧＣ４から出力されるＩＦ信号レベルが略一定レベルに保たれる自動利得制御が行われる。
【００１９】
次に、制御回路の構成を図２を用いて説明する。ただし、図２は自動利得制御ループＡＧＣ４の場合について示しているが、他の自動利得制御ループＡＧＣ１〜ＡＧＣ３についても同様の構成である。
【００２０】
図２に示すように、制御回路ＣＯＮ４は、検波器ＤＥＴ４、積分器ＩＮＴ４、規定レベル設定器ＳＥＴ４及びリニアライザＬＩＮ４を備えている。検波器ＤＥＴ４は、可変利得増幅回路ＶＡＭＰ４からの出力信号を検波することでその出力レベルを検出する。積分器ＩＮＴ４においては、演算増幅器ＯＰＡｍｐの反転入力端子に検波器ＤＥＴ４からの検波レベルを示す電圧が入力され、演算増幅器ＯＰＡｍｐの非反転入力端子に規定レベルを示す規定電圧が入力されることで、それらの電圧値が比較される。ここで、規定電圧は規定レベル設定器ＳＥＴ４によって生成されて演算増幅器ＯＰＡｍｐの非反転入力端子に供給される。そして、可変利得増幅回路ＶＡＭＰ４からの出力信号レベルを規定レベルに一致させるための制御電圧として、積分器ＩＮＴ４からの出力電圧がリニアライザＬＩＮ４を介して可変アッテネータＶＡＴＴ４へ供給される。リニアライザＬＩＮ４は、積分器ＩＮＴ４と可変アッテネータＶＡＴＴ４との間に設けられており、積分器ＩＮＴ４からの出力電圧と可変アッテネータＶＡＴＴ４の減衰量とが線形関係になるように、可変アッテネータＶＡＴＴ４への供給電圧と可変アッテネータＶＡＴＴ４の減衰量との間の非線形性を補償する。ここで、積分器ＩＮＴ４及びリニアライザＬＩＮ４により本発明の制御信号発生器を実現している。以上の構成の制御回路ＣＯＮ４によって可変アッテネータＶＡＴＴ４の減衰量が制御されることで、可変利得増幅回路ＶＡＭＰ４からの出力信号レベルを規定レベルに一致させる制御が行われる。
【００２１】
なお、可変アッテネータＶＡＴＴ１〜ＶＡＴＴ４の各々については、例えばＰＩＮダイオードに流す電流を変化させることで減衰量を変化させることができるが、減衰量の可変範囲は実際には有限となる。したがって、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々については、制御可能な利得範囲が有限の設定範囲内となる。ここで、可変利得増幅回路ＶＡＭＰｎ（ｎは１〜４のいずれか）に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合を考える。このとき、積分器からは出力信号レベルを規定レベルに一致させるための制御電圧が出力されるが、可変アッテネータＶＡＴＴｎではこれ以上減衰量を減らして出力信号レベルを上げることはできないため、制御電圧が変化しても減衰量は変化しない。したがって、この場合は、可変利得増幅回路ＶＡＭＰｎの利得は上限値に維持されたままであり、可変利得増幅回路ＶＡＭＰｎからの出力信号レベルが規定レベルより小さいままとなる。
【００２２】
このように、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々については、制御可能な利得範囲が有限の設定範囲内となるため、自動利得制御ループＡＧＣ１への入力信号レベルが有限の所定範囲内にある場合に、自動利得制御ループＡＧＣ４からの出力信号レベルを規定レベルに維持できることになる。
【００２３】
次に、自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々における規定レベル、すなわち規定レベル設定器の各々で生成される規定電圧の設定について具体例を挙げて説明する。ただし、本発明における規定レベルの設定については、以下に説明する具体例に限定されるものではない。
【００２４】
一例として、自動利得制御ループＡＧＣ１の可変利得範囲が＋３〜＋２８ｄＢ、自動利得制御ループＡＧＣ２の可変利得範囲が−１０〜＋１５ｄＢ、自動利得制御ループＡＧＣ３の可変利得範囲が−１０〜＋１５ｄＢ、自動利得制御ループＡＧＣ４の可変利得範囲が−１３〜＋１２ｄＢに設定されており、自動利得制御ループＡＧＣ４からの出力信号レベルを−１１ｄＢに制御しようとする場合を考える。
【００２５】
このとき、自動利得制御ループＡＧＣ１への入力と自動利得制御ループＡＧＣ４からの出力との間における実現可能な最大利得は＋７０ｄＢとなるため、−８１ｄＢ以上の信号が自動利得制御ループＡＧＣ１に入力されないと自動利得制御ループＡＧＣ４からの出力信号レベルを−１１ｄＢに制御できないことになる。そして、−８１ｄＢの信号が自動利得制御ループＡＧＣ１に入力された場合に、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々の利得がいずれも上限値に達しており、−１１ｄＢの信号が自動利得制御ループＡＧＣ４から出力されるためには、自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々に関して、規定レベルが出力レベル以上の値に設定されていることが少なくとも必要となる。具体的には、自動利得制御ループＡＧＣ１，ＡＧＣ２，ＡＧＣ３，ＡＧＣ４の規定レベルをそれぞれ−５３ｄＢ以上、−３８ｄＢ以上、−２３ｄＢ以上、−１１ｄＢとすることが少なくとも必要となる。ここで、−８１ｄＢが、自動利得制御ループＡＧＣ４からの出力信号レベルを−１１ｄＢに制御可能な自動利得制御ループＡＧＣ１への入力信号の下限レベルとなる。
【００２６】
そして、本実施形態における自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々の規定レベルについては、自動利得制御ループＡＧＣ１に上記の下限レベル（具体例では−８１ｄＢ）の信号が入力されて可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、規定レベル設定器により設定されている。一例としては、自動利得制御ループＡＧＣ１，ＡＧＣ２，ＡＧＣ３，ＡＧＣ４の規定レベルがそれぞれ−２０ｄＢ、−１８ｄＢ、−１５ｄＢ、−１１ｄＢとなるような規定電圧が規定レベル設定器の各々において生成される。この規定レベルの設定条件の下で上記の状態を仮想した場合、自動利得制御ループＡＧＣ１，ＡＧＣ２，ＡＧＣ３，ＡＧＣ４における出力信号レベルはそれぞれ−５３ｄＢ、−３８ｄＢ、−２３ｄＢ、−１１ｄＢとなり、規定レベルと出力信号レベルとの差はそれぞれ＋３３ｄＢ、＋２０ｄＢ、＋８ｄＢ、０ｄＢとなる。このように、後段の自動利得制御ループほど規定レベルと出力信号レベルとの差は小さい。
【００２７】
次に、本実施形態に係る自動利得制御増幅回路の動作について図３を用いて説明する。
【００２８】
自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢより小さい場合は、自動利得制御ループＡＧＣ１〜ＡＧＣ４に関して、いずれも出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々の利得はいずれも上限値に維持されている。ただし、自動利得制御ループＡＧＣ４からの出力信号レベルは−１１ｄＢに制御されていない。
【００２９】
ここで、自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢのときを考える。このとき、自動利得制御ループＡＧＣ４に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢから増大すると、自動利得制御ループＡＧＣ４はその出力信号レベルを規定レベルに一致させる制御を行う。このとき、自動利得制御ループＡＧＣ１〜ＡＧＣ３については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ３の各々の利得はいずれも上限値に維持されている。
【００３０】
次に、自動利得制御ループＡＧＣ１への入力信号レベルが−７１ｄＢのときを考える。このとき、自動利得制御ループＡＧＣ３に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループＡＧＣ１への入力信号レベルが−７１ｄＢから増大すると、自動利得制御ループＡＧＣ３はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループＡＧＣ４からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路ＶＡＭＰ４の利得は一定値に維持されている。そして、自動利得制御ループＡＧＣ１，ＡＧＣ２については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路ＶＡＭＰ１，ＶＡＭＰ２の各々の利得はいずれも上限値に維持されている。
【００３１】
次に、自動利得制御ループＡＧＣ１への入力信号レベルが−６０ｄＢのときを考える。このとき、自動利得制御ループＡＧＣ２に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループＡＧＣ１への入力信号レベルが−６０ｄＢから増大すると、自動利得制御ループＡＧＣ２はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループＡＧＣ４からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路ＶＡＭＰ３，ＶＡＭＰ４の利得はいずれも一定値に維持されている。そして、自動利得制御ループＡＧＣ１については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路ＶＡＭＰ１の利得は上限値に維持されている。
【００３２】
次に、自動利得制御ループＡＧＣ１への入力信号レベルが−４８ｄＢのときを考える。このとき、自動利得制御ループＡＧＣ１に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループＡＧＣ１への入力信号レベルが−４８ｄＢから増大すると、自動利得制御ループＡＧＣ１はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループＡＧＣ４からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路ＶＡＭＰ２，ＶＡＭＰ３，ＶＡＭＰ４の利得はいずれも一定値に維持されている。
【００３３】
以上の動作から、自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢ以上かつ−７１ｄＢより小さい場合は、可変利得増幅回路ＶＡＭＰ４のみの利得が制御されることにより、自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。
【００３４】
自動利得制御ループＡＧＣ１への入力信号レベルが−７１ｄＢ以上かつ−６０ｄＢより小さい場合は、可変利得増幅回路ＶＡＭＰ３のみの利得が制御されることにより、自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。
【００３５】
自動利得制御ループＡＧＣ１への入力信号レベルが−６０ｄＢ以上かつ−４８ｄＢより小さい場合は、可変利得増幅回路ＶＡＭＰ２のみの利得が制御されることにより、自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。
【００３６】
自動利得制御ループＡＧＣ１への入力信号レベルが−４８ｄＢ以上の場合は、可変利得増幅回路ＶＡＭＰ１のみの利得が制御されることにより、自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。そして、自動利得制御ループＡＧＣ１への入力信号レベルが−２３ｄＢになった場合は、可変利得増幅回路ＶＡＭＰ１の利得が下限値に達するため、−２３ｄＢが自動利得制御ループＡＧＣ４からの出力信号レベルを−１１ｄＢに制御可能な自動利得制御ループＡＧＣ１への入力信号の上限レベルとなる。
【００３７】
以上の動作のように、自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢ以上かつ−２３ｄＢ以下のときに自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。また、自動利得制御ループＡＧＣ１への入力信号レベルの増大に対して、後段の自動利得制御ループほど先に自動利得制御が行われることになる。
【００３８】
本実施形態によれば、自動利得制御ループＡＧＣ４からの出力信号レベルを規定レベル（具体例では−１１ｄＢ）に制御可能な下限レベル（具体例では−８１ｄＢ）の信号が自動利得制御ループＡＧＣ１に入力されて可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々の規定レベルが設定されている。このような規定レベルを示す規定電圧が規定レベル設定器において設定されることで、自動利得制御ループＡＧＣ１への入力信号レベルの増大に対して、後段の自動利得制御ループほど先に利得を小さくする自動利得制御が行われる。ここで、多段増幅回路全体における雑音指数は、前段の増幅回路ほどその寄与が大きいため、入力信号レベルの増大に対して後段の自動利得制御ループほど先に利得を小さくすることで雑音指数の悪化を抑制できる。したがって、本実施形態の自動利得制御増幅回路によれば、簡単な構成で雑音指数を改善することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る自動利得制御増幅回路の構成を示すブロック図である。
【図２】一段における自動利得制御ループの構成を示すブロック図である。
【図３】本発明の実施形態に係る自動利得制御増幅回路の動作を説明する図である。
【符号の説明】
ＡＧＣ１〜ＡＧＣ４ 自動利得制御ループ、ＣＯＮ１〜ＣＯＮ４ 制御回路、ＶＡＭＰ１〜ＶＡＭＰ４ 可変利得増幅回路。
【発明の属する技術分野】
本発明は自動利得制御増幅回路、特に多段の可変利得増幅回路を用いた自動利得制御増幅回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
自動利得制御増幅回路においては、入力信号レベルが変動しても出力信号レベルが規定レベルに保たれるように、可変利得増幅回路の利得制御が行われる。そして、入力信号のダイナミックレンジが大きい場合には、多段の可変利得増幅回路が用いられ、可変利得増幅回路の各々の利得が制御されることで、出力信号レベルが規定レベルに保たれる。この多段の可変利得増幅回路を用いた利得制御の際には、最後段の可変利得増幅回路からの出力信号レベルが検出され、その検出レベルが規定レベルとなるように可変利得増幅回路の各々の利得が同時に制御される。
【０００３】
ここで、多段増幅回路全体における雑音指数は、前段の増幅回路ほどその寄与が大きくなり、最前段の増幅回路における雑音指数が支配的となる。また、単段の可変利得増幅回路における雑音指数は、利得が小さいほど大きくなる。したがって、前述した可変利得増幅回路の各々の利得が同時に制御される自動利得制御増幅回路においては、入力信号レベルの増大とともに可変利得増幅回路の各々の利得が前段の増幅回路も含めて同時に小さくなるように制御されるため、多段増幅回路全体における雑音指数が悪化してしまうという問題点がある。そこで、本発明の目的は、簡単な構成で雑音特性を改善できる自動利得制御増幅回路を提供することにある。なお、多段の可変利得増幅回路を用いた自動利得制御増幅回路の一例として、特開２０００−２１６６５２号公報（特許文献１）に示すものが開示されている。
【０００４】
【特許文献１】
特開２０００−２１６６５２号公報
【０００５】
【課題を解決するための手段】
このような目的を達成するために、第１の本発明に係る自動利得制御増幅回路は、入力される制御信号に応じて利得を設定範囲内で変化させる可変利得増幅回路と、該可変利得増幅回路からの出力信号レベルを規定レベルに一致させるための制御信号を該可変利得増幅回路へ出力する制御回路と、を含む自動利得制御ループを直列に複数備え、最前段の可変利得増幅回路への入力信号レベルが所定範囲内で変動しても最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な自動利得制御増幅回路であって、可変利得増幅回路の各々に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合は、利得は上限値に維持され、自動利得制御ループの各々の規定レベルについては、最前段の可変利得増幅回路に前記所定範囲の下限レベルの信号が入力された場合に可変利得増幅回路の各々の利得がいずれも上限値に達しているように設定され、さらに、上記の利得がいずれも上限値に達している状態を仮想した場合に規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように設定されていることを特徴とする。
【０００６】
本発明によれば、最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な下限レベルの信号が最前段の可変利得増幅回路に入力されて可変利得増幅回路の各々の利得がいずれも設定範囲の上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループの各々の規定レベルが設定されている。このような規定レベルの設定により、最前段の自動利得制御ループへの入力信号レベルの増大に対して、後段の自動利得制御ループほど先に自動利得制御が行われる。したがって、簡単な構成で雑音指数を改善することができる。
【０００７】
第２の本発明に係る自動利得制御増幅回路は、第１の本発明に記載の回路であって、前記制御回路の各々は、制御対象の可変利得増幅回路からの出力信号を検波して出力信号レベルを示す信号を出力する検波器と、規定レベルを示す信号を出力する規定レベル設定器と、出力信号レベルを示す信号と規定レベルを示す信号との比較結果に基づいて制御信号を算出し、制御対象の可変利得増幅回路へ出力する制御信号発生器と、を含むことを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。
【０００９】
図１は、本発明の実施形態に係る自動利得制御増幅回路の構成を示すブロック図である。本実施形態に係る自動利得制御増幅回路は、自動利得制御ループＡＧＣ１〜ＡＧＣ４を直列に複数（図１では一例として４つの場合を示す）備えている。
【００１０】
自動利得制御ループＡＧＣ１は、最前段の自動利得制御ループであり、可変利得増幅回路ＶＡＭＰ１、ミキサＭＩＸ、ローカル発振器ＬＯＣ、ＩＦ用増幅回路ＩＦＡＭＰ１及び制御回路ＣＯＮ１を備えている。可変利得増幅回路ＶＡＭＰ１は、ＲＦ用増幅回路ＲＦＡＭＰ２と、その入力に設けられた可変アッテネータＶＡＴＴ１によって構成されている。
【００１１】
自動利得制御ループＡＧＣ２は、自動利得制御ループＡＧＣ１の後段に接続されており、可変利得増幅回路ＶＡＭＰ２及び制御回路ＣＯＮ２を備えている。可変利得増幅回路ＶＡＭＰ２は、ＩＦ用増幅回路ＩＦＡＭＰ２と、その入力に設けられた可変アッテネータＶＡＴＴ２によって構成されている。
【００１２】
自動利得制御ループＡＧＣ３は、自動利得制御ループＡＧＣ２の後段に接続されており、可変利得増幅回路ＶＡＭＰ３及び制御回路ＣＯＮ３を備えている。可変利得増幅回路ＶＡＭＰ３は、ＩＦ用増幅回路ＩＦＡＭＰ３と、その入力に設けられた可変アッテネータＶＡＴＴ３によって構成されている。
【００１３】
自動利得制御ループＡＧＣ４は、自動利得制御ループＡＧＣ３の後段に接続される最後段の自動利得制御ループであり、可変利得増幅回路ＶＡＭＰ４及び制御回路ＣＯＮ４を備えている。可変利得増幅回路ＶＡＭＰ４は、ＩＦ用増幅回路ＩＦＡＭＰ４と、その入力に設けられた可変アッテネータＶＡＴＴ４によって構成されている。
【００１４】
ＲＦ入力信号は、まずＲＦ用増幅回路ＲＦＡＭＰ１に入力され、ＲＦ信号の増幅が行われた後に自動利得制御ループＡＧＣ１へ出力される。
【００１５】
自動利得制御ループＡＧＣ１に入力されたＲＦ信号は、まず可変利得増幅回路ＶＡＭＰ１に入力されてＲＦ信号の増幅が行われる。このとき、制御回路ＣＯＮ１による利得の制御も行われる。可変利得増幅回路ＶＡＭＰ１からのＲＦ信号は、ミキサＭＩＸに入力されてＩＦ信号にダウンコンバートされる。ミキサＭＩＸからのＩＦ信号は、ＩＦ用増幅回路ＩＦＡＭＰ１に入力されて増幅が行われた後に、自動利得制御ループＡＧＣ２へ出力される。ここで、制御回路ＣＯＮ１は、ＩＦ用増幅回路ＩＦＡＭＰ１からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータＶＡＴＴ１の減衰レベルを制御する。これによって、可変利得増幅回路ＶＡＭＰ１の利得が制御されて自動利得制御が行われる。
【００１６】
自動利得制御ループＡＧＣ２に入力されたＩＦ信号は、可変利得増幅回路ＶＡＭＰ２に入力され、ＩＦ信号の増幅が行われた後に自動利得制御ループＡＧＣ３へ出力される。このとき、制御回路ＣＯＮ２は、可変利得増幅回路ＶＡＭＰ２からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータＶＡＴＴ２の減衰レベルを制御する。これによって、可変利得増幅回路ＶＡＭＰ２の利得制御が行われる。
【００１７】
同様に、自動利得制御ループＡＧＣ３に入力されたＩＦ信号は、可変利得増幅回路ＶＡＭＰ３に入力され、ＩＦ信号の増幅が行われた後に自動利得制御ループＡＧＣ４へ出力される。このとき、制御回路ＣＯＮ３は、可変利得増幅回路ＶＡＭＰ３からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータＶＡＴＴ３の減衰レベルを制御する。そして、自動利得制御ループＡＧＣ４に入力されたＩＦ信号は、可変利得増幅回路ＶＡＭＰ４に入力され、ＩＦ信号の増幅が行われた後にＩＦ出力端子ＩＦＯＵＴへ出力される。このとき、制御回路ＣＯＮ４は、可変利得増幅回路ＶＡＭＰ４からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータＶＡＴＴ４の減衰レベルを制御する。
【００１８】
以上の動作によって、ＲＦ用増幅回路ＲＦＡＭＰ１に入力されるＲＦ信号レベルが変動しても、自動利得制御ループＡＧＣ４から出力されるＩＦ信号レベルが略一定レベルに保たれる自動利得制御が行われる。
【００１９】
次に、制御回路の構成を図２を用いて説明する。ただし、図２は自動利得制御ループＡＧＣ４の場合について示しているが、他の自動利得制御ループＡＧＣ１〜ＡＧＣ３についても同様の構成である。
【００２０】
図２に示すように、制御回路ＣＯＮ４は、検波器ＤＥＴ４、積分器ＩＮＴ４、規定レベル設定器ＳＥＴ４及びリニアライザＬＩＮ４を備えている。検波器ＤＥＴ４は、可変利得増幅回路ＶＡＭＰ４からの出力信号を検波することでその出力レベルを検出する。積分器ＩＮＴ４においては、演算増幅器ＯＰＡｍｐの反転入力端子に検波器ＤＥＴ４からの検波レベルを示す電圧が入力され、演算増幅器ＯＰＡｍｐの非反転入力端子に規定レベルを示す規定電圧が入力されることで、それらの電圧値が比較される。ここで、規定電圧は規定レベル設定器ＳＥＴ４によって生成されて演算増幅器ＯＰＡｍｐの非反転入力端子に供給される。そして、可変利得増幅回路ＶＡＭＰ４からの出力信号レベルを規定レベルに一致させるための制御電圧として、積分器ＩＮＴ４からの出力電圧がリニアライザＬＩＮ４を介して可変アッテネータＶＡＴＴ４へ供給される。リニアライザＬＩＮ４は、積分器ＩＮＴ４と可変アッテネータＶＡＴＴ４との間に設けられており、積分器ＩＮＴ４からの出力電圧と可変アッテネータＶＡＴＴ４の減衰量とが線形関係になるように、可変アッテネータＶＡＴＴ４への供給電圧と可変アッテネータＶＡＴＴ４の減衰量との間の非線形性を補償する。ここで、積分器ＩＮＴ４及びリニアライザＬＩＮ４により本発明の制御信号発生器を実現している。以上の構成の制御回路ＣＯＮ４によって可変アッテネータＶＡＴＴ４の減衰量が制御されることで、可変利得増幅回路ＶＡＭＰ４からの出力信号レベルを規定レベルに一致させる制御が行われる。
【００２１】
なお、可変アッテネータＶＡＴＴ１〜ＶＡＴＴ４の各々については、例えばＰＩＮダイオードに流す電流を変化させることで減衰量を変化させることができるが、減衰量の可変範囲は実際には有限となる。したがって、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々については、制御可能な利得範囲が有限の設定範囲内となる。ここで、可変利得増幅回路ＶＡＭＰｎ（ｎは１〜４のいずれか）に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合を考える。このとき、積分器からは出力信号レベルを規定レベルに一致させるための制御電圧が出力されるが、可変アッテネータＶＡＴＴｎではこれ以上減衰量を減らして出力信号レベルを上げることはできないため、制御電圧が変化しても減衰量は変化しない。したがって、この場合は、可変利得増幅回路ＶＡＭＰｎの利得は上限値に維持されたままであり、可変利得増幅回路ＶＡＭＰｎからの出力信号レベルが規定レベルより小さいままとなる。
【００２２】
このように、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々については、制御可能な利得範囲が有限の設定範囲内となるため、自動利得制御ループＡＧＣ１への入力信号レベルが有限の所定範囲内にある場合に、自動利得制御ループＡＧＣ４からの出力信号レベルを規定レベルに維持できることになる。
【００２３】
次に、自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々における規定レベル、すなわち規定レベル設定器の各々で生成される規定電圧の設定について具体例を挙げて説明する。ただし、本発明における規定レベルの設定については、以下に説明する具体例に限定されるものではない。
【００２４】
一例として、自動利得制御ループＡＧＣ１の可変利得範囲が＋３〜＋２８ｄＢ、自動利得制御ループＡＧＣ２の可変利得範囲が−１０〜＋１５ｄＢ、自動利得制御ループＡＧＣ３の可変利得範囲が−１０〜＋１５ｄＢ、自動利得制御ループＡＧＣ４の可変利得範囲が−１３〜＋１２ｄＢに設定されており、自動利得制御ループＡＧＣ４からの出力信号レベルを−１１ｄＢに制御しようとする場合を考える。
【００２５】
このとき、自動利得制御ループＡＧＣ１への入力と自動利得制御ループＡＧＣ４からの出力との間における実現可能な最大利得は＋７０ｄＢとなるため、−８１ｄＢ以上の信号が自動利得制御ループＡＧＣ１に入力されないと自動利得制御ループＡＧＣ４からの出力信号レベルを−１１ｄＢに制御できないことになる。そして、−８１ｄＢの信号が自動利得制御ループＡＧＣ１に入力された場合に、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々の利得がいずれも上限値に達しており、−１１ｄＢの信号が自動利得制御ループＡＧＣ４から出力されるためには、自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々に関して、規定レベルが出力レベル以上の値に設定されていることが少なくとも必要となる。具体的には、自動利得制御ループＡＧＣ１，ＡＧＣ２，ＡＧＣ３，ＡＧＣ４の規定レベルをそれぞれ−５３ｄＢ以上、−３８ｄＢ以上、−２３ｄＢ以上、−１１ｄＢとすることが少なくとも必要となる。ここで、−８１ｄＢが、自動利得制御ループＡＧＣ４からの出力信号レベルを−１１ｄＢに制御可能な自動利得制御ループＡＧＣ１への入力信号の下限レベルとなる。
【００２６】
そして、本実施形態における自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々の規定レベルについては、自動利得制御ループＡＧＣ１に上記の下限レベル（具体例では−８１ｄＢ）の信号が入力されて可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、規定レベル設定器により設定されている。一例としては、自動利得制御ループＡＧＣ１，ＡＧＣ２，ＡＧＣ３，ＡＧＣ４の規定レベルがそれぞれ−２０ｄＢ、−１８ｄＢ、−１５ｄＢ、−１１ｄＢとなるような規定電圧が規定レベル設定器の各々において生成される。この規定レベルの設定条件の下で上記の状態を仮想した場合、自動利得制御ループＡＧＣ１，ＡＧＣ２，ＡＧＣ３，ＡＧＣ４における出力信号レベルはそれぞれ−５３ｄＢ、−３８ｄＢ、−２３ｄＢ、−１１ｄＢとなり、規定レベルと出力信号レベルとの差はそれぞれ＋３３ｄＢ、＋２０ｄＢ、＋８ｄＢ、０ｄＢとなる。このように、後段の自動利得制御ループほど規定レベルと出力信号レベルとの差は小さい。
【００２７】
次に、本実施形態に係る自動利得制御増幅回路の動作について図３を用いて説明する。
【００２８】
自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢより小さい場合は、自動利得制御ループＡＧＣ１〜ＡＧＣ４に関して、いずれも出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々の利得はいずれも上限値に維持されている。ただし、自動利得制御ループＡＧＣ４からの出力信号レベルは−１１ｄＢに制御されていない。
【００２９】
ここで、自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢのときを考える。このとき、自動利得制御ループＡＧＣ４に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢから増大すると、自動利得制御ループＡＧＣ４はその出力信号レベルを規定レベルに一致させる制御を行う。このとき、自動利得制御ループＡＧＣ１〜ＡＧＣ３については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ３の各々の利得はいずれも上限値に維持されている。
【００３０】
次に、自動利得制御ループＡＧＣ１への入力信号レベルが−７１ｄＢのときを考える。このとき、自動利得制御ループＡＧＣ３に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループＡＧＣ１への入力信号レベルが−７１ｄＢから増大すると、自動利得制御ループＡＧＣ３はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループＡＧＣ４からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路ＶＡＭＰ４の利得は一定値に維持されている。そして、自動利得制御ループＡＧＣ１，ＡＧＣ２については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路ＶＡＭＰ１，ＶＡＭＰ２の各々の利得はいずれも上限値に維持されている。
【００３１】
次に、自動利得制御ループＡＧＣ１への入力信号レベルが−６０ｄＢのときを考える。このとき、自動利得制御ループＡＧＣ２に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループＡＧＣ１への入力信号レベルが−６０ｄＢから増大すると、自動利得制御ループＡＧＣ２はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループＡＧＣ４からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路ＶＡＭＰ３，ＶＡＭＰ４の利得はいずれも一定値に維持されている。そして、自動利得制御ループＡＧＣ１については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路ＶＡＭＰ１の利得は上限値に維持されている。
【００３２】
次に、自動利得制御ループＡＧＣ１への入力信号レベルが−４８ｄＢのときを考える。このとき、自動利得制御ループＡＧＣ１に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループＡＧＣ１への入力信号レベルが−４８ｄＢから増大すると、自動利得制御ループＡＧＣ１はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループＡＧＣ４からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路ＶＡＭＰ２，ＶＡＭＰ３，ＶＡＭＰ４の利得はいずれも一定値に維持されている。
【００３３】
以上の動作から、自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢ以上かつ−７１ｄＢより小さい場合は、可変利得増幅回路ＶＡＭＰ４のみの利得が制御されることにより、自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。
【００３４】
自動利得制御ループＡＧＣ１への入力信号レベルが−７１ｄＢ以上かつ−６０ｄＢより小さい場合は、可変利得増幅回路ＶＡＭＰ３のみの利得が制御されることにより、自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。
【００３５】
自動利得制御ループＡＧＣ１への入力信号レベルが−６０ｄＢ以上かつ−４８ｄＢより小さい場合は、可変利得増幅回路ＶＡＭＰ２のみの利得が制御されることにより、自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。
【００３６】
自動利得制御ループＡＧＣ１への入力信号レベルが−４８ｄＢ以上の場合は、可変利得増幅回路ＶＡＭＰ１のみの利得が制御されることにより、自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。そして、自動利得制御ループＡＧＣ１への入力信号レベルが−２３ｄＢになった場合は、可変利得増幅回路ＶＡＭＰ１の利得が下限値に達するため、−２３ｄＢが自動利得制御ループＡＧＣ４からの出力信号レベルを−１１ｄＢに制御可能な自動利得制御ループＡＧＣ１への入力信号の上限レベルとなる。
【００３７】
以上の動作のように、自動利得制御ループＡＧＣ１への入力信号レベルが−８１ｄＢ以上かつ−２３ｄＢ以下のときに自動利得制御ループＡＧＣ４からの出力信号レベルが−１１ｄＢに制御される。また、自動利得制御ループＡＧＣ１への入力信号レベルの増大に対して、後段の自動利得制御ループほど先に自動利得制御が行われることになる。
【００３８】
本実施形態によれば、自動利得制御ループＡＧＣ４からの出力信号レベルを規定レベル（具体例では−１１ｄＢ）に制御可能な下限レベル（具体例では−８１ｄＢ）の信号が自動利得制御ループＡＧＣ１に入力されて可変利得増幅回路ＶＡＭＰ１〜ＶＡＭＰ４の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループＡＧＣ１〜ＡＧＣ４の各々の規定レベルが設定されている。このような規定レベルを示す規定電圧が規定レベル設定器において設定されることで、自動利得制御ループＡＧＣ１への入力信号レベルの増大に対して、後段の自動利得制御ループほど先に利得を小さくする自動利得制御が行われる。ここで、多段増幅回路全体における雑音指数は、前段の増幅回路ほどその寄与が大きいため、入力信号レベルの増大に対して後段の自動利得制御ループほど先に利得を小さくすることで雑音指数の悪化を抑制できる。したがって、本実施形態の自動利得制御増幅回路によれば、簡単な構成で雑音指数を改善することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る自動利得制御増幅回路の構成を示すブロック図である。
【図２】一段における自動利得制御ループの構成を示すブロック図である。
【図３】本発明の実施形態に係る自動利得制御増幅回路の動作を説明する図である。
【符号の説明】
ＡＧＣ１〜ＡＧＣ４ 自動利得制御ループ、ＣＯＮ１〜ＣＯＮ４ 制御回路、ＶＡＭＰ１〜ＶＡＭＰ４ 可変利得増幅回路。
Claims (2)
- 入力される制御信号に応じて利得を設定範囲内で変化させる可変利得増幅回路と、該可変利得増幅回路からの出力信号レベルを規定レベルに一致させるための制御信号を該可変利得増幅回路へ出力する制御回路と、を含む自動利得制御ループを直列に複数備え、最前段の可変利得増幅回路への入力信号レベルが所定範囲内で変動しても最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な自動利得制御増幅回路であって、
可変利得増幅回路の各々に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合は、利得は上限値に維持され、
自動利得制御ループの各々の規定レベルについては、
最前段の可変利得増幅回路に前記所定範囲の下限レベルの信号が入力された場合に可変利得増幅回路の各々の利得がいずれも上限値に達しているように設定され、
さらに、上記の利得がいずれも上限値に達している状態を仮想した場合に規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように設定されていることを特徴とする自動利得制御増幅回路。 - 請求項１に記載の自動利得制御増幅回路であって、
前記制御回路の各々は、
制御対象の可変利得増幅回路からの出力信号を検波して出力信号レベルを示す信号を出力する検波器と、
規定レベルを示す信号を出力する規定レベル設定器と、
出力信号レベルを示す信号と規定レベルを示す信号との比較結果に基づいて制御信号を算出し、制御対象の可変利得増幅回路へ出力する制御信号発生器と、
を含むことを特徴とする自動利得制御増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013663A JP2004228882A (ja) | 2003-01-22 | 2003-01-22 | 自動利得制御増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013663A JP2004228882A (ja) | 2003-01-22 | 2003-01-22 | 自動利得制御増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228882A true JP2004228882A (ja) | 2004-08-12 |
Family
ID=32901936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003013663A Pending JP2004228882A (ja) | 2003-01-22 | 2003-01-22 | 自動利得制御増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004228882A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012186530A (ja) * | 2011-03-03 | 2012-09-27 | Nec Saitama Ltd | 電力増幅装置、基地局装置、利得調整システム、及び利得調整方法 |
-
2003
- 2003-01-22 JP JP2003013663A patent/JP2004228882A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012186530A (ja) * | 2011-03-03 | 2012-09-27 | Nec Saitama Ltd | 電力増幅装置、基地局装置、利得調整システム、及び利得調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04316205A (ja) | 高周波電力増幅装置 | |
| JP3133659U (ja) | 自動利得制御回路 | |
| JP2010041233A (ja) | 検波回路及び無線通信システム | |
| JP2000286652A (ja) | 制御装置 | |
| EP1895657A1 (en) | Receiver and amplification-gain controlling device thereof | |
| JPS6027234A (ja) | 受信機 | |
| US7366490B2 (en) | Automatic gain control with gain stepping and regulation | |
| JPH05206771A (ja) | 自動出力電力制御回路 | |
| US7145490B2 (en) | Automatic gain control system and method | |
| JP4574687B2 (ja) | Ｒｆ受信装置 | |
| JP2004228882A (ja) | 自動利得制御増幅回路 | |
| JP5365474B2 (ja) | プログラマブル可変利得増幅器及び無線通信装置 | |
| JP4667939B2 (ja) | 高出力増幅器および多段高出力増幅器 | |
| JP2015154464A (ja) | 無線通信装置 | |
| JP2001036351A (ja) | 電力増幅装置 | |
| KR20030048969A (ko) | 기지국 송신기의 자동 이득 조절 회로 및 방법 | |
| US7994855B2 (en) | Amplifier arrangement | |
| JP2015070379A (ja) | 検波回路および検波方法 | |
| KR0151414B1 (ko) | 영상처리 시스템의 자동이득 조절회로 | |
| JP2005229535A (ja) | 送信電力制御回路および送信電力制御回路を備えた無線通信装置 | |
| JP3041149B2 (ja) | パワー制御装置 | |
| JP2000101374A (ja) | 自動レベル制御回路 | |
| JP5297487B2 (ja) | 受信装置及び利得制御方法 | |
| JP3012850B2 (ja) | 自動利得制御回路 | |
| JPH1155138A (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
| A977 | Report on retrieval |
Effective date: 20080414 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A02 | Decision of refusal |
Effective date: 20080826 Free format text: JAPANESE INTERMEDIATE CODE: A02 |