JP2004228882A - 自動利得制御増幅回路 - Google Patents
自動利得制御増幅回路 Download PDFInfo
- Publication number
- JP2004228882A JP2004228882A JP2003013663A JP2003013663A JP2004228882A JP 2004228882 A JP2004228882 A JP 2004228882A JP 2003013663 A JP2003013663 A JP 2003013663A JP 2003013663 A JP2003013663 A JP 2003013663A JP 2004228882 A JP2004228882 A JP 2004228882A
- Authority
- JP
- Japan
- Prior art keywords
- level
- automatic gain
- gain control
- amplifier circuit
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】簡単な構成で自動利得制御増幅回路の雑音特性を改善する。
【解決手段】自動利得制御ループAGC1〜AGC4の各々は、利得を設定範囲内で変化させることができ、出力信号レベルを規定レベルに一致させるための制御を行う。自動利得制御ループAGC4からの出力信号レベルを規定レベルに制御可能な下限レベルの信号が自動利得制御ループAGC1に入力されて自動利得制御ループAGC1〜AGC4の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループAGC1〜AGC4の各々の規定レベルが設定されている。
【選択図】 図1
【解決手段】自動利得制御ループAGC1〜AGC4の各々は、利得を設定範囲内で変化させることができ、出力信号レベルを規定レベルに一致させるための制御を行う。自動利得制御ループAGC4からの出力信号レベルを規定レベルに制御可能な下限レベルの信号が自動利得制御ループAGC1に入力されて自動利得制御ループAGC1〜AGC4の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループAGC1〜AGC4の各々の規定レベルが設定されている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は自動利得制御増幅回路、特に多段の可変利得増幅回路を用いた自動利得制御増幅回路に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
自動利得制御増幅回路においては、入力信号レベルが変動しても出力信号レベルが規定レベルに保たれるように、可変利得増幅回路の利得制御が行われる。そして、入力信号のダイナミックレンジが大きい場合には、多段の可変利得増幅回路が用いられ、可変利得増幅回路の各々の利得が制御されることで、出力信号レベルが規定レベルに保たれる。この多段の可変利得増幅回路を用いた利得制御の際には、最後段の可変利得増幅回路からの出力信号レベルが検出され、その検出レベルが規定レベルとなるように可変利得増幅回路の各々の利得が同時に制御される。
【0003】
ここで、多段増幅回路全体における雑音指数は、前段の増幅回路ほどその寄与が大きくなり、最前段の増幅回路における雑音指数が支配的となる。また、単段の可変利得増幅回路における雑音指数は、利得が小さいほど大きくなる。したがって、前述した可変利得増幅回路の各々の利得が同時に制御される自動利得制御増幅回路においては、入力信号レベルの増大とともに可変利得増幅回路の各々の利得が前段の増幅回路も含めて同時に小さくなるように制御されるため、多段増幅回路全体における雑音指数が悪化してしまうという問題点がある。そこで、本発明の目的は、簡単な構成で雑音特性を改善できる自動利得制御増幅回路を提供することにある。なお、多段の可変利得増幅回路を用いた自動利得制御増幅回路の一例として、特開2000−216652号公報(特許文献1)に示すものが開示されている。
【0004】
【特許文献1】
特開2000−216652号公報
【0005】
【課題を解決するための手段】
このような目的を達成するために、第1の本発明に係る自動利得制御増幅回路は、入力される制御信号に応じて利得を設定範囲内で変化させる可変利得増幅回路と、該可変利得増幅回路からの出力信号レベルを規定レベルに一致させるための制御信号を該可変利得増幅回路へ出力する制御回路と、を含む自動利得制御ループを直列に複数備え、最前段の可変利得増幅回路への入力信号レベルが所定範囲内で変動しても最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な自動利得制御増幅回路であって、可変利得増幅回路の各々に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合は、利得は上限値に維持され、自動利得制御ループの各々の規定レベルについては、最前段の可変利得増幅回路に前記所定範囲の下限レベルの信号が入力された場合に可変利得増幅回路の各々の利得がいずれも上限値に達しているように設定され、さらに、上記の利得がいずれも上限値に達している状態を仮想した場合に規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように設定されていることを特徴とする。
【0006】
本発明によれば、最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な下限レベルの信号が最前段の可変利得増幅回路に入力されて可変利得増幅回路の各々の利得がいずれも設定範囲の上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループの各々の規定レベルが設定されている。このような規定レベルの設定により、最前段の自動利得制御ループへの入力信号レベルの増大に対して、後段の自動利得制御ループほど先に自動利得制御が行われる。したがって、簡単な構成で雑音指数を改善することができる。
【0007】
第2の本発明に係る自動利得制御増幅回路は、第1の本発明に記載の回路であって、前記制御回路の各々は、制御対象の可変利得増幅回路からの出力信号を検波して出力信号レベルを示す信号を出力する検波器と、規定レベルを示す信号を出力する規定レベル設定器と、出力信号レベルを示す信号と規定レベルを示す信号との比較結果に基づいて制御信号を算出し、制御対象の可変利得増幅回路へ出力する制御信号発生器と、を含むことを特徴とする。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態(以下実施形態という)を、図面に従って説明する。
【0009】
図1は、本発明の実施形態に係る自動利得制御増幅回路の構成を示すブロック図である。本実施形態に係る自動利得制御増幅回路は、自動利得制御ループAGC1〜AGC4を直列に複数(図1では一例として4つの場合を示す)備えている。
【0010】
自動利得制御ループAGC1は、最前段の自動利得制御ループであり、可変利得増幅回路VAMP1、ミキサMIX、ローカル発振器LOC、IF用増幅回路IFAMP1及び制御回路CON1を備えている。可変利得増幅回路VAMP1は、RF用増幅回路RFAMP2と、その入力に設けられた可変アッテネータVATT1によって構成されている。
【0011】
自動利得制御ループAGC2は、自動利得制御ループAGC1の後段に接続されており、可変利得増幅回路VAMP2及び制御回路CON2を備えている。可変利得増幅回路VAMP2は、IF用増幅回路IFAMP2と、その入力に設けられた可変アッテネータVATT2によって構成されている。
【0012】
自動利得制御ループAGC3は、自動利得制御ループAGC2の後段に接続されており、可変利得増幅回路VAMP3及び制御回路CON3を備えている。可変利得増幅回路VAMP3は、IF用増幅回路IFAMP3と、その入力に設けられた可変アッテネータVATT3によって構成されている。
【0013】
自動利得制御ループAGC4は、自動利得制御ループAGC3の後段に接続される最後段の自動利得制御ループであり、可変利得増幅回路VAMP4及び制御回路CON4を備えている。可変利得増幅回路VAMP4は、IF用増幅回路IFAMP4と、その入力に設けられた可変アッテネータVATT4によって構成されている。
【0014】
RF入力信号は、まずRF用増幅回路RFAMP1に入力され、RF信号の増幅が行われた後に自動利得制御ループAGC1へ出力される。
【0015】
自動利得制御ループAGC1に入力されたRF信号は、まず可変利得増幅回路VAMP1に入力されてRF信号の増幅が行われる。このとき、制御回路CON1による利得の制御も行われる。可変利得増幅回路VAMP1からのRF信号は、ミキサMIXに入力されてIF信号にダウンコンバートされる。ミキサMIXからのIF信号は、IF用増幅回路IFAMP1に入力されて増幅が行われた後に、自動利得制御ループAGC2へ出力される。ここで、制御回路CON1は、IF用増幅回路IFAMP1からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータVATT1の減衰レベルを制御する。これによって、可変利得増幅回路VAMP1の利得が制御されて自動利得制御が行われる。
【0016】
自動利得制御ループAGC2に入力されたIF信号は、可変利得増幅回路VAMP2に入力され、IF信号の増幅が行われた後に自動利得制御ループAGC3へ出力される。このとき、制御回路CON2は、可変利得増幅回路VAMP2からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータVATT2の減衰レベルを制御する。これによって、可変利得増幅回路VAMP2の利得制御が行われる。
【0017】
同様に、自動利得制御ループAGC3に入力されたIF信号は、可変利得増幅回路VAMP3に入力され、IF信号の増幅が行われた後に自動利得制御ループAGC4へ出力される。このとき、制御回路CON3は、可変利得増幅回路VAMP3からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータVATT3の減衰レベルを制御する。そして、自動利得制御ループAGC4に入力されたIF信号は、可変利得増幅回路VAMP4に入力され、IF信号の増幅が行われた後にIF出力端子IFOUTへ出力される。このとき、制御回路CON4は、可変利得増幅回路VAMP4からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータVATT4の減衰レベルを制御する。
【0018】
以上の動作によって、RF用増幅回路RFAMP1に入力されるRF信号レベルが変動しても、自動利得制御ループAGC4から出力されるIF信号レベルが略一定レベルに保たれる自動利得制御が行われる。
【0019】
次に、制御回路の構成を図2を用いて説明する。ただし、図2は自動利得制御ループAGC4の場合について示しているが、他の自動利得制御ループAGC1〜AGC3についても同様の構成である。
【0020】
図2に示すように、制御回路CON4は、検波器DET4、積分器INT4、規定レベル設定器SET4及びリニアライザLIN4を備えている。検波器DET4は、可変利得増幅回路VAMP4からの出力信号を検波することでその出力レベルを検出する。積分器INT4においては、演算増幅器OPAmpの反転入力端子に検波器DET4からの検波レベルを示す電圧が入力され、演算増幅器OPAmpの非反転入力端子に規定レベルを示す規定電圧が入力されることで、それらの電圧値が比較される。ここで、規定電圧は規定レベル設定器SET4によって生成されて演算増幅器OPAmpの非反転入力端子に供給される。そして、可変利得増幅回路VAMP4からの出力信号レベルを規定レベルに一致させるための制御電圧として、積分器INT4からの出力電圧がリニアライザLIN4を介して可変アッテネータVATT4へ供給される。リニアライザLIN4は、積分器INT4と可変アッテネータVATT4との間に設けられており、積分器INT4からの出力電圧と可変アッテネータVATT4の減衰量とが線形関係になるように、可変アッテネータVATT4への供給電圧と可変アッテネータVATT4の減衰量との間の非線形性を補償する。ここで、積分器INT4及びリニアライザLIN4により本発明の制御信号発生器を実現している。以上の構成の制御回路CON4によって可変アッテネータVATT4の減衰量が制御されることで、可変利得増幅回路VAMP4からの出力信号レベルを規定レベルに一致させる制御が行われる。
【0021】
なお、可変アッテネータVATT1〜VATT4の各々については、例えばPINダイオードに流す電流を変化させることで減衰量を変化させることができるが、減衰量の可変範囲は実際には有限となる。したがって、可変利得増幅回路VAMP1〜VAMP4の各々については、制御可能な利得範囲が有限の設定範囲内となる。ここで、可変利得増幅回路VAMPn(nは1〜4のいずれか)に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合を考える。このとき、積分器からは出力信号レベルを規定レベルに一致させるための制御電圧が出力されるが、可変アッテネータVATTnではこれ以上減衰量を減らして出力信号レベルを上げることはできないため、制御電圧が変化しても減衰量は変化しない。したがって、この場合は、可変利得増幅回路VAMPnの利得は上限値に維持されたままであり、可変利得増幅回路VAMPnからの出力信号レベルが規定レベルより小さいままとなる。
【0022】
このように、可変利得増幅回路VAMP1〜VAMP4の各々については、制御可能な利得範囲が有限の設定範囲内となるため、自動利得制御ループAGC1への入力信号レベルが有限の所定範囲内にある場合に、自動利得制御ループAGC4からの出力信号レベルを規定レベルに維持できることになる。
【0023】
次に、自動利得制御ループAGC1〜AGC4の各々における規定レベル、すなわち規定レベル設定器の各々で生成される規定電圧の設定について具体例を挙げて説明する。ただし、本発明における規定レベルの設定については、以下に説明する具体例に限定されるものではない。
【0024】
一例として、自動利得制御ループAGC1の可変利得範囲が+3〜+28dB、自動利得制御ループAGC2の可変利得範囲が−10〜+15dB、自動利得制御ループAGC3の可変利得範囲が−10〜+15dB、自動利得制御ループAGC4の可変利得範囲が−13〜+12dBに設定されており、自動利得制御ループAGC4からの出力信号レベルを−11dBに制御しようとする場合を考える。
【0025】
このとき、自動利得制御ループAGC1への入力と自動利得制御ループAGC4からの出力との間における実現可能な最大利得は+70dBとなるため、−81dB以上の信号が自動利得制御ループAGC1に入力されないと自動利得制御ループAGC4からの出力信号レベルを−11dBに制御できないことになる。そして、−81dBの信号が自動利得制御ループAGC1に入力された場合に、可変利得増幅回路VAMP1〜VAMP4の各々の利得がいずれも上限値に達しており、−11dBの信号が自動利得制御ループAGC4から出力されるためには、自動利得制御ループAGC1〜AGC4の各々に関して、規定レベルが出力レベル以上の値に設定されていることが少なくとも必要となる。具体的には、自動利得制御ループAGC1,AGC2,AGC3,AGC4の規定レベルをそれぞれ−53dB以上、−38dB以上、−23dB以上、−11dBとすることが少なくとも必要となる。ここで、−81dBが、自動利得制御ループAGC4からの出力信号レベルを−11dBに制御可能な自動利得制御ループAGC1への入力信号の下限レベルとなる。
【0026】
そして、本実施形態における自動利得制御ループAGC1〜AGC4の各々の規定レベルについては、自動利得制御ループAGC1に上記の下限レベル(具体例では−81dB)の信号が入力されて可変利得増幅回路VAMP1〜VAMP4の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、規定レベル設定器により設定されている。一例としては、自動利得制御ループAGC1,AGC2,AGC3,AGC4の規定レベルがそれぞれ−20dB、−18dB、−15dB、−11dBとなるような規定電圧が規定レベル設定器の各々において生成される。この規定レベルの設定条件の下で上記の状態を仮想した場合、自動利得制御ループAGC1,AGC2,AGC3,AGC4における出力信号レベルはそれぞれ−53dB、−38dB、−23dB、−11dBとなり、規定レベルと出力信号レベルとの差はそれぞれ+33dB、+20dB、+8dB、0dBとなる。このように、後段の自動利得制御ループほど規定レベルと出力信号レベルとの差は小さい。
【0027】
次に、本実施形態に係る自動利得制御増幅回路の動作について図3を用いて説明する。
【0028】
自動利得制御ループAGC1への入力信号レベルが−81dBより小さい場合は、自動利得制御ループAGC1〜AGC4に関して、いずれも出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路VAMP1〜VAMP4の各々の利得はいずれも上限値に維持されている。ただし、自動利得制御ループAGC4からの出力信号レベルは−11dBに制御されていない。
【0029】
ここで、自動利得制御ループAGC1への入力信号レベルが−81dBのときを考える。このとき、自動利得制御ループAGC4に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループAGC1への入力信号レベルが−81dBから増大すると、自動利得制御ループAGC4はその出力信号レベルを規定レベルに一致させる制御を行う。このとき、自動利得制御ループAGC1〜AGC3については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路VAMP1〜VAMP3の各々の利得はいずれも上限値に維持されている。
【0030】
次に、自動利得制御ループAGC1への入力信号レベルが−71dBのときを考える。このとき、自動利得制御ループAGC3に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループAGC1への入力信号レベルが−71dBから増大すると、自動利得制御ループAGC3はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループAGC4からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路VAMP4の利得は一定値に維持されている。そして、自動利得制御ループAGC1,AGC2については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路VAMP1,VAMP2の各々の利得はいずれも上限値に維持されている。
【0031】
次に、自動利得制御ループAGC1への入力信号レベルが−60dBのときを考える。このとき、自動利得制御ループAGC2に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループAGC1への入力信号レベルが−60dBから増大すると、自動利得制御ループAGC2はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループAGC4からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路VAMP3,VAMP4の利得はいずれも一定値に維持されている。そして、自動利得制御ループAGC1については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路VAMP1の利得は上限値に維持されている。
【0032】
次に、自動利得制御ループAGC1への入力信号レベルが−48dBのときを考える。このとき、自動利得制御ループAGC1に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループAGC1への入力信号レベルが−48dBから増大すると、自動利得制御ループAGC1はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループAGC4からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路VAMP2,VAMP3,VAMP4の利得はいずれも一定値に維持されている。
【0033】
以上の動作から、自動利得制御ループAGC1への入力信号レベルが−81dB以上かつ−71dBより小さい場合は、可変利得増幅回路VAMP4のみの利得が制御されることにより、自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。
【0034】
自動利得制御ループAGC1への入力信号レベルが−71dB以上かつ−60dBより小さい場合は、可変利得増幅回路VAMP3のみの利得が制御されることにより、自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。
【0035】
自動利得制御ループAGC1への入力信号レベルが−60dB以上かつ−48dBより小さい場合は、可変利得増幅回路VAMP2のみの利得が制御されることにより、自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。
【0036】
自動利得制御ループAGC1への入力信号レベルが−48dB以上の場合は、可変利得増幅回路VAMP1のみの利得が制御されることにより、自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。そして、自動利得制御ループAGC1への入力信号レベルが−23dBになった場合は、可変利得増幅回路VAMP1の利得が下限値に達するため、−23dBが自動利得制御ループAGC4からの出力信号レベルを−11dBに制御可能な自動利得制御ループAGC1への入力信号の上限レベルとなる。
【0037】
以上の動作のように、自動利得制御ループAGC1への入力信号レベルが−81dB以上かつ−23dB以下のときに自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。また、自動利得制御ループAGC1への入力信号レベルの増大に対して、後段の自動利得制御ループほど先に自動利得制御が行われることになる。
【0038】
本実施形態によれば、自動利得制御ループAGC4からの出力信号レベルを規定レベル(具体例では−11dB)に制御可能な下限レベル(具体例では−81dB)の信号が自動利得制御ループAGC1に入力されて可変利得増幅回路VAMP1〜VAMP4の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループAGC1〜AGC4の各々の規定レベルが設定されている。このような規定レベルを示す規定電圧が規定レベル設定器において設定されることで、自動利得制御ループAGC1への入力信号レベルの増大に対して、後段の自動利得制御ループほど先に利得を小さくする自動利得制御が行われる。ここで、多段増幅回路全体における雑音指数は、前段の増幅回路ほどその寄与が大きいため、入力信号レベルの増大に対して後段の自動利得制御ループほど先に利得を小さくすることで雑音指数の悪化を抑制できる。したがって、本実施形態の自動利得制御増幅回路によれば、簡単な構成で雑音指数を改善することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る自動利得制御増幅回路の構成を示すブロック図である。
【図2】一段における自動利得制御ループの構成を示すブロック図である。
【図3】本発明の実施形態に係る自動利得制御増幅回路の動作を説明する図である。
【符号の説明】
AGC1〜AGC4 自動利得制御ループ、CON1〜CON4 制御回路、VAMP1〜VAMP4 可変利得増幅回路。
【発明の属する技術分野】
本発明は自動利得制御増幅回路、特に多段の可変利得増幅回路を用いた自動利得制御増幅回路に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
自動利得制御増幅回路においては、入力信号レベルが変動しても出力信号レベルが規定レベルに保たれるように、可変利得増幅回路の利得制御が行われる。そして、入力信号のダイナミックレンジが大きい場合には、多段の可変利得増幅回路が用いられ、可変利得増幅回路の各々の利得が制御されることで、出力信号レベルが規定レベルに保たれる。この多段の可変利得増幅回路を用いた利得制御の際には、最後段の可変利得増幅回路からの出力信号レベルが検出され、その検出レベルが規定レベルとなるように可変利得増幅回路の各々の利得が同時に制御される。
【0003】
ここで、多段増幅回路全体における雑音指数は、前段の増幅回路ほどその寄与が大きくなり、最前段の増幅回路における雑音指数が支配的となる。また、単段の可変利得増幅回路における雑音指数は、利得が小さいほど大きくなる。したがって、前述した可変利得増幅回路の各々の利得が同時に制御される自動利得制御増幅回路においては、入力信号レベルの増大とともに可変利得増幅回路の各々の利得が前段の増幅回路も含めて同時に小さくなるように制御されるため、多段増幅回路全体における雑音指数が悪化してしまうという問題点がある。そこで、本発明の目的は、簡単な構成で雑音特性を改善できる自動利得制御増幅回路を提供することにある。なお、多段の可変利得増幅回路を用いた自動利得制御増幅回路の一例として、特開2000−216652号公報(特許文献1)に示すものが開示されている。
【0004】
【特許文献1】
特開2000−216652号公報
【0005】
【課題を解決するための手段】
このような目的を達成するために、第1の本発明に係る自動利得制御増幅回路は、入力される制御信号に応じて利得を設定範囲内で変化させる可変利得増幅回路と、該可変利得増幅回路からの出力信号レベルを規定レベルに一致させるための制御信号を該可変利得増幅回路へ出力する制御回路と、を含む自動利得制御ループを直列に複数備え、最前段の可変利得増幅回路への入力信号レベルが所定範囲内で変動しても最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な自動利得制御増幅回路であって、可変利得増幅回路の各々に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合は、利得は上限値に維持され、自動利得制御ループの各々の規定レベルについては、最前段の可変利得増幅回路に前記所定範囲の下限レベルの信号が入力された場合に可変利得増幅回路の各々の利得がいずれも上限値に達しているように設定され、さらに、上記の利得がいずれも上限値に達している状態を仮想した場合に規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように設定されていることを特徴とする。
【0006】
本発明によれば、最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な下限レベルの信号が最前段の可変利得増幅回路に入力されて可変利得増幅回路の各々の利得がいずれも設定範囲の上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループの各々の規定レベルが設定されている。このような規定レベルの設定により、最前段の自動利得制御ループへの入力信号レベルの増大に対して、後段の自動利得制御ループほど先に自動利得制御が行われる。したがって、簡単な構成で雑音指数を改善することができる。
【0007】
第2の本発明に係る自動利得制御増幅回路は、第1の本発明に記載の回路であって、前記制御回路の各々は、制御対象の可変利得増幅回路からの出力信号を検波して出力信号レベルを示す信号を出力する検波器と、規定レベルを示す信号を出力する規定レベル設定器と、出力信号レベルを示す信号と規定レベルを示す信号との比較結果に基づいて制御信号を算出し、制御対象の可変利得増幅回路へ出力する制御信号発生器と、を含むことを特徴とする。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態(以下実施形態という)を、図面に従って説明する。
【0009】
図1は、本発明の実施形態に係る自動利得制御増幅回路の構成を示すブロック図である。本実施形態に係る自動利得制御増幅回路は、自動利得制御ループAGC1〜AGC4を直列に複数(図1では一例として4つの場合を示す)備えている。
【0010】
自動利得制御ループAGC1は、最前段の自動利得制御ループであり、可変利得増幅回路VAMP1、ミキサMIX、ローカル発振器LOC、IF用増幅回路IFAMP1及び制御回路CON1を備えている。可変利得増幅回路VAMP1は、RF用増幅回路RFAMP2と、その入力に設けられた可変アッテネータVATT1によって構成されている。
【0011】
自動利得制御ループAGC2は、自動利得制御ループAGC1の後段に接続されており、可変利得増幅回路VAMP2及び制御回路CON2を備えている。可変利得増幅回路VAMP2は、IF用増幅回路IFAMP2と、その入力に設けられた可変アッテネータVATT2によって構成されている。
【0012】
自動利得制御ループAGC3は、自動利得制御ループAGC2の後段に接続されており、可変利得増幅回路VAMP3及び制御回路CON3を備えている。可変利得増幅回路VAMP3は、IF用増幅回路IFAMP3と、その入力に設けられた可変アッテネータVATT3によって構成されている。
【0013】
自動利得制御ループAGC4は、自動利得制御ループAGC3の後段に接続される最後段の自動利得制御ループであり、可変利得増幅回路VAMP4及び制御回路CON4を備えている。可変利得増幅回路VAMP4は、IF用増幅回路IFAMP4と、その入力に設けられた可変アッテネータVATT4によって構成されている。
【0014】
RF入力信号は、まずRF用増幅回路RFAMP1に入力され、RF信号の増幅が行われた後に自動利得制御ループAGC1へ出力される。
【0015】
自動利得制御ループAGC1に入力されたRF信号は、まず可変利得増幅回路VAMP1に入力されてRF信号の増幅が行われる。このとき、制御回路CON1による利得の制御も行われる。可変利得増幅回路VAMP1からのRF信号は、ミキサMIXに入力されてIF信号にダウンコンバートされる。ミキサMIXからのIF信号は、IF用増幅回路IFAMP1に入力されて増幅が行われた後に、自動利得制御ループAGC2へ出力される。ここで、制御回路CON1は、IF用増幅回路IFAMP1からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータVATT1の減衰レベルを制御する。これによって、可変利得増幅回路VAMP1の利得が制御されて自動利得制御が行われる。
【0016】
自動利得制御ループAGC2に入力されたIF信号は、可変利得増幅回路VAMP2に入力され、IF信号の増幅が行われた後に自動利得制御ループAGC3へ出力される。このとき、制御回路CON2は、可変利得増幅回路VAMP2からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータVATT2の減衰レベルを制御する。これによって、可変利得増幅回路VAMP2の利得制御が行われる。
【0017】
同様に、自動利得制御ループAGC3に入力されたIF信号は、可変利得増幅回路VAMP3に入力され、IF信号の増幅が行われた後に自動利得制御ループAGC4へ出力される。このとき、制御回路CON3は、可変利得増幅回路VAMP3からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータVATT3の減衰レベルを制御する。そして、自動利得制御ループAGC4に入力されたIF信号は、可変利得増幅回路VAMP4に入力され、IF信号の増幅が行われた後にIF出力端子IFOUTへ出力される。このとき、制御回路CON4は、可変利得増幅回路VAMP4からの出力信号レベルを検出し、その検出レベルが規定レベルに一致するように可変アッテネータVATT4の減衰レベルを制御する。
【0018】
以上の動作によって、RF用増幅回路RFAMP1に入力されるRF信号レベルが変動しても、自動利得制御ループAGC4から出力されるIF信号レベルが略一定レベルに保たれる自動利得制御が行われる。
【0019】
次に、制御回路の構成を図2を用いて説明する。ただし、図2は自動利得制御ループAGC4の場合について示しているが、他の自動利得制御ループAGC1〜AGC3についても同様の構成である。
【0020】
図2に示すように、制御回路CON4は、検波器DET4、積分器INT4、規定レベル設定器SET4及びリニアライザLIN4を備えている。検波器DET4は、可変利得増幅回路VAMP4からの出力信号を検波することでその出力レベルを検出する。積分器INT4においては、演算増幅器OPAmpの反転入力端子に検波器DET4からの検波レベルを示す電圧が入力され、演算増幅器OPAmpの非反転入力端子に規定レベルを示す規定電圧が入力されることで、それらの電圧値が比較される。ここで、規定電圧は規定レベル設定器SET4によって生成されて演算増幅器OPAmpの非反転入力端子に供給される。そして、可変利得増幅回路VAMP4からの出力信号レベルを規定レベルに一致させるための制御電圧として、積分器INT4からの出力電圧がリニアライザLIN4を介して可変アッテネータVATT4へ供給される。リニアライザLIN4は、積分器INT4と可変アッテネータVATT4との間に設けられており、積分器INT4からの出力電圧と可変アッテネータVATT4の減衰量とが線形関係になるように、可変アッテネータVATT4への供給電圧と可変アッテネータVATT4の減衰量との間の非線形性を補償する。ここで、積分器INT4及びリニアライザLIN4により本発明の制御信号発生器を実現している。以上の構成の制御回路CON4によって可変アッテネータVATT4の減衰量が制御されることで、可変利得増幅回路VAMP4からの出力信号レベルを規定レベルに一致させる制御が行われる。
【0021】
なお、可変アッテネータVATT1〜VATT4の各々については、例えばPINダイオードに流す電流を変化させることで減衰量を変化させることができるが、減衰量の可変範囲は実際には有限となる。したがって、可変利得増幅回路VAMP1〜VAMP4の各々については、制御可能な利得範囲が有限の設定範囲内となる。ここで、可変利得増幅回路VAMPn(nは1〜4のいずれか)に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合を考える。このとき、積分器からは出力信号レベルを規定レベルに一致させるための制御電圧が出力されるが、可変アッテネータVATTnではこれ以上減衰量を減らして出力信号レベルを上げることはできないため、制御電圧が変化しても減衰量は変化しない。したがって、この場合は、可変利得増幅回路VAMPnの利得は上限値に維持されたままであり、可変利得増幅回路VAMPnからの出力信号レベルが規定レベルより小さいままとなる。
【0022】
このように、可変利得増幅回路VAMP1〜VAMP4の各々については、制御可能な利得範囲が有限の設定範囲内となるため、自動利得制御ループAGC1への入力信号レベルが有限の所定範囲内にある場合に、自動利得制御ループAGC4からの出力信号レベルを規定レベルに維持できることになる。
【0023】
次に、自動利得制御ループAGC1〜AGC4の各々における規定レベル、すなわち規定レベル設定器の各々で生成される規定電圧の設定について具体例を挙げて説明する。ただし、本発明における規定レベルの設定については、以下に説明する具体例に限定されるものではない。
【0024】
一例として、自動利得制御ループAGC1の可変利得範囲が+3〜+28dB、自動利得制御ループAGC2の可変利得範囲が−10〜+15dB、自動利得制御ループAGC3の可変利得範囲が−10〜+15dB、自動利得制御ループAGC4の可変利得範囲が−13〜+12dBに設定されており、自動利得制御ループAGC4からの出力信号レベルを−11dBに制御しようとする場合を考える。
【0025】
このとき、自動利得制御ループAGC1への入力と自動利得制御ループAGC4からの出力との間における実現可能な最大利得は+70dBとなるため、−81dB以上の信号が自動利得制御ループAGC1に入力されないと自動利得制御ループAGC4からの出力信号レベルを−11dBに制御できないことになる。そして、−81dBの信号が自動利得制御ループAGC1に入力された場合に、可変利得増幅回路VAMP1〜VAMP4の各々の利得がいずれも上限値に達しており、−11dBの信号が自動利得制御ループAGC4から出力されるためには、自動利得制御ループAGC1〜AGC4の各々に関して、規定レベルが出力レベル以上の値に設定されていることが少なくとも必要となる。具体的には、自動利得制御ループAGC1,AGC2,AGC3,AGC4の規定レベルをそれぞれ−53dB以上、−38dB以上、−23dB以上、−11dBとすることが少なくとも必要となる。ここで、−81dBが、自動利得制御ループAGC4からの出力信号レベルを−11dBに制御可能な自動利得制御ループAGC1への入力信号の下限レベルとなる。
【0026】
そして、本実施形態における自動利得制御ループAGC1〜AGC4の各々の規定レベルについては、自動利得制御ループAGC1に上記の下限レベル(具体例では−81dB)の信号が入力されて可変利得増幅回路VAMP1〜VAMP4の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、規定レベル設定器により設定されている。一例としては、自動利得制御ループAGC1,AGC2,AGC3,AGC4の規定レベルがそれぞれ−20dB、−18dB、−15dB、−11dBとなるような規定電圧が規定レベル設定器の各々において生成される。この規定レベルの設定条件の下で上記の状態を仮想した場合、自動利得制御ループAGC1,AGC2,AGC3,AGC4における出力信号レベルはそれぞれ−53dB、−38dB、−23dB、−11dBとなり、規定レベルと出力信号レベルとの差はそれぞれ+33dB、+20dB、+8dB、0dBとなる。このように、後段の自動利得制御ループほど規定レベルと出力信号レベルとの差は小さい。
【0027】
次に、本実施形態に係る自動利得制御増幅回路の動作について図3を用いて説明する。
【0028】
自動利得制御ループAGC1への入力信号レベルが−81dBより小さい場合は、自動利得制御ループAGC1〜AGC4に関して、いずれも出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路VAMP1〜VAMP4の各々の利得はいずれも上限値に維持されている。ただし、自動利得制御ループAGC4からの出力信号レベルは−11dBに制御されていない。
【0029】
ここで、自動利得制御ループAGC1への入力信号レベルが−81dBのときを考える。このとき、自動利得制御ループAGC4に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループAGC1への入力信号レベルが−81dBから増大すると、自動利得制御ループAGC4はその出力信号レベルを規定レベルに一致させる制御を行う。このとき、自動利得制御ループAGC1〜AGC3については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路VAMP1〜VAMP3の各々の利得はいずれも上限値に維持されている。
【0030】
次に、自動利得制御ループAGC1への入力信号レベルが−71dBのときを考える。このとき、自動利得制御ループAGC3に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループAGC1への入力信号レベルが−71dBから増大すると、自動利得制御ループAGC3はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループAGC4からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路VAMP4の利得は一定値に維持されている。そして、自動利得制御ループAGC1,AGC2については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路VAMP1,VAMP2の各々の利得はいずれも上限値に維持されている。
【0031】
次に、自動利得制御ループAGC1への入力信号レベルが−60dBのときを考える。このとき、自動利得制御ループAGC2に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループAGC1への入力信号レベルが−60dBから増大すると、自動利得制御ループAGC2はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループAGC4からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路VAMP3,VAMP4の利得はいずれも一定値に維持されている。そして、自動利得制御ループAGC1については、出力信号レベルより規定レベルの方が大きいため、可変利得増幅回路VAMP1の利得は上限値に維持されている。
【0032】
次に、自動利得制御ループAGC1への入力信号レベルが−48dBのときを考える。このとき、自動利得制御ループAGC1に関して、出力信号レベルが規定レベルに等しくなる。自動利得制御ループAGC1への入力信号レベルが−48dBから増大すると、自動利得制御ループAGC1はその出力信号レベルを規定レベルに一致させる制御を行うことにより、自動利得制御ループAGC4からの出力信号レベルが規定レベルに制御される。このとき、可変利得増幅回路VAMP2,VAMP3,VAMP4の利得はいずれも一定値に維持されている。
【0033】
以上の動作から、自動利得制御ループAGC1への入力信号レベルが−81dB以上かつ−71dBより小さい場合は、可変利得増幅回路VAMP4のみの利得が制御されることにより、自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。
【0034】
自動利得制御ループAGC1への入力信号レベルが−71dB以上かつ−60dBより小さい場合は、可変利得増幅回路VAMP3のみの利得が制御されることにより、自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。
【0035】
自動利得制御ループAGC1への入力信号レベルが−60dB以上かつ−48dBより小さい場合は、可変利得増幅回路VAMP2のみの利得が制御されることにより、自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。
【0036】
自動利得制御ループAGC1への入力信号レベルが−48dB以上の場合は、可変利得増幅回路VAMP1のみの利得が制御されることにより、自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。そして、自動利得制御ループAGC1への入力信号レベルが−23dBになった場合は、可変利得増幅回路VAMP1の利得が下限値に達するため、−23dBが自動利得制御ループAGC4からの出力信号レベルを−11dBに制御可能な自動利得制御ループAGC1への入力信号の上限レベルとなる。
【0037】
以上の動作のように、自動利得制御ループAGC1への入力信号レベルが−81dB以上かつ−23dB以下のときに自動利得制御ループAGC4からの出力信号レベルが−11dBに制御される。また、自動利得制御ループAGC1への入力信号レベルの増大に対して、後段の自動利得制御ループほど先に自動利得制御が行われることになる。
【0038】
本実施形態によれば、自動利得制御ループAGC4からの出力信号レベルを規定レベル(具体例では−11dB)に制御可能な下限レベル(具体例では−81dB)の信号が自動利得制御ループAGC1に入力されて可変利得増幅回路VAMP1〜VAMP4の各々の利得がいずれも上限値に達している状態を仮想した場合に、規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように、自動利得制御ループAGC1〜AGC4の各々の規定レベルが設定されている。このような規定レベルを示す規定電圧が規定レベル設定器において設定されることで、自動利得制御ループAGC1への入力信号レベルの増大に対して、後段の自動利得制御ループほど先に利得を小さくする自動利得制御が行われる。ここで、多段増幅回路全体における雑音指数は、前段の増幅回路ほどその寄与が大きいため、入力信号レベルの増大に対して後段の自動利得制御ループほど先に利得を小さくすることで雑音指数の悪化を抑制できる。したがって、本実施形態の自動利得制御増幅回路によれば、簡単な構成で雑音指数を改善することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る自動利得制御増幅回路の構成を示すブロック図である。
【図2】一段における自動利得制御ループの構成を示すブロック図である。
【図3】本発明の実施形態に係る自動利得制御増幅回路の動作を説明する図である。
【符号の説明】
AGC1〜AGC4 自動利得制御ループ、CON1〜CON4 制御回路、VAMP1〜VAMP4 可変利得増幅回路。
Claims (2)
- 入力される制御信号に応じて利得を設定範囲内で変化させる可変利得増幅回路と、該可変利得増幅回路からの出力信号レベルを規定レベルに一致させるための制御信号を該可変利得増幅回路へ出力する制御回路と、を含む自動利得制御ループを直列に複数備え、最前段の可変利得増幅回路への入力信号レベルが所定範囲内で変動しても最後段の可変利得増幅回路からの出力信号レベルを略一定レベルに制御可能な自動利得制御増幅回路であって、
可変利得増幅回路の各々に関して、利得が設定範囲の上限値に達して出力信号レベルが規定レベルより小さくなった場合は、利得は上限値に維持され、
自動利得制御ループの各々の規定レベルについては、
最前段の可変利得増幅回路に前記所定範囲の下限レベルの信号が入力された場合に可変利得増幅回路の各々の利得がいずれも上限値に達しているように設定され、
さらに、上記の利得がいずれも上限値に達している状態を仮想した場合に規定レベルと出力信号レベルとの差が後段の自動利得制御ループほど小さくなるように設定されていることを特徴とする自動利得制御増幅回路。 - 請求項1に記載の自動利得制御増幅回路であって、
前記制御回路の各々は、
制御対象の可変利得増幅回路からの出力信号を検波して出力信号レベルを示す信号を出力する検波器と、
規定レベルを示す信号を出力する規定レベル設定器と、
出力信号レベルを示す信号と規定レベルを示す信号との比較結果に基づいて制御信号を算出し、制御対象の可変利得増幅回路へ出力する制御信号発生器と、
を含むことを特徴とする自動利得制御増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003013663A JP2004228882A (ja) | 2003-01-22 | 2003-01-22 | 自動利得制御増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003013663A JP2004228882A (ja) | 2003-01-22 | 2003-01-22 | 自動利得制御増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004228882A true JP2004228882A (ja) | 2004-08-12 |
Family
ID=32901936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003013663A Pending JP2004228882A (ja) | 2003-01-22 | 2003-01-22 | 自動利得制御増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004228882A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012186530A (ja) * | 2011-03-03 | 2012-09-27 | Nec Saitama Ltd | 電力増幅装置、基地局装置、利得調整システム、及び利得調整方法 |
-
2003
- 2003-01-22 JP JP2003013663A patent/JP2004228882A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012186530A (ja) * | 2011-03-03 | 2012-09-27 | Nec Saitama Ltd | 電力増幅装置、基地局装置、利得調整システム、及び利得調整方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04316205A (ja) | 高周波電力増幅装置 | |
JP3133659U (ja) | 自動利得制御回路 | |
JP2010041233A (ja) | 検波回路及び無線通信システム | |
JP2000286652A (ja) | 制御装置 | |
EP1895657A1 (en) | Receiver and amplification-gain controlling device thereof | |
JPS6027234A (ja) | 受信機 | |
US7366490B2 (en) | Automatic gain control with gain stepping and regulation | |
JPH05206771A (ja) | 自動出力電力制御回路 | |
US7145490B2 (en) | Automatic gain control system and method | |
JP4574687B2 (ja) | Rf受信装置 | |
JP2004228882A (ja) | 自動利得制御増幅回路 | |
JP5365474B2 (ja) | プログラマブル可変利得増幅器及び無線通信装置 | |
JP4667939B2 (ja) | 高出力増幅器および多段高出力増幅器 | |
JP2015154464A (ja) | 無線通信装置 | |
JP2001036351A (ja) | 電力増幅装置 | |
KR20030048969A (ko) | 기지국 송신기의 자동 이득 조절 회로 및 방법 | |
US7994855B2 (en) | Amplifier arrangement | |
JP2015070379A (ja) | 検波回路および検波方法 | |
KR0151414B1 (ko) | 영상처리 시스템의 자동이득 조절회로 | |
JP2005229535A (ja) | 送信電力制御回路および送信電力制御回路を備えた無線通信装置 | |
JP3041149B2 (ja) | パワー制御装置 | |
JP2000101374A (ja) | 自動レベル制御回路 | |
JP5297487B2 (ja) | 受信装置及び利得制御方法 | |
JP3012850B2 (ja) | 自動利得制御回路 | |
JPH1155138A (ja) | 受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
A977 | Report on retrieval |
Effective date: 20080414 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A02 | Decision of refusal |
Effective date: 20080826 Free format text: JAPANESE INTERMEDIATE CODE: A02 |