JP2004228563A - Ｅｕｖマイクロリソグラフィー用基板およびその製造方法 - Google Patents

Abstract

【課題】ＥＵＶマイクロリソグラフィーに特に適した基板を製造する方法を提供する。
【解決手段】ＥＵＶマイクロリソグラフィーに特に適した基板であって、熱膨張係数（ＣＴＥ）の小さい基層とその上に形成された少なくとも１つの半導体材料からなる被覆層とを含む基板の製造に関する。前記被覆層はシリコン層であり、イオンビームスパッタリングで形成される。更にイオンビーム加工処理を加えることにより、極めて正確な形状および極めて小さな表面粗さを有する基板が得られる。
【選択図】なし

Description

本発明は基板、特にＥＵＶマイクロリソグラフィー用の基板、かかる基板の製造、ならびにＥＵＶマイクロリソグラフィーにおけるかかる基板のミラーおよび／もしくはマスク、またはマスクブランク（未加工材料）としての使用に関する。

集積回路の製造において、チップの構造がますます微細になる傾向にある。そのためかかるチップの製造に際して、ますます短くなる露光波長で作動できるリソグラフィーシステムが必要となっている。現在は波長２４８ｎｍ、１９３ｎｍおよび１５７ｎｍが使用されている。将来はかかるリソグラフィーシステムにいわゆる超紫外領域（ＥＵＶ）、特に１１ｎｍ〜１４ｎｍの範囲の電磁輻射を応用することが提案されている。この領域では従来一般的であった透過システムをやめて、反射性の光学的素子とマスクとを有する反射性システムを採用することが必要になると考えられる。この技術の極端な要求を満たすようなかかる反射性システム用のマスク、ミラーおよび関連する光学素子のための基板は、これまで余り報告されていない。

構造を有する層と基板とからなり、基板が熱膨張係数の小さな材料、例えば熱膨張係数が約０.０２ｐｐｍ／ＫであるＵＬＥ（登録商標）などの基層からなり、かつシリコンの被覆層と例えば接着剤によって組み合わされている反射性マスクが、下記特許文献１によって知られている。
しかし、かかる基板では、基板の形状精度および表面粗さに関する要求を満たすことが出来ない。例えばマスクの場合、ＰＶ（ピークと谷との差）で５０ｎｍ未満の形状精度が必要となる。

Ｚｅｒｏｄｕｒ（登録商標）基板を利用した光学システムも当該技術では知られている。これらの材料は既知の研磨方法で０.１ｎｍ〜０.３ｎｍの表面粗さまで研磨することが出来るが、この表面粗さは通常その後に行われるイオンビーム加工（ＩＢＦ）の間に失われてしまうことが見いだされた。別途防止策を講じなければ、この処理の間に表面粗さは２倍〜５倍に増加してしまう。ＥＵＶリソグラフィー用の基板にはｒｍｓで０.２ｎｍ未満の表面粗さが望ましいが、かかる基板を生産に適した光学システムに応用することは多大の努力を必要とする。
米国特許第６１５９６４３号明細書 独国特許出願公開第１９０２４３２号明細書 米国特許第４８５１３７２号明細書 Ｈ.Ｂａｃｈ編集「低熱膨張性ガラスセラミックス」、ガラスおよびガラスセラミックス、科学、技術および応用に関するＳＣＨＯＴＴシリーズ，シュプリンガー出版

そこで本発明の目的は、ＥＵＶマイクロリソグラフィーに特に適した基板を製造する方法を提供することである。更にまた、従来技術の欠点を克服する基板、およびかかる基板の使用も提供される。特にこのように製造された基板は、ＥＵＶマイクロリソグラフィー用の基板が満たさなければならない形状精度および表面粗さに関する極端な要求を満たすことが出来る。

この目的は、基板、特にＥＵＶマイクロリソグラフィー用の基板の製造方法であって、
熱膨張係数が約０.１ｐｐｍ／Ｋ以下である基層を用意する工程と、
スパッタリング、ＣＶＤまたはＰＶＤのような物理的または化学的なプロセスにより半導体材料、好適にはシリコンからなる第一の被覆層を前記基層の上に形成する工程と、
第一の被覆層を仕上げる工程と
を含む方法によって達成される。

更に基板に関して、この目的は、基層と少なくとも第一の被覆層とを有する基板、特にＥＵＶマイクロリソグラフィー用基板によって達成されるが、この基層は熱膨張係数が最大でも０.１ｐｐｍ／Ｋである材料からなり、第一の被覆層が半導体材料、好適にはシリコンからなり、スパッタリング、ＣＶＤプロセスまたはＰＶＤプロセスのような物理的または化学的な形成プロセスによって上記基層の上に形成される。

かかる基板は、ＥＵＶマイクロリソグラフィー用のマスクまたはミラーなどの光学素子の製造に有利に使用することが出来る。
本発明の有利な開発は従属項の下で保護される。
本発明によれば、半導体材料、特にシリコンからなる第一の被覆層を物理的または化学的なプロセスによって直接形成するときに、基層の形状精度が一般に保持されることが見いだされた。同時に、基板の望ましい低い表面粗さを得ることが被覆層によって可能となる。

半導体材料、好適にはシリコンからなる被覆層は、好適にはイオンビームスパッタリングによって基層の上に直接形成される。
またＣＶＤ（化学蒸着）、特にＰＩＣＶＤ（プラズマ衝撃ＣＶＤ），ＰＡＣＶＤ（プラズマ補助ＣＶＤ）、ＰＶＤ（物理蒸着）や、例えばゾル・ゲルプロセスのような他の物理的または化学的プロセスも使用できる。

ＥＵＶリソグラフィー用マスクおよび／またはミラーとしては、Ｚｅｒｏｄｕｒ（登録商標；ＳＣＨＯＴＴ Ｇｌａｓ）、Ｚｅｒｏｄｕｒ−Ｍ（登録商標；ＳＣＨＯＴＴ Ｇｌａｓ）、ＣｌｅａｒＣｅｒａｍ（登録商標；Ｏｈａｒａ）のようなガラスセラミックスおよびＵＬＥ（登録商標）のようなゼロ膨張材料が、熱膨張が極めて小さく、また均一性が非常に高いために特に好適である。

本発明によれば、上記のガラスセラミックスまたはセラミックスなどの材料の欠点は、半導体材料、特にシリコンからなる熱膨張が小さい被覆層を、ガラスセラミックスのような非常に熱膨張が小さい材料からなる基層の上に直接形成することにより回避できることが見いだされた。特に、基層の表面粗さが十分に小さくない場合でも、被覆層はＥＵＶマイクロリソグラフィーに必要な小さな表面粗さを持たせることが可能である。

本発明による基板は、基層とその上に直接形成された被覆層との少なくとも２つの層を有する構造を有する。
その点に関して、基層は後の基板表面、例えばＥＵＶリソグラフィー用マスクまたはミラーの反射面に対して反対側に面する層である。
上で述べたように、基層は熱膨張係数α（ＣＴＥ）が非常に小さく最大でも０.１ｐｐｍ／Ｋ、好適には１０ｐｐｂ／Ｋ以下である材料からなる。好適にはこれは温度範囲−４０℃から＋４００℃、好適には温度範囲０℃から５０℃において基本的に寸法変化を示さない、すなわちＣＴＥが最大でも１０ｐｐｂ／Ｋであるいわゆる「膨張がほぼゼロの材料」である。

好適には、本発明による基板の基層はセラミックス、ガラスまたはガラスセラミックスからなる。その点に関して、Ｚｅｒｏｄｕｒ（登録商標）、Ｚｅｒｏｄｕｒ−Ｍ（登録商標）、ＣｌｅａｒＣｅｒａｍ（登録商標；Ｏｈａｒａ）、ＵＬＥ（登録商標）または熱膨張の小さい他のガラスセラミックスなどの市販の製品が特に適している。使用できるセラミックスは、コージェライトを含むセラミックスなどの熱膨張係数≦０.１ｐｐｍ／Ｋのセラミックスである。

ガラスセラミックスは、結晶相とガラス相とからなる多孔質でない無機材料である。
本発明によれば、Ｚｅｒｏｄｕｒ（登録商標）およびその変形例（例えばＺｅｒｏｄｕｒ−Ｍ（登録商標））が特に好適な基層である。
Ｚｅｒｏｄｕｒ（登録商標）は例えば上記特許文献２に記述されている。Ｚｅｒｏｄｕｒ−Ｍ（登録商標）は基本的にマグネシウムを含まないＺｅｒｏｄｕｒ（登録商標）の組成物であり、例えば上記特許文献３に記述されている。Ｚｅｒｏｄｕｒ（登録商標）とＺｅｒｏｄｕｒ−Ｍ（登録商標）の特性および組成は、当該技術分野において周知のものであり、例えば上記非特許文献１で説明されている。

これらは選択的結晶化によって高温型石英混晶を含むガラスセラミックスに変化したＬｉ₂Ｏ−Ａｌ₂Ｏ₃−ＳｉＯ₂の組織を有するガラスを含むガラスセラミックスである。これらのガラスセラミックスの製造は、いくつかの段階で行われる。材料を溶融および熱間成形した後で、通常は転移温度よりも低い温度に冷却する。次に基礎ガラスを選択的結晶化によってガラスセラミックスに変化させる。このセラミック化は、いくつかの工程からなるアニーリング工程によって行われるが、それによると最初に、一般にＴｉＯ₂またはＣｒＯ₂／ＴｉＯ₂の混晶を核として使い、通常６００℃〜８００℃の間の温度で核形成を行うことにより核が形成される。その後温度を上げる間に、約７５０℃〜９００℃の結晶化温度で、これらの核の上に高温型石英混晶が成長する。ここで結晶性の高温型石英混晶相とガラス相との体積比は、ゼロに近い膨張係数が得られるように調整することが出来る。そのために通常、高温型石英混晶が約８０％で残りのガラス分が約２０％の比率が望ましい。高温型石英混晶は所望の温度範囲で負の線熱膨張率を有し、一方ガラス相は正の熱膨張率を有するので、ある温度範囲においてゼロに近い線熱膨張係数が得られる。

Ｚｅｒｏｄｕｒ（登録商標）とＺｅｒｏｄｕｒ−Ｍ（登録商標）のようなガラスセラミックスは出願人によって大規模に生産されており、基礎ガラスからなる大きなガラスブロックは選択的アニーリング処理によってセラミック化される。ここで現在の場合のような精度の高い用途では、特に均一な温度分布が維持されるが、それが直径数メートルの大きなガラスブロックの結晶化のプロセスに数カ月を必要とする理由である（詳しくは上記非特許文献１参照）。

基層の厚さはその物性、特に熱膨張率が、基層および被覆層を含む系全体の特性を支配するように、好適には５ｍｍ以上とする。
本発明によれば、光学研磨で前処理された基層を、あるイオンビーム入射角およびあるイオンビームエネルギーで、ＩＢＦを使用してイオンビームで最初に処理して所望の形状を得ることが好適である。例えばマスクの製造では、ＰＶ偏差（ピーク−谷間の偏差）が５０ｎｍ未満である平坦度が望ましい。ＩＢＦ処理の間に、ｒｍｓで０.３ｎｍ未満の予め得られた表面粗さが２倍〜３倍に悪くなる。

研磨され、またおそらくは仕上げがなされた基層の上に、半導体材料、好適にはシリコンからなる被覆層を化学的または物理的プロセス、好適にはイオンビームスパッタリングプロセスによって、直接形成する。
ＩＢＦプロセスの間、望みの厚さの材料を表面から除去する手段としてイオンビームが使用される。イオンビームのエッチング速度は低い（通常１００ｎｍ／分）ので、このプロセスはわずかな厚さ（数ミクロン以下）の材料の除去にしか適さない。イオンビーム加工（ＩＢＦ）では、ほとんど単原子の層がイオンの衝突により除去される。

イオンビームスパッタリングでは、層の厚さを局部的に調整して、基板の形状精度を向上することが出来る。この方法の第一の実施態様によれば、層の厚さは５００ｎｍから２μｍの間で選択される。この方法の変形例によれば、その後シリコン製被覆層の仕上げ処理が再度ＩＢＦを使用して行われ、望みの形状精度および表面粗さが得られる。
本発明の別の実施態様によれば、ＩＢＦ処理およびＳｉ被覆の後で、有機物質のラッカーを使用した平坦化（プラナリゼーション）が行われる。ここで厚さ２０ｎｍから５００ｎｍの範囲の有機ラッカーを含む別の被覆層が、例えばスピンコーティングによって形成され、そしてアニーリングプロセスの後、イオンビームエッチング（ＩＢＦ）によりラッカー層が除去され、そして平坦化が行われる。

ラッカーによる平坦化工程を含む第二の方法の変形例によれば、第一の被覆層を第一の方法の変形例の場合と比較してかなり小さな層厚で形成できる。その後でラッカーの平坦化を行えば、例えばＳｉ被覆層の厚さは約２０ｎｍ〜５０ｎｍで十分である。これにより、第一の方法の変形例と比べて製造コストを大幅に削減することができる。
例えば第一の方法の変形例によってマスク基板を製造する場合、最初に例えばＺｅｒｏｄｕｒ（登録商標）からなるブロックからガラスセラミックスのサンプルが切り出され、その表面に機械的な処理、例えば研削が行われ、最後にｒｍｓで１ｎｍ以下、好適には０.２ｎｍ未満の表面粗さが得られるまで光学的研磨が行われる。測定は例えば、１０μｍ×１０μｍまたは１μｍ×１μｍのサンプルに対してＡＦＭを使用して行うことが出来る。

その後、イオンビームスパッタリングによりシリコンの被覆が層厚が５００ｎｍ〜２μｍの間で形成される。層の厚さを局部的に変化させることにより、基板の形状精度を高めることが出来る。
被覆された基板はその後ＩＢＦで処理されて所望の形状精度（ＰＶ偏差＜５０ｎｍ）を得る。そのためには、５００ＥＶ〜１２００ＥＶのエネルギー、入射角０°〜７０°の範囲のＡｒイオンで処理すれば良い。これにより、所望のＰＶ偏差＜５０ｎｍおよび表面粗さ＜０.２ｎｍを有するマスクが得られる。

第一の方法の変形例によって光学素子（ミラー）を製造する場合、前処理され研磨された基層を先ずＩＢＦを使用して処理して所望の形状が得られる。
その後イオンビームスパッタリングにより、厚さが５００ｎｍから２μｍのＳｉ被覆層が形成され、これを再度ＩＢＦで処理して最終的な形状を得ると共に表面粗さを更に小さくする。

第二の方法の変形例によれば、下記の手順が特に適切であることが見いだされた：
最初に例えばＺｅｒｏｄｕｒ（登録商標）からなるガラスセラミックスのサンプルを上で述べたように切り出し、研削および研磨により好適にはｒｍｓで０.２ｎｍ未満の表面粗さを得る。
好適にはその後、まずイオンビーム加工を行って形状および表面粗さ（マスクはＰＶ偏差＜５０ｎｍ、光学素子（ミラー）は＜０.３ｎｍ ｒｍｓ）を得る。

その後、比較的薄いＳｉ層がイオンビームスパッタリングで形成される。ここで層の厚さは約２０ｎｍ〜２００ｎｍの間、好適には約２０ｎｍ〜５０ｎｍの間であり、形成速度は約１０ｎｍ／分〜２０ｎｍ／分で十分である。前に述べたように、基板のより十分な平坦度を得るために被覆を使用することもできる。この場合、先行するＩＢＦ処理の間に約３００ｎｍの小さな層厚しか除去されず、その後のＳｉによる被覆では１ｎｍから１００ｎｍの間のＳｉ層が局部的に形成される。

スパッタリングされたＳｉ層はその後、形状精度および表面粗さを満たすようにＩＢＦによる仕上げがなされる。
その後、有機物質のラッカーからなる第二の被覆層が、例えばスピンコーティングにより、厚さ約２０ｎｍ〜２００ｎｍで形成される。ラッカー層はアニーリングプロセスで硬化させられる。その後ＩＢＦによりラッカー層を完全に除去し、それにより非常に低い粗さがＳｉ層に移される。

この様にして、厚さの小さなＳｉ被覆層を使って、ｒｍｓで０.１ｎｍから０.２ｎｍの間の表面粗さが再現性をもって得られる。
基層および被覆層のＩＢＦによる仕上げ処理の代わりに、磁気流体研磨を使用してもよい。
既に述べたように、本発明による基板はＥＵＶリソグラフィー用のマスクの製造に適している。その様なマスクを製造するには、本発明の基板の表面にＥＵＶ放射を利用して反射面を被覆し、その後で既知のプロセスを使用して構造を有するマスクを形成する。本発明による基板は構造を有するマスクの製造だけでなく、構造を持たないマスク、いわゆるブランクの製造にも適している。

本発明は、本発明による基板を有するマスクのブランクおよびその上に形成される反射面に関し、更に反射面に所望の仕方で構造を持たせた、構造を有するマスクに関する。
本発明による基板を、マイクロリソグラフィー用ミラーのような光学素子の製造に使用する場合、本発明による基板の上に反射性の皮膜を形成する。かかるミラーの表面は平面または曲面であってよい。曲面を有するミラーを製造するには、基層を所望の最終形状にすればよい。その後、被覆層（１層または複数）および反射性被覆を形成する。

Claims (17)

1. 基板、特にＥＵＶマイクロリソグラフィー用の基板の製造方法であって、
   熱膨張係数が約０.１ｐｐｍ／Ｋ以下である基層を用意する工程と、
   スパッタリング、ＣＶＤまたはＰＶＤのような物理的または化学的なプロセスにより半導体材料、好適にはシリコンからなる第一の被覆層を前記基層の上に形成する工程と、
   前記第一の被覆層を仕上げる工程と
   を含む、方法。
2. 前記第一の被覆層がイオンビームスパッタリングのプロセスによって形成される、請求項１記載の方法。
3. 前記基層および／または前記第一の被覆層がイオンビーム加工（ＩＢＦ）によって仕上げられる、請求項１または２記載の方法。
4. 前記第一の被覆層が２０ナノメートル〜２０００ナノメートルの層厚で形成される、請求項１ないし３のいずれかに記載の方法。
5. ラッカーからなる第二の被覆層が、好適にはスピンコーティングにより、前記第一の被覆層の上に形成される、請求項１ないし４のいずれかに記載の方法。
6. 前記第二の被覆層が２０ナノメートル〜５００ナノメートルの層厚で形成される、請求項５記載の方法。
7. 前記第二の被覆層が、硬化された後、好適にはイオンビーム加工により、完全にまたは部分的に除去される、請求項５または６記載の方法。
8. 前記第一の被覆層を形成する前に、前記基層を研磨して表面粗さをｒｍｓで１ナノメートル未満、好適には０.２ナノメートル未満にする、請求項１ないし７のいずれかに記載の方法。
9. Ｚｅｒｏｄｕｒ、Ｚｅｒｏｄｕｒ−Ｍ、ＵＬＥ、ＣｌｅａｒＣｅｒａｍまたはコージェライトを含むセラミックスを含む基層を使用する、請求項１ないし８のいずれかに記載の方法。
10. 基層と少なくとも第一の被覆層とを有する基板、特にＥＵＶマイクロリソグラフィー用基板であって、前記基層が熱膨張係数が最大でも０.１ｐｐｍ／Ｋである材料からなり、前記第一の被覆層が半導体材料、特にシリコンからなり、スパッタリング、ＣＶＤプロセスまたはＰＶＤプロセスのような物理的または化学的なプロセスによって前記基層の上に形成されている基板。
11. 前記第一の被覆層が２０ナノメートル〜２０００ナノメートルの層厚を有する、請求項１０記載の基板。
12. ラッカーからなる第二の被覆層が前記第一の被覆層の上に形成されている、請求項１０または１１記載の基板。
13. 前記第二の被覆層が１ナノメートル〜２００ナノメートル、好適には２０ナノメートル〜２００ナノメートルの層厚を有する、請求項１２記載の基板。
14. 前記第二の被覆層がエッチングプロセスにより少なくとも部分的に除去された、請求項１２または１３記載の基板。
15. 最も上の被覆層の表面粗さがｒｍｓで最大でも１ナノメートル以下、好適には０.２ナノメートル未満である、請求項１０ないし１４のいずれかに記載の基板。
16. 前記基層がＺｅｒｏｄｕｒ、Ｚｅｒｏｄｕｒ−Ｍ、ＵＬＥ、ＣｌｅａｒＣｅｒａｍまたはコージェライトを含むセラミックスを含む、請求項１０ないし１５のいずれかに記載の基板。
17. 請求項１０ないし１６のいずれかに記載の基板のＥＵＶマイクロリソグラフィー用のマスクまたは光学素子、特にミラーの製造への使用。