JP2004228132A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004228132A
JP2004228132A JP2003010958A JP2003010958A JP2004228132A JP 2004228132 A JP2004228132 A JP 2004228132A JP 2003010958 A JP2003010958 A JP 2003010958A JP 2003010958 A JP2003010958 A JP 2003010958A JP 2004228132 A JP2004228132 A JP 2004228132A
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor element
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003010958A
Other languages
English (en)
Inventor
Koji Numazaki
浩二 沼崎
Toshihiro Nagatani
利博 永谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003010958A priority Critical patent/JP2004228132A/ja
Publication of JP2004228132A publication Critical patent/JP2004228132A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】樹脂封止型半導体装置において、半導体素子の放熱特性を適切に向上できるようにする。
【解決手段】半導体素子としてのICチップ10と、ICチップ10にボンディングワイヤ20を介して電気的に接続されたリード30とを備え、ICチップ10とリード30とが樹脂40によりモールドされてなる半導体装置S1において、リード30はICチップ10に向かって延在しており、延在されたリード30とICチップ10との間には、電気絶縁性を有し且つモールドに用いている樹脂40よりも熱伝導性に優れた介在部材としてのアルミナ基板50が介在設定されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、少なくとも一つの半導体素子と、該半導体素子にボンディングワイヤを介して電気的に接続されたリードとを備え、これら半導体素子とリードとが樹脂によりモールドされてなる半導体装置、いわゆる樹脂封止型半導体装置に関する。
【0002】
【従来の技術】
図5は、従来のこの種の一般的な樹脂封止型半導体装置の構成図であり、(a)は概略断面図、(b)は(a)の上視平面図である。
【0003】
この半導体装置900では、リード30の素子搭載部30a上に搭載された半導体素子10とリード30とがボンディングワイヤ20を介して電気的に接続され、これら半導体素子10、リード30および両者の接続部が樹脂40によりモールドされ、気密に封止されている。
【0004】
また、図6は、もう一つの一般的な樹脂封止型半導体装置の構成図であり、(a)は概略断面図、(b)は(a)の上視平面図である。この半導体装置901では、半導体素子10を放熱板100の上に搭載していることが上記図5のものと相違する。ここで、放熱板100はリード30とかしめられ、かしめ部110にて一体に固定されている。
【0005】
これら半導体装置900、901は、樹脂40から露出したリード30の部分すなわちアウターリードにて、プリント基板200等に搭載される。
【0006】
そして、図5に示す半導体装置900においては、半導体素子10が発熱した場合、熱は半導体素子10から素子搭載部30aへ伝わり、樹脂40を介してリード30から外部のプリント基板200等へ放熱されるのが一般的である。
【0007】
また、図6に示す半導体装置901においては、半導体素子10が発熱した場合、熱は半導体素子10から放熱板100を介して外部のプリント基板200等へ放熱されるのが一般的である。
【0008】
しかしながら、上記図5に示す半導体装置900では、樹脂40の熱伝達性が非常に小さく、また、素子搭載部30aとリード30の間隔t(例えば0.2mm程度)は一般的にリードの厚さで制限されて距離を狭めることもできないことから、放熱特性が悪いという問題があった。
【0009】
また、上記図6に示すような放熱板100を内蔵した半導体装置901では、製造上の制約、例えば樹脂成型における成形型内へのワークの配置等の制約から、放熱板100をリード30とかしめまたは溶接等で一体化する必要がある。そのため、コストアップが生じるという問題があった。
【0010】
また、上記樹脂封止型半導体装置に対して、リードを樹脂内の半導体素子に向けて延在するとともに半導体素子と非接触状態として、この延在したリードを半導体素子の放熱部として構成した樹脂封止型半導体装置が提案されている(特許文献1参照)。
【0011】
このものによれば、放熱板が不要となり、半導体素子の近傍まで延在され非接触状態にあるリードを介して、半導体素子の放熱が行われる。
【0012】
【特許文献1】
特開平3−280560号公報(第2頁、第1図)
【0013】
【発明が解決しようとする課題】
しかしながら、上記特許文献1に記載の樹脂封止型半導体装置では、上記延在されたリードと半導体素子とが非接触であり、両者の間の放熱経路には樹脂が介在している。
【0014】
そのため、上記図5のものに比べて、リードと半導体素子との間の樹脂の厚さは小さくできるものの、半導体素子の放熱特性の更なる向上を図るためには、不十分である。
【0015】
そこで、本発明は上記問題に鑑み、樹脂封止型半導体装置において、半導体素子の放熱特性を適切に向上できるようにすることを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、少なくとも一つの半導体素子(10)と、半導体素子にボンディングワイヤ(20)を介して電気的に接続されたリード(30)とを備え、半導体素子とリードとが樹脂(40)によりモールドされてなる半導体装置において、リードは半導体素子に向かって延在しており、延在されたリードと半導体素子との間には、電気絶縁性を有し且つモールドに用いている樹脂よりも熱伝導性に優れた介在部材(50)が介在設定されていることを特徴とする。
【0017】
それによれば、半導体素子に向かって延在されたリードと半導体素子との間の放熱経路は、モールドしている樹脂ではなく、該樹脂よりも熱伝導性に優れた介在部材を介するものにできる。また、介在部材は電気絶縁性であるためリードと半導体素子との電気的な絶縁は問題ない。
【0018】
よって、本発明によれば、樹脂封止型半導体装置において、半導体素子の放熱特性を適切に向上させることができる。
【0019】
ここで、介在部材としては、請求項2に記載の発明のように、アルミナ基板(50)を採用することができる。
【0020】
また、請求項3に記載の発明では、延在されたリード(30)は複数個備えられており、介在部材のうち半導体素子に対応する位置に、複数個の延在されたリードが集中して設けられていることを特徴とする。
【0021】
それによれば、発熱の大きい半導体素子の近傍にリードを集中させることができ、より効率的な放熱が可能となる。
【0022】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0023】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の各実施形態相互において同一部分には、図中、同一符号を付してある。
【0024】
(第1実施形態)
図1は、本発明の第1実施形態に係る樹脂封止型半導体装置S1の構成図であり、(a)は概略断面図、(b)、(c)はそれぞれ、(a)中の半導体装置S1の上視平面図、下視平面図である。
【0025】
図1に示す半導体装置S1は、一つの半導体素子10と、半導体素子10にボンディングワイヤ20を介して電気的に接続されたリード30とを備え、半導体素子10とリード20とがエポキシ系樹脂等からなる樹脂40によりモールドされてなる。
【0026】
半導体素子10は、シリコン基板等の半導体基板に回路素子を形成してなり、本例ではICチップ10である。この半導体素子10は、パワーMOSトランジスタ等を有するパワー素子等にすることができ、作動時に発熱する発熱素子として構成することができる。
【0027】
リード30はCu等の導電性金属からなり、樹脂40の外部から樹脂40の内部のICチップ(半導体素子)10に向かって延設されている。そして、ICチップ10の一面とリード30とは、樹脂40の内部にて金やアルミ等のボンディングワイヤ20により結線されている。
【0028】
また、樹脂40の内部にてICチップ10に向かって延びるリード30の先端部は、ICチップ10の他面側にてICチップ10と重なる位置まで延び、その位置に存在している。なお、このようなリード30は通常のリードフレームの加工方法に準じて形成することができる。
【0029】
ここで、本実施形態では、延在されたリード30とICチップ10との間には、アルミナ基板50が介在設定されている。このアルミナ基板50は、電気絶縁性を有し且つ樹脂40よりも熱伝導性に優れた介在部材として構成される。アルミナ基板50の厚さは、限定するものではないが、例えば0.6mm程度にできる。
【0030】
そして、このアルミナ基板50の一面側に対して、ICチップ10の他面側が熱伝導性の良い導電性接着剤等にて接着固定されている。また、アルミナ基板50の他面側とリード30とは接着等にて固定されている。
【0031】
このような半導体装置S1は、アルミナ基板50の一面上にICチップ10を接着し、アルミナ基板50の他面側をリード30に固定した後、ワイヤボンディングを行ってICチップ10の一面とリード30とをワイヤ20で結線し、その後、これを樹脂40にてモールド成型することにより、製造することができる。
【0032】
その後、できあがった半導体装置S1は、図1(a)に示すように、樹脂40から露出したリード30の部分すなわちアウターリードにて、はんだ付け等によってプリント基板200等に搭載される。
【0033】
ところで、本実施形態によれば、半導体素子10およびリード30を備え、半導体素子10の一面とリード30とがボンディングワイヤ20を介して電気的に接続され、半導体素子10とリード30とが樹脂40によりモールドされてなる半導体装置において、リード30は樹脂40内の半導体素子10の他面側に向かって延在しており、延在されたリード30と半導体素子10の他面との間には、介在部材50が介在設定されていることを特徴とする半導体装置S1が提供される。
【0034】
それによれば、半導体素子としてのICチップ10に向かって延在されたリード30とICチップ10との間の放熱経路は、樹脂40ではなく、樹脂40よりも熱伝導性に優れた介在部材としてのアルミナ基板50を介するものにできる。また、アルミナ基板50は電気絶縁性であるためリード30とICチップ10との電気的な絶縁は問題ない。
【0035】
つまり、半導体装置S1の作動時等においては、ICチップ10は発熱するが、その熱は、アルミナ基板50から樹脂40内部のリード30の部分を介して、樹脂40外部のリード30の部分へ放熱され、大気中やプリント基板200へ逃される。
【0036】
例えば、上記図5(a)中に示す従来の樹脂封止型半導体装置900における素子搭載部30aとリード30の間隔tは0.2mm程度である。つまり、この従来のものでは、半導体素子10からリード30への熱伝達は、この0.2mmの厚さの樹脂40を介する。一方、本実施形態では、半導体素子10からリード30への熱伝達は、例えば厚さ0.6mmのアルミナ基板50を介する。
【0037】
ここで、リード30を構成する銅、樹脂40を構成するエポキシ樹脂、アルミナ基板50の熱伝導率は、それぞれ、0.403、0.001、0.03W/mm・K(ワット/ミリメートル・ケルビン)である。
【0038】
このような構成材料において、半導体素子10からリード30への熱伝達性を、介在する材料の熱伝導率を厚さで除した値で見てみると、図5に示す従来のものでは0.001/0.2=0.005W/Kであり、本実施形態では0.03/0.6=0.05W/Kであり、本実施形態は従来の10倍程度の熱伝達性を実現できる。なお、このことから、本実施形態と上記特許文献1との比較において、本実施形態が優位であることは明確である。
【0039】
よって、本実施形態によれば、樹脂封止型半導体装置S1において、半導体素子10の放熱特性を適切に向上させることができる。また、本実施形態では、ICチップ10の直下にアルミナ基板50を設けることにより、このアルミナ基板50がヒートシンクとしての効果を発揮し、過度の発熱を瞬時に吸収する働きも期待できる。
【0040】
なお、本実施形態において、ICチップ10は複数個あっても良い。その場合には、個々のICチップ10をアルミナ基板50の一面上に搭載し、各ICチップ10の直下におけるアルミナ基板50の他面側にリード30を延在させればよい。
【0041】
(第2実施形態)
図2は、本発明の第2実施形態に係る樹脂封止型半導体装置S2の構成図であり、(a)は概略平面図、(b)は(a)中のA−A線に沿った概略断面図、(c)は(b)中のB−B線に沿った概略断面図である。なお、図2(a)では、アルミナ基板50上のICチップ10、10’のボンディングワイヤは省略してある。
【0042】
本実施形態では、アルミナ基板50に図示しない配線パターンを形成し、このアルミナ基板50上に、複数のICチップ10、10’や抵抗12またはコンデンサ等の素子を搭載した例を示すものである。
【0043】
アルミナ基板50の配線パターンは、通常のセラミック配線基板で形成されるものと同様のものにすることができ、抵抗12は例えば印刷抵抗体として形成できる。また、図示しないコンデンサ、ダイオード、トランジスタ等がアルミナ基板50に形成され、上記配線パターンによって電気回路を構成している。
【0044】
そして、図2(b)に示すように、ICチップ10、10’は、アルミナ基板50の配線パターンとボンディングワイヤ20にて電気的に接続され、さらにアルミナ基板50の配線パターンとリード30とは、ボンディング20にて電気的に接続されている。つまり、本実施形態においても、半導体素子10、10’とリード30とはボンディングワイヤ20を介して電気的に接続されている。
【0045】
これらのアルミナ基板50に実装された各素子の中でも、比較的発熱の大きい素子と小さい素子とがある場合、本実施形態では、発熱の大きい素子の熱を効率よくアルミナ基板50からリード30を介して外部へ放熱することにより、発熱の大きい素子の温度を低減できる。また、比較的発熱の小さい素子への影響を小さくできる。
【0046】
図2では、比較的発熱の大きいICチップ10(つまり図中、抵抗12に近い方のICチップ)および抵抗12の直下までリード30を延在させ、アルミナ基板50と接触させている。また、アルミナ基板50は、リード30の素子搭載部30aによっても支持されている。
【0047】
このように、本実施形態の半導体装置S1によっても、上記第1実施形態と同様に、ICチップ10に向かって延在されたリード30とICチップ10との間の放熱経路は、樹脂40ではなく、樹脂40よりも熱伝導性に優れた介在部材としてのアルミナ基板50を介するものにできる。また、アルミナ基板50は電気絶縁性であるためリード30とICチップ10との電気的な絶縁は問題ない。
【0048】
よって、本実施形態によっても、樹脂封止型半導体装置S2において、半導体素子10の放熱特性を適切に向上させることができる。また、本実施形態では、抵抗12の放熱についてもICチップ10と同様の効果が発揮される。また、本実施形態においても、アルミナ基板50のヒートシンクとしての効果が期待できる。
【0049】
なお、本実施形態において、リード30の素子搭載部30aが無いものであっても良い。つまり、アルミナ基板50の下にリード30のみが接している形態であっても良い。その場合、もう一つのICチップ10’(つまり、図中、抵抗12から遠い方のICチップ)にもリード30による放熱効果を期待できる。
【0050】
(第3実施形態)
図3は、本発明の第3実施形態に係る樹脂封止型半導体装置S3の構成図であり、上記図2(c)に対応した概略断面を示す図である。
【0051】
本実施形態は、上記図2の半導体装置を変形したものであり、図3に示すように、ICチップ10に向かって延在された複数個のリード30を、介在部材であるアルミナ基板50のうちICチップ10に対応する位置に、局所的に集中して設けたものである。
【0052】
つまり、上記図2のものに比べて、より多くのリード30を発熱素子であるICチップ10や抵抗12の直下に集めたものである。具体的には、図3に示すように、延在するリード30の形状を、ICチップ10や抵抗の直下に向かって回り込むような曲げ形状に加工することで実現されている。図3には、そのリード30の曲げ部30bが示されている。
【0053】
このようにすることにより、発熱の大きい半導体素子であるICチップ10、さらには発熱の大きい抵抗12の近傍にリード30を集中させることができ、より効率的な放熱が可能となる。
【0054】
(第4実施形態)
図4は本発明の第4実施形態に係る樹脂封止型半導体装置S4の構成図であり、(a)は概略平面図、(b)は(a)中のC−C線に沿った概略断面図、(c)は(b)中のD−D線に沿った概略断面図である。なお、図4(a)では、アルミナ基板50上のICチップ10のボンディングワイヤは省略してある。
【0055】
本実施形態では、リード30が樹脂40の四方から突出しているQFP(クワッドフラットパッケージ)構造の例を示すものである。このQFP構造の半導体装置S4の場合も、上記各実施形態と同様の作用効果を奏するものにできる。つまり、本発明は、リード30の形態に制約されることなく適用することができる。
【0056】
(他の実施形態)
なお、延在されたリード30とICチップ10との間に介在設定される介在部材としては、上記アルミナ基板50以外にも、電気絶縁性を有し且つ樹脂40よりも熱伝導性に優れたものであればよい。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る樹脂封止型半導体装置の構成図であり、(a)は概略断面図、(b)、(c)はそれぞれ、(a)中の半導体装置の上視平面図、下視平面図である。
【図2】本発明の第2実施形態に係る樹脂封止型半導体装置の構成図であり、(a)は概略平面図、(b)は(a)中のA−A概略断面図、(c)は(b)中のB−B概略断面図である。
【図3】本発明の第3実施形態に係る樹脂封止型半導体装置の構成図であり、上記図2(c)に対応した概略断面を示す図である。
【図4】本発明の第4実施形態に係る樹脂封止型半導体装置の構成図であり、(a)は概略平面図、(b)は(a)中のC−C概略断面図、(c)は(b)中のD−D概略断面図である。
【図5】従来の一般的な樹脂封止型半導体装置の構成図であり、(a)は概略断面図、(b)は(a)の上視平面図である。
【図6】もう一つの一般的な樹脂封止型半導体装置の構成図であり、(a)は概略断面図、(b)は(a)の上視平面図である。
【符号の説明】
10…半導体素子としてのICチップ、20…ボンディングワイヤ、
30…リード、40…樹脂、50…介在部材としてのアルミナ基板。

Claims (3)

  1. 少なくとも一つの半導体素子(10)と、前記半導体素子にボンディングワイヤ(20)を介して電気的に接続されたリード(30)とを備え、前記半導体素子と前記リードとが樹脂(40)によりモールドされてなる半導体装置において、
    前記リードは前記半導体素子に向かって延在しており、
    前記延在されたリードと前記半導体素子との間には、電気絶縁性を有し且つ前記樹脂よりも熱伝導性に優れた介在部材(50)が介在設定されていることを特徴とする半導体装置。
  2. 前記介在部材は、アルミナ基板(50)であることを特徴とする請求項1に記載の半導体装置。
  3. 前記延在されたリード(30)は複数個備えられており、
    前記介在部材のうち前記半導体素子に対応する位置に、前記複数個の延在されたリードが集中して設けられていることを特徴とする請求項1または2に記載の半導体装置。
JP2003010958A 2003-01-20 2003-01-20 半導体装置 Pending JP2004228132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003010958A JP2004228132A (ja) 2003-01-20 2003-01-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003010958A JP2004228132A (ja) 2003-01-20 2003-01-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2004228132A true JP2004228132A (ja) 2004-08-12

Family

ID=32900005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003010958A Pending JP2004228132A (ja) 2003-01-20 2003-01-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2004228132A (ja)

Similar Documents

Publication Publication Date Title
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
KR930002804B1 (ko) 수지밀봉형 반도체장치
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US8796831B2 (en) Complex semiconductor packages and methods of fabricating the same
JP5149178B2 (ja) 熱放散が高められたパッケージ化集積回路
KR101100838B1 (ko) 반도체장치
US6566164B1 (en) Exposed copper strap in a semiconductor package
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US20130161803A1 (en) Semiconductor Package with Conductive Heat Spreader
US6841866B2 (en) Power semiconductor device
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
US20140374891A1 (en) Semiconductor device with heat spreader and thermal sheet
JP3922809B2 (ja) 半導体装置
US8120169B2 (en) Thermally enhanced molded leadless package
JP2005332918A (ja) 電子装置
JPH03174749A (ja) 半導体装置
JP2736161B2 (ja) 半導体装置
JP2004228132A (ja) 半導体装置
JPS6329413B2 (ja)
JP4013780B2 (ja) 半導体装置の実装構造
JP2005327791A (ja) 半導体装置およびその実装構造
JP2002064174A (ja) 半導体装置及びその製造方法
JP2968704B2 (ja) 半導体装置
JP2003060132A (ja) 基板構造、半導体装置及びその製造方法
JP2022030192A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403