JP2004227246A

JP2004227246A - ダンピング抵抗値設計装置、ダンピング抵抗値設計方法、ダンピング抵抗値設計プログラム及びダンピング抵抗値設計プログラムを記録した記録媒体

Info

Publication number: JP2004227246A
Application number: JP2003013728A
Authority: JP
Inventors: Hisaaki Matsuo; 久顕松尾
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-01-22
Filing date: 2003-01-22
Publication date: 2004-08-12

Abstract

【課題】回路を誤動作させることなく電気ノイズを抑え、なおかつ品種数が最少となるダンピング抵抗値の組み合わせを求める。
【解決手段】使用抵抗値情報１０５と、各伝送線路の等価回路と、各等価回路上でダンピング抵抗を示す識別子と、各伝送線路上の信号波形に対する波形制約情報１０８とを取得し、信号波形シミュレーション手段１１０ａによって各伝送線路上のダンピング抵抗値を取得した使用抵抗値としたときの信号波形を求め、該信号波形が取得した波形制約情報の示す制約を満たすかどうかを検証し、その結果から各ダンピング抵抗に各使用抵抗値が適用可能であるかどうかを示す使用可能ダンピング抵抗値テーブル１１１を求め、使用可能ダンピング抵抗値テーブル１１１から抵抗値の種類が最少となるようなダンピング抵抗値の組合せ１１３を決定し出力する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は電子回路を設計する際に適用する技術に関するものであり、特に設計対象の電子回路で発生するノイズを抑えるダンピング抵抗の抵抗値を決定するダンピング抵抗値設計装置、ダンピング抵抗値設計方法、ダンピング抵抗値設計プログラム及びダンピング抵抗値設計プログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
電子回路を設計する際に考慮すべき主なノイズとしては、反射ノイズとクロストークノイズがある。通常、反射ノイズは信号線送信端の信号源の特性インピーダンスと伝送線路の特性インピーダンスの不整合により発生する。この反射ノイズを抑えるために、信号線送信端近傍に直列にダンピング抵抗を挿入する方法が知られている。
【０００３】
信号の反射の大きさは反射係数で表すことができる。ある信号線路上で特性インピーダンスＺ０から特性インピーダンスＺ１へ信号が流れ込む場合の反射係数ρは、一般に次式（１）で表される。
【０００４】
ρ ＝（Ｚ１−Ｚ０）／（Ｚ１＋Ｚ０）・・・（１）
よって信号線送信端の特性インピーダンスと信号線路の特性インピーダンスとの差が小さければ、送信端側での反射も小さくなる。
【０００５】
この点に着目した従来のダンピング抵抗値の決定方法として、信号線送信端の特性インピーダンスとダンピング抵抗値との合計が、伝送線路の特性インピーダンスと等しくなるようなダンピング抵抗値を選択する方法が知られている（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開２００２−４１５９２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来のダンピング抵抗の決定方法には、次のような問題があった。
【０００８】
一般的に、伝送線路の特性インピーダンス及びその送信端の特性インピーダンスは、伝送線路ごとに異なる。よって、上記従来の方法でダンピング抵抗の抵抗値を決定すると、ダンピング抵抗の値がまちまちとなり、ダンピング抵抗の品種数が多くなってしまう。
【０００９】
そして、部品品種が増えることにより、次のような新たな問題が発生する。
【００１０】
すなわち、基板上に部品を搭載する際に、部品種切り替えに伴う部品装着機の部品供給用カセットの切り替え頻度が多くなり、基板実装時間が長くなる。特に、基板上の部品品種数が部品装着機の対応品種数より多い場合は、部品装着機のカセットを交換するか、もしくは２台以上の装着機に分けて実装する必要があり、時間を要する。
【００１１】
少量多品種の部品購入、部品製造となるので、大量生産によるスケールメリットが得られず、部品単価が高くなる。
【００１２】
多品種の部品を少量ずつストックしておく必要があり、在庫切れを起こしやすく、製造ライン停止の危険性が高くなる。
【００１３】
本発明はかかる問題点を解決すべく創案されたもので、その目的は、回路を誤動作させることなく電気ノイズを抑え、なおかつ品種数が最少となるダンピング抵抗値の組合せを簡単に求めることのできるダンピング抵抗値設計装置、ダンピング抵抗値設計方法、ダンピング抵抗値設計プログラム及びダンピング抵抗値設計プログラムを記録した記録媒体を提供することにある。
【００１４】
【課題を解決するための手段】
本発明のダンピング抵抗値設計装置は、ダンピング抵抗として用いる抵抗値の候補の集合である使用抵抗値情報と、ダンピング抵抗を備える伝送線路に関する情報である伝送線路情報と、伝送線路の良否を判断する情報である波形制約情報とを用いて回路のダンピング抵抗値を設計する装置であって、ダンピング抵抗値決定手段は、前記伝送線路が備えるダンピング抵抗の抵抗値を前記使用抵抗値情報に含まれる任意の抵抗値としたときの良否を前記波形制約情報に基づいて判断することにより、伝送線路を良とする抵抗値を、前記使用抵抗値情報が備えるダンピング抵抗として用いる抵抗値の種類が最少となる組み合わせによって決定することを特徴としている。
【００１５】
この場合、前記伝送線路情報は、少なくとも入力信号の波形を表す入力信号波形情報を備えており、前記ダンピング抵抗値決定手段は、前記入力信号を伝送線路に与えた場合の伝送線路の終端における信号波形を求め、前記信号波形の良否を判定することよってダンピング抵抗値の良否判定を行うようにしてもよい。
【００１６】
また、前記伝送線路情報は、１つの伝送線路が１または複数の終端をえることを表すことが可能であり、前記ダンピング抵抗値決定手段は、１つの伝送線路が備えるすべての終端において信号波形の良否を判定し、１つの伝送線路が備えるすべての終端において良判定となった場合に該伝送線路の信号波形を良と判定するようにしてもよい。
【００１７】
具体的には、前記波形制約情報は少なくとも電圧しきい値と信号の立ち上がり遅延上限値とを備えており、前記ダンピング抵抗値決定手段は、前記入力信号の波形が電圧しきい値を上回る時刻と終端における信号波形が電圧しきい値を上回る時刻との差である立ち上がり遅延時間を求め、立ち上がり遅延時間が、立ち上がり遅延上限値より短時間であった場合に信号波形を良と判定する。
【００１８】
また、前記波形制約情報は少なくとも電圧しきい値と信号の立ち下がり遅延上限値とを備えており、前記ダンピング抵抗値決定手段は、前記入力信号の波形が電圧しきい値を下回る時刻と終端における信号波形が電圧しきい値を下回る時刻との差である立ち下がり遅延時間を求め、立ち下がり遅延時間が、立ち下がり遅延上限値より短時間であった場合に信号波形を良と判定する。
【００１９】
さらに、前記波形制約情報は少なくとも電圧しきい値を備え、前記信号波形情報は少なくとも信号の周期を備えており、前記ダンピング抵抗値決定手段は、信号波形の一周期期間において終端における信号波形が電圧しきい値を３回以上またぐ場合に信号波形を否と判定する。
【００２０】
この場合、前記伝送線路情報は、抵抗、キャパシタ、インダクタ等のアドミッタンスが定められた回路素子、独立電流源、独立電圧源、及びこれらの間の線路からなる構成として電気的特性を表す電気的特性情報を備えており、前記ダンピング抵抗値決定手段は、キルヒホッフの法則とオームの法則とで定式化されている回路解析手法、及びニュートン法や数値積分法等の数値解析手法を用いて終端における信号波形を計算するようにしてもよい。
【００２１】
また、前記伝送線路情報が表す伝送線路からダンピング抵抗を決定したい任意の伝送線路を選択するダンピング抵抗識別情報取得手段をさらに備えていてもよい。
【００２２】
また、前記ダンピング抵抗値決定手段は、ダンピング抵抗を決定したいすべての伝送線路について、使用抵抗値情報が備えるすべての抵抗値ごとに良否判定を行い、使用抵抗値とダンピング抵抗を決定したい伝送線路を表すダンピング抵抗識別子とをそれぞれ行または列とする良否判定の行列である使用可能ダンピング抵抗値テーブルを作成し、使用可能ダンピング抵抗値テーブルに基づいてダンピング抵抗値の種類を最少とする組み合わせのダンピング抵抗値を決定するようにしてもよい。
【００２３】
また、前記ダンピング抵抗値決定手段は、使用抵抗値の組み合わせを種類の少ない順に求め、該組み合わせによってダンピング抵抗を決定したいすべての伝送線路が良判定となるかを判断することによってダンピング抵抗値の種類を最少とするダンピング抵抗値を決定するようにしてもよい。
【００２４】
また、前記ダンピング抵抗値決定手段は、ダンピング抵抗を決定したいすべての伝送線路について使用抵抗値情報が備えるすべての抵抗値ごとに良否判定を行い、前記伝送線路が備えるダンピング抵抗の抵抗値を０Ω等のダンピング抵抗が不要であることを表す値とすることが可能である場合は前記伝送線路が備えるダンピング抵抗の抵抗値を前記ダンピング抵抗が不要であることを表す値とし、その他の伝送線路が備えるダンピング抵抗の抵抗値を前記使用抵抗値情報が備えるダンピング抵抗として用いる抵抗値の種類が最少となる組み合わせによって決定するようにしてもよい。
【００２５】
また、本発明のダンピング抵抗値設計方法は、回路の電気ノイズを抑えなおかつ品種数が最少となるダンピング抵抗値の組み合わせを求めるダンピング抵抗値設計方法であって、ダンピング抵抗として用いる抵抗値の候補の集合である使用抵抗値情報と、ダンピング抵抗を備える伝送線路に関する情報である伝送線路情報と、伝送線路の良否を判断する情報である波形制約情報とに基づいて、前記伝送線路が備えるダンピング抵抗の抵抗値を前記使用抵抗値情報が含む任意の抵抗値としたときの良否を波形制約情報に基づいて判断する段階と、伝送線路を良とする抵抗値を、前記使用抵抗値情報が備えるダンピング抵抗として用いる抵抗値の種類が最も少なくなる組み合わせによって決定する段階とを備えたことを特徴としている。
【００２６】
また、本発明のダンピング抵抗値設計方法は、これを実施するためのダンピング抵抗値設計プログラムとして実現することができる。すなわち、本発明のダンピング抵抗値設計プログラムは、回路の電気ノイズを抑えなおかつ品種数が最少となるダンピング抵抗値の組み合わせを演算によって求めるコンピュータ読み取り可能なダンピング抵抗値設計プログラムは、ダンピング抵抗として用いる抵抗値の候補の集合である使用抵抗値情報と、ダンピング抵抗を備える伝送線路に関する情報である伝送線路情報と、伝送線路の良否を判断する情報である波形制約情報とを用いて、前記伝送線路が備えるダンピング抵抗の抵抗値を前記使用抵抗値情報が含む任意の抵抗値としたときの良否を波形制約情報に基づいて判断するステップと、伝送線路を良とする抵抗値を、前記使用抵抗値情報が備えるダンピング抵抗として用いる抵抗値の種類が最も少なくなる組み合わせによって決定するステップとを備えたことを特徴としている。
【００２７】
なお、上記のダンピング抵抗値設計プログラムは、これを格納したコンピュータ読み取り可能な記録媒体として提供することができる。
【００２８】
【発明の実施の形態】
図１は、本発明に係わるダンピング抵抗設計装置の機能ブロック図である。
【００２９】
ダンピング抵抗設計装置は、大別すると、ダンピング抵抗として用いる抵抗値の候補の集合である使用抵抗値情報１０５を取得する使用抵抗値情報取得手段１０１と、ダンピング抵抗識別情報１０６を取得するダンピング抵抗識別情報取得手段１０２と、ダンピング抵抗を備える伝送線路に関する情報である伝送線路情報１０７を取得する伝送線路情報取得手段１０３と、伝送線路の良否を判断する情報である波形制約情報１０８を取得する波形制約情報取得手段１０４と、使用可能ダンピング抵抗値テーブル１１１を計算する使用可能ダンピング抵抗値テーブル計算手段１０９及び波形計算・検証手段１１０と、ダンピング抵抗値組合せ１１３を計算するダンピング抵抗値組み合せ計算手段１１２とで構成されている。
【００３０】
次に、使用抵抗値情報１０５、伝送線路情報１０７、ダンピング抵抗値識別情報１０６、波形制約情報１０８等の各データのデータ構造、及び上記各機能ブロックの処理内容について説明する。
【００３１】
（１）使用抵抗値情報、伝送線路情報、ダンピング抵抗値識別情報、波形制約情報の各データのデータ構造
＜使用抵抗値情報＞
使用抵抗値情報１０５は離散的な抵抗値の集合である。本設計装置で決定するダンピング抵抗の抵抗値は、すべて使用抵抗値情報１０５に含まれる抵抗値である。
【００３２】
図２は、使用抵抗値情報１０５の例であり、１００Ω、１２０Ω、１５０Ω、・・・、８２０Ωの各抵抗値より構成されている。
【００３３】
なお、使用抵抗値情報１０５は、０Ω等の抵抗値が不要であることを表す値を備えていてもよい。
【００３４】
本設計装置では、使用抵抗値情報取得手段１０１が使用抵抗値情報１０５を取得する。使用抵抗値情報１０５としては、入手が容易である、安価である等の、使用を推奨すべき抵抗の抵抗値を取得することが望ましい。
【００３５】
＜伝送線路情報＞
伝送線路情報１０７は、図３に示すように、伝送線路の識別子と、各伝送線路の電気的特性情報と、各伝送線路への入力信号波形情報と、各伝送線路の始端を表す始端識別子と終端を表す終端識別子とを備えている。
【００３６】
図４に示すように、伝送線路には１対１伝送線路と、１対多伝送線路がある。１対１伝送線路とは、図４（ａ）に示すように、１つの始端に対して１つの終端が存在する場合であり、１対多伝送線路とは、図４（ｂ）に示すように、１つの始端に対して複数の終端が存在する場合である。１対多伝送線路の場合は、電気的に接続されているすべての線を１つの伝送線路とする。電気信号は伝送線路上を始端から終端に向かって伝達される。
【００３７】
伝送線路情報１０７の備える電気的特性情報１０７ａは、伝送線路情報１０７の示す伝送線路の等価回路の情報である。伝送線路の等価回路（電気的特性情報１０７ａ）は、図３に示すように、ダンピング抵抗を含む抵抗、キャパシタ、インダクタ等のアドミッタンスが定められている回路素子と、独立電流源と、独立電圧源と、これらの間の線路とで構成される。
【００３８】
なお、ダンピング抵抗を備えない伝送線路に対して新たにダンピング抵抗を挿入する場合であって、前もってダンピング抵抗の抵抗値を決定したい場合は、電気的特性情報１０７ａを該伝送線路に抵抗値が不定のダンピング抵抗を挿入した伝送線路の等価回路を表す情報とすればよい。
【００３９】
入力信号波形情報は、始端への入力信号波形を表す情報であって、周期と波幅とを備えている。伝送線路への入力信号は周期的な方形波である。方形波の周期と波幅を図５に示す。周期ｃとは、方形波の立ち上がり時刻から次の方形波の立ち上がり時刻までの間の時間であり、波幅ｄとは、１つの方形波の立ち上がり時刻とその方形波の立ち下がり時刻との間の時間である。なお、入力信号波形情報は、周期の代わりに周波数を備えていてもよい。
【００４０】
本設計装置では、伝送線路情報取得手段１０３が伝送線路情報１０７を取得する。
【００４１】
＜ダンピング抵抗識別情報＞
ダンピング抵抗識別情報１０６はダンピング抵抗識別子の集合である。ダンピング抵抗識別子とは、伝送線路情報１０７に含まれる電気的特性情報１０７ａが備える回路素子であって、ダンピング抵抗である回路素子を示す識別子である。
【００４２】
ダンピング抵抗識別情報１０６に含まれるダンピング抵抗識別子の総数をｎとし、ダンピング抵抗識別情報１０６に含まれる各ダンピング抵抗識別子をＲ１〜Ｒｎとする。本設計装置はダンピング抵抗Ｒ１〜Ｒｎの抵抗値を決定する。
【００４３】
本設計装置では、ダンピング抵抗識別情報取得手段１０２がダンピング抵抗識別情報１０６を取得する。具体的には、伝送線路情報１０７が備える回路素子から、本設計装置で決定したいダンピング抵抗を示す回路素子を示す識別子をダンピング抵抗識別子とすればよい。
【００４４】
また、ダンピング抵抗識別子が表すダンピング抵抗の抵抗値が、０Ω等の抵抗値が不要であることを表す値である場合は、そのダンピング抵抗識別子を備える電気的特性情報を備える伝送線路情報が表す伝送線路がダンピング抵抗を備えないとしてもよい。
【００４５】
＜波形制約情報＞
伝送線路情報１０７に含まれる終端識別子の総数をＫとし、各終端識別子をＰＯ１〜ＰＯＫとすると、波形制約情報１０８は、図６に示すように、１≦ｉ≦Ｋとなるすべての整数ｉについて、伝送線路情報１０７が備える終端識別子ＰＯｉが示す終端の出力信号の電圧しきい値と、立ち上がり遅延上限値と、立ち下がり遅延上限値とを備えている。
【００４６】
本設計装置では、波形制約情報取得手段１０４が波形制約情報１０８を取得する。
【００４７】
＜使用可能ダンピング抵抗値テーブル＞
使用可能ダンピング抵抗値テーブル１１１は、各ダンピング抵抗に対し、それぞれの使用抵抗値が使用可能であるかどうかを示す情報である。
【００４８】
ダンピング抵抗識別子の総数をｍ、ダンピング抵抗識別子をＲ１〜Ｒｍ、使用抵抗値の総数をｎ、使用抵抗値をｒ１〜ｒｎとすると、例えば、使用可能ダンピング抵抗値テーブルは１≦ｉ≦ｍとなるすべての整数ｉと、１≦ｊ≦ｎとなるすべての整数ｊとにおいて、使用抵抗値ｒｊがダンピング抵抗Ｒｉの抵抗値として使用可能であればＭｉｊ＝Ｔ、そうでなければＭｉｊ＝Ｆとなる行列Ｍである。なお、行列Ｍにおいては、ＴはＴｒｕｅ（真）、ＦはＦａｌｓｅ（偽）という意味で用いている。
【００４９】
使用可能ダンピング抵抗値テーブル１１１は、図７に示すように、ダンピング抵抗識別子を行インデックス、使用抵抗値を列インデックスとし、行列要素がＴまたはＦの値を持つ行列で表せる。図７においてＴは使用可能であることを示し、Ｆは使用可能でないことを示している。
【００５０】
＜ダンピング抵抗値組合せ＞
ダンピング抵抗値組合せ１１３は、本設計装置で計算されたダンピング抵抗値の組み合わせである。
【００５１】
ダンピング抵抗識別子の総数をｎとし、ダンピング抵抗識別子をＲ１〜Ｒｎとすると、ダンピング抵抗値組合せ１１３は図８に示すように、１≦ｉ≦ｎとなるすべての整数ｉについて、ダンピング抵抗Ｒｉの抵抗値を備えている。また、ダンピング抵抗Ｒｉの抵抗値は、使用抵抗値に含まれる。
【００５２】
なお、ダンピング抵抗識別情報１０６、伝送線路情報１０７、波形制約情報１０８間の各データ間のリンクを図示すると、図９に示すようになる。
【００５３】
すなわち、各波形制約情報１０８が備える終端識別子は、いずれかの伝送線路情報１０７が備えるいずれかの終端識別子を指す。また、各ダンピング抵抗識別情報１０６が備える伝送線路識別子は、いずれかの伝送線路情報１０７が備える伝送線路識別子を指し、各ダンピング抵抗識別情報１０６が備えるダンピング抵抗識別子は、いずれかの伝送線路情報１０７が備える電気的特性情報１０７ａの回路素子を指す。
【００５４】
（２）各機能ブロックの処理内容の説明
＜使用可能ダンピング抵抗値テーブル計算手段＞
使用可能ダンピング抵抗値テーブル計算手段１０９は、使用抵抗値情報１０５、伝送線路情報１０７、ダンピング抵抗識別情報１０６に基づいて使用可能ダンピング抵抗値テーブル１１１の値を計算する。
【００５５】
図１０は、使用可能ダンピング抵抗値テーブル計算手段１０９の処理内容を示すフローチャートである。
【００５６】
ここで、全ダンピング抵抗識別子の個数をｍとし、ダンピング抵抗識別子をＲ１，Ｒ２，・・・，Ｒｍとする。また、全使用抵抗値の個数をｎとし、使用抵抗値をｒ１，ｒ２，・・・，ｒｎとする。また、ｉを１≦ｉ≦ｍとなる整数、ｊを１≦ｊ≦ｎとなる整数とし、使用可能ダンピング抵抗値テーブル１１１をＭｉｊ∈｛Ｔ，Ｆ｝である行列Ｍとする。
【００５７】
ステップＳ１００１では、変数ｉに１を代入して初期化する。
【００５８】
ステップＳ１００２では、変数ｊに１を代入して初期化する。
【００５９】
ステップＳ１００３では、波形計算・検証手段１１０に入力値としてダンピング抵抗識別子Ｒｉと抵抗値ｒｊを与えたときの波形計算・検証手段１１０の出力値をＭｉｊに代入する。
【００６０】
ステップＳ１００４では、ｊの値に１を加える。
【００６１】
ステップＳ１００５では、ｊの値がｎ以下ならばステップＳ１００３に進み、そうでなければステップＳ１００６に進む。
【００６２】
ステップＳ１００６では、ｉの値に１を加える。
【００６３】
ステップＳ１００７では、ｉの値がｍ以下ならばステップＳ１００２に進み、そうでなければ処理を終了する。
【００６４】
＜波形計算・検証手段＞
波形計算・検証手段１１０は、入力値として伝送線路情報１０７と、ダンピング抵抗識別子と、抵抗値とを受け取り、出力値としてＴまたはＦの値を返す。
【００６５】
図１１は、波形計算・検証手段１１０での計算・検証処理を示すフローチャートである。
【００６６】
ここで、入力値のダンピング抵抗識別子をＲ、抵抗値をｒとする。また、ダンピング抵抗識別子Ｒが示す回路素子を含む電気的特性情報１０７ａを備える伝送線路情報１０７をＳＬとし、伝送線路情報ＳＬが備える始端識別子をＰＩ、伝送線路情報ＳＬが備える終端識別子の数をＫ、伝送線路情報ＳＬが備える終端識別子をＰＯ１〜ＰＯｋとする。また、伝送線路情報ＳＬへの入力信号の波幅をｄ、周期をｃとする。ｄ及びｃの値は、伝送線路情報ＳＬの入力信号波形情報が備えている。またｉを１≦ｉ≦ｋである整数とする。
【００６７】
ステップＳ１１０１では、ダンピング抵抗識別子Ｒが示す回路素子を含む電気的特性情報を備える伝送線路情報ＳＬを取得し、伝送線路情報ＳＬが備える電気的特性情報を取得する。
【００６８】
ステップＳ１１０２では、伝送線路情報ＳＬが備える始端識別子ＰＩと入力信号波形情報とを取得する。
【００６９】
ステップＳ１１０３では、ｉに１を代入する。
【００７０】
ステップＳ１１０４では、伝送線路情報ＳＬが備える終端識別子ＰＯｉを取得し、終端識別子ＰＯｉを備える波形制約情報を取得する。
【００７１】
ステップＳ１１０５では、信号波形シミュレーション手段１１０ａにより、ＳＬが備える電気的特性情報と、ＳＬが備える入力信号波形情報とから、終端ＰＯｉの出力信号波形を求める。
【００７２】
信号波形シミュレーション手段１１０ａは、伝送線路の電気的特性と、伝送線路始端への入力信号波形情報とを入力値として受け取り、出力値として終端識別子ＰＯｉの示す終端での出力信号波形を返す。すなわち、信号波形シミュレーション手段１１０ａは、抵抗、キャパシタ、インダクタ等のアドミッタンスが定められている回路素子と、独立電流源と、独立電圧源と、無損失ないし損失のある線路とを構成要素として備える回路の回路節点における信号波形を、キルヒホッフの法則とオームの法則とで定式化されている回路解析手法と、ニュートン法や数値積分法等の数値解析手法とを用いて計算する。信号波形シミュレーション手段１１０ａには、ＳＰＩＣＥ（ＬａｕｒｅｎｃｅＷ．Ｎａｇｌｅ．−ＳＰＩＣＥ２：ＡＣＯＭＰＵＴＥＲＰＲＯＧＲＡＭＴＯＳＩＭＵＬＡＴＥＳＥＭＩＣＯＮＤＵＣＴＯＲＣＩＲＣＵＩＴＳ〔ＭｅｍｏｒａｎｄｏｍＮｏ．ＵＣＢ／ＥＲＬＭ５２０９Ｍａｙ１９７５〕）などが用いられる。
【００７３】
ステップＳ１１０６では、ＰＯｉの出力信号波形をチェックし、判定値をＦｌａｇに代入する。
【００７４】
ここで、信号波形が波形制約情報の制約を満たしているかどうかの判定の例として、図６に示す波形制約情報１０８を用いた場合について説明する。
【００７５】
Ｊ１，Ｊ２，Ｊ３∈［Ｔ，Ｆ］とする。
【００７６】
立ち上がり遅延時間ｄＴｉｎは、伝送線路情報ＳＬが備える入力信号波形情報が表す入力信号波形が、最初にしきい値電圧未満からしきい値電圧以上になる時刻と、終端識別子ＰＯｉが示す終端での出力信号波形が、最初にしきい値電圧未満からしきい値電圧以上になる時刻との差である。この立ち上がり遅延時間ｄＴｉｎが立ち上がり遅延上限値より小さければＪ１＝Ｔとし、そうでなければＪ１＝Ｆとする。
【００７７】
立ち下がり遅延時間ｄＴｏｕｔは、伝送線路情報ＳＬが備える入力信号波形情報が表す入力信号波形が、最初にしきい値電圧以上からしきい値電圧未満になる時刻と、終端識別子ＰＯｉが示す終端での出力信号波形が、最初にしきい値電圧以上からしきい値電圧未満になる時刻との差である。この立ち下がり遅延時間ｄＴｏｕｔが立ち下がり遅延上限値より小さければＪ２＝Ｔとし、そうでなければＪ２＝Ｆとする。
【００７８】
終端識別子ＰＯｉが示す終端での出力信号波形が、１周期内に電圧しきい値をまたぐ回数が２より大きければ、ノイズによる余計なスイッチングが発生しているとみなしてＪ３＝Ｆとし、そうでなければＪ３＝Ｔとする。なお、周期の代わりに周波数を備えている場合は、周波数の逆数を算出して周期として用いればよい。
【００７９】
そして、Ｊ１，Ｊ２，Ｊ３の値がすべてＴであれば、Ｆｌａｇの値をＴとし、そうでなければＦとする。
【００８０】
ステップＳ１１０７では、ＦｌａｇがＴであればステップＳ１１０８に進み、そうでなければステップＳ１１１１に進む
ステップＳ１１０８では、ｉの値に１を加える。
【００８１】
ステップＳ１１０９では、ｉがｋ以下ならばステップＳ１１０４に進み、そうでなければステップＳ１１１０に進む
ステップＳ１１１０では、出力値をＴとして処理を終了する。
【００８２】
ステップＳ１１１１では、出力値をＦとして処理を終了する。
【００８３】
＜ダンピング抵抗値組み合せ計算手段＞
ダンピング抵抗値組み合せ計算手段１１２は、使用可能ダンピング抵抗値テーブル１１１を入力値として受け取り、ダンピング抵抗の抵抗値の種類が最も少なくなるような組合せを選択し、ダンピング抵抗組合せとして出力する。もし、回路構成可能なダンピング抵抗値の組合せが無い場合は「組合せ無し」と出力する。
【００８４】
ダンピング抵抗値組み合せ計算手段１１２は、１からｍまでの任意の整数ｉについて、使用抵抗値から選択したｉ個の抵抗値にて回路が構成可能か、すなわちすべてのダンピング抵抗識別子が示すダンピング抵抗について波形制約情報を満たすことができるかどうかを判定し、構成可能と判定されたうちでｉが最も小さくなる抵抗の組み合せ（すなわち、最も少ない種類の抵抗からなる組み合せ）を算出する。
【００８５】
図１２は、ダンピング抵抗値組み合せ計算手段１１２のアルゴリズムである。ここでｍを使用抵抗値の総数とする。
【００８６】
ステップＳ１２０１では、ｉに１を代入する。
【００８７】
ステップＳ１２０２では、ｍ個の使用抵抗値からｉ個の抵抗値を選択する場合のｍＣｉ通りの組合せの中に、回路が構成可能となる組合せが存在するかどうかを判定する。存在するならばステップＳ１２０６に進み、そうでなければステップＳ１２０３に進む。
【００８８】
上記ステップＳ１２０２において、選択されたｉ個の抵抗値によって回路の構成が可能か否かを判定する具体的な方法は次の通りである。
【００８９】
すなわち、ｉ個の抵抗値をｒ１〜ｒｉとすると、使用可能ダンピング抵抗値テーブル１１１のすべての行について、ｒ１〜ｒｉのいずれかを列インデックスとする行列要素がＴであれば構成可能とし、そうでなければ構成不可能とする。
【００９０】
図１３は、５つのダンピング抵抗Ｒ１〜Ｒ５の抵抗値の組み合せを３つの使用抵抗値ｒ１〜ｒ３の中から選択する例である。
【００９１】
図１３（ａ）は、１つの抵抗値だけで構成可能な例であり、Ｒ１〜Ｒ５のダンピング抵抗の共通した使用可能ダンピング抵抗値が２０ｍΩである。図１３（ｂ）は、２つの抵抗値で回路構成が可能な例であり、１０ｍΩがＲ１とＲ２の共通の使用可能ダンピング抵抗値、２０ｍΩがＲ３、Ｒ４、Ｒ５の共通の使用可能ダンピング抵抗値である。
【００９２】
回路が構成可能となる組み合せが存在するかどうかの判定は、例えば次のように行う。
【００９３】
ｍＣｉ通りの使用抵抗値の組み合わせを、抵抗値の合計値によって昇順に並べ、先頭から順に回路を構成可能かどうかを判定してゆき、最初に回路を構成可能と判定された時点でその組み合せを出力値とし、そうでなければ存在しないとする。ステップＳ１２０３では、ｉに１加算する。
【００９４】
ステップＳ１２０４では、ｉがｍより小さければステップＳ１２０２に進み、そうでなければステップＳ１２０５に進む。
【００９５】
ステップＳ１２０５では、出力値を「組合せ無し（解なし）」として終了する。
【００９６】
ステップＳ１２０６では、回路構成可能と判定されたｉ個の抵抗値を、ダンピング抵抗値組合せとして出力し、処理を終了する。
【００９７】
なお、ダンピング抵抗の使用可能抵抗値に０Ω等のダンピング抵抗が不要であることを表す値が含まれる場合は、それらのダンピング抵抗の抵抗値を前記ダンピング抵抗が不要であることを表す値とし、残りのダンピング抵抗の抵抗値の組み合わせを決定するようにしてもよい。すなわち、本実施形態の場合においては、使用可能ダンピング抵抗値テーブルである行列Ｍｉｊにおいて、使用抵抗値が０Ωの列番号をｏとすると、Ｍｋｏ＝Ｔとなるすべての整数ｋにおいて、ダンピング抵抗識別子Ｒｋが表すダンピング抵抗の抵抗値を０Ωとし、行番号がｋのデータを使用可能ダンピング抵抗値テーブルから削除し、該使用可能ダンピング抵抗値テーブルより、図１２を用いて説明したアルゴリズムにより、残りのダンピング抵抗識別子が示すダンピング抵抗の抵抗値を決定するようにしてもよい。
【００９８】
これによって、伝送線路が不要なダンピング抵抗を備えている場合に、それが不要であると判定することができるので、設計段階で不要なダンピング抵抗を取り除くことができ、かつ部品点数を削減することができる。
【００９９】
（３）本発明による全体的な処理の流れ
図１４は、本発明を用いてダンピング抵抗値の組み合せを決定し出力する処理の全体的な流れを示している。
【０１００】
すなわち、ステップＳ１４０１では、使用抵抗値情報取得手段１０１が使用抵抗値情報１０５を、ダンピング抵抗識別情報取得手段１０２がダンピング抵抗識別情報１０６を、伝送線路情報取得手段１０３が伝送線路情報１０７を、波形制約情報取得手段１０４が波形制約情報１０８をそれぞれ取得する。
【０１０１】
ステップＳ１４０２では、使用抵抗値情報１０５と、ダンピング抵抗識別情報１０６と、伝送線路情報１０７と、波形制約情報１０８とに基づいて、使用可能ダンピング抵抗値テーブル計算手段１０９が使用可能ダンピング抵抗値テーブル１１１を計算する。
【０１０２】
ステップＳ１４０３では、ダンピング抵抗値組み合せ計算手段１１２が、使用可能ダンピング抵抗値テーブル１１１より、構成可能なダンピング抵抗値の組み合せを計算し出力する。
【０１０３】
以上説明したダンピング抵抗値設計装置は、電気ノイズを抑えなおかつ品種数が最少となるダンピング抵抗値の組み合わせを演算処理するためのプログラムで実現されている。
【０１０４】
発明の対象とするのは、このプログラムそのものであってもよいし、このプログラムがコンピュータで読み取り可能な記録媒体に格納されているものであってもよい。
【０１０５】
本発明では、この記録媒体として、マイクロコンピュータで処理が行なわれるために必要なメモリ、例えばＲＯＭのようなものそのものがプログラムメディアであってもよいし、また、図示していない外部記憶装置としてプログラム読み取り装置が設けられ、そこに記録媒体を挿入することで読み取り可能なプログラムメディアであってもよい。いずれの場合においても、格納されているプログラムはマイクロコンピュータがアクセスして実行させる構成であってもよいし、あるいはいずれの場合もプログラムを読み出し、読み出されたプログラムは、マイクロコンピュータの図示しないプログラム記憶エリアにロードされて、そのプログラムが実行される方式であってもよい。このロード用のプログラムは予め本体装置に格納されているものとする。
【０１０６】
ここで、上記プログラムメディアは、本体と分離可能に構成される記録媒体であり、磁気テープやカセットテープ等のテープ系、ＦＤ（フレキシブルディスク）やＨＤ（ハードディスク）等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ等の光ディスク系、ＩＣカード（メモリカードを含む）／光カード等のカード系、あるいはマスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等による半導体メモリを含めた固定的にプログラムを担持する媒体であってもよい。
【０１０７】
また、本発明においては、インターネットを含む通信ネットワークと接続可能なシステム構成である場合には、通信ネットワークからプログラムをダウンロードするように流動的にプログラムを担持する媒体であってもよい。なお、このように通信ネットワークからプログラムをダウンロードする場合には、そのダウンロード用プログラムは予め装置本体に格納しておくか、あるいは別の記録媒体からインストールされるものであってもよい。なお、記録媒体に格納されている内容としてはプログラムに限定されず、データであってもよい。
【０１０８】
さらに、本発明では、プログラム自体として、マイクロコンピュータで実行される処理そのものであってもよいし、あるいはインターネットを含む通信ネットワークとアクセスすることで取り込める、あるいは取り込めたものであってもよいし、こちらから送り出すものであってもよい。さらには、この取り込んだプログラムに基づいて、上記ダンピング抵抗値設計装置内で処理された結果、つまり生成されたものであってもよい。あるいは、こちらから送り出す際に上記ダンピング抵抗値設計装置内で処理された結果、つまり生成されたものであってもよい。なお、これらのものはプログラムに限定されず、データであってもよい。
【０１０９】
【発明の効果】
以上説明したように、本発明によれば、取得した波形制約情報が備える制約を満たしつつ、使用抵抗値情報が備える抵抗値に含まれかつその品種数を最少とするようなダンピング抵抗値の組合せを求めることができる。従って、波形制約情報として回路を誤動作させないような波形の制約値を与え、使用抵抗値として使用を推奨すべき抵抗の抵抗値を与えれば、回路を誤動作させることなく、なおかつ品種数を最少とするようなダンピング抵抗値の組合せを求めることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るダンピング抵抗値設計装置の概略構成を示すブロック図である。
【図２】使用抵抗値情報のデータ構造を示す説明図である。
【図３】伝送線路情報のデータ構造を示す説明図である。
【図４】伝送線路の形態を示す説明図である。
【図５】入力信号波形情報の波形図である。
【図６】波形制約情報のデータ構造を示す説明図である。
【図７】使用可能ダンピング抵抗値テーブルの構造を示す説明図である。
【図８】ダンピング抵抗値組合せの説明図である。
【図９】本発明の実施形態に係るダンピング抵抗値設計装置が扱うデータのリンク関係を示す説明図である。
【図１０】使用可能ダンピング抵抗値テーブル計算手段の処理手順を示すフローチャートである。
【図１１】波形計算・検証手段の処理手順を示すフローチャートである。
【図１２】ダンピング抵抗値組合せ計算手段の処理手順を示すフローチャートである。
【図１３】ダンピング抵抗値組合せの例を示す説明図である。
【図１４】本発明の実施形態に係るダンピング抵抗値設計装置がダンピング抵抗の抵抗値を決定する処理手順を示すフローチャートである。
【符号の説明】
１０１使用抵抗値情報取得手段
１０２ダンピング抵抗識別情報取得手段
１０３伝送線路情報取得手段
１０４波形制約情報取得手段
１０９使用可能ダンピング抵抗値テーブル計算手段
１１０波形計算・検証手段
１１０ａ信号波形シミュレーション手段
１１２ダンピング抵抗値組み合わせ計算手段

Claims

ダンピング抵抗として用いる抵抗値の候補の集合である使用抵抗値情報を記憶する手段と、
ダンピング抵抗を備える伝送線路に関する情報である伝送線路情報を記憶する手段と、
伝送線路の良否を判断する情報である波形制約情報を記憶する手段と、
前記伝送線路が備えるダンピング抵抗の抵抗値を前記使用抵抗値情報に含まれる任意の抵抗値としたときの良否を前記波形制約情報に基づいて判断することにより、伝送線路を良とする抵抗値を、前記使用抵抗値情報が備えるダンピング抵抗として用いる抵抗値の種類が最少となる組み合わせによって決定するダンピング抵抗値決定手段とを備えたことを特徴とするダンピング抵抗値設計装置。
前記伝送線路情報は少なくとも入力信号の波形を表す入力信号波形情報を備えており、前記ダンピング抵抗値決定手段は、前記入力信号を伝送線路に与えた場合の伝送線路の終端における信号波形を求め、前記信号波形の良否を判定することよってダンピング抵抗値の良否判定を行うことを特徴とする請求項１記載のダンピング抵抗値設計装置。
前記伝送線路情報は、１つの伝送線路が１または複数の終端を備えることを表すことが可能であり、前記ダンピング抵抗値決定手段は、１つの伝送線路が備えるすべて終端において信号波形の良否を判定し、１つの伝送線路が備えるすべての終端において良判定となった場合に該伝送線路の信号波形を良と判定することを特徴とする請求項２記載のダンピング抵抗値設計装置。
前記波形制約情報は少なくとも電圧しきい値と信号の立ち上がり遅延上限値とを備えており、前記ダンピング抵抗値決定手段は、前記入力信号の波形が電圧しきい値を上回る時刻と終端における信号波形が電圧しきい値を上回る時刻との差である立ち上がり遅延時間を求め、立ち上がり遅延時間が、立ち上がり遅延上限値より短時間であった場合に信号波形を良と判定することを特徴とする請求項２または請求項３記載のダンピング抵抗値設計装置。
前記波形制約情報は少なくとも電圧しきい値と信号の立ち下がり遅延上限値とを備えており、前記ダンピング抵抗値決定手段は、前記入力信号の波形が電圧しきい値を下回る時刻と終端における信号波形が電圧しきい値を下回る時刻との差である立ち下がり遅延時間を求め、立ち下がり遅延時間が、立ち下がり遅延上限値より短時間であった場合に信号波形を良と判定することを特徴とする請求項２または請求項３記載のダンピング抵抗値設計装置。
前記波形制約情報は少なくとも電圧しきい値を備え、前記信号波形情報は少なくとも信号の周期を備えており、前記ダンピング抵抗値決定手段は、信号波形の一周期期間において終端における信号波形が電圧しきい値を３回以上またぐ場合に信号波形を否と判定することを特徴とする請求項２または請求項３記載のダンピング抵抗値設計装置。
前記伝送線路情報は、抵抗、キャパシタ、インダクタ等のアドミッタンスが定められた回路素子、独立電流源、独立電圧源、及びこれらの間の線路からなる構成として電気的特性を表す電気的特性情報を備えており、前記ダンピング抵抗値決定手段は、キルヒホッフの法則とオームの法則とで定式化されている回路解析手法、及びニュートン法や数値積分法等の数値解析手法を用いて終端における信号波形を計算することを特徴とする請求項２または請求項３記載のダンピング抵抗値設計装置。
前記伝送線路情報が表す伝送線路からダンピング抵抗を決定したい任意の伝送線路が備えるダンピング抵抗を表すダンピング抵抗識別子を選択するダンピング抵抗識別情報取得手段をさらに備えたことを特徴とする請求項１記載のダンピング抵抗値設計装置。
前記ダンピング抵抗値決定手段は、ダンピング抵抗を決定したいすべての伝送線路について、使用抵抗値情報が備えるすべての抵抗値ごとに良否判定を行い、使用抵抗値と決定したいダンピング抵抗を表すダンピング抵抗識別子とをそれぞれ行または列とする良否判定の行列である使用可能ダンピング抵抗値テーブルを作成し、使用可能ダンピング抵抗値テーブルに基づいてダンピング抵抗値の種類を最少とする組み合わせのダンピング抵抗値を決定することを特徴とする請求項１記載のダンピング抵抗値設計装置。
前記ダンピング抵抗値決定手段は、使用抵抗値の組み合わせを種類の少ない順に求め、該組み合わせによってダンピング抵抗を決定したいすべての伝送線路が良判定となるかを判断することによってダンピング抵抗値の種類を最少とするダンピング抵抗値を決定することを特徴とする請求項１記載のダンピング抵抗値設計装置。
前記ダンピング抵抗値決定手段は、ダンピング抵抗を決定したいすべての伝送線路について使用抵抗値情報が備えるすべての抵抗値ごとに良否判定を行い、前記伝送線路が備えるダンピング抵抗の抵抗値をダンピング抵抗が不要であることを表す値としたときに良と判定できる場合は前記伝送線路が備えるダンピング抵抗の抵抗値を前記ダンピング抵抗が不要であることを表す値とし、その他の伝送線路が備えるダンピング抵抗の抵抗値を前記使用抵抗値情報が備えるダンピング抵抗として用いる抵抗値の種類が最少となる組み合わせによって決定することを特徴とする請求項１記載のダンピング抵抗値設計装置。
回路の電気ノイズを抑えなおかつ品種数が最少となるダンピング抵抗値の組み合わせを求めるダンピング抵抗値設計方法であって、
ダンピング抵抗として用いる抵抗値の候補の集合である使用抵抗値情報と、ダンピング抵抗を備える伝送線路に関する情報である伝送線路情報と、伝送線路の良否を判断する情報である波形制約情報とに基づいて、
前記伝送線路が備えるダンピング抵抗の抵抗値を前記使用抵抗値情報が含む任意の抵抗値としたときの良否を波形制約情報に基づいて判断する段階と、
伝送線路を良とする抵抗値を、前記使用抵抗値情報が備えるダンピング抵抗として用いる抵抗値の種類が最少となる組み合わせによって決定する段階とを備えたことを特徴とするダンピング抵抗値設計方法。
回路の電気ノイズを抑えなおかつ品種数が最少となるダンピング抵抗値の組み合わせを演算によって求めるコンピュータ読み取り可能なダンピング抵抗値設計プログラムであって、
ダンピング抵抗として用いる抵抗値の候補の集合である使用抵抗値情報と、ダンピング抵抗を備える伝送線路に関する情報である伝送線路情報と、伝送線路の良否を判断する情報である波形制約情報とを用いて、
前記伝送線路が備えるダンピング抵抗の抵抗値を前記使用抵抗値情報が含む任意の抵抗値としたときの良否を波形制約情報に基づいて判断するステップと、
伝送線路を良とする抵抗値を、前記使用抵抗値情報が備えるダンピング抵抗として用いる抵抗値の種類が最少となる組み合わせによって決定するステップとを備えたことを特徴とするダンピング抵抗値設計プログラム。
請求項１３に記載のダンピング抵抗値設計プログラムを記録したコンピュータ読み取り可能な記録媒体。